JP2001345681A - 発振装置 - Google Patents
発振装置Info
- Publication number
- JP2001345681A JP2001345681A JP2000162597A JP2000162597A JP2001345681A JP 2001345681 A JP2001345681 A JP 2001345681A JP 2000162597 A JP2000162597 A JP 2000162597A JP 2000162597 A JP2000162597 A JP 2000162597A JP 2001345681 A JP2001345681 A JP 2001345681A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- transistor
- field
- gate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 電界効果トランジスタを使用した発振装置で
寄生容量に影響されることなく精度良い発振周波数を得
る。 【解決手段】 トランジスタ１０１，１０２の各ソース
を接地し、トランジスタ１０１のゲートとトランジスタ
１０２のドレインを接続し、トランジスタ１０１のドレ
インをトランジスタ１０２のゲートに接続し、さらにト
ランジスタ１０１のドレインにインダクタ１０３を接続
し、トランジスタ１０２のドレインにインダクタ１０４
を接続し、各インダクタの他端を電源に接続する。トラ
ンジスタ１０１，１０２は、ドレイン電極とドレイン拡
散領域が任意の形状、面積で、またドレインとソースに
挟まれたトランジスタのチャネル形成領域以外の基板上
にも任意の形状、面積で多結晶シリコンゲート及び基板
間の酸化膜を形成し、ドレイン電極、ゲート電極の寄生
容量を任意の値にした構造を持ち、トランジスタの基板
は電圧源に接続する。
寄生容量に影響されることなく精度良い発振周波数を得
る。 【解決手段】 トランジスタ１０１，１０２の各ソース
を接地し、トランジスタ１０１のゲートとトランジスタ
１０２のドレインを接続し、トランジスタ１０１のドレ
インをトランジスタ１０２のゲートに接続し、さらにト
ランジスタ１０１のドレインにインダクタ１０３を接続
し、トランジスタ１０２のドレインにインダクタ１０４
を接続し、各インダクタの他端を電源に接続する。トラ
ンジスタ１０１，１０２は、ドレイン電極とドレイン拡
散領域が任意の形状、面積で、またドレインとソースに
挟まれたトランジスタのチャネル形成領域以外の基板上
にも任意の形状、面積で多結晶シリコンゲート及び基板
間の酸化膜を形成し、ドレイン電極、ゲート電極の寄生
容量を任意の値にした構造を持ち、トランジスタの基板
は電圧源に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は携帯電話、衛星放送
などの各種通信機器に使用する発振装置に関するもので
ある。
などの各種通信機器に使用する発振装置に関するもので
ある。
【０００２】
【従来の技術】近年、携帯電話、衛星放送などの各種通
信機器の市場が急速に拡大するなか、通信機器で使用す
る周波数はより高くなり、それらに使用される半導体装
置においても高周波化、小型集積化、そして低コスト、
高性能化などが要求されている。以下に従来例について
図面を参照して説明する。図５は従来例のマルチバイブ
レータ型発振装置の回路図である。
信機器の市場が急速に拡大するなか、通信機器で使用す
る周波数はより高くなり、それらに使用される半導体装
置においても高周波化、小型集積化、そして低コスト、
高性能化などが要求されている。以下に従来例について
図面を参照して説明する。図５は従来例のマルチバイブ
レータ型発振装置の回路図である。
【０００３】図５において、３０１，３０２は電界効果
（ＮＭＯＳ型）トランジスタ、３０３，３０４はコンデ
ンサ、１０３，１０４はコイル、１０５，１０６は出力
端子、１０７は電圧源、１１１はダイオード接続したＰ
ＮＰトランジスタ、１１２はコンデンサ、１１７，３０
５はＧＮＤである。ここでＮＭＯＳ型トランジスタ３０
１，３０２は電気特性を同一とし、コンデンサ３０３，
３０４の容量を同一とし、コイル１０３，１０４のイン
ダクタンスを同一にすることによって無安定マルチバイ
ブレータ回路を構成している。
（ＮＭＯＳ型）トランジスタ、３０３，３０４はコンデ
ンサ、１０３，１０４はコイル、１０５，１０６は出力
端子、１０７は電圧源、１１１はダイオード接続したＰ
ＮＰトランジスタ、１１２はコンデンサ、１１７，３０
５はＧＮＤである。ここでＮＭＯＳ型トランジスタ３０
１，３０２は電気特性を同一とし、コンデンサ３０３，
３０４の容量を同一とし、コイル１０３，１０４のイン
ダクタンスを同一にすることによって無安定マルチバイ
ブレータ回路を構成している。
【０００４】ＮＭＯＳ型トランジスタ３０１，３０２の
各ソース端子はコンデンサ１１２によって高周波的に接
地されている。ＮＭＯＳ型トランジスタ３０１のゲート
端子はＮＭＯＳ型トランジスタ３０２のドレイン端子に
接続されており、同様にＮＭＯＳ型トランジスタ３０２
のゲート端子は、ＮＭＯＳ型トランジスタ３０１のドレ
イン端子に接続されている。ＮＭＯＳ型トランジスタ３
０１は出力端子１０６の電圧を増幅し出力端子１０５に
出力し、ＮＭＯＳ型トランジスタ３０２は出力端子１０
５の電圧を増幅し出力端子１０６に出力することを交互
に繰り返し、発振動作をする。
各ソース端子はコンデンサ１１２によって高周波的に接
地されている。ＮＭＯＳ型トランジスタ３０１のゲート
端子はＮＭＯＳ型トランジスタ３０２のドレイン端子に
接続されており、同様にＮＭＯＳ型トランジスタ３０２
のゲート端子は、ＮＭＯＳ型トランジスタ３０１のドレ
イン端子に接続されている。ＮＭＯＳ型トランジスタ３
０１は出力端子１０６の電圧を増幅し出力端子１０５に
出力し、ＮＭＯＳ型トランジスタ３０２は出力端子１０
５の電圧を増幅し出力端子１０６に出力することを交互
に繰り返し、発振動作をする。
【０００５】ＮＭＯＳ型トランジスタ３０１，３０２の
ドレイン端子にはそれぞれ共振器としてコイル１０３，
１０４とコンデンサ３０３，３０４が並列に接続されて
いる。回路の発振動作は発振信号の増幅率が最大となる
周波数で安定し、出力端子１０５，１０６から１８０度
位相のずれた信号が得られる。この周波数はＮＭＯＳ型
トランジスタ３０１，３０２のドレイン端子に接続され
ているコイル１０３，１０４とコンデンサ３０３，３０
４による共振器の共振周波数となる。したがってコイル
１０３，１０４のインダクタンスとコンデンサ３０３，
３０４の容量を任意に決めることによって所望の発振周
波数での出力が得られる。
ドレイン端子にはそれぞれ共振器としてコイル１０３，
１０４とコンデンサ３０３，３０４が並列に接続されて
いる。回路の発振動作は発振信号の増幅率が最大となる
周波数で安定し、出力端子１０５，１０６から１８０度
位相のずれた信号が得られる。この周波数はＮＭＯＳ型
トランジスタ３０１，３０２のドレイン端子に接続され
ているコイル１０３，１０４とコンデンサ３０３，３０
４による共振器の共振周波数となる。したがってコイル
１０３，１０４のインダクタンスとコンデンサ３０３，
３０４の容量を任意に決めることによって所望の発振周
波数での出力が得られる。
【０００６】図６は図５のＮＭＯＳ型トランジスタ３０
１，３０２の構造を示す平面図（ａ）と、図６（ａ）の
Ｇ−Ｈの断面図（ｂ）である。図６において、２０１は
ＮＭＯＳ型トランジスタの多結晶シリコンゲート、２０
２はゲート酸化膜、２０３はドレイン電極、２０４はド
レイン電極下のｎ形拡散領域、２０５はソース電極、２
０６はソース電極下のｎ形拡散領域、２０７はフィール
ド酸化膜、２０８はｐ形基板である。
１，３０２の構造を示す平面図（ａ）と、図６（ａ）の
Ｇ−Ｈの断面図（ｂ）である。図６において、２０１は
ＮＭＯＳ型トランジスタの多結晶シリコンゲート、２０
２はゲート酸化膜、２０３はドレイン電極、２０４はド
レイン電極下のｎ形拡散領域、２０５はソース電極、２
０６はソース電極下のｎ形拡散領域、２０７はフィール
ド酸化膜、２０８はｐ形基板である。
【０００７】ここで、回路で必要なＮＭＯＳ型トランジ
スタの特性は一般に多結晶シリコンゲート２０１下のチ
ャネル形成領域の大きさである図６（ａ）のチャネル長
Ｌとチャネル幅Ｗで決まる。またＮＭＯＳ型トランジス
タの寄生容量を考慮すると、ゲート端子には多結晶シリ
コンゲート２０１とｐ形基板２０８間に単位面積当たり
Ｃｏｘの寄生容量がつく。このＣｏｘはゲート酸化膜２
０２の誘電率をεｏｘ，ゲート酸化膜２０２の厚さをｔ
ｏｘとするとＣｏｘ＝εｏｘ／ｔｏｘとなる。したがっ
てゲート端子の寄生容量をＣｇｂとするとＣｇｂ＝Ｃｏ
ｘ×Ｗ×Ｌとなる。そしてドレイン端子には寄生容量と
してドレイン電極２０３の下のｎ形拡散領域２０４とｐ
形基板２０８の接合部にできる空乏層容量Ｃｄｂが付
き、このＣｄｂはｎ形拡散領域２０４，２０６とｐ形基
板２０８の接合部の単位面積当たり容量Ｃｊとその接合
部の面積を表す図６（ａ）のＬ２，Ｗ２よりＣｄｂ＝Ｃ
ｊ×Ｌ２×Ｗ２となる。
スタの特性は一般に多結晶シリコンゲート２０１下のチ
ャネル形成領域の大きさである図６（ａ）のチャネル長
Ｌとチャネル幅Ｗで決まる。またＮＭＯＳ型トランジス
タの寄生容量を考慮すると、ゲート端子には多結晶シリ
コンゲート２０１とｐ形基板２０８間に単位面積当たり
Ｃｏｘの寄生容量がつく。このＣｏｘはゲート酸化膜２
０２の誘電率をεｏｘ，ゲート酸化膜２０２の厚さをｔ
ｏｘとするとＣｏｘ＝εｏｘ／ｔｏｘとなる。したがっ
てゲート端子の寄生容量をＣｇｂとするとＣｇｂ＝Ｃｏ
ｘ×Ｗ×Ｌとなる。そしてドレイン端子には寄生容量と
してドレイン電極２０３の下のｎ形拡散領域２０４とｐ
形基板２０８の接合部にできる空乏層容量Ｃｄｂが付
き、このＣｄｂはｎ形拡散領域２０４，２０６とｐ形基
板２０８の接合部の単位面積当たり容量Ｃｊとその接合
部の面積を表す図６（ａ）のＬ２，Ｗ２よりＣｄｂ＝Ｃ
ｊ×Ｌ２×Ｗ２となる。
【０００８】
【発明が解決しようとする課題】しかしながら前記の構
成では回路の発振周波数をより高くする場合、共振器の
共振周波数を高くするため、コイル及びコンデンサの容
量を小さくすることにより共振器に接続されているＮＭ
ＯＳ型トランジスタのゲート端子、ドレイン端子と基板
間の寄生容量が相対的に大きくなり、共振器の共振周波
数が低くずれる度合いが大きくなるという課題を有して
いた。
成では回路の発振周波数をより高くする場合、共振器の
共振周波数を高くするため、コイル及びコンデンサの容
量を小さくすることにより共振器に接続されているＮＭ
ＯＳ型トランジスタのゲート端子、ドレイン端子と基板
間の寄生容量が相対的に大きくなり、共振器の共振周波
数が低くずれる度合いが大きくなるという課題を有して
いた。
【０００９】本発明は上記従来の課題を解決するもので
高周波の発振装置において精度良く任意の発振周波数が
得られる発振装置を提供することを目的とする。
高周波の発振装置において精度良く任意の発振周波数が
得られる発振装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明の発振装置は、電界効果トランジスタを使用し
た発振装置で、発振周波数を決める共振器を電界効果ト
ランジスタのゲート端子、ドレイン端子と基板間の寄生
容量とコイルで構成し、かつ電界効果トランジスタは、
ゲート端子、ドレイン端子と基板間の寄生容量を任意の
値とする構造の電界効果トランジスタであり、それらの
電界効果トランジスタの基板電位を外部から与える構成
となっている。
に本発明の発振装置は、電界効果トランジスタを使用し
た発振装置で、発振周波数を決める共振器を電界効果ト
ランジスタのゲート端子、ドレイン端子と基板間の寄生
容量とコイルで構成し、かつ電界効果トランジスタは、
ゲート端子、ドレイン端子と基板間の寄生容量を任意の
値とする構造の電界効果トランジスタであり、それらの
電界効果トランジスタの基板電位を外部から与える構成
となっている。
【００１１】
【発明の実施の形態】前記構成によって本発明の発振装
置では発振回路を構成する電界効果トランジスタはゲー
ト端子、ドレイン端子と基板間の寄生容量を任意の値と
する構造の電界効果トランジスタであり、発振周波数を
決める共振器に独立したコンデンサ素子を配置する代わ
りに、発振回路を構成する電界効果トランジスタのゲー
ト端子、ドレイン端子と基板間の寄生容量を素子として
使用し、これとコイルで共振回路を構成することによっ
て従来のコイル、コンデンサ、電界効果トランジスタの
寄生容量で共振回路を構成するよりも任意の共振周波数
を精度良く得ることができる。
置では発振回路を構成する電界効果トランジスタはゲー
ト端子、ドレイン端子と基板間の寄生容量を任意の値と
する構造の電界効果トランジスタであり、発振周波数を
決める共振器に独立したコンデンサ素子を配置する代わ
りに、発振回路を構成する電界効果トランジスタのゲー
ト端子、ドレイン端子と基板間の寄生容量を素子として
使用し、これとコイルで共振回路を構成することによっ
て従来のコイル、コンデンサ、電界効果トランジスタの
寄生容量で共振回路を構成するよりも任意の共振周波数
を精度良く得ることができる。
【００１２】さらに従来は発振周波数を外部から変化さ
せようとしたときは、共振回路にバリアブルキャパシタ
などの可変容量素子が必要であったが、ゲート端子、ド
レイン端子と基板間の寄生容量を任意の値とする構造の
電界効果トランジスタの基板電位を外部から変化させる
ことでゲート端子、ドレイン端子と基板間の寄生容量を
変化することができ、可変容量素子等を使用することな
く発振周波数を変化させることができる。そして本発明
の発振装置はＢｉＣＭＯＳプロセスなどで容易に集積化
ができる。
せようとしたときは、共振回路にバリアブルキャパシタ
などの可変容量素子が必要であったが、ゲート端子、ド
レイン端子と基板間の寄生容量を任意の値とする構造の
電界効果トランジスタの基板電位を外部から変化させる
ことでゲート端子、ドレイン端子と基板間の寄生容量を
変化することができ、可変容量素子等を使用することな
く発振周波数を変化させることができる。そして本発明
の発振装置はＢｉＣＭＯＳプロセスなどで容易に集積化
ができる。
【００１３】以下に本発明の実施の形態について図面を
参照し説明する。
参照し説明する。
【００１４】（実施の形態）図１は本発明の実施の形態
における発振装置の回路図である。図１において、１０
１，１０２は電界効果（ＮＭＯＳ型）トランジスタ、１
０３，１０４はコイル、１０５，１０６は出力端子、１
０７は電圧源、１０９，１１０はＮＭＯＳ型トランジス
タのドレイン基板間寄生容量Ｃｄｂ、１１１はダイオー
ド接続したＰＮＰトランジスタ、１１２はコンデンサ、
１１３，１１４はＮＭＯＳ型トランジスタのゲート基板
間寄生容量Ｃｇｂ、１１５はＮＭＯＳ型トランジスタの
基板に接続する電圧源、１１６，１１７，１１８，１１
９，１２０，１２１はＧＮＤである。図１はＮＭＯＳ型
トランジスタを使用したマルチバイブレータ型の発振回
路であり、回路構成、回路動作は図５の従来例と同様で
ある。
における発振装置の回路図である。図１において、１０
１，１０２は電界効果（ＮＭＯＳ型）トランジスタ、１
０３，１０４はコイル、１０５，１０６は出力端子、１
０７は電圧源、１０９，１１０はＮＭＯＳ型トランジス
タのドレイン基板間寄生容量Ｃｄｂ、１１１はダイオー
ド接続したＰＮＰトランジスタ、１１２はコンデンサ、
１１３，１１４はＮＭＯＳ型トランジスタのゲート基板
間寄生容量Ｃｇｂ、１１５はＮＭＯＳ型トランジスタの
基板に接続する電圧源、１１６，１１７，１１８，１１
９，１２０，１２１はＧＮＤである。図１はＮＭＯＳ型
トランジスタを使用したマルチバイブレータ型の発振回
路であり、回路構成、回路動作は図５の従来例と同様で
ある。
【００１５】しかし回路の共振器の構成は従来例とは異
なり、コイル１０３，１０４とＮＭＯＳ型トランジスタ
１０１，１０２のドレイン基板間寄生容量Ｃｄｂ（１０
９，１１０）とＮＭＯＳ型トランジスタ１０１，１０２
のゲート基板間寄生容量Ｃｇｂ（１１３，１１４）を並
列接続したものである。そしてＮＭＯＳ型トランジスタ
１０１，１０２の基板電位を外部の電圧源１１５で与え
ている。
なり、コイル１０３，１０４とＮＭＯＳ型トランジスタ
１０１，１０２のドレイン基板間寄生容量Ｃｄｂ（１０
９，１１０）とＮＭＯＳ型トランジスタ１０１，１０２
のゲート基板間寄生容量Ｃｇｂ（１１３，１１４）を並
列接続したものである。そしてＮＭＯＳ型トランジスタ
１０１，１０２の基板電位を外部の電圧源１１５で与え
ている。
【００１６】以上のように構成された発振回路におい
て、コイル１０３，１０４のインダクタンスをＬoとす
るとＮＭＯＳ型トランジスタ１０１，１０２のドレイン
基板間寄生容量Ｃｄｂ（１０９，１１０）とＮＭＯＳ型
トランジスタ１０１，１０２のゲート基板間寄生容量Ｃ
ｇｂ（１１３，１１４）により発振周波数ｆoは(数１)
となる。
て、コイル１０３，１０４のインダクタンスをＬoとす
るとＮＭＯＳ型トランジスタ１０１，１０２のドレイン
基板間寄生容量Ｃｄｂ（１０９，１１０）とＮＭＯＳ型
トランジスタ１０１，１０２のゲート基板間寄生容量Ｃ
ｇｂ（１１３，１１４）により発振周波数ｆoは(数１)
となる。
【００１７】
【数１】
【００１８】以上のように本実施の形態によれば共振回
路にコンデンサを配置する代わりに寄生容量Ｃｄｂ，Ｃ
ｇｂを任意の値にしたＮＭＯＳ型トランジスタを使用
し、コイルと共振器を構成することで任意の発振周波数
を精度良く得ることができる。またＮＭＯＳ型トランジ
スタの基板電位を外部から変化させることによって寄生
容量Ｃｄｂを変化できるため発振周波数を変化させるこ
とができ回路素子の不均一性などによる発振周波数のず
れを補正することができる。
路にコンデンサを配置する代わりに寄生容量Ｃｄｂ，Ｃ
ｇｂを任意の値にしたＮＭＯＳ型トランジスタを使用
し、コイルと共振器を構成することで任意の発振周波数
を精度良く得ることができる。またＮＭＯＳ型トランジ
スタの基板電位を外部から変化させることによって寄生
容量Ｃｄｂを変化できるため発振周波数を変化させるこ
とができ回路素子の不均一性などによる発振周波数のず
れを補正することができる。
【００１９】図２は本発明の実施の形態の回路に使用す
るＮＭＯＳ型トランジスタの構造例の１つで、図２
（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ−Ｂ断面
図である。図２において、２０１はＮＭＯＳ型トランジ
スタの多結晶シリコンゲート、２０２はゲート酸化膜、
２０３はドレイン電極、２０４はドレイン電極下のｎ形
拡散領域、２０５はソース電極、２０６はソース電極下
のｎ形拡散領域、２０７はフィールド酸化膜、２０８は
ｐ形基板である。
るＮＭＯＳ型トランジスタの構造例の１つで、図２
（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ−Ｂ断面
図である。図２において、２０１はＮＭＯＳ型トランジ
スタの多結晶シリコンゲート、２０２はゲート酸化膜、
２０３はドレイン電極、２０４はドレイン電極下のｎ形
拡散領域、２０５はソース電極、２０６はソース電極下
のｎ形拡散領域、２０７はフィールド酸化膜、２０８は
ｐ形基板である。
【００２０】このＮＭＯＳ型トランジスタはドレイン電
極２０３とその下のｎ形拡散領域２０４の面積をＬ２×
Ｗ２とすることによりドレイン電極２０３の寄生容量Ｃ
ｄｂをＣｄｂ＝Ｃｊ×Ｌ２×Ｗ２とし、また多結晶シリ
コンゲート２０１のチャネル長Ｌ、チャネル幅Ｗよりゲ
ート端子の寄生容量ＣｇｂはＣｇｂ=Ｃｏｘ×Ｗ×Ｌと
した構造であり、ＮＭＯＳ型トランジスタの電気特性の
多くを決めている多結晶シリコンゲート２０１のチャネ
ル長Ｌ、チャネル幅Ｗに関係なくドレイン電極２０３の
寄生容量を任意に決めることができる。
極２０３とその下のｎ形拡散領域２０４の面積をＬ２×
Ｗ２とすることによりドレイン電極２０３の寄生容量Ｃ
ｄｂをＣｄｂ＝Ｃｊ×Ｌ２×Ｗ２とし、また多結晶シリ
コンゲート２０１のチャネル長Ｌ、チャネル幅Ｗよりゲ
ート端子の寄生容量ＣｇｂはＣｇｂ=Ｃｏｘ×Ｗ×Ｌと
した構造であり、ＮＭＯＳ型トランジスタの電気特性の
多くを決めている多結晶シリコンゲート２０１のチャネ
ル長Ｌ、チャネル幅Ｗに関係なくドレイン電極２０３の
寄生容量を任意に決めることができる。
【００２１】図３は本発明の実施の形態の回路に使用す
るＮＭＯＳ型トランジスタの構造例の１つで、図３
（ａ）は平面図、図３（ｂ）は図３（ａ）のＣ−Ｄ断面
図である。図３において、２０１はＮＭＯＳ型トランジ
スタの多結晶シリコンゲート、２０２はゲート酸化膜、
２０３はドレイン電極、２０４はドレイン電極下のｎ形
拡散領域、２０５はソース電極、２０６はソース電極下
のｎ形拡散領域、２０７はフィールド酸化膜、２０８は
ｐ形基板である。
るＮＭＯＳ型トランジスタの構造例の１つで、図３
（ａ）は平面図、図３（ｂ）は図３（ａ）のＣ−Ｄ断面
図である。図３において、２０１はＮＭＯＳ型トランジ
スタの多結晶シリコンゲート、２０２はゲート酸化膜、
２０３はドレイン電極、２０４はドレイン電極下のｎ形
拡散領域、２０５はソース電極、２０６はソース電極下
のｎ形拡散領域、２０７はフィールド酸化膜、２０８は
ｐ形基板である。
【００２２】このＮＭＯＳ型トランジスタは中心にソー
ス電極２０５、次に多結晶シリコンゲート２０１、外側
にドレイン電極２０３を同心円状に配置する構造であ
り、中心からドレイン電極下のｎ形拡散領域２０４の内
側，外側までの距離をｒ１，ｒ２とすると図２と同様に
ドレイン電極２０３の寄生容量ＣｄｂをＣｄｂ＝Ｃｊ×
π（ｒ２×ｒ２−ｒ１×ｒ１）となり、ゲート端子の寄
生容量ＣｇｂはＣｇｂ＝Ｃｏｘ×π（ｒ４×ｒ４−ｒ３
×ｒ３）となる。図３のＮＭＯＳ型トランジスタも電気
特性の多くを決めている多結晶シリコンゲート２０１の
チャネル長Ｌ、チャネル幅Ｗに関係なく寄生容量を任意
に決めることができる。
ス電極２０５、次に多結晶シリコンゲート２０１、外側
にドレイン電極２０３を同心円状に配置する構造であ
り、中心からドレイン電極下のｎ形拡散領域２０４の内
側，外側までの距離をｒ１，ｒ２とすると図２と同様に
ドレイン電極２０３の寄生容量ＣｄｂをＣｄｂ＝Ｃｊ×
π（ｒ２×ｒ２−ｒ１×ｒ１）となり、ゲート端子の寄
生容量ＣｇｂはＣｇｂ＝Ｃｏｘ×π（ｒ４×ｒ４−ｒ３
×ｒ３）となる。図３のＮＭＯＳ型トランジスタも電気
特性の多くを決めている多結晶シリコンゲート２０１の
チャネル長Ｌ、チャネル幅Ｗに関係なく寄生容量を任意
に決めることができる。
【００２３】図４は本発明の実施の形態の回路に使用す
るＮＭＯＳ型トランジスタの構造例の１つで、図４
（ａ）は平面図、図４（ｂ）は図４（ａ）のＥ−Ｆ断面
図である。図４において、２０１はＮＭＯＳ型トランジ
スタの多結晶シリコンゲート、２０２はゲート酸化膜、
２０３はドレイン電極、２０４はドレイン電極下のｎ形
拡散領域、２０５はソース電極、２０６はソース電極下
のｎ形拡散領域、２０７はフィールド酸化膜、２０８は
ｐ形基板である。
るＮＭＯＳ型トランジスタの構造例の１つで、図４
（ａ）は平面図、図４（ｂ）は図４（ａ）のＥ−Ｆ断面
図である。図４において、２０１はＮＭＯＳ型トランジ
スタの多結晶シリコンゲート、２０２はゲート酸化膜、
２０３はドレイン電極、２０４はドレイン電極下のｎ形
拡散領域、２０５はソース電極、２０６はソース電極下
のｎ形拡散領域、２０７はフィールド酸化膜、２０８は
ｐ形基板である。
【００２４】図４のソース電極２０５、ドレイン電極２
０３とそれらに挟まれた多結晶シリコンゲート２０１の
配置は図２と同様であるが、ソース電極２０５、ドレイ
ン電極２０３に挟まれていないチャネル形成をしない領
域へ多結晶シリコンゲート２０１とゲート酸化膜２０２
を配置することによってゲート端子の寄生容量Ｃｇｂは
Ｃｇｂ＝Ｃｏｘ×（Ｗ×Ｌ＋Ｗ３×Ｌ３）となり、ドレ
イン電極２０３の寄生容量ＣｄｂはＣｄｂ＝Ｃｊ×Ｌ２
×Ｗ２となる。したがって図４のＮＭＯＳ型トランジス
タも電気特性の多くを決めている多結晶シリコンゲート
２０１のチャネル長Ｌ、チャネル幅Ｗに関係なく寄生容
量を任意に決めることができる。
０３とそれらに挟まれた多結晶シリコンゲート２０１の
配置は図２と同様であるが、ソース電極２０５、ドレイ
ン電極２０３に挟まれていないチャネル形成をしない領
域へ多結晶シリコンゲート２０１とゲート酸化膜２０２
を配置することによってゲート端子の寄生容量Ｃｇｂは
Ｃｇｂ＝Ｃｏｘ×（Ｗ×Ｌ＋Ｗ３×Ｌ３）となり、ドレ
イン電極２０３の寄生容量ＣｄｂはＣｄｂ＝Ｃｊ×Ｌ２
×Ｗ２となる。したがって図４のＮＭＯＳ型トランジス
タも電気特性の多くを決めている多結晶シリコンゲート
２０１のチャネル長Ｌ、チャネル幅Ｗに関係なく寄生容
量を任意に決めることができる。
【００２５】以上のように本発明の実施の形態におい
て、回路に使用するＮＭＯＳ型トランジスタは上記のよ
うに多結晶シリコンゲートのチャネル長Ｌ、チャネル幅
Ｗに関係なく寄生容量を任意に決めることができる構造
を持つ、図２，図３，図４のようなＮＭＯＳ型トランジ
スタが考えられる。
て、回路に使用するＮＭＯＳ型トランジスタは上記のよ
うに多結晶シリコンゲートのチャネル長Ｌ、チャネル幅
Ｗに関係なく寄生容量を任意に決めることができる構造
を持つ、図２，図３，図４のようなＮＭＯＳ型トランジ
スタが考えられる。
【００２６】
【発明の効果】以上のように本発明は、電界効果トラン
ジスタを使用した発振装置で、発振周波数を決める共振
器を電界効果トランジスタのゲート端子、ドレイン端子
と基板間の寄生容量とコイルで構成し、また電界効果ト
ランジスタは、ゲート端子、ドレイン端子と基板間の寄
生容量を任意の値とする構造を持つ電界効果トランジス
タであり、それらの電界効果トランジスタの基板電位を
外部から与える構成を有していることにより、任意の発
振周波数を精度良く得ることができ、外部から発振周波
数を変化させることができる発振装置を実現するもので
ある。
ジスタを使用した発振装置で、発振周波数を決める共振
器を電界効果トランジスタのゲート端子、ドレイン端子
と基板間の寄生容量とコイルで構成し、また電界効果ト
ランジスタは、ゲート端子、ドレイン端子と基板間の寄
生容量を任意の値とする構造を持つ電界効果トランジス
タであり、それらの電界効果トランジスタの基板電位を
外部から与える構成を有していることにより、任意の発
振周波数を精度良く得ることができ、外部から発振周波
数を変化させることができる発振装置を実現するもので
ある。
【図１】本発明の実施の形態における発振装置の回路図
【図２】図１の発振装置に使用するＮＭＯＳ型トランジ
スタの構造例図の平面図（ａ）と、そのＡ−Ｂの断面図
（ｂ）
スタの構造例図の平面図（ａ）と、そのＡ−Ｂの断面図
（ｂ）
【図３】図１の発振装置に使用するＮＭＯＳ型トランジ
スタの構造例図の平面図（ａ）と、そのＣ−Ｄの断面図
（ｂ）
スタの構造例図の平面図（ａ）と、そのＣ−Ｄの断面図
（ｂ）
【図４】図１の発振装置に使用するＮＭＯＳ型トランジ
スタの構造例図の平面図（ａ）と、そのＥ−Ｆの断面図
（ｂ）
スタの構造例図の平面図（ａ）と、そのＥ−Ｆの断面図
（ｂ）
【図５】従来例のマルチバイブレータ型発振装置の回路
図
図
【図６】図５のＮＭＯＳ型トランジスタの構造を示す平
面図（ａ）と、そのＧ−Ｈの断面図（ｂ）
面図（ａ）と、そのＧ−Ｈの断面図（ｂ）
１０１，１０２ ＮＭＯＳ型トランジスタ １０３，１０４ コイル １０５，１０６ 出力端子 １０７ 電圧源 １０９，１１０ ＮＭＯＳ型トランジスタのドレイン基
板間寄生容量Ｃｄｂ １１１ ダイオード接続したＰＮＰトランジスタ １１２ コンデンサ １１３，１１４ ＮＭＯＳ型トランジスタのゲート基板
間寄生容量Ｃｇｂ １１５ ＮＭＯＳ型トランジスタの基板に接続する電圧
源 １１６，１１７，１１８，１１９，１２０，１２１，３
０５ ＧＮＤ ２０１ ＮＭＯＳ型トランジスタの多結晶シリコンゲー
ト ２０２ ゲート酸化膜 ２０３ ドレイン電極 ２０４ ドレイン電極下のｎ形拡散領域 ２０５ ソース電極 ２０６ ソース電極下のｎ形拡散領域 ２０７ フィールド酸化膜 ２０８ ｐ形基板 ３０１，３０２ ＮＭＯＳ型トランジスタ ３０３，３０４ コンデンサ
板間寄生容量Ｃｄｂ １１１ ダイオード接続したＰＮＰトランジスタ １１２ コンデンサ １１３，１１４ ＮＭＯＳ型トランジスタのゲート基板
間寄生容量Ｃｇｂ １１５ ＮＭＯＳ型トランジスタの基板に接続する電圧
源 １１６，１１７，１１８，１１９，１２０，１２１，３
０５ ＧＮＤ ２０１ ＮＭＯＳ型トランジスタの多結晶シリコンゲー
ト ２０２ ゲート酸化膜 ２０３ ドレイン電極 ２０４ ドレイン電極下のｎ形拡散領域 ２０５ ソース電極 ２０６ ソース電極下のｎ形拡散領域 ２０７ フィールド酸化膜 ２０８ ｐ形基板 ３０１，３０２ ＮＭＯＳ型トランジスタ ３０３，３０４ コンデンサ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AC03 AC08 AC17 EZ20 5J081 AA03 BB01 CC06 CC20 DD04 DD11 EE02 EE03 JJ01 KK02 KK07 LL02 MM01 MM06 MM07
Claims (1)
- 【請求項１】 第１の電界効果トランジスタと第２の電
界効果トランジスタのそれぞれのソース端子を接続した
部位を接地し、前記第１の電界効果トランジスタのゲー
ト端子と第２の電界効果トランジスタのドレイン端子を
接続し、第１の電界効果トランジスタのドレイン端子と
第２の電界効果トランジスタのゲート端子を接続し、さ
らに前記第１の電界効果トランジスタのドレイン端子に
第１のインダクタを接続し、前記第２の電界効果トラン
ジスタのドレイン端子に第２のインダクタを接続し、そ
れぞれのインダクタのもう一方の端子同士を接続しさら
に電圧源又は電流源を接続し、前記第１，第２の電界効
果トランジスタは、ドレイン電極とドレイン拡散領域が
任意の形状、面積であり、かつドレイン電極とソース電
極に挟まれた電界効果トランジスタのチャネル形成領域
以外の基板上にも任意の形状、面積で多結晶シリコンゲ
ート及び基板間の酸化膜を形成し、電界効果トランジス
タの基板は電圧源に接続されている構成としたことを特
徴とする発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000162597A JP2001345681A (ja) | 2000-05-31 | 2000-05-31 | 発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000162597A JP2001345681A (ja) | 2000-05-31 | 2000-05-31 | 発振装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001345681A true JP2001345681A (ja) | 2001-12-14 |
Family
ID=18666476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000162597A Pending JP2001345681A (ja) | 2000-05-31 | 2000-05-31 | 発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001345681A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003056697A1 (fr) * | 2001-12-25 | 2003-07-10 | Ntt Electronics Corporation | Oscillateur |
| JP2005102226A (ja) * | 2003-09-23 | 2005-04-14 | Samsung Electronics Co Ltd | 高周波電圧制御発振器 |
| JP2006324953A (ja) * | 2005-05-19 | 2006-11-30 | Renesas Technology Corp | 電圧制御発振器及びそれを用いた無線通信機 |
| JPWO2006011364A1 (ja) * | 2004-07-28 | 2008-05-01 | 松下電器産業株式会社 | 発振器 |
-
2000
- 2000-05-31 JP JP2000162597A patent/JP2001345681A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003056697A1 (fr) * | 2001-12-25 | 2003-07-10 | Ntt Electronics Corporation | Oscillateur |
| JP2005102226A (ja) * | 2003-09-23 | 2005-04-14 | Samsung Electronics Co Ltd | 高周波電圧制御発振器 |
| JPWO2006011364A1 (ja) * | 2004-07-28 | 2008-05-01 | 松下電器産業株式会社 | 発振器 |
| JP2006324953A (ja) * | 2005-05-19 | 2006-11-30 | Renesas Technology Corp | 電圧制御発振器及びそれを用いた無線通信機 |
| JP4713939B2 (ja) * | 2005-05-19 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 電圧制御発振器及びそれを用いた無線通信機 |
| KR101190051B1 (ko) | 2005-05-19 | 2012-10-12 | 르네사스 일렉트로닉스 가부시키가이샤 | 전압 제어 발진기 및 그것을 이용한 무선통신기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5848297B2 (ja) | 電気デバイス | |
| US7279998B2 (en) | Voltage-controlled oscillator | |
| US20090002084A1 (en) | Oscillator | |
| US7369008B2 (en) | MOS varactor and voltage-controlled oscillator using the same | |
| US20050206465A1 (en) | Voltage control oscillator | |
| JPH11308059A (ja) | 高周波増幅装置 | |
| WO2004079828A1 (ja) | Ｍｏｓ型可変容量素子 | |
| US6320474B1 (en) | MOS-type capacitor and integrated circuit VCO using same | |
| US20090072919A1 (en) | Voltage-controlled oscillator with wide oscillation frequency range and linear characteristics | |
| US20050269596A1 (en) | Bipolar transistor, oscillation circuit, and voltage controlled oscillator | |
| JP2001345681A (ja) | 発振装置 | |
| US7019384B2 (en) | Integrated, tunable capacitance device | |
| US20070247244A1 (en) | Voltage-Controlled Oscillator | |
| JP3940063B2 (ja) | 可変容量素子および可変容量素子内蔵集積回路 | |
| JPH1188052A (ja) | 温度補償型水晶発振器 | |
| JP4511223B2 (ja) | 電圧制御型発振器集積回路 | |
| JP2000252480A (ja) | Ｍｏｓ型キャパシタ及び半導体集積回路装置 | |
| JPWO2003054972A1 (ja) | 可変容量素子の製造方法 | |
| US7145407B2 (en) | Radio frequency voltage controlled oscillator | |
| JP2001345637A (ja) | 可変周波数発振装置 | |
| JP4719412B2 (ja) | 半導体差動回路、それを用いた発振装置、増幅装置、スイッチ装置、ミキサ装置、回路装置、半導体差動回路の配置方法 | |
| TW587302B (en) | Manufacturing method for MOS capacitor | |
| JP2003282723A (ja) | 半導体装置 | |
| JP3373267B2 (ja) | Ｌｃ素子及び半導体装置 | |
| JP2003282724A (ja) | 半導体装置 |