JPH11312926A - 発振装置 - Google Patents
発振装置Info
- Publication number
- JPH11312926A JPH11312926A JP10116755A JP11675598A JPH11312926A JP H11312926 A JPH11312926 A JP H11312926A JP 10116755 A JP10116755 A JP 10116755A JP 11675598 A JP11675598 A JP 11675598A JP H11312926 A JPH11312926 A JP H11312926A
- Authority
- JP
- Japan
- Prior art keywords
- type transistor
- gate
- type
- amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 65
- 238000009792 diffusion process Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
- H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳプロセスにより形成されたトランジス
タで構成され、希望する発振周波数以外のノイズレベル
を抑制する発振装置。 【解決手段】 水晶発振素子１と、この水晶発振素子１
の入、出力端子４，２間に接続した第１の増幅器３とを
備え、前記第１の増幅器３はＭＯＳプロセスにより形成
した第１のＰ型トランジスタ１１と第１のＮ型トランジ
スタ１２を有し、前記第１のＰ型トランジスタ１１のゲ
ート２３はそのＰ型ソース拡散領域２２とＰ型ドレイン
拡散領域２１間に橋架された構成とし、前記第１のＮ型
トランジスタ１２のゲートはそのＮ型ソース拡散領域１
８とＮ型ドレイン拡散領域１９間に橋架された構成と
し、前記第１のＮ型トランジスタ１２のゲート２０の橋
架長を、前記第１のＰ型トランジスタ１１のゲート２３
の橋架長よりも長くした。
タで構成され、希望する発振周波数以外のノイズレベル
を抑制する発振装置。 【解決手段】 水晶発振素子１と、この水晶発振素子１
の入、出力端子４，２間に接続した第１の増幅器３とを
備え、前記第１の増幅器３はＭＯＳプロセスにより形成
した第１のＰ型トランジスタ１１と第１のＮ型トランジ
スタ１２を有し、前記第１のＰ型トランジスタ１１のゲ
ート２３はそのＰ型ソース拡散領域２２とＰ型ドレイン
拡散領域２１間に橋架された構成とし、前記第１のＮ型
トランジスタ１２のゲートはそのＮ型ソース拡散領域１
８とＮ型ドレイン拡散領域１９間に橋架された構成と
し、前記第１のＮ型トランジスタ１２のゲート２０の橋
架長を、前記第１のＰ型トランジスタ１１のゲート２３
の橋架長よりも長くした。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話などに使
用される発振装置に関するものである。
用される発振装置に関するものである。
【０００２】
【従来の技術】従来の発振装置は、発振素子とこの発振
素子の入出力端子間に接続した第１の増幅器とを備えた
構成となっていた。前記第１の増幅器は小型でしかも低
価格化を目指すために、ＭＯＳプロセスにより形成され
た第１のＰ型トランジスタと第１のＮ型トランジスタを
有する構成となっていた。すなわち、第１のＰ型トラン
ジスタのゲートと第１のＮ型トランジスタのゲートを前
記発振素子の出力端子に接続し、前記第１のＰ型トラン
ジスタのドレインと第１のＮ型トランジスタのドレイン
を前記発振素子の入力端子に接続し、さらに前記第１の
Ｐ型トランジスタのソースを電源端子に接続し、第１の
Ｎ型トランジスタのソースをアース端子に接続した構成
となっていた。また、前記第１のＰ型トランジスタのゲ
ートはそのＰ型ソース拡散領域とＰ型ドレイン拡散領域
間に橋架された構成とし、前記第１のＮ型トランジスタ
のゲートはそのＮ型ソース拡散領域とＮ型ドレイン拡散
領域間に橋架された構成としていた。
素子の入出力端子間に接続した第１の増幅器とを備えた
構成となっていた。前記第１の増幅器は小型でしかも低
価格化を目指すために、ＭＯＳプロセスにより形成され
た第１のＰ型トランジスタと第１のＮ型トランジスタを
有する構成となっていた。すなわち、第１のＰ型トラン
ジスタのゲートと第１のＮ型トランジスタのゲートを前
記発振素子の出力端子に接続し、前記第１のＰ型トラン
ジスタのドレインと第１のＮ型トランジスタのドレイン
を前記発振素子の入力端子に接続し、さらに前記第１の
Ｐ型トランジスタのソースを電源端子に接続し、第１の
Ｎ型トランジスタのソースをアース端子に接続した構成
となっていた。また、前記第１のＰ型トランジスタのゲ
ートはそのＰ型ソース拡散領域とＰ型ドレイン拡散領域
間に橋架された構成とし、前記第１のＮ型トランジスタ
のゲートはそのＮ型ソース拡散領域とＮ型ドレイン拡散
領域間に橋架された構成としていた。
【０００３】そして以上の構成において、発振素子から
の出力が第１のＰ型トランジスタと第１のＮ型トランジ
スタのゲートに加わることになるのであるが、発振素子
の出力がこれらのゲートに加わることによって、このゲ
ートが橋架したそれぞれのソース拡散領域とドレイン拡
散領域間部分に電界を生じさせることとなり、この結果
として前記ゲートが橋架されたソース拡散領域とドレイ
ン拡散領域部分に導通チャンネルを生じさせることとな
り、これによって第１のＰ型トランジスタと第１のＮ型
トランジスタを交互に導通させることによって、発振出
力は発振素子の入力端子に帰還することとなり、これに
より発振が継続されるものである。
の出力が第１のＰ型トランジスタと第１のＮ型トランジ
スタのゲートに加わることになるのであるが、発振素子
の出力がこれらのゲートに加わることによって、このゲ
ートが橋架したそれぞれのソース拡散領域とドレイン拡
散領域間部分に電界を生じさせることとなり、この結果
として前記ゲートが橋架されたソース拡散領域とドレイ
ン拡散領域部分に導通チャンネルを生じさせることとな
り、これによって第１のＰ型トランジスタと第１のＮ型
トランジスタを交互に導通させることによって、発振出
力は発振素子の入力端子に帰還することとなり、これに
より発振が継続されるものである。
【０００４】
【発明が解決しようとする課題】上記第１の増幅器をＭ
ＯＳプロセスにより形成した第１のＰ型トランジスタと
第１のＮ型トランジスタを用いて構成した場合には、小
型で低価格なものが構成されることになるのであるが、
このようなＭＯＳプロセスを用いた場合には希望する発
振周波数の前後において、その発振周波数よりもずれた
周波数成分が多く発生してしまうという問題があった。
ＯＳプロセスにより形成した第１のＰ型トランジスタと
第１のＮ型トランジスタを用いて構成した場合には、小
型で低価格なものが構成されることになるのであるが、
このようなＭＯＳプロセスを用いた場合には希望する発
振周波数の前後において、その発振周波数よりもずれた
周波数成分が多く発生してしまうという問題があった。
【０００５】この理由はまだ十分には解明されてはいな
いが、ゲートおよびその対応する部分に電圧を印加し、
電界を生じさせて導通チャンネルを形成する場合におい
て、ドレインとソース間部分の構成成分の不均一性など
によって、導通チャンネル部分も乱れることなども一つ
の要因と考えられている。
いが、ゲートおよびその対応する部分に電圧を印加し、
電界を生じさせて導通チャンネルを形成する場合におい
て、ドレインとソース間部分の構成成分の不均一性など
によって、導通チャンネル部分も乱れることなども一つ
の要因と考えられている。
【０００６】そこで本発明は、希望する発振周波数以外
のノイズレベルを低減させることを目的とするものであ
る。
のノイズレベルを低減させることを目的とするものであ
る。
【０００７】
【課題を解決するための手段】そしてこの目的を達成す
るために、本発明は前記第１のＮ型トランジスタのゲー
トの橋架長を第１のＰ型トランジスタのゲートの橋架長
よりも長くしたものである。
るために、本発明は前記第１のＮ型トランジスタのゲー
トの橋架長を第１のＰ型トランジスタのゲートの橋架長
よりも長くしたものである。
【０００８】つまり一般的な発振装置においては、Ｎ型
トランジスタとＰ型トランジスタを比較した場合、ゲイ
ンを等しくするために、Ｎ型トランジスタのゲートの橋
架長をＰ型トランジスタのゲートの橋架長よりも短くし
ているため、Ｎ型トランジスタのゲートおよびドレイン
とソース間部分には集中的に大きな電界が発生すること
になるのであるが、本発明においては特にＮ型トランジ
スタのゲートの橋架長をＰトランジスタのゲートの橋架
長よりも長くすることによって、電界強度を低下させる
ことができるため、発振周波数以外のノイズレベルを抑
制することができるのである。
トランジスタとＰ型トランジスタを比較した場合、ゲイ
ンを等しくするために、Ｎ型トランジスタのゲートの橋
架長をＰ型トランジスタのゲートの橋架長よりも短くし
ているため、Ｎ型トランジスタのゲートおよびドレイン
とソース間部分には集中的に大きな電界が発生すること
になるのであるが、本発明においては特にＮ型トランジ
スタのゲートの橋架長をＰトランジスタのゲートの橋架
長よりも長くすることによって、電界強度を低下させる
ことができるため、発振周波数以外のノイズレベルを抑
制することができるのである。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、発振素子と、この発振素子の入出力端子間に接続し
た第１の増幅器とを備え、前記第１の増幅器はＭＯＳプ
ロセスにより形成した第１のＰ型トランジスタと第１の
Ｎ型トランジスタを有し、第１のＰ型トランジスタのゲ
ートと、第１のＮ型トランジスタのゲートを前記発振素
子の出力端子に接続し、前記第１のＰ型トランジスタの
ドレインと第１のＮ型トランジスタのドレインを前記発
振素子の入力端子に接続し、前記第１のＰ型トランジス
タのソースを電源端子に接続し、第１のＮ型トランジス
タのソースをアース端子に接続し、前記第１のＰ型トラ
ンジスタのゲートはそのＰ型ソース拡散領域とＰ型ドレ
イン拡散領域間に橋架された構成とし、前記第１のＮ型
トランジスタのゲートはそのＮ型ソース拡散領域とＮ型
ドレイン拡散領域間に橋架された構成とし、前記第１の
Ｎ型トランジスタのゲートの橋架長を、前記第１のＰ型
トランジスタのゲートの橋架長よりも長くした発振装置
であって、前記第１のＮ型トランジスタのゲートの橋架
長を第１のＰ型トランジスタのゲートの橋架長よりも長
くすることによって、発振出力の発振周波数以外のノイ
ズレベルを抑制したものである。
は、発振素子と、この発振素子の入出力端子間に接続し
た第１の増幅器とを備え、前記第１の増幅器はＭＯＳプ
ロセスにより形成した第１のＰ型トランジスタと第１の
Ｎ型トランジスタを有し、第１のＰ型トランジスタのゲ
ートと、第１のＮ型トランジスタのゲートを前記発振素
子の出力端子に接続し、前記第１のＰ型トランジスタの
ドレインと第１のＮ型トランジスタのドレインを前記発
振素子の入力端子に接続し、前記第１のＰ型トランジス
タのソースを電源端子に接続し、第１のＮ型トランジス
タのソースをアース端子に接続し、前記第１のＰ型トラ
ンジスタのゲートはそのＰ型ソース拡散領域とＰ型ドレ
イン拡散領域間に橋架された構成とし、前記第１のＮ型
トランジスタのゲートはそのＮ型ソース拡散領域とＮ型
ドレイン拡散領域間に橋架された構成とし、前記第１の
Ｎ型トランジスタのゲートの橋架長を、前記第１のＰ型
トランジスタのゲートの橋架長よりも長くした発振装置
であって、前記第１のＮ型トランジスタのゲートの橋架
長を第１のＰ型トランジスタのゲートの橋架長よりも長
くすることによって、発振出力の発振周波数以外のノイ
ズレベルを抑制したものである。
【００１０】また本発明の請求項２に記載の発明は、第
１の増幅器の出力端子に第２の増幅器の入力端子を接続
し、前記第２の増幅器はＭＯＳプロセスにより形成した
第２のＰ型トランジスタと第２のＮ型トランジスタを有
し、第２のＰ型トランジスタのゲートと第２のＮ型トラ
ンジスタのゲートとを第１のＰ型トランジスタと第１の
Ｎ型トランジスタのドレイン間同士の接続部に接続し、
第２のＰ型トランジスタのドレインと第２のＮ型トラン
ジスタのドレインを発振出力端子に接続し、第２のＰ型
トランジスタのソースを電源端子に接続し、第２のＮ型
トランジスタのソースをアース端子に接続し、前記第２
のＰ型トランジスタのゲートはそのＰ型ソース拡散領域
とＰ型ドレイン拡散領域間に橋架された構成とし、前記
第２のＮ型トランジスタのゲートはＮ型ソース拡散領域
とＮ型ドレイン拡散領域間に橋架された構成とし、前記
第２のＮ型トランジスタのゲートの橋架長を第２のＰ型
トランジスタのゲートの橋架長よりも長くした請求項１
に記載の発振装置であって、第１の増幅器によってその
ノイズレベルを抑制した状態において、発振出力端子に
発振出力を供給する場合において、第１の増幅器と発振
出力端子間に介在する第２の増幅器を第１の増幅器と同
様に、ノイズレベルを抑制することによって、発振出力
端子にはよりノイズレベルの少ない発振出力を供給する
ことができる。
１の増幅器の出力端子に第２の増幅器の入力端子を接続
し、前記第２の増幅器はＭＯＳプロセスにより形成した
第２のＰ型トランジスタと第２のＮ型トランジスタを有
し、第２のＰ型トランジスタのゲートと第２のＮ型トラ
ンジスタのゲートとを第１のＰ型トランジスタと第１の
Ｎ型トランジスタのドレイン間同士の接続部に接続し、
第２のＰ型トランジスタのドレインと第２のＮ型トラン
ジスタのドレインを発振出力端子に接続し、第２のＰ型
トランジスタのソースを電源端子に接続し、第２のＮ型
トランジスタのソースをアース端子に接続し、前記第２
のＰ型トランジスタのゲートはそのＰ型ソース拡散領域
とＰ型ドレイン拡散領域間に橋架された構成とし、前記
第２のＮ型トランジスタのゲートはＮ型ソース拡散領域
とＮ型ドレイン拡散領域間に橋架された構成とし、前記
第２のＮ型トランジスタのゲートの橋架長を第２のＰ型
トランジスタのゲートの橋架長よりも長くした請求項１
に記載の発振装置であって、第１の増幅器によってその
ノイズレベルを抑制した状態において、発振出力端子に
発振出力を供給する場合において、第１の増幅器と発振
出力端子間に介在する第２の増幅器を第１の増幅器と同
様に、ノイズレベルを抑制することによって、発振出力
端子にはよりノイズレベルの少ない発振出力を供給する
ことができる。
【００１１】さらに本発明の請求項３に記載の発明は、
第２のＮ型トランジスタのゲートの橋架長を第１のＮ型
トランジスタのゲートの橋架長よりも長くした請求項２
に記載の発振装置であって、第１の増幅器で発振出力の
発振周波数以外のノイズレベルを抑制した状態にしてい
るのであるが、このノイズレベルが第２の増幅器で増幅
されて再び大きくなってしまわないように、第２の増幅
器を第１の増幅器よりもノイズレベルを抑制させること
により、発振出力端子よりノイズレベルの小さい発振出
力が得られるようにしたものである。
第２のＮ型トランジスタのゲートの橋架長を第１のＮ型
トランジスタのゲートの橋架長よりも長くした請求項２
に記載の発振装置であって、第１の増幅器で発振出力の
発振周波数以外のノイズレベルを抑制した状態にしてい
るのであるが、このノイズレベルが第２の増幅器で増幅
されて再び大きくなってしまわないように、第２の増幅
器を第１の増幅器よりもノイズレベルを抑制させること
により、発振出力端子よりノイズレベルの小さい発振出
力が得られるようにしたものである。
【００１２】以下本発明の一実施形態を添付図面を用い
て説明する。図１において１は発振素子として用いた水
晶発振素子で、その出力端子２には第１の増幅器３の入
力端子が接続され、この第１の増幅器３の出力端子は水
晶発振素子１の入力端子４に接続されている。また第１
の増幅器３の出力端子には第２の増幅器５の入力端子が
接続され、この第２の増幅器５の出力端子には発振出力
端子６が接続されている。また、水晶発振素子１の出力
端子２にはコンデンサ７とバリキャップダイオード８が
直列接続され、バリキャップダイオード８のカソードに
は電圧制御端子９が接続されている。さらに、水晶発振
素子１の入力端子４にはコンデンサ１０が接続されてい
る。
て説明する。図１において１は発振素子として用いた水
晶発振素子で、その出力端子２には第１の増幅器３の入
力端子が接続され、この第１の増幅器３の出力端子は水
晶発振素子１の入力端子４に接続されている。また第１
の増幅器３の出力端子には第２の増幅器５の入力端子が
接続され、この第２の増幅器５の出力端子には発振出力
端子６が接続されている。また、水晶発振素子１の出力
端子２にはコンデンサ７とバリキャップダイオード８が
直列接続され、バリキャップダイオード８のカソードに
は電圧制御端子９が接続されている。さらに、水晶発振
素子１の入力端子４にはコンデンサ１０が接続されてい
る。
【００１３】つまり、電圧制御端子９に電圧を加える
と、それに応じてバリキャップダイオード８の容量が変
化し、水晶発振素子１の発振周波数が変動させられるよ
うになっているのである。また、この水晶発振素子１の
発振出力は第１の増幅器３で帰還させられ、これによっ
て発振が継続されることになる。また、この発振出力は
第２の増幅器５を介して発振出力端子６へと導き出さ
れ、この発振出力端子６からの出力が携帯電話などでは
ＰＬＬ回路に供給されることになっているのである。
と、それに応じてバリキャップダイオード８の容量が変
化し、水晶発振素子１の発振周波数が変動させられるよ
うになっているのである。また、この水晶発振素子１の
発振出力は第１の増幅器３で帰還させられ、これによっ
て発振が継続されることになる。また、この発振出力は
第２の増幅器５を介して発振出力端子６へと導き出さ
れ、この発振出力端子６からの出力が携帯電話などでは
ＰＬＬ回路に供給されることになっているのである。
【００１４】さて、第１の増幅器３の詳細は図２に示す
構成となっている。図２に示すごとく、増幅器３はＭＯ
Ｓプロセスにより形成した第１のＰ型トランジスタ１１
と第１のＮ型トランジスタ１２とを有し、第１のＰ型ト
ランジスタ１１のゲートと第１のＮ型トランジスタ１２
のゲートを前記水晶発振素子１の出力端子２に接続し、
第１のＰ型トランジスタ１１のドレインと第１のＮ型ト
ランジスタ１２のドレインを前記水晶発振素子１の入力
端子４に接続している。また、前記第１のＰ型トランジ
スタ１１のソースを電源端子１３に接続し、前記第１の
Ｎ型トランジスタ１２のソースをアース端子１４に接続
している。さらに、前記第２の増幅器５はＭＯＳプロセ
スにより形成した第２のＰ型トランジスタ１５と第２の
Ｎ型トランジスタ１６とを有し、前記第２のＰ型トラン
ジスタ１５のゲートと前記第２のＮ型トランジスタ１６
のゲートとを前記第１のＰ型トランジスタ１１と前記第
１のＮ型トランジスタ１２のドレイン間同士の接続部に
接続し、第２のＰ型トランジスタ１５のドレインと第２
のＮ型トランジスタ１６のドレインを発振出力端子６に
接続している。さらに、第２のＰ型トランジスタ１５の
ソースを電源端子１３に接続し、第２のＮ型トランジス
タ１６のソースをアース端子１４に接続している。
構成となっている。図２に示すごとく、増幅器３はＭＯ
Ｓプロセスにより形成した第１のＰ型トランジスタ１１
と第１のＮ型トランジスタ１２とを有し、第１のＰ型ト
ランジスタ１１のゲートと第１のＮ型トランジスタ１２
のゲートを前記水晶発振素子１の出力端子２に接続し、
第１のＰ型トランジスタ１１のドレインと第１のＮ型ト
ランジスタ１２のドレインを前記水晶発振素子１の入力
端子４に接続している。また、前記第１のＰ型トランジ
スタ１１のソースを電源端子１３に接続し、前記第１の
Ｎ型トランジスタ１２のソースをアース端子１４に接続
している。さらに、前記第２の増幅器５はＭＯＳプロセ
スにより形成した第２のＰ型トランジスタ１５と第２の
Ｎ型トランジスタ１６とを有し、前記第２のＰ型トラン
ジスタ１５のゲートと前記第２のＮ型トランジスタ１６
のゲートとを前記第１のＰ型トランジスタ１１と前記第
１のＮ型トランジスタ１２のドレイン間同士の接続部に
接続し、第２のＰ型トランジスタ１５のドレインと第２
のＮ型トランジスタ１６のドレインを発振出力端子６に
接続している。さらに、第２のＰ型トランジスタ１５の
ソースを電源端子１３に接続し、第２のＮ型トランジス
タ１６のソースをアース端子１４に接続している。
【００１５】図３は第１のＰ型トランジスタ１１と第１
のＮ型トランジスタ１２の具体的な構成を示したもので
ある。図３において１７はシリコンからなるＰ型基板で
あり、この基板１７上に第１のＰ型トランジスタ１１と
第１のＮ型トランジスタ１２が構成されている。具体的
には基板１７上において、Ｎ型ソース拡散領域１８とＮ
型ドレイン拡散領域１９間にゲート２０が橋架された構
成となっている。また、Ｐ型ドレイン拡散領域２１とＰ
型ソース拡散領域２２間にゲート２３が橋架された状態
となっている。なお、第１のＰ型トランジスタ１１のゲ
ートの下方には、Ｎ型基板拡散領域２４が設けられた構
成となっている。
のＮ型トランジスタ１２の具体的な構成を示したもので
ある。図３において１７はシリコンからなるＰ型基板で
あり、この基板１７上に第１のＰ型トランジスタ１１と
第１のＮ型トランジスタ１２が構成されている。具体的
には基板１７上において、Ｎ型ソース拡散領域１８とＮ
型ドレイン拡散領域１９間にゲート２０が橋架された構
成となっている。また、Ｐ型ドレイン拡散領域２１とＰ
型ソース拡散領域２２間にゲート２３が橋架された状態
となっている。なお、第１のＰ型トランジスタ１１のゲ
ートの下方には、Ｎ型基板拡散領域２４が設けられた構
成となっている。
【００１６】この図３は一見すると従来からあるＭＯＳ
プロセスにより形成された増幅器の構成となっている。
さて、本実施形態においては第１のＮ型トランジスタ１
２のゲート２０の橋架長Ｌｎを、第１のＰ型トランジス
タ１１のゲート２３の橋架長Ｌｐよりも長くしたことに
特徴を有するものである。
プロセスにより形成された増幅器の構成となっている。
さて、本実施形態においては第１のＮ型トランジスタ１
２のゲート２０の橋架長Ｌｎを、第１のＰ型トランジス
タ１１のゲート２３の橋架長Ｌｐよりも長くしたことに
特徴を有するものである。
【００１７】すなわち本実施形態においては、ゲート２
０の橋架長Ｌｎをゲート２３の橋架長Ｌｐよりも長くす
ることによって、図４のＡ線に示すごとく従来のＢ線よ
りも希望する発振周波数よりずれた周波数のノイズレベ
ルを大幅に抑制することができるようになったものであ
る。
０の橋架長Ｌｎをゲート２３の橋架長Ｌｐよりも長くす
ることによって、図４のＡ線に示すごとく従来のＢ線よ
りも希望する発振周波数よりずれた周波数のノイズレベ
ルを大幅に抑制することができるようになったものであ
る。
【００１８】具体的には、本実施形態においてはゲート
２０の橋架長Ｌｎを６．０μｍ、ゲート２３の橋架長Ｌ
ｐを２．５μｍとしたものであって、図４におけるＢ線
のものはＬｎが２．０μｍ、Ｌｐが２．５μｍのときの
状態を示している。
２０の橋架長Ｌｎを６．０μｍ、ゲート２３の橋架長Ｌ
ｐを２．５μｍとしたものであって、図４におけるＢ線
のものはＬｎが２．０μｍ、Ｌｐが２．５μｍのときの
状態を示している。
【００１９】そしてこのように、ゲート２０の橋架長Ｌ
ｎをゲート２３の橋架長Ｌｐよりも長くすることによっ
て、図４に示すごとくノイズレベルが抑制される理由に
ついて説明する。まずＭＯＳプロセスにより構成された
トランジスタにおいては、ノイズレベルが大きいことが
知られているが、本実施形態においては図３に示すゲー
ト２０の橋架長Ｌｎを長くしたことによって、この部分
に水晶発振素子１の出力端子２を介して発振出力が印加
された場合に、このゲート２０の下方において、Ｎ型ソ
ース拡散領域１８とＮ型ドレイン拡散領域１９間の基板
１７部分に電界が生じることになるのであるが、この橋
架長Ｌｎを長くすることによって、このゲート２０の単
面積あたりの電界強度が小さくなり、図４に示すごとく
ノイズレベルが抑制される。
ｎをゲート２３の橋架長Ｌｐよりも長くすることによっ
て、図４に示すごとくノイズレベルが抑制される理由に
ついて説明する。まずＭＯＳプロセスにより構成された
トランジスタにおいては、ノイズレベルが大きいことが
知られているが、本実施形態においては図３に示すゲー
ト２０の橋架長Ｌｎを長くしたことによって、この部分
に水晶発振素子１の出力端子２を介して発振出力が印加
された場合に、このゲート２０の下方において、Ｎ型ソ
ース拡散領域１８とＮ型ドレイン拡散領域１９間の基板
１７部分に電界が生じることになるのであるが、この橋
架長Ｌｎを長くすることによって、このゲート２０の単
面積あたりの電界強度が小さくなり、図４に示すごとく
ノイズレベルが抑制される。
【００２０】また、ゲート２０に電界が発生するとＮ型
ソース拡散領域１８とＮ型ドレイン拡散領域１９間の基
板１７の部分に導通チャンネルが形成されることによっ
て、第１のＮ型トランジスタ１２のドレインとソース間
に電流が流れるようになる。また、同様にこの電流の発
生は第１のＰ型トランジスタ１１との間で交互に行われ
るようになるのである。
ソース拡散領域１８とＮ型ドレイン拡散領域１９間の基
板１７の部分に導通チャンネルが形成されることによっ
て、第１のＮ型トランジスタ１２のドレインとソース間
に電流が流れるようになる。また、同様にこの電流の発
生は第１のＰ型トランジスタ１１との間で交互に行われ
るようになるのである。
【００２１】さて、図２に示した第２のＰ型トランジス
タ１５と第２のＮ型トランジスタ１６は、図３に示すご
とく第２のＮ型トランジスタ１６のゲートの橋架長を第
２のＰ型トランジスタ１５のゲートの橋架長よりも長く
しているのであるが、この第２のＮ型トランジスタ１６
のゲートの橋架長は第１のＮ型トランジスタ１２のゲー
ト２０の橋架長よりもさらに長いものとしている。すな
わち、第２の増幅器５においては第１の増幅器３よりも
さらにノイズレベルを抑制するものにすることによっ
て、発振出力端子６からの発振出力を安定させるもので
ある。
タ１５と第２のＮ型トランジスタ１６は、図３に示すご
とく第２のＮ型トランジスタ１６のゲートの橋架長を第
２のＰ型トランジスタ１５のゲートの橋架長よりも長く
しているのであるが、この第２のＮ型トランジスタ１６
のゲートの橋架長は第１のＮ型トランジスタ１２のゲー
ト２０の橋架長よりもさらに長いものとしている。すな
わち、第２の増幅器５においては第１の増幅器３よりも
さらにノイズレベルを抑制するものにすることによっ
て、発振出力端子６からの発振出力を安定させるもので
ある。
【００２２】さて、上述したように第１および第２のＮ
型トランジスタ１２，１６のゲートの橋架長をそれに対
応するＰ型トランジスタのゲートの橋架長よりも長くす
ることによって、ノイズレベルを抑制することができる
理由を数式を用いて説明する。
型トランジスタ１２，１６のゲートの橋架長をそれに対
応するＰ型トランジスタのゲートの橋架長よりも長くす
ることによって、ノイズレベルを抑制することができる
理由を数式を用いて説明する。
【００２３】トランジスタのノイズは以下の（数１）に
示す
示す
【００２４】
【数１】
【００２５】また、増幅器のノイズは下記の（数２）で
表わされる。
表わされる。
【００２６】
【数２】
【００２７】以上の（数１）（数２）より、Ｎ型トラン
ジスタ１２，１６のゲートの橋架長ＬｎをＰ型トランジ
スタ１１，１５のゲートの橋架長Ｌｐよりも長くするこ
とにより、ノイズレベルを効果的に抑制できることが理
解される。
ジスタ１２，１６のゲートの橋架長ＬｎをＰ型トランジ
スタ１１，１５のゲートの橋架長Ｌｐよりも長くするこ
とにより、ノイズレベルを効果的に抑制できることが理
解される。
【００２８】
【発明の効果】以上のように本発明は、第１のＮ型トラ
ンジスタのゲートの橋架長を第１のＰ型トランジスタの
ゲートの橋架長よりも長くすることによって、発振出力
の発振周波数以外のノイズレベルを抑制することができ
るようになる。
ンジスタのゲートの橋架長を第１のＰ型トランジスタの
ゲートの橋架長よりも長くすることによって、発振出力
の発振周波数以外のノイズレベルを抑制することができ
るようになる。
【図１】本発明の一実施形態の回路図
【図２】同増幅器の構成を示す回路図
【図３】同具体的な構成を示す斜視図
【図４】本発明および従来の発振装置における位相雑音
の特性図
の特性図
１ 水晶発振素子 ２ 水晶発振素子の出力端子 ３ 第１の増幅器 ４ 水晶発振素子の入力端子 ５ 第２の増幅器 ６ 発振出力端子 １１ 第１のＰ型トランジスタ １２ 第１のＮ型トランジスタ １３ 電源端子 １４ アース端子 １５ 第２のＰ型トランジスタ １６ 第２のＮ型トランジスタ １７ Ｐ型基板 １８ Ｎ型ソース拡散領域 １９ Ｎ型ドレイン拡散領域 ２０ ゲート ２１ Ｐ型ドレイン拡散領域 ２２ Ｐ型ソース拡散領域 ２３ ゲート ２４ Ｎ型基板拡散領域
Claims (3)
- 【請求項１】 発振素子と、この発振素子の入出力端子
間に接続した第１の増幅器とを備え、前記第１の増幅器
はＭＯＳプロセスにより形成した第１のＰ型トランジス
タと第１のＮ型トランジスタを有し、第１のＰ型トラン
ジスタのゲートと、第１のＮ型トランジスタのゲートを
前記発振素子の出力端子に接続し、前記第１のＰ型トラ
ンジスタのドレインと第１のＮ型トランジスタのドレイ
ンを前記発振素子の入力端子に接続し、前記第１のＰ型
トランジスタのソースを電源端子に接続し、第１のＮ型
トランジスタのソースをアース端子に接続し、前記第１
のＰ型トランジスタのゲートはそのＰ型ソース拡散領域
とＰ型ドレイン拡散領域間に橋架された構成とし、前記
第１のＮ型トランジスタのゲートはそのＮ型ソース拡散
領域とＮ型ドレイン拡散領域間に橋架された構成とし、
前記第１のＮ型トランジスタのゲートの橋架長を、前記
第１のＰ型トランジスタのゲートの橋架長よりも長くし
た発振装置。 - 【請求項２】 第１の増幅器の出力端子に第２の増幅器
の入力端子を接続し、前記第２の増幅器はＭＯＳプロセ
スにより形成した第２のＰ型トランジスタと第２のＮ型
トランジスタを有し、第２のＰ型トランジスタのゲート
と第２のＮ型トランジスタのゲートとを第１のＰ型トラ
ンジスタと第１のＮ型トランジスタのドレイン間同士の
接続部に接続し、第２のＰ型トランジスタのドレインと
第２のＮ型トランジスタのドレインを発振出力端子に接
続し、第２のＰ型トランジスタのソースを電源端子に接
続し、第２のＮ型トランジスタのソースをアース端子に
接続し、前記第２のＰ型トランジスタのゲートはそのＰ
型ソース拡散領域とＰ型ドレイン拡散領域間に橋架され
た構成とし、前記第２のＮ型トランジスタのゲートはＮ
型ソース拡散領域とＮ型ドレイン拡散領域間に橋架され
た構成とし、前記第２のＮ型トランジスタのゲートの橋
架長を第２のＰ型トランジスタのゲート橋架長よりも長
くした請求項１に記載の発振装置。 - 【請求項３】 第２のＮ型トランジスタのゲートの橋架
長を第１のＮ型トランジスタのゲートの橋架長よりも長
くした請求項２に記載の発振装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11675598A JP3204211B2 (ja) | 1998-04-27 | 1998-04-27 | 発振装置 |
| US09/446,781 US6556091B1 (en) | 1998-04-27 | 1999-04-26 | Low noise oscillator having dissimilar MOS gate structures |
| EP99919523A EP0998023A4 (en) | 1998-04-27 | 1999-04-26 | OSCILLATOR |
| PCT/JP1999/002206 WO1999056386A1 (fr) | 1998-04-27 | 1999-04-26 | Oscillateur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11675598A JP3204211B2 (ja) | 1998-04-27 | 1998-04-27 | 発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312926A true JPH11312926A (ja) | 1999-11-09 |
| JP3204211B2 JP3204211B2 (ja) | 2001-09-04 |
Family
ID=14694948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11675598A Expired - Lifetime JP3204211B2 (ja) | 1998-04-27 | 1998-04-27 | 発振装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6556091B1 (ja) |
| EP (1) | EP0998023A4 (ja) |
| JP (1) | JP3204211B2 (ja) |
| WO (1) | WO1999056386A1 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676801A (en) * | 1970-10-28 | 1972-07-11 | Motorola Inc | Stabilized complementary micro-power square wave oscillator |
| JPS4941055A (ja) * | 1972-08-28 | 1974-04-17 | ||
| JPS571923B2 (ja) * | 1972-11-21 | 1982-01-13 | ||
| JPS5149658A (ja) * | 1974-10-25 | 1976-04-30 | Seiko Instr & Electronics | Denshidokei |
| GB1551871A (en) * | 1976-01-14 | 1979-09-05 | Citizen Watch Co Ltd | Crystal oscillator controlled electronic timepiece |
| JPS53149754A (en) * | 1978-04-11 | 1978-12-27 | Citizen Watch Co Ltd | Electronic watch |
| JPS5951610A (ja) * | 1983-08-22 | 1984-03-26 | Hitachi Ltd | 電子回路 |
| US5113156A (en) * | 1991-04-22 | 1992-05-12 | Motorola, Inc. | Low power crystal oscillator with automatic gain control |
| US5973363A (en) * | 1993-07-12 | 1999-10-26 | Peregrine Semiconductor Corp. | CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator |
-
1998
- 1998-04-27 JP JP11675598A patent/JP3204211B2/ja not_active Expired - Lifetime
-
1999
- 1999-04-26 WO PCT/JP1999/002206 patent/WO1999056386A1/ja not_active Application Discontinuation
- 1999-04-26 EP EP99919523A patent/EP0998023A4/en not_active Withdrawn
- 1999-04-26 US US09/446,781 patent/US6556091B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0998023A4 (en) | 2004-12-15 |
| JP3204211B2 (ja) | 2001-09-04 |
| US6556091B1 (en) | 2003-04-29 |
| WO1999056386A1 (fr) | 1999-11-04 |
| EP0998023A1 (en) | 2000-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| US8106718B2 (en) | GM-boosted differential drain-to-source feedback colpitts voltage controlled oscillator | |
| JP2010109969A (ja) | 負バイアス温度不安定性を抑制する動的な基板バイアスシステムおよびその方法 | |
| JPH06343022A (ja) | 電圧制御発振回路 | |
| JP3204211B2 (ja) | 発振装置 | |
| US3935546A (en) | Complementary MOS transistor crystal oscillator circuit | |
| US5212460A (en) | Crystal oscillation circuit with voltage regulating circuit | |
| JP3965034B2 (ja) | 水晶発振器 | |
| JPS6113248B2 (ja) | ||
| JP3423217B2 (ja) | 集積回路用の電圧制限回路 | |
| JP3719242B2 (ja) | 半導体装置及び発振回路 | |
| JP4643838B2 (ja) | 電圧制御発振器用集積回路 | |
| JPH10270956A (ja) | オペアンプ位相補償回路およびそれを用いたオペアンプ | |
| US20050062553A1 (en) | Radio frequency voltage controlled oscillator | |
| JP3612929B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| US6181202B1 (en) | Differential amplifier | |
| JP3735406B2 (ja) | 論理回路 | |
| JP2001345637A (ja) | 可変周波数発振装置 | |
| JP2000252749A (ja) | 圧電発振器 | |
| JP3155977B2 (ja) | 発振用集積回路および発振回路 | |
| JP2626589B2 (ja) | 発振回路 | |
| JP2001345681A (ja) | 発振装置 | |
| JP3543524B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、携帯型の電子機器および時計 | |
| US4278899A (en) | Electronic circuit for a timepiece | |
| JPH1197932A (ja) | 水晶発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |