WO1999026413A1 - Dispositif de television, procede d'affichage du dispositif de television, dispositif de commande de l'ecran et procede de commande de l'ecran - Google Patents

Dispositif de television, procede d'affichage du dispositif de television, dispositif de commande de l'ecran et procede de commande de l'ecran Download PDF

Info

Publication number
WO1999026413A1
WO1999026413A1 PCT/JP1998/005140 JP9805140W WO9926413A1 WO 1999026413 A1 WO1999026413 A1 WO 1999026413A1 JP 9805140 W JP9805140 W JP 9805140W WO 9926413 A1 WO9926413 A1 WO 9926413A1
Authority
WO
WIPO (PCT)
Prior art keywords
screen
signal
read
memory
displayed
Prior art date
Application number
PCT/JP1998/005140
Other languages
English (en)
French (fr)
Inventor
Shinichiro Miyazaki
Yoshinobu Tsunetomi
Akira Shirahama
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Publication of WO1999026413A1 publication Critical patent/WO1999026413A1/ja
Priority to US09/353,234 priority Critical patent/US6310656B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • H04N21/42607Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Definitions

  • the present invention relates to a television device and a television device display method for displaying a picture-in-picture or a picture-and-picture capable of displaying a first screen and a second screen, and
  • the present invention relates to a screen control device and method.
  • Fig. 8 shows a block diagram for performing the so-called picture-in-picture (hereinafter referred to as PinP) in which a child screen is displayed in a conventional parent screen.
  • the scaling and the display position of the sub-screen are set via the field memory 134.
  • Each parameter of the writing range (HAct, VAct) and the reading range (HSize, VSize) is supplied to the divider 1311.
  • the writing range (HAct, VAct) is a fixed value.
  • an enlargement or reduction ratio is set.
  • the horizontal interpolation circuit 1 3 2 and the vertical interpolation circuit 1 3 3 3 when the reduction ratio is supplied from the divider 13 1, the horizontal and vertical interpolation is performed on the input image based on the reduction ratio. Is performed.
  • the image supplied from the vertical interpolation circuit 133 is written in the field memory 134 based on the control signal supplied from the write memory control circuit 133.
  • Write memory control circuit 1 3 7 Are supplied with the horizontal synchronization signal, the vertical synchronization signal, the write start position (HPhase, V Phase), and the fixed value write range (HAct, VAct). These parameters have the relationship shown in FIG. An image surrounded by a fixed value writing range (HAct, VAct) is written in the builder memory 134.
  • the image that has been written is read out from the field memory 138 based on the control signal supplied from the read-out memory control circuit 138.
  • the read memory control circuit 1338 is supplied with the horizontal synchronization signal, the vertical synchronization signal, the read start position (HPosition, VPosition), and the read range (HSize, V Size). These parameters have the relationship shown in FIG.
  • the image written in the field memory 134 is read out so as to be displayed in the range surrounded by the readout range (HSize, VSize).
  • the feature of this P in P is that the write range (HAct, VAct) is fixed to the field memory 134, assuming that the entire screen is enlarged or reduced.
  • the display screen size is determined only by the setting of the readout range (HSize, VSize).
  • the relationship between the parameters for the write memory control circuit 13 7, the read memory control circuit 13 8 and the divider 13 1 and the horizontal and vertical synchronizing signals is shown in FIGS. 9 and 10.
  • the write start position HPhase, VPhase
  • the position is determined by the parameters of the read start position (HPosition, VPosition) and the read range (H Size, VSize).
  • the actual P in P display screen is shown in Fig. 11.
  • a sub-screen 142 obtained by reducing substantially the entire screen of the counter-program is displayed in the parent screen 141.
  • an object of the present invention is to display a portion of an image of an arbitrary size at an arbitrary position in an image of a counter program or an image of another input signal in the display of P in P or P & P on the second screen.
  • Another object of the present invention is to provide a television device, a display method of the television device, and a screen control device and a method of displaying the television device. Disclosure of the invention
  • the present invention in a television device in which a first screen and a second screen are displayed on the same screen, an input signal other than a counterprogram or a signal currently displayed on the first screen is enlarged.
  • the present invention is a television device having a signal processing means for reducing, and displaying an enlarged or reduced input signal on a second screen.
  • the present invention relates to a display method of a television apparatus for displaying a first screen and a second screen on the same screen,
  • a display method for a television device characterized in that an input signal other than a signal currently displayed on a screen is enlarged or reduced, and the enlarged or reduced input signal is displayed on a second screen.
  • the present invention relates to a screen control device for displaying an input signal on a screen, a dividing means for judging expansion or contraction of a signal, a memory capable of writing and reading a signal, and a desired signal.
  • a screen control device comprising: write control means for writing an area to a memory; and read control means for displaying a signal written to the memory at a desired position on a screen.
  • the present invention relates to a screen control method in which an input signal is displayed on a screen, wherein expansion or reduction of the signal is determined by a dividing means, a desired area of the signal is written to a memory, and the signal written to the memory is written.
  • a screen control method characterized in that the screen is displayed at a desired position on the screen.
  • the writing range (HAct, VAct) can be changed.
  • the child screen of PinP it is possible to read by displaying only necessary information of an arbitrary part of the image, such as small characters and small persons, which were not readable.
  • the first and / or second screen of the P & P it was possible to remove the upper and lower black portions of the letterbox signal and display the original ratio.
  • FIG. 1 is a block diagram showing one embodiment of a television receiver to which the present invention is applied
  • FIG. 2 is a block diagram of one embodiment of the present invention
  • FIG. Schematic diagram used for explanation Fig. 4 Is a schematic diagram used for explanation at the time of reading applied to the present invention
  • FIG. 5 is an example of a picture-in-picture screen to which the present invention is applied
  • FIG. 6 is a picture and picture screen to which the present invention is applied.
  • 7A and 7B are schematic diagrams for explaining a writing range applied to the present invention
  • FIG. 8 is a block diagram of a conventional picture image
  • FIG. 9 is a drawing 10 is a schematic diagram used for explaining at the time of reading
  • FIG. 11 is a schematic diagram of a screen of a conventional picture-in-picture
  • FIG. FIG. 3 is a schematic diagram of a picture-and-picture screen.
  • FIG. 1 shows an example of a television receiver to which the present invention is applied.
  • the television receiver to which the present invention is applied it is possible to set PinP.
  • 1 and 2 are antennas.
  • Antennas 1 and 2 receive signals from television broadcast stations.
  • the received signal from antenna 1 is supplied to terminal 3 A of antenna switch 3 and also supplied to terminal 4 A of antenna switch 4.
  • the received signal from antenna 2 is supplied to input terminal 3 B of antenna switch 3 and supplied to input terminal 4 B of antenna switch 4.
  • the output of the antenna switch 3 is supplied to the tuner circuit 5.
  • the output of the antenna switch 4 is supplied to the tuner circuit 6.
  • the antenna switch 3 switches a signal input to the tuner circuit 5 between a received signal from the antenna 1 and a received signal from the antenna 2.
  • antenna switch 3 When antenna switch 3 is set to terminal 3A, the signal received from antenna 1 is tuned via antenna switch 3. —Supplied to circuit 5.
  • the antenna switch 3 When the antenna switch 3 is set to the terminal 3B side, a received signal from the antenna 2 is supplied to the tuner circuit 5 via the antenna switch 3.
  • the antenna switch 4 switches a signal input to the tuner circuit 6 between a received signal from the antenna 1 and a received signal from the antenna 2.
  • a received signal from the antenna 1 is supplied to the tuner circuit 6 via the switch circuit 4.
  • the switch circuit 4 is set to the terminal 4B side, a received signal from the antenna 2 is supplied to the tuner circuit 6 via the switch circuit 4.
  • the tuner circuit 5 is a main tuner circuit for a main screen.
  • the tuner circuit 5 selects a desired reception channel to be displayed on the main screen. This received signal is converted into an intermediate frequency signal and supplied to the intermediate frequency and video detection circuit 7.
  • the tuner circuit 6 is a sub-tuner circuit for a small screen.
  • the tuner circuit 6 selects a desired receiving channel to be displayed on the small screen. This received signal is converted into an intermediate frequency signal and supplied to the intermediate frequency and video detection circuit 8.
  • the tuner circuits 5 and 6 are supplied with a channel setting signal from the controller 10.
  • the channels of the tuner circuits 5 and 6 are set by the tuner setting signal.
  • Information about the channel is stored in memory 49.
  • the television receiver to which the present invention is applied is provided with the two tuner circuits, the main tuner circuit 5 and the sub-tuner circuit 6, and the tuner circuits 5 and 6 allow the main screen and the sub-screen to be used. Separate channels can be set.
  • the intermediate frequency and video detection circuit 7 amplifies the intermediate frequency signal from the main tuner circuit 5 for the main screen, and performs video detection. This demodulates, for example, an NTSC composite color video signal for forming a main screen.
  • the composite color video signal is supplied to the terminal 13 A of the switch circuit 13 of the video source switching switch 12 and to the terminal 14 C of the switch circuit 14.
  • the intermediate frequency and the video detection circuit 8 amplify the intermediate frequency signal from the small-screen sub-tuner circuit 6 and detect the video signal.
  • a composite color video signal of, for example, the NTSSC system for forming a small screen is demodulated.
  • the composite color video signal is supplied to the terminal 14 A of the switch circuit 14 of the video source switching switch 12, and is also supplied to the terminal 13 C of the switch circuit 13.
  • the intermediate frequency and video detection circuit 7 extracts an audio intermediate frequency signal from, for example, a 4.5 MHz beat component.
  • This audio intermediate frequency signal is supplied to the audio decoder 11.
  • the audio signal is demodulated by the audio decoder 11.
  • the audio signal from the audio decoder 11 is supplied to the terminal 15 A of the audio source switching switch 15.
  • the external video input terminal 16 and the external audio input terminal 17 are provided.
  • the external video input terminal 16 is supplied with an external composite color video signal
  • the external audio input terminal 17 is supplied with an external audio signal.
  • the video signal from the external video input terminal 16 is supplied to the terminal 13 B of the switch circuit 13 of the source switching switch 12 and to the terminal 14 B of the switch circuit 14.
  • the audio signal from the external audio input terminal 17 is supplied to the terminal 15 B of the audio source switch 15.
  • the video source switching switch 12 switches the video source based on a switch control signal from the controller 10.
  • the video source switching switch 12 has a switch circuit 13 for selecting a video signal to be displayed on the main screen, and a switch circuit 14 for selecting a video signal to be displayed on the sub-screen. .
  • a video signal to be displayed on the main screen is output from the output terminal 13 D of the switch circuit 13 of the video source switching switch 12. From the output terminal 14 D of the switch circuit 14, a video signal to be displayed on the small screen is output.
  • the switch circuit 13 of the video source switching switch 12 is switched to the terminal 13 A side, and To display the screen based on the video signal from the video input terminal 16 on the main screen, switch to the terminal 13B side and display the screen based on the video signal of the channel set by the sub tuner circuit 6 on the main screen. If it is projected on the terminal, it can be switched to terminal 13C.
  • the switch circuit 14 of the video source switch switch 12 switches to the terminal 14A side when displaying a screen based on the video signal of the channel set by the sub tuner circuit 6 on the sub-screen.
  • the audio source switching switch 15 switches the audio source based on a switch control signal from the controller 10.
  • the output of audio source switch 15 De-amplifier 18
  • the output of the audio amplifier 18 is supplied to the power 19.
  • the audio switching switch 15 When outputting audio based on the audio signal of the channel set by the main tuner circuit 5, the audio switching switch 15 is switched to the terminal 15A side, and the audio signal from the external audio input terminal 17 is If you want to output audio based on the screen, switch to the terminal 15B side.
  • the main screen video signal output from the output terminal 13 D of the switch circuit 13 of the video source switching switch 12 is supplied to the Y / C separation circuit 21.
  • the video signal of the small screen output from the output terminal 14 D of the switch circuit 14 is supplied to the YZC separation circuit 22.
  • the YZC separation circuit 21, the luminance signal processing circuit 23, the chroma signal processing circuit 25, the image processing circuit 29, and the matrix circuit 24 are used to convert the three primary color signals R, G, and B projected on the main screen. To generate.
  • the video signal of the main screen is separated into the luminance signal Y and the chroma signal C by the Y / C separation circuit 21.
  • the luminance signal Y from the YZC separation circuit 21 is supplied to the luminance signal processing circuit 23.
  • the luminance signal processing circuit 23 performs image quality adjustment such as luminance adjustment and brightness adjustment.
  • the chroma signal C from the YZC separation circuit 21 is supplied to a chroma signal processing circuit 25.
  • a burst signal is extracted from the received signal, and the color difference signals I and Q are demodulated using the burst signal.
  • the chroma signal processing circuit 25 performs ACC (Automatic Color Control), frequency characteristic correction, and the like.
  • the luminance signal Y from the luminance signal processing circuit 23 and the color difference signals I and Q from the chroma signal processing circuit 25 are supplied to the image processing circuit 29.
  • the image processing circuit 29 is the gist of the present invention. In the path 29, processing is performed on the luminance signal Y and the color difference signals I and Q. In the image processing circuit 29, a signal of the main screen to be displayed on the main screen is formed. The signal of the main screen is supplied to the matrix circuit 24.
  • the matrix circuit 24 forms three primary color signals R, G, and B for the main screen from the luminance signal ⁇ and the color difference signals I and Q.
  • Y / C separation circuit 22 luminance signal processing circuit 26, chroma signal processing circuit 27, image processing circuit 28, and matrix circuit 30 are used to generate a sub-screen, being called.
  • the video signal of the small screen is separated into the luminance signal Y and the chroma signal C by the Y / C separation circuit 22.
  • the luminance signal Y from the YZC separation circuit 22 is supplied to a luminance signal processing circuit 26, and the chroma signal C is supplied to a chroma signal processing circuit 27.
  • a burst signal is extracted from the received signal, and the color difference signals I and Q are demodulated using the burst signal.
  • the luminance signal Y from the luminance signal processing circuit 26 and the color difference signals I and Q from the chroma signal processing circuit 27 are supplied to the image processing circuit 28.
  • the image processing circuit 28 is the gist of the present invention. As described later, the image processing circuit 28 processes the luminance signal Y and the color difference signals I and Q. Is applied.
  • the image processing circuit 28 processes the luminance signal Y and the color difference signals I and Q. Is applied.
  • a signal of a small screen to be projected on the small screen is formed.
  • the signal of this small screen is supplied to the matrix circuit 30.
  • the matrix circuit 30 forms three primary color signals R, G, and B for a small screen from the luminance signal Y and the color difference signals I and Q.
  • the three primary color signals R, G, B of the main screen from the matrix circuit 24 and the three primary color signals R, G, B of the child screen from the matrix circuit 30 are supplied to the synthesizing circuit 31.
  • the three primary color signals R, G, B of the main screen And the three primary color signals R, G, and B of the child screen are combined.
  • the output of the synthesis circuit 31 is supplied to the display signal addition circuit 32.
  • the display signal is supplied from the display generation circuit 51 to the addition circuit 32.
  • the output of the addition circuit 32 is supplied to the picture tube 33.
  • the video signal of the main screen via the output terminal 13 D of the switch circuit 13 and the video signal of the child screen via the output terminal 14 D of the switch circuit 14 are supplied to the sync separation circuit 35. Is done.
  • the horizontal and vertical synchronizing signals are extracted by the sync separation circuit 35.
  • the horizontal synchronization signal extracted by the synchronization separation circuit 35 is supplied to the horizontal oscillation circuit 36.
  • the vertical synchronization signal extracted by the synchronization separation circuit 35 is supplied to the vertical oscillation circuit 44.
  • a horizontal pulse synchronized with the horizontal synchronization signal from the synchronization separation circuit 35 is formed.
  • This horizontal pulse is supplied to the horizontal output circuit 38 via the horizontal drive circuit 37.
  • the horizontal output circuit 38 causes a horizontal sawtooth current to flow through the horizontal deflection coil of the picture tube 33.
  • a flyback pulse is generated during the retrace period of the sawtooth wave.
  • This flyback pulse is fed back to the horizontal oscillation circuit 36.
  • the phase of this feedback pulse is compared with the output of the horizontal oscillation circuit 36, and the oscillation frequency is controlled based on this comparison output.
  • an AFC (Automatic Frequency Control) loop is formed, and the oscillation of the horizontal oscillation circuit 36 is kept stable.
  • the high voltage circuit 39 boosts the flyback pulse to generate a high voltage.
  • This high voltage is applied to the picture tube 33 as an anode voltage or a focus-voltage.
  • a sawtooth wave synchronized with the vertical synchronization signal from the synchronization separation circuit 35 is formed.
  • the output of the vertical oscillation circuit 44 is supplied to the vertical output circuit 46 via the vertical drive circuit 45.
  • the controller 10 controls the entire operation. An input is given to the controller 10 from the remote commander 48 via the light receiving circuit 47. The receiving channel and the like are set based on this input. A display signal is generated from the display generation circuit 51 based on the output of the controller 10.
  • the horizontal pulse and the vertical pulse synchronized with the horizontal synchronization signal and the vertical synchronization signal are supplied to the display generation circuit 51 from the horizontal oscillation circuit 36 and the vertical oscillation circuit 37.
  • the flyback pulse from the horizontal output circuit may be used as it is as the horizontal pulse.
  • the display generation circuit 40 generates a display signal at a timing based on the horizontal pulse and the vertical pulse. This display signal is supplied to the adding circuit 32.
  • the display signal from the display generation circuit 51 is superimposed on the three primary color signals R, G, and B from the combination circuit 31 by the addition circuit 32. As a result, the channel and volume settings are displayed on the picture tube 33.
  • FIG. 2 shows a block diagram of one embodiment of the image processing circuits 29 and 28 which are the gist of the present invention.
  • an arbitrary portion of the supplied input image is cut out and scaled by the field memory.
  • Each parameter of the write range (HAct, VAct) and the read range (H Size, VSize) is supplied to the divider 111.
  • the ratio of image enlargement or reduction is set by the write range (HAct, VAct) and the read range (H Size, V Size) as described later.
  • the set ratio is applied to the horizontal interpolators 1 1 2 and 1 15 and the vertical interpolators 1 13 and 1 16 Supplied.
  • the horizontal interpolation circuit 112 when a reduction ratio is supplied from the divider 111 to the input image, horizontal interpolation is performed based on the ratio.
  • the image subjected to the horizontal interpolation is supplied to the vertical interpolation circuit 113.
  • the vertical interpolation circuit 113 when a reduction ratio is supplied from the divider 111 to the image from the horizontal interpolation circuit 112, vertical interpolation is performed based on the reduction ratio.
  • the image subjected to the vertical interpolation is supplied to the field memory 114.
  • the image supplied from the vertical interpolation circuit 113 is written based on the control signal supplied from the write memory control circuit 117.
  • the write memory control circuit 117 is supplied with the horizontal synchronization signal, the vertical synchronization signal, the write start position (HPhase, V Phase), and the write range (HAct, V Act). These parameters have the relationship shown in FIG. An image surrounded by the writing range (HAct, VAct) is written in the field memory 114.
  • an image written therein is read based on a control signal supplied from the read memory control circuit 118.
  • the read memory control circuit 118 is supplied with a horizontal synchronization signal, a vertical synchronization signal, a read start position (HPosition, VPo sition), and a read range (HSize, VSize). These parameters have the relationship shown in FIG.
  • the image written in the field memory 114 is read out so as to be displayed in the range surrounded by the readout range (HSize, V Size).
  • the read image is supplied to the horizontal interpolation circuit 115.
  • the horizontal interpolation circuit 1 15 the image from the field memory 1 14 Then, when the enlargement ratio is supplied from the divider 111, horizontal interpolation is performed based on the ratio.
  • the image subjected to the horizontal interpolation is supplied to a vertical interpolation circuit 116.
  • the vertical interpolation circuit 1 16 when the enlargement ratio is supplied from the divider 1 11 1 to the image from the horizontal interpolation circuit 1 15, interpolation in the vertical direction is performed based on the ratio . Images that have been vertically interpolated are output.
  • the output image is superimposed on the parent screen 122 as a child screen 122 of PinP as shown in FIG.
  • the TV news program is displayed on the main screen 122, and the score display portion of the baseball broadcast of the counterprogram is cut out and displayed on the sub-screen 122, so that the progress of the score is sequentially performed. You can check.
  • the write start position (HPhase, V Phase) and write range (HAct, VAct) in the horizontal and vertical directions are determined for the horizontal and vertical synchronization signals during writing.
  • the read start position (HPosition, VPosition) in the horizontal direction and the vertical direction are read in response to the horizontal synchronization signal and the vertical synchronization signal at the time of reading.
  • the range (HSize, VSize) and controlling the reading to the field memory 114 any part of the input image cut out at the time of writing and written to the field memory 114 can be obtained. Any position Can be displayed in any size.
  • the enlargement process is performed.Reading from the field memory 114 is performed twice in pixel units or line units, and then the interpolation process is performed to improve the image quality. Perform in 1 16. Through these processes, it is possible to enlarge any part of the input image.
  • the interpolation processing is performed on the image by the horizontal interpolation circuit 112 and the vertical interpolation circuit 113, and when writing to the field memory 114, the image is reduced. Thinning is performed in line units. In this way, in the case of the reduction processing, since the data is thinned out in pixel units or line units and written to the field memory 114, the horizontal interpolation circuit 112 and the vertical interpolation circuit 113 are arranged in the horizontal direction so that the thinning is easily performed. Interpolation processing is performed in the vertical direction, and arbitrary reduction is performed.
  • the write range HAct is fixed, but as shown in FIG. 7B, After the write start position HPhase, the write range HAct can be made variable. This In FIG. 7, the writing range HAct has been described, but the writing range VAct can be similarly changed.
  • the image displayed on the P in P sub-screen or the image displayed on the P & P second screen is an arbitrary part of the counter-program image
  • an image other than the input signal displayed on the first screen for example, an arbitrary portion of an image from a video input may be used.
  • fine characters and small persons are enlarged and displayed on the child screen of PinP.
  • fine characters and small people can be read. For example, by cutting out only the part of the score of the baseball broadcast of the counter program and displaying it on the P in P subscreen, it is possible to check the score progress of the baseball broadcast one by one while watching the TV dramas. You.
  • the upper and lower black edges of the letterbox signal are removed, and P & P display can be performed at the original aspect ratio.
  • the television device, the display method of the television device, and the screen control device and the method according to the present invention are the children of P in P Only the required area can be extracted from the video signal that will be the first or second screen of the screen or P & P, and that signal is reduced or enlarged and displayed on the screen It is useful when you do.

Description

明 細 書 テレビジョン装置およびテレビジョン装置の表示方法並びに画面制 御装置および方法 技術分野
この発明は、 第 1の画面と第 2の画面とを表示することができるピ クチャインピクチャまたはピクチャアンドピックチャを表示するよう にしたテレビジョ ン装置おょぴテレビジョ ン装置の表示方法並びに画 面制御装置および方法に関する。 背景技術
従来の親画面の中に子画面が表示される、 いわゆるピクチャインピ クチャ (以下、 P i n Pと称する) を行うためのブロック図を第 8図 に示す。 この第 8図に示すブロ ック図では、 フィールドメモリ 1 3 4 を介して、 子画面のスケーリングと表示位置が設定される。 割り算器 1 3 1には、 書き込み範囲 (HAct , VAct ) と読み出し範囲 (HSi ze, VSize) の各パラメータが供給される。 書き込み範囲 (HAct , VAct ) は、 固定値である。 この割り算器 1 3 1では、 拡大または縮 小の比率が設定される。 水平補間回路 1 3 2および垂直補間回路 1 3 3では、 割り算器 1 3 1から縮小の比率が供給された場合、 その比率 に基づいて入力された画像に対して、 水平方向および垂直方向の補間 が行われる。
フィールドメモリ 1 3 4では、 書き込みメモリ コン トロール回路 1 3 7から供給される制御信号に基づいて垂直補間回路 1 3 3から供給 された画像が書き込まれる。 書き込みメモリ コン トロール回路 1 3 7 には、 水平同期信号、 垂直同期信号、 書き込みスター ト位置 (HPhas e , V Phase ) および固定値の書き込み範囲 (HAct , VAct ) の各 パラメータが供給される。 この各パラメータは、 第 9図に示す関係と なる。 ブイ一ルドメモリ 1 3 4には、 固定値の書き込み範囲 (HAct , VAct ) で囲まれた画像が書き込まれる。
また、 ブイールドメモリ 1 3 4では、 読み出しメモリ コン トロール 回路 1 3 8から供給される制御信号に基づいて書き込まれている画像 が読み出される。 読み出しメモリ コン トロール回路 1 3 8には、 水平 同期信号、 垂直同期信号、 読み出しスター ト位置 (HPosition, VPo sition) および読み出し範囲 (HSize, V Size) の各パラメータが供 給される。 この各パラメータは、 第 1 0図に示す関係となる。 フィ一 ルドメモリ 1 3 4に書き込まれている画像は、 読み出し範囲 (HSize , V Size) で囲まれた範囲に表示されるように読み出される。
水平補間回路 1 3 5および垂直補間回路 1 3 6では、 割り算器 1 3 1から拡大の比率が供給された場合、 その比率に基づいて供給された 画像に対して、 水平方向および垂直方向の補間が行われる。
この P i n Pの特徴は、 画面全体を拡大または縮小することを想定 して、 フィールドメモリ 1 3 4に書き込み範囲 (HAct , VAct ) を 固定値にしている。 表示画面サイズは、 読み出し範囲 (HSize, VSi ze) の設定のみにより決定する。 書き込みメモリコントロール回路 1 3 7、 読み出しメモリ コン トロール回路 1 3 8および割り算器 1 3 1 のための各パラメータと水平、 垂直同期信号の関係を第 9図および第 1 0図に示す。 第 9図に示すように書き込み時は、 書き込みスタート 位置 (HPhase , VPhase ) だけがパラメータとなる。 また、 第 1 0 図に示す読み出し時は、 読み出しスタート位置 (HPosition, VPosi t ion) と読み出し範囲 (H Size, VSize) のパラメ一タにより、 位置 とサイズの設定を行う。 実際の P i n Pの表示画面を、 第 1 1図に示 す。 この第 1 1図に示すように、 従来の P i η Pでは、 裏番組の画面 の略全体を縮小した子画面 1 4 2が親画面 1 4 1 の中に表示される。
しかしながら、 P i n Pの場合、 子画面は画面の略全体を縮小表示 しているため、 細かい文字の判読や小さい人物の認識が出来ない問題 があった。 例えば、 子画面で野球やサッカーの試合の中継を表示して いる場合—、 スコア一の判読が不可能となる問題が生じる。
さらに、 第 1 2図に示す画面 1 4 5に隣接して画面 1 4 6が表示さ れる、 いわゆるピクチャアンドピクチャ (以下、 P & Pと称する) の 場合、 レタ一ボックス信号を表示したとき、 上下の黒縁が画面 1 4 6 のワクの中に表示される問題があった。 これは、 本来のアスペク ト比 率ではないワクが画面に表示される問題である。
従って、 この発明の目的は、 P i n Pまたは P & Pの表示において 、 裏番組の画像または他の入力信号の画像の中の任意の位置の任意の 大きさの画像の部分を第 2の画面に表示するようにしたテレビジョン 装置およびテレビジョン装置の表示方法並びに画面制御装置および方 法を提供することにある。 発明の開示
この発明は、 同一画面上に第 1の画面と第 2の画面とを表示するよ うにしたテレビジョ ン装置において、 裏番組または第 1の画面に現在 表示されている信号以外の入力信号を拡大または縮小する信号処理手 段を有し、 拡大または縮小された入力信号を第 2の画面に表示するよ うにしたことを特徴とするテレビジョン装置である。
この発明は、 同一画面上に第 1の画面と第 2の画面とを表示するよ うにしたテレビジョン装置の表示方法において、 裏番組または第 1の 画面に現在表示されている信号以外の入力信号を拡大または縮小し、 拡大または縮小された入力信号を第 2の画面に表示するようにしたこ とを特徴とするテレビジョン装置の表示方法である。
この発明は、 入力された信号を画面に表示するようにした画面制御 装置において、 信号の拡大または縮小を判断するための割り算手段と 、 信号の書き込みおよび読み出しが可能なメモリ と、 信号の所望の領 域をメモリに書き込むための書き込み制御手段と、 メモリに書き込ま れた信号を画面の所望の位置に表示させるための読み出し制御手段と からなることを特徴とする画面制御装置である。
この発明は、 入力された信号を画面に表示するようにした画面制御 方法において、 割り算手段によって信号の拡大または縮小を判断し、 信号の所望の領域をメモリに書き込み、 メモリに書き込まれた信号を 画面の所望の位置に表示させるようにしたことを特徴とする画面制御 方法である。
入力された画像をフィールドメモリに書き込む時に、 書き込み範囲 ( HAct , VAct ) を可変することができる。 これによつて、 P i n Pの子画面では、 判読不可能であった細かい文字や小さい人物など、 画像の任意の部分の必要な情報だけを表示することにより判読可能と した。 また、 P & Pの第 1および/または第 2の画面では、 レターボ ックス信号の上下の黒緣の部分を取り除いて本来のァスぺク ト比率で 表示することを可能と した。 図面の簡単な説明
第 1図はこの発明が適用されるテレビジョン受像機の一実施形態を 示すブロック図、 第 2図はこの発明の一実施形態のブロック図、 第 3 図はこの発明に適用される書き込み時の説明に用いる略線図、 第 4図 はこの発明に適用される読み出し時の説明に用いる略線図、 第 5図は この発明を適用したピクチャインピクチヤの画面の一例、 第 6図はこ の発明を適用したピクチャアンドピクチャの画面の一例、 第 7図 A、 第 7図 Bはこの発明に適用される書き込み範囲を説明するための略線 図、 第 8図は従来のピクチャインピクチヤのブロック図、 第 9図は書 き込み時の説明に用いる略線図、 第 1 0図は読み出し時の説明に用い る略線図、 第 1 1図は従来のピクチャインピクチヤの画面の略線図、 第 1 2図は従来のピクチャアンドピクチャの画面の略線図である。 発明を実施するための最良の形態
以下、 この発明の実施の形態について図面を参照して説明する。 第 1図は、 この発明が適用されたテレビジョン受像機の一例を示すもの である。 この発明が適用されたテレビジョン受像機では、 P i n Pの 設定が可能とされている。
第 1図において、 1および 2はアンテナである。 アンテナ 1および 2でテレビジョン放送局からの信号が受信される。 アンテナ 1からの 受信信号がアンテナスィツチ 3の端子 3 Aに供給されると共に、 アン テナスィツチ 4の端子 4 Aに供給される。 アンテナ 2からの受信信号 がアンテナスィッチ 3の入力端子 3 Bに供給されると共に、 アンテナ スィッチ 4の入力端子 4 Bに供給される。 アンテナスィッチ 3の出力 がチューナ回路 5に供給される。 アンテナスィッチ 4の出力がチュー ナ回路 6に供給される。
アンテナスィッチ 3は、 チューナ回路 5に入力される信号をアンテ ナ 1からの受信信号とアンテナ 2からの受信信号との間で切り換える ものである。 アンテナスィッチ 3が端子 3 A側に設定されているとき には、 アンテナ 1からの受信信号がアンテナスィ ツチ 3を介してチュ —ナ回路 5に供給される。 アンテナスィツチ 3が端子 3 B側に設定さ れると、 アンテナ 2からの受信信号がアンテナスィツチ 3を介してチ ユーナ回路 5に供給される。
アンテナスィッチ 4は、 チューナ回路 6に入力される信号をアンテ ナ 1からの受信信号とアンテナ 2からの受信信号との間で切り換える ものである。 アンテナスィツチ 4が端子 4 A側に設定されているとき には、 アンテナ 1からの受信信号がスィツチ回路 4を介してチューナ 回路 6に供給される。 スィツチ回路 4が端子 4 B側に設定されると、 アンテナ 2からの受信信号がスィツチ回路 4を介してチューナ回路 6 に供給される。
チューナ回路 5は、 親画面用のメインチューナ回路である。 チュー ナ回路 5により、 親画面に映出すべき所望の受信チャンネルが選択さ れる。 この受信信号が中間周波信号に変換され、 中間周波およびビデ ォ検波回路 7に供給される。
チューナ回路 6は、 子画面用のサブチューナ回路である。 チューナ 回路 6により、 子画面に映出すべき所望の受信チャンネルが選択され る。 この受信信号が中間周波信号に変換され、 中間周波およびビデオ 検波回路 8に供給される。
チューナ回路 5および 6には、 コントローラ 1 0からチャンネル設 定信号が供給される。 このチューナ設定信号により、 チューナ回路 5 および 6のチャンネルが設定される。 チャンネルに関する情報は、 メ モリ 4 9に蓄えられている。
このように、 この発明が適用されたテレビジョン受像機では、 メイ ンチューナ回路 5 とサブチューナ回路 6の 2つのチューナ回路が設け られており、 チューナ回路 5および 6により、 親画面と子画面とで別 々のチャンネルが設定できるようになっている。 中間周波およびビデオ検波回路 7により、 親画面用のメインチュー ナ回路 5からの中間周波信号が増幅され、 ビデオ検波される。 これに より、 親画面を形成するための例えば N T S C方式の複合カラー映像 信号が復調される。 この複合カラー映像信号がビデオソース切り換え スィッチ 1 2のスィツチ回路 1 3の端子 1 3 Aに供給されると共に、 スィツチ回路 1 4の端子 1 4 Cに供給される。
中間周 ¾およびビデオ検波回路 8により、 子画面用のサブチューナ 回路 6からの中間周波信号が増幅され、 ビデオ信号が検波される。 こ れにより、 子画面を形成するための例えば N T S C方式の複合カラー 映像信号が復調される。 この複合カラー映像信号がビテオソース切り 換えスィッチ 1 2のスィツチ回路 1 4の端子 1 4 Aに供給されると共 に、 スィツチ回路 1 3の端子 1 3 Cに供給される。
また、 中間周波およびビデオ検波回路 7により、 例えば、 4 . 5 M H zのビート成分から音声中間周波信号が抽出される。 この音声中間 周波信号が音声デコーダ 1 1に供給される。 音声デコーダ 1 1により 音声信号が復調される。 音声デコーダ 1 1からの音声信号がオーディ ォソース切り換えスィ ッチ 1 5の端子 1 5 Aに供給される。
また、 この発明が適用されたテレビジョ ン受像機では、 外部ビデオ 入力端子 1 6および外部オーディオ入力端子 1 7が設けられている。 外部ビデオ入力端子 1 6に外部からの複合カラー映像信号が供給され 、 外部オーディオ入力端子 1 7に外部からの音声信号が供給される。 外部ビデオ入力端子 1 6からの映像信号がソース切り換えスィツチ 1 2のスィツチ回路 1 3の端子 1 3 Bに供給されると共に、 スィッチ 回路 1 4の端子 1 4 Bに供給される。 外部オーディオ入力端子 1 7か らの音声信号がオーディォソース切り換えスィ ッチ 1 5の端子 1 5 B に供給される。 ビデオソース切り換えスィツチ 1 2は、 コントローラ 1 0からのス ィツチ制御信号に基づいて、 映像ソースの切り換えを行なう ものであ る。 このビデオソース切り換えスィ ッチ 1 2は、 親画面に映出すべき 映像信号を選択するスィツチ回路 1 3と、 子画面に映出すべき映像信 号を選択するスィッチ回路 1 4とを有している。
ビデオソース切り換えスィツチ 1 2のスィツチ回路 1 3の出力端子 1 3 Dからは、 親画面に映出すべき映像信号が出力される。 スィ ッチ 回路 1 4の出力端子 1 4 Dからは、 子画面に映出すべき映像信号が出 力される。
ビデオソ一ス切り換えスィッチ 1 2のスィッチ回路 1 3は、 メイン チューナ回路 5で設定されたチャンネルの映像信号に基づく画面を親 画面に映出する場合には、 端子 1 3 A側に切り換えられ、 外部ビデオ 入力端子 1 6からの映像信号に基づく画面を親画面に映出する場合に は、 端子 1 3 B側に切り換えられ、 サブチューナ回路 6で設定された チャンネルの映像信号に基づく画面を親画面に映出する場合には、 端 子 1 3 C側に切り換えられる。
また、 ビデオソース切り換えスィ ッチ 1 2のスィツチ回路 1 4は、 サブチューナ回路 6で設定されたチャンネルの映像信号に基づく画面 を子画面に映出する場合には、 端子 1 4 A側に切り換えられ、 外部ビ デォ入力端子 1 6からの映像信号に基づく画面を子画面に映出する場 合には、 端子 1 4 B側に切り換えられ、 メインチューナ回路 5で設定 されたチャンネルの映像信号に基づく画面を子画面に映出される場合 には、 端子 1 4 C側に切り換えられる。
オーディオソース切り換えスィツチ 1 5は、 コン トローラ 1 0から のスィッチ制御信号に基づいて、 オーディオソースの切り換えを行な う ものである。 オーディオソース切り換えスィッチ 1 5の出力がォー ディォアンプ 1 8に供給される。 オーディォアンプ 1 8の出力がスピ —力 1 9に供給される。
オーディオ切り換えスィッチ 1 5は、 メインチューナ回路 5で設定 されたチャンネルの音声信号に基づく音声を出力する場合には、 端子 1 5 A側に切り換えられ、 外部オーディオ入力端子 1 7からの音声信 号に基づく画面を音声を出力する場合には、 端子 1 5 B側に切り換え られる。
ビデオソース切り換えスィツチ 1 2のスィツチ回路 1 3の出力端子 1 3 Dから出力される親画面の映像信号は、 Y/C分離回路 2 1に供 給される。 スィッチ回路 1 4の出力端子 1 4 Dから出力される子画面 の映像信号は、 YZC分離回路 2 2に供給される。
YZC分離回路 2 1、 輝度信号処理回路 2 3、 クロマ信号処理回路 2 5、 画像処理回路 2 9、 マ ト リ クス回路 2 4は、 親画面に映出する 3原色信号 R、 G、 Bを生成するものである。
すなわち、 Y/C分離回路 2 1により、 親画面の映像信号が輝度信 号 Yとクロマ信号 Cとに分離される。 YZC分離回路 2 1からの輝度 信号 Yは、 輝度信号処理回路 2 3に供給される。 輝度信号処理回路 2 3で、 輝度調整や明るさ調整等の画質調整等が行われる。
YZC分離回路 2 1からのクロマ信号 Cは、 クロマ信号処理回路 2 5に供給される。 クロマ信号処理回路 2 5で、 受信信号からバース ト 信号が抽出され、 このバース ト信号を用いて、 色差信号 Iおよび Qが 復調される。 そして、 このクロマ信号処理回路 2 5で、 AC C (Auto matic Color Control ) 、 周波数特性補正等が行なわれる。
輝度信号処理回路 2 3からの輝度信号 Yと、 クロマ信号処理回路 2 5からの色差信号 Iおよび Qは、 画像処理回路 2 9へ供給される。 画 像処理回路 2 9がこの発明の要旨であり、 後述するように画像処理回 路 2 9では、 輝度信号 Yおよび色差信号 Iおよび Qに対して処理が施 される。 この画像処理回路 2 9では、 親画面に映し出すための親画面 の信号が形成される。 この親画面の信号がマトリクス回路 2 4に供給 される。 マ ト リ クス回路 2 4により、 輝度信号 Υと、 色差信号 Iおよ び Qとにより、 親画面用の 3原色信号 R、 G、 Bが形成される。
Y / C分離回路 2 2、 輝度信号処理回路 2 6、 クロマ信号処理回路 2 7、 画像処理回路 2 8、 マトリ クス回路 3 0は、 子画面を生成する ためのもので、 P i n P回路と呼ばれている。
すなわち、 Y / C分離回路 2 2により、 子画面の映像信号が輝度信 号 Yとクロマ信号 Cとに分離される。 Y Z C分離回路 2 2からの輝度 信号 Yは、 輝度信号処理回路 2 6に供給され、 クロマ信号 Cは、 クロ マ信号処理回路 2 7に供給される。 クロマ信号処理回路 2 7で、 受信 信号からバース ト信号が抽出され、 このバース ト信号を用いて、 色差 信号 Iおよび Qが復調される。
輝度信号処理回路 2 6からの輝度信号 Yと、 クロマ信号処理回路 2 7からの色差信号 Iおよび Qは、 画像処理回路 2 8へ供給される。 上 述した画像処理回路 2 9 と同様に、 画像処理回路 2 8がこの発明の要 旨であり、 後述するように画像処理回路 2 8では、 輝度信号 Yおよび 色差信号 Iおよび Qに対して処理が施される。 この画像処理回路 2 8 では、 子画面に映し出すための子画面の信号が形成される。 この小画 面の信号がマ ト リ クス回路 3 0に供給される。 マ ト リ クス回路 3 0に より、 輝度信号 Yと、 色差信号 Iおよび Qとにより、 子画面用の 3原 色信号 R、 G、 Bが形成される。
マ ト リ クス回路 2 4からの親画面の 3原色信号 R、 G、 Bおよびマ トリクス回路 3 0からの子画面の 3原色信号 R、 G、 Bは、 合成回路 3 1に供給される。 合成回路 3 1で、 親画面の 3原色信号 R、 G、 B と子画面の 3原色信号 R、 G、 Bとが合成される。
合成回路 3 1の出力が表示信号の加算回路 3 2に供給される。 加算 回路 3 2には、 表示発生回路 5 1から表示信号が供給される。 加算回 路 3 2の出力が受像管 3 3に供給される。
また、 スィッチ回路 1 3の出力端子 1 3 Dを介して親画面の映像信 号およびスィツチ回路 1 4の出力端子 1 4 Dを介して子画面の映像信 号は、 同期分離回路 3 5に供給される。 同期分離回路 3 5で水平およ び垂直同期信号が抽出される。 同期分離回路 3 5で抽出された水平同 期信号は、 水平発振回路 3 6に供給される。 また、 同期分離回路 3 5 で抽出された垂直同期信号は、 垂直発振回路 4 4に供給される。
水平発振回路 3 6で、 同期分離回路 3 5からの水平同期信号に同期 した水平パルスが形成される。 この水平パルスが水平ドライブ回路 3 7を介して水平出力回路 3 8に供給される。 水平出力回路 3 8により 、 受像管 3 3の水平偏向コイルに水平のこぎり波電流が流される。
この時、 のこぎり波の帰線期間にフライバックパルスが生じる。 こ のフライバックパルスは、 水平発振回路 3 6に帰還される。 この帰還 パルスと水平発振回路 3 6の出力とが位相比較され、 この比較出力に 基づいて、 発振周波数が制御される。 これにより、 A F C (Automat i c Frequency Control)ループが構成され、 水平発振回路 3 6の発振動 作の安定が保たれる。
また、 高圧回路 3 9により、 このフライバックパルスを昇圧して高 圧が形成される。 この高圧は、 アノード電圧やフォーカス—電圧と して 、 受像管 3 3に印加される。
垂直発振回路 4 4で、 同期分離回路 3 5からの垂直同期信号に同期 したのこぎり波が形成される。 この垂直発振回路 4 4の出力が垂直ド ライブ回路 4 5を介して垂直出力回路 4 6に供給される。 垂直出力回 路 4 6により、 受像管 3 3の垂直偏向コイルに垂直のこぎり波電流が 流される。
コントローラ 1 0は、 全体の動作を制御している。 コントローラ 1 0には、 受光回路 4 7を介して、 リモートコマンダ 4 8から入力が与 えられる。 この入力に基づいて、 受信チャンネル等が設定される。 ま た、 コントローラ 1 0の出力に基づいて、 表示発生回路 5 1から表示 信号が発生される。
表示発生回路 5 1には、 水平発振回路 3 6および垂直発振回路 3 7 から、 水平同期信号および垂直同期信号に同期した水平パルスおよび 垂直パルスが供給される。 なお、 水平パルスとしては水平出力回路か らのフライバックパルスをそのまま用いるようにしてても良い。 表示 発生回路 4 0により、 この水平パルスおよび垂直パルスに基づくタイ ミングで表示信号が発生される。 この表示信号が加算回路 3 2に供給 される。
加算回路 3 2で、 合成回路 3 1からの 3原色信号 R 、 G 、 Bに、 表 示発生回路 5 1からの表示信号が重畳される。 これにより、 受像管 3 3には、 チャンネルや音量の設定状態が管面表示される。
ここで、 この発明の要旨である画像処理回路 2 9および 2 8の一実 施形態のブロック図を図 2に示す。 この一実施形態は、 フィールドメ モリによって、 供給される入力画像の任意の部分の切り出しとスケー リングを行うようにしたものである。 割り算器 1 1 1には、 書き込み 範囲 (HAct , VAct ) と読み出し範囲 (H Size, VSize) の各パラ メータが供給される。 この割り算器 1 1 1では、 後述するように画像 の拡大または縮小の比率が書き込み範囲 (HAct , VAct ) と読み出 し範囲 (H Size, V Size) によって設定される。 設定された比率は、 水平補間回路 1 1 2 、 1 1 5および、 垂直補間回路 1 1 3 、 1 1 6 へ 供給される。
水平補間回路 1 1 2では、 入力された画像に対して、 割り算器 1 1 1から縮小の比率が供給された場合、 その比率に基づいて水平方向の 補間が行われる。 水平方向の補間が行われた画像は、 垂直補間回路 1 1 3へ供給される。 垂直補間回路 1 1 3では、 水平補間回路 1 1 2力 らの画像に対して、 割り算器 1 1 1から縮小の比率が供給された場合 、 その比率に基づいて垂直方向の補間が行われる。 垂直方向の補間が 行われた画像は、 フィールドメモリ 1 1 4へ供給される。
フィールドメモリ 1 1 4では、 書き込みメモリ コントロール回路 1 1 7から供給される制御信号に基づいて垂直補間回路 1 1 3から供給 された画像が書き込まれる。 書き込みメモリ コントロール回路 1 1 7 には、 水平同期信号、 垂直同期信号、 書き込みスタート位置 (HPhas e , V Phase ) および書き込み範囲 (HAct , V Act ) の各パラメ一 タが供給される。 この各パラメータは、 第 3図に示す関係となる。 フ ィ一ルドメモリ 1 1 4には、 書き込み範囲 (HAct , VAct ) で囲ま れた画像が書き込まれる。
また、 フィ一ルドメモリ 1 1 4では、 読み出しメモリ コン ト口ール 回路 1 1 8から供給される制御信号に基づいて書き込まれている画像 が読み出される。 読み出しメモリ コン トロール回路 1 1 8には、 水平 同期信号、 垂直同期信号、 読み出しスター ト位置 (HPosition, VPo sit ion) および読み出し範囲 (HSize, VSize) の各パラメータが供 給される。 この各パラメータは、 第 4図に示す関係となる。 フィ一ル ドメモリ 1 1 4に書き込まれている画像は、 読み出し範囲 (HSize, V Size) で囲まれた範囲に表示されるように読み出される。 読み出さ れた画像は、 水平補間回路 1 1 5へ供給される。
水平補間回路 1 1 5では、 フィ一ルドメモリ 1 1 4からの画像に対 して、 割り算器 1 1 1から拡大の比率が供給された場合、 その比率に 基づいて水平方向の補間が行われる。 水平方向の補間が行われた画像 は、 垂直補間回路 1 1 6へ供給される。 垂直補間回路 1 1 6では、 水 平補間回路 1 1 5からの画像に対して、 割り算器 1 1 1から拡大の比 率が供給された場合、 その比率に基づいて垂直方向の補間が行われる 。 垂直方向の補間が行われた画像は、 出力される。
出力された画像は、 第 5図に示すように P i n Pの子画面 1 2 2と して親画面 1 2 1の中に重畳される。 この第 5図の一例では、 親画面 1 2 1に T Vニュース番組が表示され、 子画面 1 2 2に裏番組の野球 中継の得点表示部分が切り出され表示されているので、 得点経過が逐 一確認できる。
また、 P & Pにおいて、 表示しょう とする画像がレターボックス信 号の場合には、 レターボックス信号を検出し、 第 6図に示すように、 レタ一ボックス信号の不要な部分、 すなわち上下の黒縁の部分を取り 除いた画面 1 2 6が、 画面 1 2 5に隣接して表示される。
第 3図に示すように、 書き込み時の水平同期信号、 垂直同期信号に 対して、 水平方向および垂直方向のそれぞれの書き込みスタート位置 ( HPhase , V Phase ) と書き込み範囲 (HAct , VAct ) を決定し 、 フィールドメモリ 1 1 4への書き込みをコントロールすることによ り、 入力画像の任意の部分だけがフィ一ル ドメモリ 1 1 4に書き込ま れる。 また、 第 4図に示すように、 読み出し時も、 読み出し時の水平 同期信号、 垂直同期信号に対して、 水平方向および垂直方向のそれぞ れの読み出しスタート位置 (HPos it ion, VPosition) と読み出し範 囲 (HSize, VSize) を決定し、 フィール ドメモリ 1 1 4への読み出 しをコントロールすることにより、 書き込み時に切り出してフィ一ル ドメモリ 1 1 4に書き込まれた入力画像の任意の部分を、 任意の位置 に任意の大きさでもって表示することができる。
ここで、 割り算器 1 1 1で設定された拡大または縮小の比率が HSize/ HAct ≥ 1 、 VSize/ VAct ≥ 1の場合
拡大処理となり、 フィ一ルドメモリ 1 1 4からの読み出しは、 画素単 位またはライン単位の 2度読みを行い、 その後画質向上のため補間処 理を、 上述した水平補間回路 1 1 5および垂直補間回路 1 1 6で行う 。 これらの処理により、 入力画像の任意の部分の拡大処理が可能とな る。
また、 割り算器 1 1 1で設定された拡大または縮小の比率が
HSize/ HAct く 1 、 VSize/ VAct く 1の場合
縮小処理となり、 フィールドメモリ 1 1 4に書き込む前に、 画像に対 して補間処理を水平補間回路 1 1 2および垂直補間回路 1 1 3で行い 、 フィールドメモリ 1 1 4に書き込む際に画素単位またはライン単位 で間引きを行う。 このよ うに縮小処理の場合、 画素単位またはライン 単位で間引いてフィールドメモリ 1 1 4へ書き込むので、 水平補間回 路 1 1 2および垂直補間回路 1 1 3において、 間引きを行いやすいよ うに、 水平方向および垂直方向に補間処理を行い、 任意の縮小が行わ れる。 そして、 読み出し時に、 読み出しメモリコン トロール回路 1 1 8に供給された読み出しスタート位置 (HPosition, VPosition) と 読み出し範囲 (HSize, V Size) に従って連続的に画像が読み出され る。 これらの処理により、 入力画像の任意の部分の縮小処理が可能と なる。
例えば、 第 7図 Aに示すように、 従来は、 書き込みスタート位置 H Phase の後、 書き込みが許可される期間、 すなわち書き込み範囲 HAc t が固定されていたが、 第 7図 Bに示すように、 書き込みスタート位 置 HPhase の後、 書き込み範囲 HAct が可変とすることができる。 こ の第 7図では、 書き込み範囲 HAct について、 説明したが、 書き込み 範囲 VAct も同様に可変とすることができる。
このよ うに、 書き込み側の範囲を決めるパラメ一タ (HAct , VAc t ) を新たに設けることによって、 裏番組の任意の部分をフィールド メモリ 1 1 4に書き込むことができる。 また、 切り出した部分の拡大 または縮小の比率は、 書き込み範囲 (HAct , VAct ) と読み出し範 囲 (HSize, V Size) のパラメータによって設定される。
この一実施形態では、 P i n Pの子画面に表示されている画像また は P & Pの第 2の画面に表示されている画像は、 裏番組の画像の任意 の部分であるが、 親画面または第 1の画面に表示されている入力信号 以外の画像、 例えばビデオ入力からの画像の任意の部分を使用しても 良い。
この発明に依れば、 P i n Pの子画面において、 細かい文字や小さ い人物が拡大表示される。 すなわち、 画像の任意の部分の必要な情報 だけを切り出し、 子画面に表示することにより細かい文字や小さい人 物が判読可能となる。 例えば、 裏番組の野球中継のスコア一表示の部 分だけを切り出し P i n Pの子画面に表示することによって、 T Vド ラマを見ながら、 野球中継の得点経過を逐一確認することが可能とな る。
さらに、 この発明に依れば、 レターボックス信号に対しても上下の 黒縁の部分を取り除き、 本来のァスぺク ト比率で P & P表示が可能と なる。 産業上の利用可能性
以上のように、 この発明に係わるテレビジョ ン装置およびテレビジ ヨ ン装置の表示方法並びに画面制御装置および方法は、 P i n Pの子 画面または P & Pの第 1およぴノまたは第 2の画面となる映像信号の 中から必要となる領域のみを取り出すことができ、 さらにその信号に 対して縮小または拡大を施し、 画面に表示させる場合に有用である。

Claims

求 の 範 囲
1 . 同一画面上に第 1の画面と第 2の画面とを表示するようにしたテ レビジョ ン装置において、
裏番組または上記第 1の画面に現在表示されている信号以外の入力 信号を拡大または縮小する信号処理手段を有し、
上記拡大または縮小された上記入力信号を上記第 2の画面に表示す るようにしたことを特徴とするテレビジョン装置。
2 . 請求の範囲第 1項において、
上記信号処理手段は、
縮小された画像を表示する時に、 捕間を行う第 1の補間手段と、 上記第 1の補間手段からの画像が書き込まれるメモリ と、
書き込みスタート位置と書き込み範囲とに基づいて上記メモリに書 き込まれる画像の部分を指定し、
読み出しスタート位置と読み出し範囲とに基づいて上記メモリに書 き込まれた画像の部分を読み出すようにした制御手段と、
拡大された画像を表示する時に、 上記メモリから読み出された上記 画像の部分の補間を行う第 2の補間手段とからなることを特徴とする テレビジョ ン装置。
3 . 請求の範囲第 1項において、
上記第 2の画面は、 上記第 1の画面の中に表示されるようにしたこ とを特徴とするテレビジョン装置。
4 . 請求の範囲第 1項において、
上記第 2の画面は、 上記第 1の画面に隣接して表示されるようにし たことを特徴とするテレビジョ ン装置。
5 . 請求の範囲第 1項において、 レターボックス信号を検出し、 検出された上記レターボックス信号 の上下の黒緣を取り除いた画像が上記第 1および/または第 2の画面 に表示されるようにしたことを特徴とするテレビジョン装置。
6 . 同一画面上に第 1の画面と第 2の画面とを表示するようにしたテ レビジョン装置の表示方法において、
裏番組または上記第 1の画面に現在表示されている信号以外の入力 信号を拡大または縮小し、
上記拡大または縮小された上記入力信号を上記第 2の画面に表示す るようにしたことを特徴とするテレビジョン装置の表示方法。
7 . 請求の範囲第 6項において、
書き込み範囲と、 読み出し範囲とから上記拡大または縮小が判断さ れ、 上記縮小と判断された場合、
メモリに書き込む前に、 上記入力信号に対して水平方向および垂直 方向の補間を行い、
補間が行われた上記入力信号を画素単位またはライン単位で間引い て、 書き込みスタート位置および上記書き込み範囲に応じた信号を上 記メモリに書き込み、
上記メモリに書き込まれた読み出しスタート位置および上記信号を 上記読み出し範囲に応じて読み出し、 上記第 2の画面に表示するよう にしたことを特徴とするテレビジョン装置の表示方法。
8 . 請求の範囲第 6項において、
書き込み範囲と、 読み出し範囲とから上記拡大または縮小が判断さ れ、 上記拡大と判断された場合、
メモリに書き込まれた信号を読み出しスタート位置および上記読み 出し範囲に応じて読み出し、
読み出された上記信号に対して水平方向および垂直方向の補間を行 い、 上記第 2の画面に表示するようにしたことを特徴とするテレビジ ョン装置の表示方法。
9 . 請求の範囲第 6項において、
上記第 2の画面は、 上記第 1の画面の中に表示されるようにしたこ とを特徴とするテレビジョ ン装置の表示方法。
1 0 . 請求の範囲第 6項において、
上記第 2の画面は、 上記第 1の画面に隣接して表示されるようにし たことを特徴とするテレビジョン装置の表示方法。
1 1 . 請求の範囲第 6項において、
レターボックス信号を検出し、 検出された上記レターボックス信号 の上下の黒縁を取り除いた画像が上記第 1および または第 2の画面 に表示されるようにしたことを特徴とするテレビジョン装置の表示方 法。
1 2 . 入力された信号を画面に表示するようにした画面制御装置にお いて、
信号の拡大または縮小を判断するための割り算手段と、
上記信号の書き込みおよび読み出しが可能なメモリ と、
上記信号の所望の領域を上記メモリに書き込むための書き込み制御 手段と、
上記メモリに書き込まれた上記信号を画面の所望の位置に表示させ るための読み出し制御手段と
からなることを特徴とする画面制御装置。
1 3 . 請求の範囲第 1 2項において、
上記割り算手段で、 書き込み範囲と読み出し範囲とから上記縮小と 判断された場合、
上記書き込み制御手段は、 上記信号に対して水平方向および垂直方向の補間を行い、
補間が行われた上記信号を画素単位またはライン単位で間引いて、 書き込みスタート位置および書き込み範囲に応じた信号を上記メモリ に書き込むようにしたことを特徴とする画面制御装置。
1 4 . 請求の範囲第 1 2項において、
上記割り算手段で、 書き込み範囲と読み出し範囲とから上記拡大と 判断された場合、
上記読み出し制御手段は、
上記メモリに書き込まれた上記信号を読み出しスタート位置および 読み出し範囲に応じて読み出し、
読み出された上記信号に対して水平方向および垂直方向の補間を行 うようにしたことを特徴とする画面制御装置。
1 5 . 請求の範囲第 1 2項において、
上記メモリから読み出された上記信号は、
第 1の画面の所望の位置に第 2の画面として表示されるようにした ことを特徴とする画面制御装置。
1 6 . 請求の範囲第 1 2項において、
上記メモリから読み出された上記信号は、
上記第 1の画面に隣接する第 2の画面と して表示されるようにした ことを特徴とする画面制御装置。
1 7 . 請求の範囲第 1 2項において、
レターボックス信号を検出し、 検出された上記レターボックス信号 の上下の黒縁を取り除いた画像が第 1およびノまたは第 2の画面に表 示されるようにしたことを特徴とする画面制御装置。
1 8 . 入力された信号を画面に表示するようにした画面制御方法にお いて、 割り算手段によって信号の拡大または縮小を判断し、 上記信号の所望の領域をメモリに書き込み、
上記メモリに書き込まれた上記信号を画面の所望の位置に表示させ るようにしたことを特徴とする画面制御方法。
1 9 . 請求の範囲第 1 8項において、
上記割り算手段で、 書き込み範囲と読み出し範囲とから上記縮小と 判断された場合、
上記信号に対して水平方向および垂直方向の補間を行い、
補間が行われた上記信号を画素単位またはライン単位で間引いて、 書き込みスタート位置および書き込み範囲に応じた信号を上記メモリ に書き込むようにしたことを特徴とする画面制御方法。
2 0 . 請求の範囲第 1 8項において、
上記割り算手段で、 書き込み範囲と読み出し範囲とから上記拡大と 判断された場合、
上記メモリに書き込まれた上記信号を読み出しスタート位置および 読み出し範囲に応じて読み出し、
読み出された上記信号に対して水平方向および垂直方向の補間を行 うようにしたことを特徴とする画面制御方法。
2 1 . 請求の範囲第 1 8項において、
上記メモリから読み出された上記信号は、
第 1の画面の所望の位置に第 2の画面として表示されるようにした ことを特徴とする画面制御方法。
2 2 . 請求の範囲第 1 8項において、
上記メモリから読み出された上記信号は、
上記第 1の画面に隣接する第 2の画面として表示されるようにした ことを特徴とする画面制御方法。
2 3 . 請求の範囲第 1 8項において、
レターボックス信号を検出し、 検出された上記レターボックス信号 の上下の黒緣を取り除いた画像が第 1および または第 2の画面に表 示されるようにしたことを特徴とする画面制御方法。
PCT/JP1998/005140 1997-11-17 1998-11-16 Dispositif de television, procede d'affichage du dispositif de television, dispositif de commande de l'ecran et procede de commande de l'ecran WO1999026413A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/353,234 US6310656B1 (en) 1997-11-17 1999-07-14 Television apparatus, display method of television apparatus and picture plane control apparatus, and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/315106 1997-11-17
JP31510697 1997-11-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/353,234 Continuation US6310656B1 (en) 1997-11-17 1999-07-14 Television apparatus, display method of television apparatus and picture plane control apparatus, and method

Publications (1)

Publication Number Publication Date
WO1999026413A1 true WO1999026413A1 (fr) 1999-05-27

Family

ID=18061499

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/005140 WO1999026413A1 (fr) 1997-11-17 1998-11-16 Dispositif de television, procede d'affichage du dispositif de television, dispositif de commande de l'ecran et procede de commande de l'ecran

Country Status (3)

Country Link
US (1) US6310656B1 (ja)
KR (1) KR20000070273A (ja)
WO (1) WO1999026413A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182870A1 (en) * 2000-08-25 2002-02-27 Sony Corporation Picture processing method and apparatus
JP2005215375A (ja) * 2004-01-30 2005-08-11 Pioneer Plasma Display Corp 表示装置及び表示方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE50001958D1 (de) * 1999-02-09 2003-06-05 Micronas Munich Gmbh Verfahren und vorrichtung zur gemeinsamen darstellung wenigstens einer ersten und zweiten bildfolge in einem gesamtbild
DE50003120D1 (de) * 1999-05-21 2003-09-04 Infineon Technologies Ag Verfahren und schaltungsanordnung zur videobildeinblendung
JP3614324B2 (ja) * 1999-08-31 2005-01-26 シャープ株式会社 画像の補間システムおよび画像の補間方法
US6552750B1 (en) * 2000-03-21 2003-04-22 Tvia, Inc. Apparatus for improving the presentation of graphics data on a television display
US6943845B2 (en) * 2000-12-15 2005-09-13 Canon Kabushiki Kaisha Apparatus and method for data processing, and storage medium
KR20050047613A (ko) * 2003-11-18 2005-05-23 주식회사 대우일렉트로닉스 방송 수신기의 부화면 제어 방법
US20050231637A1 (en) * 2004-04-16 2005-10-20 Eric Jeffrey Method for live image display and apparatus for performing the same
KR101019482B1 (ko) * 2004-09-17 2011-03-07 엘지전자 주식회사 디지털 tv의 채널 전환 장치 및 방법
US20060158557A1 (en) * 2005-01-20 2006-07-20 Shang-Chieh Wen Method and apparatus for video processing
TWI262725B (en) * 2005-06-30 2006-09-21 Cheertek Inc Video decoding apparatus and digital audio and video display system capable of controlling presentation of subtitles and method thereof
TWI292893B (en) * 2005-10-05 2008-01-21 Myson Century Inc Method for prevention of distorted sub-picture display on flat panel display
KR101176501B1 (ko) * 2006-11-17 2012-08-22 엘지전자 주식회사 데이터 서비스를 이용하여 방송관련정보를 표시할 수 있는방송수신 단말기 및 그 제어방법
CN104981847B (zh) * 2013-03-26 2017-07-04 夏普株式会社 显示装置、电视接收机、以及显示方法
KR102298324B1 (ko) * 2019-11-21 2021-09-07 주식회사 샵캐스트 병렬 비디오 식별 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180382A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPH0419790A (ja) * 1990-05-15 1992-01-23 Seiko Epson Corp 画面合成する表示装置を有する情報装置
JPH0759004A (ja) * 1993-07-28 1995-03-03 Toshiba Corp 多画面表示装置
JPH0946611A (ja) * 1995-08-02 1997-02-14 Sony Corp 画像表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215099B (it) * 1986-09-02 1990-01-31 Seleco Spa Ricevitore televisivo perfezionato
JP3378710B2 (ja) * 1995-10-16 2003-02-17 三洋電機株式会社 縮小画像の書き込み/読み出し方法及び縮小画像処理回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180382A (ja) * 1984-02-28 1985-09-14 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JPH0419790A (ja) * 1990-05-15 1992-01-23 Seiko Epson Corp 画面合成する表示装置を有する情報装置
JPH0759004A (ja) * 1993-07-28 1995-03-03 Toshiba Corp 多画面表示装置
JPH0946611A (ja) * 1995-08-02 1997-02-14 Sony Corp 画像表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1182870A1 (en) * 2000-08-25 2002-02-27 Sony Corporation Picture processing method and apparatus
JP2002077767A (ja) * 2000-08-25 2002-03-15 Sony Corp 画像表示装置及び方法
US7023490B2 (en) 2000-08-25 2006-04-04 Sony Corporation Picture processing apparatus and picture processing method
US7046302B2 (en) 2000-08-25 2006-05-16 Sony Corporation Picture processing apparatus and picture processing method
KR100893808B1 (ko) * 2000-08-25 2009-04-20 소니 가부시끼 가이샤 화상 처리 장치 및 화상 처리 방법
JP4613403B2 (ja) * 2000-08-25 2011-01-19 ソニー株式会社 画像表示装置及び方法
JP2005215375A (ja) * 2004-01-30 2005-08-11 Pioneer Plasma Display Corp 表示装置及び表示方法

Also Published As

Publication number Publication date
US6310656B1 (en) 2001-10-30
KR20000070273A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
KR100419838B1 (ko) 수신장치및수신방법
US8164690B2 (en) Image display device for expanding and displaying part of an image
WO1999026413A1 (fr) Dispositif de television, procede d'affichage du dispositif de television, dispositif de commande de l'ecran et procede de commande de l'ecran
WO1997015141A1 (en) Television receiver
JPH05183833A (ja) 表示装置
JPH1023377A (ja) テレビジョン受信機を利用したテキストデータ処理装置
WO1998015118A1 (en) Tv receiver, method of setting reception channel, and picture display method
KR100364739B1 (ko) 티브이의 부화면 제어장치 및 방법
JPS6378681A (ja) テレビジヨン受像機
JPH11164215A (ja) テレビジョン受像機
JPH07274140A (ja) テレビジョン受像機
JPS63146672A (ja) テレビジヨン受信装置
JP2001268460A (ja) テレビジョン受信機のチャネルの変更方法および相応するテレビジョン受信機
JPH08223495A (ja) テレビジョン受像機
JPH03191682A (ja) テレビジョン受像機
JP3355617B2 (ja) 画像表示制御装置
KR960010464B1 (ko) 영상기기의 화면 확대장치
JP3019032U (ja) 文字多重放送デコーダ内蔵テレビ
JPH07222072A (ja) 映像表示装置
JPH0955897A (ja) テレビジョン受像機
JP2002271713A (ja) テレビジョン受像機
JPH07154626A (ja) テレビジョン受像機
JPH09219829A (ja) オンスクリーン表示方法及びオンスクリーン表示装置
JPH0879650A (ja) 画像表示制御装置
JPH05300428A (ja) 映像合成装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

WWE Wipo information: entry into national phase

Ref document number: 09353234

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1019997006501

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1019997006501

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1019997006501

Country of ref document: KR