WO1998047326A1 - Wiring board having vias - Google Patents

Wiring board having vias Download PDF

Info

Publication number
WO1998047326A1
WO1998047326A1 PCT/JP1998/001746 JP9801746W WO9847326A1 WO 1998047326 A1 WO1998047326 A1 WO 1998047326A1 JP 9801746 W JP9801746 W JP 9801746W WO 9847326 A1 WO9847326 A1 WO 9847326A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
vias
sheath
surface side
conductor
Prior art date
Application number
PCT/JP1998/001746
Other languages
English (en)
French (fr)
Inventor
Michio Horiuchi
Toshiaki Suyama
Masakuni Tokita
Original Assignee
Shinko Electric Industries Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co., Ltd. filed Critical Shinko Electric Industries Co., Ltd.
Priority to US09/202,432 priority Critical patent/US6271483B1/en
Priority to KR1019980710276A priority patent/KR100281381B1/ko
Priority to EP98914051A priority patent/EP0926931B1/en
Priority to DE69839006T priority patent/DE69839006T2/de
Publication of WO1998047326A1 publication Critical patent/WO1998047326A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Definitions

  • the present invention relates to a wiring board, and more specifically, a plurality of vias penetrating the wiring board from one surface side to the other surface side, wherein an interval between the vias on the one surface side of the wiring board is between the vias on the other surface side.
  • the present invention relates to a wiring board having vias, which is formed radially from one surface side to the other surface side of the wiring board so as to have a smaller interval.
  • a conventional wiring board wiring is performed on a plane portion of the surface. For this reason, when the number of terminals in a semiconductor element or the like to be mounted is increased, a high-density wiring board having an increased wiring density or a multilayer wiring board having a plurality of flat wiring layers is usually used.
  • JP-A-56-146264 As a prior art for this purpose, there is JP-A-56-146264, in which the wiring boards shown in FIGS. 9 (a) to 9 (e) have been proposed.
  • vias 102, 102,... Penetrating a resin wiring board 100 from one side 100a to the other side 100b are formed on one side of the wiring board 100, as shown in FIG. It is formed radially from the side 100a to the other side 100b.
  • the gap between the vias of the one side 100a of the wiring board 100 The spacing Wa is smaller than the spacing Wc between the vias on the other side 100b.
  • the wiring board 100 shown in FIGS. 9 (a) to 9 (c) it is possible to mount a flip-chip type semiconductor element (not shown) in which a large number of bumps as electrode terminals are provided on the bottom surface. Therefore, even if the vias 102, 102,... Are arranged at high density on one side 100a of the wiring board 100, the vias 102, 102b on the other side 100b on which external connection terminals and the like are provided are provided. 102, ⁇ ⁇ ⁇ can be arranged in a state of low density. Therefore, it is possible to obtain a wiring board on which a highly integrated flip-chip type semiconductor element can be mounted.
  • the insulation between the plurality of vias 102 is due to the insulating property of the resin unit forming the wiring board 100, and thus the vias 102 are not provided.
  • 102, ⁇ are arranged at high density on the one side 100a of the wiring board 100, the thickness of the resin that insulates the vias 102 becomes extremely thin, and the vias 102 come into contact with each other and become There is a risk of short circuit. Disclosure of the invention
  • an object of the present invention is to provide a wiring board in which a via penetrating a wiring board from one surface to another surface has a smaller interval between vias on one surface side of the wiring board than the other surface side.
  • An object of the present invention is to provide a wiring board that is not likely to be electrically short-circuited even when a space between vias is extremely small.
  • the present inventors have studied to solve the above-described problems, and as a result, by enclosing the conductor forming the via with an organic insulator, the vias of the via provided on one surface side of the wiring board are formed.
  • the present inventors have found that even when the distance between the electrodes is extremely narrow, it is possible to eliminate the possibility that the conductor will contact and electrically short-circuit when the vias come into contact with each other, and have arrived at the present invention. That is, according to the present invention, the plurality of vias penetrating the wiring board from one surface side to the other surface side may be such that the spacing between the vias on one side of the wiring board is greater than the spacing between the vias on the other side.
  • the vias is adjacent to the one side of the wiring board where the distance between the vias is smaller than the distance between the vias on the other side.
  • the plurality of vias penetrating the wiring board from one surface side to the other surface side may have a smaller interval between the vias on one side of the wiring board than the gap between the vias on the other side.
  • the conductor formed radially from one surface side to the other surface side of the wiring board so as to form the core of the via is covered with a first sheath portion made of an insulator, and
  • the wiring board is characterized in that the first sheath is covered with a second sheath which is a conductor layer.
  • the window is provided on one surface side of the wiring board where the space between the vias is smaller than the space between the vias on the other side.
  • the vias are formed at high density on one surface side of the wiring board by forming the vias such that the second sheaths forming the vias come into contact with the second sheaths of the adjacent vias. it can.
  • a coaxial cable-shaped shield surrounding the conductor of the core portion is formed. Vias can be formed and the wiring board can be used for high frequencies.
  • the via is formed by covering the outer peripheral surface of the metal wire with an insulator, and by forming the outer peripheral surface of the insulator with a wire covered with a conductor layer. Vias with a two-layer structure can be easily formed.
  • the conductor forming the core of the via is covered with the sheath made of an insulator, even if the sheath of the via comes into contact with the sheath of an adjacent via, There is no electrical short-circuit due to contact between the cores.
  • the vias penetrating the wiring board from one surface side to the other surface side are so arranged that the spacing between the vias on one side of the wiring board is smaller than the spacing between the vias on the other side.
  • the spacing between the vias on the one side of the wiring board is extremely small, and the via sheath is adjacent to the via. Even if it comes into contact with the sheath of the via, it is possible to eliminate the risk of electrical short-circuit due to contact between the cores.
  • FIGURES 1 (a) to 1 (c) are cross-sectional views of a wiring board having vias according to the present invention.
  • FIG. 3 is an explanatory diagram illustrating a state in which a via is in contact with one surface side of the wiring board shown in FIGS. 2 (a) to 2 (c).
  • FIG. 5 is an explanatory diagram illustrating a state in which a via is in contact with one surface side of the wiring board shown in FIGS. 4 (a) to 4 (c).
  • 6 to 8 are explanatory diagrams for explaining one process of manufacturing a wiring board according to the present invention in the order of processes.
  • FIGS. 9 (a) to 9 (c) are explanatory views for explaining a conventional wiring board.
  • FIGS. 2 (a) to 2 (c) are explanatory views showing a part thereof.
  • the wiring board according to the present invention comprises a via 12, which penetrates a resin wiring board 10 (upper side shown) from one side 10a to the other side (lower side shown) 10b. 12, 'are formed radially from the one surface side 10a of the wiring board 10 to the other surface side 10b.
  • FIG. 1 (a) showing the state of the one side 10 a of the wiring board 10
  • FIG. 1 (a) showing the state of the one side 10 a of the wiring board 10 and FIG.
  • the spacing Wa between the vias a is smaller than the spacing Wc between the vias on the other side 10b.
  • the interval Wa is substantially zero.
  • the via 12 has a core-in-sheath structure (two-layer structure) in which a core 14 made of a conductor such as copper or aluminum is covered with a sheath 16 made of an insulator. Since the interval Wa is zero, the via 12 is substantially in contact with the adjacent via 12 on the one surface side 10 a of the wiring board 10 via the sheath 16.
  • the spacing Wa between the vias on the one side 10a is extremely narrow, as shown in FIG. Even if the sheaths 16 of the vias 12 and 12 are in contact with each other or a pressing force is applied to each other, the core 14 made of a conductive material is insulated by the sheaths 16 It is possible to prevent the portions 14 from being electrically short-circuited. For this reason, in order to be able to mount a highly integrated flip-chip type semiconductor element in which bumps are formed on the bottom surface as a large number of electrode terminals, a via 12 , 12 ⁇ ⁇ can be formed at high density.
  • the distance Wc between the vias of the vias 12, 12-′ should be widened so that external connection terminals (not shown) such as solder balls can be provided. And external connection terminals can be easily attached.
  • the via 12 forming such a wiring board can be formed using a metal wire made of a metal such as copper or aluminum covered with an insulator.
  • the insulator include polyimide, epoxy and maleimid.
  • Organic insulators such as resin, cyanate ester, polyvinyl ether, polyolefin, silicone, and polynuclear aromatic resin can be used.
  • a thermosetting type or a thermoplastic type may be used, but an insulator having elasticity is preferable.
  • an inorganic filler into the insulator, the via It is preferable because it can reduce the coefficient of thermal expansion, improve heat dissipation, and improve mechanical strength.
  • an inorganic filler inorganic powder or short fibers such as alumina, silicon glass, aluminum nitride, and mullite can be used.
  • the thickness of the insulator, that is, the sheath portion 16 is determined by the via pitch (distance between via centers) and the via diameter on the one surface side 10 a of the wiring board 10. For example, when vias 12, 12,... Having a diameter of 100 zm are formed at a via pitch of 250 ⁇ m on one surface side 10a of the wiring board 10 by contacting the sheath portions 16 of adjacent vias 12, A metal wire having a diameter of 100 ⁇ m and coated with an insulator of 75 ⁇ m can be used.
  • the vias 12 shown in FIGS. 1 (a) to 2 (c) are formed in a straight line, but a non-linear portion may exist in a part of the via 12.
  • the via 12 has a core portion 14 made of a conductor and a sheath portion 16 made of an insulator. Although it has a two-layered structure, the via 12 may have a three-layered structure as shown in FIGS. 4 (a) to 4 (c).
  • a core 14 made of a conductor such as copper or aluminum is covered with a first sheath 16 made of an insulator, and the first sheath 16 is made of a conductor layer. It has a three-layer structure formed by being covered by a second sheath 18 made of.
  • the core 14 made of a conductive material is formed by the first sheath 16 made of an insulator. Since it is insulated, it is possible to prevent an electrical short circuit between the cores. For this reason, it is highly integrated and has many electrode terminals on the bottom. Vias 12, 12... Can be arranged with high density on one side 10 a of wiring board 10 so that a flip-chip type semiconductor element having bumps formed thereon can be mounted.
  • the distance Wc between vias of the vias 12, 12-′ can be widened to the extent that external connection terminals such as solder balls can be provided.
  • the external connection terminal can be easily attached.
  • a coaxial cable-shaped via 12 that is shielded by surrounding the conductor can be formed, and the wiring board 10 can support a high frequency.
  • connection between the second sheath portion 18 of the via 12 and the ground line provided on the wiring board 10 is made on the side 10a of the one side of the wiring board 10 as shown in FIG.
  • the connection between the second sheath 16 of the via 12 and the ground line can be reduced as much as possible.
  • a conductor layer made of a metal such as copper can be formed on the peripheral surface of the first sheath 16 by electroless plating or the like.
  • a plurality of metal wires such as copper or aluminum are covered with a sheath made of an insulator.
  • a metal wire such as copper or aluminum is covered with a first sheath made of an insulator, and the first sheath is made of a second sheath made of a conductor.
  • guide holes passing through the wire 20 are formed at predetermined intervals. It is preferable to use two guide plates 22a and 22b arranged in parallel. By passing each of the wires 20, 20- through each of the guide holes formed in each of the guide plates 22a, 22b, the wires 20, 20, O can be aligned in parallel via
  • the linear bodies 20, 20,... which are aligned so as to be parallel at a predetermined interval, are converged as shown in FIG. Also in this focusing, it is possible to easily focus the linear bodies 20, 20- ⁇ by inserting the focusing tools 24, 24 between the guide plates 22a, 22b in parallel with the guide plates. it can.
  • the wire 20 pressed by the focusing tools 24, 24 has a length between the guide plates 22a, 22b, and between the guide plates 22a, 22b shown in FIG. It is preferable that the guide holes formed in the guide plates 22a and 22b have a diameter that allows the wire 20 to move freely.
  • a fluid resin precursor may be injected and solidified.
  • the distance between the vias of the vias 12 provided on one surface side of the wiring board 10 can be extremely narrow, and the electrode terminals Highly integrated flip-chip type semiconductor device with many bumps on the bottom Can be installed.
  • the distance between the vias of the vias 12 can be made as wide as possible, and external connection terminals such as solder balls can be easily mounted. .
  • the spacing between the vias can be made even smaller on one surface side of the wiring board, and the spacing between the vias can be reduced on the other surface side of the wiring board. Since the external connection terminals can be easily mounted at a wide interval, it can sufficiently cope with a demand for a higher density of a wiring board accompanying a higher integration of a semiconductor element and the like.

Description

明 細 書 ヴィ ァを有する配線基板 技術分野
本発明は配線基板に関し、 更に詳細には配線基板を一面側から他 面側に貫通する複数本のヴィ ァが、 前記配線基板の一面側のヴィ ァ 間の間隔が他面側のヴィ ァ間より も狭い間隔となるように、 配線基 板の一面側から他面側方向に放射状に形成されて成る、 ヴィ ァを有 する配線基板に関する。 背景技術
従来の配線基板において、 配線の引回しはその表面の平面部分で 行われる。 このため、 搭載する半導体素子等における端子数が増大 した場合には、 通常、 配線密度を高めた高密度配線基板、 或いは平 面配線層を多層と した多層配線基板によつて対応していた。
しかし、 近年においては、 半導体素子の高集積化が急激に進行し てきた結果と して、 半導体素子の更なる高集積化に充分に対応し得 る、 高密度配線基板や多層配線基板は技術的及びコス ト的に限界に 到達しつつある。
このための従来技術と して、 特開昭 56— 146264号公報があるが、 これには図 9 ( a ) 〜図 9 ( e ) に示す配線基板が提案されている o
この配線基板は、 図 9 ( b ) に示す様に、 樹脂製の配線基板 100 を一面側 100 aから他面側 100 bに貫通するヴィ ァ 102， 102, · · が、 配線基板 100 の一面側 100 aから他面側 100 bの方向に放射状 に形成されているものである。 かかる配線基板 100 においては、 配 線基板 100 の一面側 100 aの状態を示す図 9 ( a ) と他面側 100b の状態を示す図 9 ( c ) とから明らかな様に、 配線基板 100 の一面 側 100aのヴィ ァ間の間隔 Waが他面側 100 bのヴィ ァ間の間隔 Wcよ り も狭い間隔となっている。
図 9 ( a ) 〜図 9 ( c ) に示す配線基板 100 によれば、 電極端子 と してのバンプが底面に多数設けられたフ リ ップチップタイプの半 導体素子 （図示せず） を搭載可能となるように、 配線基板 100 の一 面側 100 aにヴィ ァ 102， 102， · · を高密度化して配置した場合に おいても、 外部接続端子等を設ける他面側 100bのヴィ ァ 102， 102 ， · · を低密度化の状態で配置できる。 このため、 高集積化された フ リ ップチップタイプの半導体素子を搭載することが可能な配線基 板を得ることができる。
しかしながら、 図 9 ( a ) 〜図 9 ( c ) に示す配線基板 100 にお いては、 複数のビア 102 同士の絶縁は、 配線基板 100 を形成する樹 脂合体の絶縁性によるため、 ヴィ ァ 102， 102， · · が高密度化され て配-置されている配線基板 100 の一面側 100 aでは、 ビア 102 同士 を絶縁する樹脂の厚さが極めて薄く なり、 ビア 102 同士が接触して 電気的に短絡するおそれがある。 発明の開示
一方、 半導体素子の集積度は近年益々高まる傾向にあるため、 配 線基板 100 の一面側 100aでのヴィ ァ間の間隔 Waは益々狭く しなけ ればならないことになる。
そこで、 本発明の課題は、 一面から他面に配線基板を貫通するヴ ィ ァが、 配線基板の一面側のヴィ ァ間の間隔が他面側より も狭い間 隔となるように、 配線基板の一面側から他面側方向に放射状に配置 されて成る配線基板であつて、 この配線基板の一面側に設けられる ヴィ ァのビア間の間隔が極めて狭い間隔となっても、 電気的に短絡 するおそれのない配線基板を提供するこ とにある。
本発明者等は、 前記課題を解決すべく 検討した結果、 ヴィ ァを形 成する導電体を有機絶縁体によつて包み込むこ とによって、 配線基 板の一面側に設けられるヴィ ァのビア間の間隔が極めて狭い間隔と なっても、 ヴィ ァ同士が接触した際に、 導電体が接触して電気的に 短絡するおそれを解消し得ることを見出し、 本発明に到達した。 すなわち、 本発明は、 配線基板を一面側から他面側に貫通する複 数本のヴィ ァが、 前記配線基板の一面側のヴィ ァ間の間隔が他面側 のヴィ ァ間の間隔より も狭い間隔となるように、 配線基板の一面側 から他面側方向に放射状に形成され、 且つ前記ヴィ ァの芯部を形成 する導電体から成る鞘部によって被覆されていることを特徴とする 配線基板にある。
かかる本発明において、 ヴィ ァ間の間隔が他面側のヴィ ァ間の間 隔より も狭い間隔となる配線基板の一面側において、 少なく と も一 部のヴィ ァを形成する鞘部が隣り合うヴィ ァの鞘部と接触するよう に、 前記ヴィ ァを形成することによって、 配線基板の一面側にヴィ ァを高密度に形成できる。
また、 本発明は、 配線基板を一面側から他面側に貫通する複数本 のヴィ ァが、 前記配線基板の一面側のヴィ ァ間の間隔が他面側のヴ ィ ァ間より も狭い間隔となるように、 配線基板の一面側から他面側 方向に放射状に形成され、 前記ヴィ ァの芯部を形成する導電体が絶 縁体から成る第 1 の鞘部によって被覆されていると共に、 前記第 1 鞘部が導電体層である第 2 の鞘部によって被覆されていることを特 徴とする配線基板にある。
かかる本発明において、 ヴィ ァ間の間隔が他面側のヴィ ァ間より も狭い間隔となる配線基板の一面側において、 少なく と も一部のヴ ィ ァを形成する第 2の鞘部が隣り合うヴィ ァの第 2の鞘部と接触す るように、 前記ヴィ ァを形成することによって、 配線基板の一面側 にヴィ ァを高密度に形成できる。
また、 導電体層である第 2の鞘部を配線基板に形成されたグラ ン ドライ ンに電気的に接続することにより、 芯部の導電体を囲んでシ 一ル ドされた同軸ケーブル状のヴィ ァを形成でき、 高周波対応の配 線基板とすることができる。
尚、 本発明に係る配線基板において、 ヴィ ァを金属線の外周面を 絶縁体によつて被覆すると共に、 前記絶縁体の外周面を導電体層に より被覆した線体によって形成することにより、 二層構造のヴィ ァ を容易に形成できる。
本発明によれば、 ヴィ ァの芯部を形成する導電体が絶縁体から成 る鞘部によって被覆されているため、 ヴ ァの鞘部が隣り合うヴィ ァの鞘部と接触しても、 芯部同士が接触して電気的に短絡すること がない。
このため、 配線基板を一面側から他面側に貫通するヴィ ァが、 配 線基板の一面側のヴィ ァ間の間隔が他面側のヴィ ァ間の間隔より も 狭い間隔となるように、 配線基板の一面側から他面側方向に放射状 に形成された配線基板において、 配線基板の一面側に設けたヴィ ァ のビア間の間隔が極めて狭い間隔となって、 ヴィ ァの鞘部が隣り合 うヴィ ァの鞘部と接触しても、 芯部同士の接触によって電気的に短 絡するおそれを解消できる。
従って、 配線基板の一面側においては、 ヴィ ァ間の間隔を更に一 層狭い間隔とすることができ、 半導体素子等の高集積化等に伴う配 線基板の高密度化の要請にも充分に対応できる。 図面の簡単な説明 図 1 ( a ) 〜図 1 ( c ) は本発明に係るヴィ ァを有する配線基板 の断面図である。
図 2 ( a ) 〜図 2 ( c ) は本発明の配線基板の一例を説明するた めの説明図である。
図 3 は図 2 ( a ) 〜図 2 ( c ) に示す配線基板の一面側において ヴィ ァが接触した状態を説明する説明図である。
図 4 ( a ) 〜図 4 ( c ) は本発明に係る配線基板の他の例を説明 する説明図である。
図 5 は図 4 ( a ) 〜図 4 ( c ) に示す配線基板の一面側において ヴィ ァが接触した状態を説明する説明図である。
図 6〜図 8 は本発明に係る配線基板を製造する一工程を工程順に 説明するための説明図である。
図 9 ( a ) 〜図 9 ( c ) は従来の配線基板を説明する説明図であ る o 発明を実施するための最良の形態
図 1 ( a ) 〜図 1 ( c ) は本発明のみ一実施形態に係るヴィ ァを 有する配線基板の断面図、 図 2 ( a ) 〜図 2 ( c ) はその一部を示 す説明図である。 これらの図に示す様に、 本発明に係る配線基板は 、 樹脂製の配線基板 10 (図示の上面側） を一面側 10aから他面側 （ 図示の下面側） 10bに貫通するヴィ ァ 12， 12， · ' が、 配線基板 10 の一面側 10 aから他面側 10 bの方向に放射状に形成されているもの である。 かかる配線基板 10では、 配線基板 10の一面側 10aの状態を 示す図 1 ( a ) と他面側 10bの状態を示す図 1 ( c ) とから明らか な様に、 配線基板 10の一面側 10 aのヴィ ァ間の間隔 Waが他面側 10b のヴィ ァ間の間隔 Wcより も狭い間隔となる。 図示の実施形態では、 間隔 Waは実質上 0 となっている。 このヴィ ァ 12は、 銅又はアルミ ニウム等の導電体から成る芯部 14 が絶縁体から成る鞘部 16によって被覆されて形成された芯鞘構造 （ 二層構造） のヴィ ァである。 間隔 Waが、 零であるから、 ヴィ ァ 12は 配線基板 10の一面側 10 aにおいて隣接するヴィ ァ 12との間で実質上 鞘部 1 6を介して接触している。
この様な、 芯鞘構造のヴィ ァ 12， 12 · · が配置された配線基板 10 においては、 その一面側 10 aにおいて、 ヴィ ァ間の間隔 Waが極めて 狭い間隔となり、 図 3 に示す様に、 ヴィ ァ 12, 1 2の鞘部 16が相互に 接触しても、 或いは相互の側に押圧力がかかつていても導電体から 成る芯部 14は鞘部 16で絶縁されているため、 芯部 14同士が電気的に 短絡することを防止できる。 このため、 高度に集積化され、 底面に 多数の電極端子と してのバンプが形成されたフ リ ップチップタイプ の半導体素子を搭載可能とすべく、 配線基板 10の一面側 10 aでは、 ヴィ ァ 12， 12 · · を高密度に形成できる。
一方、 配線基板 10の他面側 10 bにおいては、 ヴィ ァ 12， 12 - ' の ビア間の間隔 Wcを、 はんだボール等の外部接続端子 （図示せず） を 設けることができる程度に広げることができ、 外部接続端子を容易 に装着できる。
かかる配線基板を形成するヴィ ァ 12は、 絶縁体によって被覆され た銅又はアルミ ニウム等の金属から成る金属線を用いて形成できる この絶縁体と しては、 ポリ イ ミ ド、 エポキシ、 マレイ ミ ド、 シァ ネー トエステル、 ポリ フ ヱニルエーテル、 ポリオレフ イ ン、 シ リ コ 一ン、 多核芳香族の各系樹脂等の有機絶縁体を用いることができる 。 かかる絶縁体と しては、 熱硬化性タイプでも熱可塑性タイプでも よいが、 伸縮性を有するものが好ま しい。
更に、 絶縁体中に無機フイ ラ一を配合することによって、 ヴィ ァ 12の熱膨張率の低減、 放熱性の向上、 機械的強度の向上等を図るこ とができ好ま しい。 かかる無機フ イ ラ一と しては、 アルミ ナ、 シリ 力ガラス、 窒化アルミニウム、 ムライ ト等の無機粉末又は短繊維を 用いることができる。
かかる絶縁体即ち鞘部 16の厚さは、 配線基板 10の一面側 10 aにお けるヴィ ァピッチ （ヴィ ァの中心間距離） とヴィ ァ径とによって決 定される。 例えば、 径 100 z mのヴィ ァ 12， 12， · · を、 配線基板 10の一面側 10 aにおいて、 隣り合うヴィ ァ 12の鞘部 16を接触させて ヴィ ァピッチ 250〃 mで形成する場合、 厚さ 75〃 mの絶縁体を被覆 した径 1 00〃 mの金属線を用いることができる。
尚、 図 1 ( a ) 〜図 2 ( c ) に示すヴィ ァ 12は、 直線状に形成さ れているが、 ヴィ ァ 12の一部に非直線部が存在していてもよい。 図 1 ( a ) 〜 （： c ) 及び図 2 ( a ) 〜 （ c ) に示す配線基板にお いては、 ヴィ ァ 12が、 導電体から成る芯部 14を絶縁体から成る鞘部 16によって被覆した二層構造のものであるが、 図 4 ( a ) 〜 （ c ) に示す様に、 ヴィ ァ 12を三層構造と してもよい。
即ち、 図 4 ( a ) 〜 （ c ) に示す第二実施形態の配線基板におい て、 上述の第一実施形態の配線基板と同一部分については同一番号 を付して詳細な説明を省略する。
第二実施形態におけるヴィ ァ 12は、 銅又はアルミニウム等の導電 体から成る芯部 14が絶縁体から成る第 1 の鞘部 16によって被覆され ていると共に、 第 1 の鞘部 16が導電体層から成る第 2の鞘部 18によ つて被覆されて形成された三層構造のものである。
かかるヴィ ァ 12は、 図 5 に示す様に、 ヴィ ァ 12， 12の第 2の鞘部 18が接触しても、 導電体から成る芯部 14は絶縁体から成る第 1 の鞘 部 16によって絶縁されているため、 芯部同士の電気的な短絡を防止 できる。 このため、 高度に集積され、 底面に多数の電極端子と して のバンプが形成されたフ リ ップチップタイプの半導体素子を搭載可 能とすべく、 配線基板 10の一面側 10 aにおいて、 ヴィ ァ 12， 12 · · を高密度に配置できる。
—方、 配線基板 10の他面側 10 bにおいては、 ヴィ ァ 12, 1 2 - ' の ビア間の間隔 Wcを、 はんだボール等の外部接続端子を設けることが できる程度に広げることができ、 外部接続端子を容易に装着できる また、 第二実施形態におけるヴィ ァ 12に示す第 2の鞘部 18を、 配 線基板 10に設けられたグラ ン ドライ ンに接続することによって、 芯 部 14の導電体を囲んでシール ドされた同軸ケーブル状のヴィ ァ 12を 形成でき、 高周波対応の配線基板 10とするこ とができる。
ヴィ ァ 12の第 2の鞘部 18と配線基板 10に設けられたグラ ン ドラィ ンとの接続は、 図 5 に示す様に、 配線基板 10の一面側 1 0 aにおいて 、 ヴィ ァ 12, 12 · · の第 2の鞘部 16を接続させることによって、 ヴ ィ ァ 1 2の第 2 の鞘部 16とグラン ドライ ンとの接続を可及的に少なく できる。
かかる第 2の鞘部 18を形成する導電体と しては、 第 1 の鞘部 16の 周面に銅等の金属から成る導電体層を無電解めつ き等によって形成 できる。
第一及び第二実施形態の配線基板 1 0を製造する際には、 先ず、 図 6 に示す様に、 銅又はアルミニゥム等の金属線が絶縁体から成る鞘 部によって被覆されて成る複数本の線体 20， 20 · · 、 或いは銅又は アルミニゥム等の金属線が絶縁体から成る第 1 の鞘部よつて被覆さ れていると共に、 第 1 の鞘部が導電体から成る第 2の鞘部によって 被覆されて成る複数本の線体 20， 20 · · を、 所定の間隔を介して平 行となるように引き揃える。
この際に、 所定の間隔で線体 20を揷通するガイ ド孔が穿設されて 平行に配設されている二枚のガイ ド板 22a， 22bを用いることが好 ま しい。 かかるガイ ド板 22 a， 22 bの各々に穿設されたガイ ド孔の 各々に、 線体 20， 20 - · の各々を揷通することによって、 線体 20， 20 · · を所定の間隔を介して平行となるように引き揃えることがで きる o
次いで、 図 6 に示す様に所定の間隔を介して平行となるように引 き揃えられた線体 20, 20 · ' を、 図 7 に示すように集束する。 この 集束の際にも、 ガイ ド板 22 a , 22bの間にガイ ド板と平行に集束具 24, 24を挿入することによって、 線体 20， 20 - · の集束を容易に行 う ことができる。
かかる集束の際に、 集束具 24, 24によって押圧される線体 20には 、 ガイ ド板 22 a , 22bの間の長さ力く、 図 6 に示すガイ ド板 22 a , 22 bの間の長さより も長く なるものがあるため、 ガイ ド板 22 a , 22 b に穿設されたガイ ド孔は線体 20が自在に移動できる径であることが 好ま しい。
その後、 線体 20， 20 - ' を集束した状態を保持しつつガイ ド板 22 a , 22bの間に流動性を有する樹脂を注入して固化した後、 線体 20 , 20 · ， 及び集束部を切断する。 切断後、 配線基板の線体 20が集束 された面 10 a (図 8 ) を研磨することによって鞘部 16 (図 1 ( a ) 〜図 1 ( c ) ) が相互に接触しない構造とする。 これにより、 図 8 に示す様に、 二枚の配線基板 10， 10を得ることができる。
尚、 ガイ ド板 22 a , 22bの間に注入する流動性を有する樹脂に代 えて、 流動性を有する樹脂前駆体を注入して固化させてもよい。 得られた配線基板 10は、 第一及び第二実施形態において示す様に 、 配線基板 10の一面側に設けたヴィ ァ 12のビア間の間隔を極めて狭 い間隔とすることができ、 電極端子と してのバンプが底面に多数設 けられる集積度が高度に進んだフ リ ップチップタイプの半導体素子 を搭載できる。
一方、 配線基板 10の他面側においては、 ヴィ ァ 12のビア間の間隔 を可及的に広間隔とすることができ、 はんだボール等の外部接続端 子の装着を容易に行う ことができる。 産業上の利用可能性
本発明に係る配線基板は、 配線基板の一面側においては、 ヴィ ァ 間の間隔を更に一層狭い間隔とすることができ、 且つ配線基板の他 面側において、 ヴィ ァのビア間の間隔を可及的に広間隔と して外部 接続端子を容易に装着できるため、 半導体素子等の高集積化等に伴 う配線基板の高密度化の要請にも充分に対応できる。

Claims

請 求 の 範 囲
1 . 配線基板を一面側から他面側に貫通する複数本のヴィ ァが、 前記配線基板の一面側のヴィ ァ間の間隔が他面側のヴィ ァ間の間隔 より も狭い間隔となるように、 配線基板の一面側から他面側方向に 放射状に形成され、
且つ前記ヴィ ァは、 芯部を形成する導電体と、 該導電体を被覆す る絶縁体とから成ることを特徴とする配線基板。
2 . ヴィ ァ間の間隔が他面側のヴィ ァ間の間隔より も狭い間隔と なる配線基板の一面側において、 少なく と も一部のヴィ ァを形成す る鞘部が隣り合うヴィ ァの鞘部と接触するように、 前記ヴィ ァが形 成されている請求項 1 記載の配線基板。
3 . ヴィ ァが、 中心の金属線とその外周面を被覆する有機絶縁体 により構成された線体によって形成されて成る請求項 1 記載の配線 基板。
4 . 配線基板を一面側から他面側に貫通する複数本のヴィ ァが、 前記配線基板の一面側のヴィ ァ間の間隔が他面側のヴィ ァ間の間隔 より も狭い間隔となるように、 配線基板の一面側から他面側方向に 放射状に形成され、
前記ヴィ ァは、 芯部を形成する導電体と、 該導電体を被覆する絶 縁体から成る第 1 の鞘部と、 前記第 1 の鞘部を導電体層により被覆 する第 2 の鞘部とで構成されているこ とを特徴とする配線基板。
5 . ヴィ ァ間の間隔が他面側のヴィ ァ間の間隔より も狭い間隔と なる配線基板の一面側において、 少なく と も一部のヴィ ァを形成す る第 2の鞘部が隣り合うヴィ ァの第 2 の鞘部と接触するように、 前 記ヴィ ァが形成されている請求項 4記載の配線基板。
6 . 導電体層である第 2の鞘部が配線基板に形成されたグラ ン ド ラィ ンに電気的に接続されている請求項 4記載の配線基板。
7 . ヴィ ァが、 中心の金属線をその外周面を被覆する絶縁体と、 該絶縁体の外周面を被覆する導電体層により構成された線体によつ て形成されて成る請求項 4記載の配線基板。
PCT/JP1998/001746 1997-04-16 1998-04-16 Wiring board having vias WO1998047326A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/202,432 US6271483B1 (en) 1997-04-16 1998-04-16 Wiring board having vias
KR1019980710276A KR100281381B1 (ko) 1997-04-16 1998-04-16 비아를 갖는 배선 기판
EP98914051A EP0926931B1 (en) 1997-04-16 1998-04-16 Wiring board having vias
DE69839006T DE69839006T2 (de) 1997-04-16 1998-04-16 Leiterplatte mit durchkontaktierungen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/98681 1997-04-16
JP09868197A JP3629348B2 (ja) 1997-04-16 1997-04-16 配線基板

Publications (1)

Publication Number Publication Date
WO1998047326A1 true WO1998047326A1 (en) 1998-10-22

Family

ID=14226262

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/001746 WO1998047326A1 (en) 1997-04-16 1998-04-16 Wiring board having vias

Country Status (6)

Country Link
US (1) US6271483B1 (ja)
EP (1) EP0926931B1 (ja)
JP (1) JP3629348B2 (ja)
KR (1) KR100281381B1 (ja)
DE (1) DE69839006T2 (ja)
WO (1) WO1998047326A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434821B (en) * 2000-02-03 2001-05-16 United Microelectronics Corp Allocation structure of via plug to connect different metal layers
US6774315B1 (en) * 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
US6815621B2 (en) * 2000-10-02 2004-11-09 Samsung Electronics Co., Ltd. Chip scale package, printed circuit board, and method of designing a printed circuit board
KR20030065698A (ko) * 2002-01-30 2003-08-09 삼성전자주식회사 볼의 피치가 작은 반도체 패키지의 테스트를 용이하게 할수 있는 반도체 패키지 테스트 보드
US7230247B2 (en) 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
KR20050065038A (ko) * 2003-12-24 2005-06-29 삼성전기주식회사 비수직 비아가 구비된 인쇄회로기판 및 패키지
US20050251777A1 (en) * 2004-05-05 2005-11-10 International Business Machines Corporation Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
KR100858075B1 (ko) 2004-07-06 2008-09-11 도쿄엘렉트론가부시키가이샤 인터포저
US7915537B1 (en) * 2005-10-19 2011-03-29 Edward Herbert Interposer and method for making interposers
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
JP5772970B2 (ja) 2011-10-21 2015-09-02 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
JP2014038884A (ja) * 2012-08-10 2014-02-27 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
US9496212B2 (en) * 2014-12-19 2016-11-15 Freescale Semiconductor, Inc. Substrate core via structure
US20200072871A1 (en) * 2017-03-31 2020-03-05 Intel Corporation Ultra low-cost, low leadtime, and high density space transformer for fine pitch applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146264A (en) * 1980-04-14 1981-11-13 Mitsubishi Electric Corp Carrier for equipment of chip
JPS63193587A (ja) * 1987-02-06 1988-08-10 株式会社日立製作所 導体シ−ルド付微細スルホ−ル基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
JP3167141B2 (ja) * 1991-04-16 2001-05-21 日本特殊陶業株式会社 集積回路用パッケージ
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
JP3252635B2 (ja) * 1995-01-13 2002-02-04 株式会社村田製作所 積層電子部品
JPH08330469A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置用配線基板およびその製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146264A (en) * 1980-04-14 1981-11-13 Mitsubishi Electric Corp Carrier for equipment of chip
JPS63193587A (ja) * 1987-02-06 1988-08-10 株式会社日立製作所 導体シ−ルド付微細スルホ−ル基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0926931A4 *

Also Published As

Publication number Publication date
JPH10290059A (ja) 1998-10-27
EP0926931A1 (en) 1999-06-30
EP0926931B1 (en) 2008-01-16
EP0926931A4 (en) 2006-12-06
DE69839006D1 (de) 2008-03-06
US6271483B1 (en) 2001-08-07
KR100281381B1 (ko) 2001-02-01
DE69839006T2 (de) 2009-01-08
KR20000016676A (ko) 2000-03-25
JP3629348B2 (ja) 2005-03-16

Similar Documents

Publication Publication Date Title
US6084295A (en) Semiconductor device and circuit board used therein
US7508079B2 (en) Circuit substrate and method of manufacturing the same
US5780776A (en) Multilayer circuit board unit
WO1998047326A1 (en) Wiring board having vias
GB2437465A (en) Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board
EP0980079B1 (en) Low cross-talk ball grid array resistor network
JP5173758B2 (ja) 半導体パッケージの製造方法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP4181510B2 (ja) 樹脂製配線基板
JP4812287B2 (ja) 多層配線基板及びその製造方法
JP2001102517A (ja) 回路装置
JP2006339293A (ja) 回路モジュール
JPH10112472A (ja) 半導体装置及びその製造方法
JP7133329B2 (ja) 配線基板
JPH11163217A (ja) 半導体装置
US20230046699A1 (en) Circuit board structure
JP7334819B2 (ja) 配線基板、および配線基板を有する半導体装置
JP4467341B2 (ja) 多層配線基板の製造方法
JP2004282033A (ja) 樹脂製配線基板
CN106998621B (zh) 布线基板
US20190057796A1 (en) Wire with composite shield
JP4639147B2 (ja) 誘電体積層基板

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09202432

Country of ref document: US

Ref document number: 1019980710276

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1998914051

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1998914051

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019980710276

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019980710276

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1998914051

Country of ref document: EP