WO1993014506A1 - Circuit for driving load - Google Patents

Circuit for driving load Download PDF

Info

Publication number
WO1993014506A1
WO1993014506A1 PCT/JP1993/000048 JP9300048W WO9314506A1 WO 1993014506 A1 WO1993014506 A1 WO 1993014506A1 JP 9300048 W JP9300048 W JP 9300048W WO 9314506 A1 WO9314506 A1 WO 9314506A1
Authority
WO
WIPO (PCT)
Prior art keywords
load
output
circuit
signal
power supply
Prior art date
Application number
PCT/JP1993/000048
Other languages
English (en)
French (fr)
Inventor
Masayoshi Sakai
Koichi Futsuhara
Original Assignee
The Nippon Signal Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4005128A external-priority patent/JP3062707B2/ja
Priority claimed from JP04149402A external-priority patent/JP3122909B2/ja
Application filed by The Nippon Signal Co., Ltd. filed Critical The Nippon Signal Co., Ltd.
Priority to DE69322315T priority Critical patent/DE69322315T2/de
Priority to EP93901518A priority patent/EP0575626B1/en
Priority to US08/108,579 priority patent/US5519598A/en
Publication of WO1993014506A1 publication Critical patent/WO1993014506A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/22Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for supplying energising current for relay coil
    • H01H47/32Energising current supplied by semiconductor device
    • H01H47/325Energising current supplied by semiconductor device by switching regulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00Magnets
    • H01F7/06Electromagnets; Actuators including electromagnets
    • H01F7/08Electromagnets; Actuators including electromagnets with armatures
    • H01F7/18Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
    • H01F7/1805Circuit arrangements for holding the operation of electromagnets or for holding the armature in attracted position with reduced energising current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00Magnets
    • H01F7/06Electromagnets; Actuators including electromagnets
    • H01F7/08Electromagnets; Actuators including electromagnets with armatures
    • H01F7/18Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
    • H01F7/1844Monitoring or fail-safe circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00Magnets
    • H01F7/06Electromagnets; Actuators including electromagnets
    • H01F7/08Electromagnets; Actuators including electromagnets with armatures
    • H01F7/18Circuit arrangements for obtaining desired operating characteristics, e.g. for slow operation, for sequential energisation of windings, for high-speed energisation of windings
    • H01F7/1844Monitoring or fail-safe circuits
    • H01F2007/1861Monitoring or fail-safe circuits using derivative of measured variable

Definitions

  • the first invention relates to a load drive circuit having a contactless power cutoff mechanism for a main power supply that operates when an abnormality occurs in the load drive circuit and having excellent fail-safe characteristics.
  • the second invention particularly relates to a technique for improving a delay in stopping a load operation in a load drive circuit that drives an inductive load having hysteresis characteristics having different input levels for starting and stopping the operation.
  • the third invention particularly relates to a technique for saving power in a load drive circuit that drives a load having hysteresis characteristics. (Background technology)
  • equipment in the technical field that requires a high degree of safety such as control of press machines in factories, etc.
  • has a fail-safe function that always switches the operation of the equipment to the safe side in the event of a circuit failure, short circuit, disconnection, etc.
  • a semiconductor switch such as a thyristor or a solid state relay (hereinafter referred to as SSR) or a contact of an electromagnetic relay is connected to the load.
  • SSR solid state relay
  • a load drive switch circuit is directly controlled by an input signal (load drive indication signal), while the switch circuit is either conductive or non-conductive.
  • a load drive circuit system has been proposed in which a monitoring circuit is configured to be monitored by a monitoring circuit having a fail-safe configuration (Japanese patent application, Japanese Patent Application Laid-Open Nos. Sho 60-22234445 and Sho 60-62). No. 2,273,266 and U.S. Patent 4, 661, 880, etc.).
  • the monitoring circuit detects that power is supplied to the load even though an input signal is not input, and forcibly shuts off a large power supply based on the detection information. This ensures that the most dangerous accidents when driving the load can be prevented.
  • a signal input side to which an input signal is input and a power supply circuit side of the load are coupled by forming a signal receiving system electrically insulated with a transformer interposed therebetween.
  • the AC input signal (load drive signal) amplified by the amplifier is supplied to the primary side of the transformer, an AC is generated on the secondary side of the transformer, and the AC is converted by the diode rectifier circuit.
  • DC is converted and supplied to the load power supply circuit side.
  • a contact type using a relay or the like is conventionally used as a main power supply cutoff mechanism for supplying power to a load.
  • Such a contact type is not necessarily sufficient in terms of reliability because problems such as contact welding and wear are inevitable.
  • the input signal is When the load becomes 0 FF, a discharge current from the load flows through the diode rectification circuit due to the generation of back electromotive force at the load, and the input signal actually stops due to the effect of this discharge current. There is a problem that there is a time delay from when the load stops operating.
  • the load such as the solenoid valve or the electromagnetic relay has hysteresis characteristics in which an input level at which operation starts from an operation stop state and an input level at which operation stops from an operation state are different.
  • the input level at the start of the operation is conventionally supplied as it is, although it is sufficient to provide an input level that does not stop the operation at least after that Configuration, and there is a problem that power is wasted.
  • the present invention has been made in view of the above circumstances, and it is an object of the first invention to provide a load drive circuit having a contact-less power-off mechanism and a fail-safe configuration. Also, the second invention Utilizes a hysteresis characteristic in which the operation stop voltage of an inductive load is lower than the operation start voltage, and supplies a high level voltage at the start of the load, and at a constant level, a voltage slightly higher than the operation stop voltage. It is an object of the present invention to provide a load driving circuit in which a time delay from the stop of an input signal to the stop of the load is reduced by holding the operation of the load. It is another object of the third invention to provide a load driving circuit having a hysteresis characteristic with low power consumption. [Disclosure of the Invention]
  • the load drive circuit of the first invention has a switching element interposed in the load power supply circuit in series, and the switching element is directly turned ON / OFF by a load drive command signal to drive the load element to the load.
  • the input side is electromagnetically coupled to a large commercial AC power supply via a first transformer
  • the output side is electromagnetically coupled to the load supply circuit via a second transformer.
  • a semiconductor switching element as the switching element for closing a power supply circuit and supplying a current from the switching power supply to a load; and an ON state or an OFF state of the semiconductor switching element. Output, a low-level output corresponding to logical value 0 is generated in the ON state, a high-level output corresponding to logical value 1 is generated in the OFF state, and a low-level output of logical value 0 in the event of a fault.
  • a semiconductor switching element state detecting means, an output of the semiconductor switching element state detecting means and the load drive command signal are inputted, and an output of the semiconductor switching element state detecting means is output when no load drive command signal is generated. Low When the level is at the level, the semiconductor switching element is determined to be abnormal, the output becomes low, and power supply stop determining means for stopping the power supply operation of the switching power source is provided.
  • a second invention is a drive circuit for an inductive load having a hysteresis characteristic in which an operation stop voltage is lower than an operation start voltage, and rectifies an AC output generated by input of an AC load drive command signal to rectify the AC output.
  • a load drive circuit configured to supply a rectified output to a load and drive the load
  • a first rectified output is supplied to the load simultaneously with the input of the load drive command signal, and the first rectified output is the operation stop voltage.
  • a first output supply unit having a higher level than the operation start voltage, and a second rectified output superimposed on the first rectified output of the first output supply unit only for a predetermined time from the input of the load drive command signal.
  • the second rectified output is set to an output level that is higher than the operation start voltage of the load in a state where the second rectified output is superimposed on the first rectified output of the first output supply means. 2 output supply Means.
  • the load power supply circuit Furthermore, by inserting a Zener diode into the load power supply circuit and providing a means for monitoring the failure of the Ninner diode, the back electromotive force generated in the load when the load drive command signal stops. If the voltage drops below the Zener voltage, the load power supply circuit will be in the open state, so that the time delay at the time of stopping the load drive can be further improved, and the fault monitoring means can detect the failure of the Zener diode and execute the load drive command. By stopping the signal, fail-safety is ensured.
  • the load drive circuit is a load drive circuit for driving a load having a hysteresis characteristic in which operation stops at an input level lower than the input level at which operation starts, and the load drive signal
  • the load drive circuit configured to rectify the AC output generated based on the rectified output and feed the rectified output to the load to drive the load, a logic value corresponding to a high energy state when the load drive permission signal is input.
  • the output becomes a logical value 0 corresponding to a low energy state and the output becomes a logical value 0 corresponding to a low level state upon failure.
  • Fail-safe load driving command signal generating means and signal oscillation for generating a periodic oscillation output having a gradient with respect to time using the output from the load driving command signal generating means as a power supply
  • the output from the load drive signal generating means is also used as a power source, and a threshold value that gradually rises with a predetermined time constant is compared with the oscillation output of the signal oscillating means.
  • a signal comparing means for generating a pulse width modulation output which becomes a level, and having the hysteresis characteristic by amplifying the pulse width modulation output of the signal comparing means via a sixth transformer.
  • a seventh rectifier circuit for rectifying the amplified AC output supplied by the amplified AC output supply means and supplying the rectified AC output to the load. It was configured.
  • the output energy becomes maximum when the duty ratio of the pulse width modulation output is 50%, and decreases as the duty ratio becomes smaller or larger than 50%, so that the output energy supplied to the load is reduced. Is gradually increased at first to become higher than the input level at the start of operation of the load, then decreased to a level lower than the operation start level, and becomes constant at a level slightly higher than the operation stop level after a predetermined time. . As a result, the supply power after the operation of the load starts is reduced, and the power consumption can be reduced.
  • the load drive command signal generating means has a fail-safe configuration in which the output does not erroneously become the logical value 1 in the high energy state, and outputs the load drive output based on the load drive command signal via a transformer. Since it is configured to supply the load, it is a file safe configuration. [Brief description of drawings]
  • FIG. 1 is a circuit configuration diagram of an embodiment of a load drive circuit according to the first invention.
  • FIG. 2 is a circuit diagram showing a first embodiment of the load drive circuit according to the second invention.
  • FIG. 3 is a diagram for explaining voltage hysteresis characteristics at the start and stop of the operation of the load of the embodiment.
  • FIG. 4 is a time chart showing the load power supply state of the embodiment.
  • FIG. 5 is a circuit diagram showing a second embodiment of the load drive circuit according to the second invention.
  • FIG. 6 is a circuit configuration diagram showing a third embodiment of the load drive circuit of the second invention.
  • FIG. 7 is a circuit diagram showing an embodiment of the load drive circuit of the third invention.
  • FIG. 8 is a time chart showing an output state of a main part circuit of the embodiment.
  • FIG. 1 shows an embodiment of the first invention.
  • the switching power supply 3 is connected in series with a first rectifier circuit 4 for rectifying an AC output generated in a secondary winding of the first transformer 2 and a primary winding of a second transformer 6 described later. It comprises a transistor 5 and a first signal generator 24 that operates based on an output from a determination circuit 15 described later.
  • the switching power supply 3 is excited by an AC output from the first signal generator 24, and the transistor 5 is turned on and off by the AC output, so that an AC output corresponding to the AC input from the main AC power supply 1 is obtained. Occurs.
  • the AC output of the switching power supply 3 is rectified by the rectifier circuit 7 from the secondary winding of the second transformer 6 and supplied to a load 8 such as a motor / solenoid.
  • the power supply circuit of the load 8 includes a semiconductor element closed by an input of a rectified output (rectified by the rectifier circuit 19) of the AC load drive signal I ⁇ or switching using a semiconductor circuit.
  • An element hereinafter, referred to as a semiconductor switching element or a solid state relay SSR) 9 (SSR is used in this embodiment) is interposed.
  • C is a capacitor.
  • the impedance sensor 10 as a semiconductor switching element state detecting means detects whether the SSR 9 is in the ON state or the OFF state.
  • the impedance sensor 10 includes a second signal generator 11, a primary winding to which an AC signal from the second signal generator 11 is input via a resistor R, and an AC signal from the primary winding.
  • a magnetic core 12 which feed line of the secondary winding N 2, and a load power supply circuit for receiving a signal is wound, increase corresponding the received signal of the secondary winding N 2 to a second increased width unit for Zohaba
  • the amplifier comprises an amplifier 13 and a level detector 14 to which an AC amplification output of the amplifier 13 is input and which generates a high-level output when the input level is equal to or higher than a predetermined level.
  • the output Is of the level detector 14, that is, the output of the impedance sensor 10 is sent to a judgment circuit 15 as a power supply stop judging means.
  • the judging circuit 15 Lee emission peak load drive ⁇ signal IN for the output I s driving the SSR 9 described above dance sensor 10 is inputted, on the basis of both input signals, the load driving ⁇ signal IN is generated
  • the output I s of the impedance sensor 10 is low when there is no current (corresponding to the state where current is flowing through the power supply line of the load), it is determined that an abnormality has occurred and the output is low, and the output of the switching power supply 3 Stop the operation of the signal generator 24 and stop the power supply operation of the switching power supply
  • Determination circuit 15 is specifically the load driving instruction signal I N and Inpi one Dan Susensa 10 output I s OR circuit, for example made of wire one de-OR as fail-safe logical sum operation means for calculating a logical sum of the 16, as in the first 1 aND circuit 17 as a first logical product operation means failsafe that arithmetically calculates a logical product of the outputs I s of the load driving ⁇ signals I N and the impedance sensor 10, an output of the OR circuit 16 first 1 AND circuit ⁇ with the output of the AND circuit ⁇ (I N v I s ) * (I N 'I s ) ⁇ includes a first 2AND circuit 18 a fail-safe self-holding through Daio de D output, and a respective rectifier circuits 20 to 23 for rectifying an output I s of the load driving ⁇ signals I N and level verifier 14 It is configured.
  • the first and second AND circuits 17 and 18 are conventionally known AND operation oscillators (refer to Japanese Utility Model Registration Application B, Japanese Utility Model Application Laid-Open No. 57-47664, etc.). Further, the diode D means a rectifier circuit for feeding back the AC output of the second AND circuit 18 to the input side.
  • the output of the determination circuit 15 becomes a high level output during normal circuit operation, and is used as a drive signal for the signal generator 24 described above.
  • the signal generator 24 is driven Occasionally, an AC overseas signal is generated, and the transistor 5 of the switching power supply 3 is turned off to drive the switching power supply.
  • the first signal generator 24 is driven, an AC signal is applied to the base of the transistor 5 of the switching power supply 3, the transistor 5 is turned on and off, and the switching power supply 3 is driven to drive the commercial power supply.
  • the current supplied from the AC power supply 1 via the first transformer 2 is supplied to the power supply circuit of the load 8 via the second transformer 6.
  • the SSR 9 is ON by input of the load drive finger command signal I N, feeding electric circuit of the load 8 is the load 8 current is supplied to the load 8 is closed is driven.
  • Short circuit fault S SR.9 the output I s of spite impedance sensor 10 to not load Akirado Sashiawase signal I N is is detected to have a low level.
  • the inputs of the OR circuit 16 are both low, the output of the second AND path 18 is low.
  • the first signal generator 24 is stopped, and no AC output is generated from the first signal generator 24, the ON / OFF operation of the transistor 5 of the switching power supply 3 is stopped, and the operation of the switching power supply 3 is stopped. Therefore, the load 8 is not powered.
  • the output Is of the impedance sensor 10 is maintained at a low level, so that the output of the first AND circuit 17 is at a high level. not to, the output of OR circuit 16 when the load drive motion command signal I N is generated becomes high level.
  • the switching power supply 3 does not operate because the output of the first AND circuit 17 does not go high and one of the inputs of the second AND circuit 18 remains low.
  • each of the logical operation circuits 16 to 18 of the decision circuit 15 has a fail-safe configuration in which the output becomes low when a circuit failure occurs, similarly, when these fail, the output of the decision circuit 15 becomes The level becomes low, and the operation of the switching power supply 3 stops.
  • the power is supplied to the load 8 via the non-contact switching power supply 3, there is no need to worry about welding and abrasion of the relay contacts, and the main power supply is shut off using a conventional relay.
  • the safety is improved and the service life is significantly extended compared to the shut-off mechanism.
  • FIG. 2 in the c second diagram shows a first embodiment of a load drive circuit of the second aspect of the invention, the input signal of the AC corresponding to the load drive Sashiawase signals I N of the first invention, After being amplified by the AC amplifier 31, it is supplied to the primary side of the transformer 32 and generates an AC voltage on its secondary side.
  • This AC voltage is rectified by a rectification II path 33 composed of four diodes, and supplied as a first rectified output to an inductive load 34 such as a solenoid.
  • the load 34 is the operation stop voltage V as shown in Fig. 3.
  • the FF has a hysteresis characteristic lower than the operation start voltage V 0 N.
  • the input signal amplified by the AC amplifier 31 is supplied to a rectifier circuit 35 corresponding to a second rectifier circuit at the same time as the transformer 32 and is rectified. Input to circuit 36.
  • the output of the differentiating circuit 36 is input to a conventionally known fail-safe AND operation oscillator 37 which is the same as the first and second AND circuits used in the first invention.
  • the oscillation output of the AND operation oscillator 37 is amplified by an AC amplifier 38 corresponding to a second amplifier, and then supplied to the primary side of a transformer 39 corresponding to a third transformer.
  • An AC voltage is generated on the secondary side. This AC voltage is generated for a predetermined time determined by the time constant of the differentiation circuit 6 and
  • the rectified signal is rectified by a rectifier circuit 40 corresponding to the rectifier circuit of No. 4 and supplied to the load 34 as a second rectified output.
  • the rectified output voltage V, of the rectifier circuit 33 is the operation stop voltage V of the load 34 as shown in FIG. Operation start voltage V higher than FF . N
  • the rectified output voltage V 2 of the rectifier circuit 40 is equal to the output voltage V! Of the rectifier circuit 33 as shown in FIG.
  • the output level is set to be higher than the operation start voltage VON of the load 34 when the output is superimposed on the load 34. Therefore, the transformer 32 and the rectifier circuit 33 constitute first output supply means.
  • the circuit 36, the AND operation oscillator 37, the AC amplifier 38, the transformer 39, and the rectifier circuit 40 constitute the second output supply means.
  • the rectified output V of the rectifier circuit 33! Stops, and a counter-electromotive force is generated in the load 34 as in the past, causing a discharge current to flow.
  • the load drive current is smaller.
  • the energy stored in the load 34 when the load 34 stops operating is small. Therefore, the time from when the input signal is 0 FF until the back electromotive force of the load becomes equal to or less than the operation stop voltage V 0 FF can be reduced, and the load stops operating after the generation of the load pumping stop signal. The time delay until is improved.
  • time delay can be further improved by interposing a resistor in series with the load's power supply path.
  • FIG. 5 a second embodiment of the second invention shown in FIG. 5 will be described. Note that the same components as those of the first embodiment shown in FIG. 2 are denoted by the same reference numerals, and description thereof is omitted.
  • the feeder circuit of the load 34 has a zener die having a zener voltage V z in a direction to prevent a discharge current based on a back electromotive force generated in the load 34 due to the stop of the input signal (load drive command signal).
  • a monitoring circuit 50 is provided as monitoring means for monitoring whether the Zener diode 41 is normal and stopping the load drive signal in the event of an abnormality.
  • the monitoring circuit 50 includes a rectifier circuit 51 corresponding to a fourth rectifier circuit for rectifying an input signal that is a load drive command signal, an output of the rectifier surface 51 as one input, and a load 34 and a Zener diode. Between 41 cathode sides -Safe window comparator 53 having the other input as the other input via a resistor 52, and an on-delay for receiving the AC output of the window comparator 53 and supplying the output to the AC amplifier 31.
  • a circuit 54 a transformer 55 corresponding to a fourth transformer in which an AC output is generated on the secondary side based on the input signal input to the primary side, and a rectified output by rectifying the AC output of the transformer 55 It is composed of a rectifier circuit 56 which corresponds to the fifth rectifier circuit for generating the V 3.
  • a constant voltage Vcc is applied between the anode side of the Zener diode 41 and the rectifier circuit 56.
  • the wind comparator 53 is configured using the above-described fail-safe AND operation oscillator, has upper and lower thresholds for an input signal, and has a load 34 and a pump one diode (represented by the potential V x) midpoint voltage of the X and de 41 is in the range of V CC ⁇ V X ⁇ V cc + V z, in the configuration for generating an AC output only when there is and the input signal .
  • an input signal is input to the monitoring circuit 50, and the rectified output is applied to one input of the window comparator 53 via the rectifier circuit 51.c
  • the input signal is the fifth transformer 55-1.
  • the power is also supplied to the secondary side, and an AC output is generated on the secondary side, and a rectified output of V 3 is generated from the rectifier circuit 56.
  • the back electromotive force of the load 34 is reduced by the ninina voltage V z
  • the power supply circuit is opened by the fastener diode 41 and the load 34 stops, so that the delay time of the operation stop of the load 34 can be further reduced.
  • the zener diode 41 has a short-circuit fault. If the zener diode 41 has a short-circuit fault, the potential difference between both ends of the zener diode 41 disappears, and the voltage at the point X becomes Vcc. the output of the win de comparator 53 one input of the window comparator 53 is equal to or less than the power supply voltage V cc of Wynn Dokonpare Isseki 53 is eliminated occurs. Therefore, even if there is an input signal, the rectified output V, does not occur, and the voltage required to maintain operation is not applied to the load 34, and the operation is not performed. Stop.
  • the Zener diode 41 If the Zener diode 41 is open fault, the rectified output V 3, order to increase by the Tsuenadaio de 41 which is originally connected to open, the voltage of the X point is higher than the upper threshold of the win Dokonpare Isseki 53 As a result, the output of the wind comparator 53 stops being generated, and the load 34 does not operate.
  • monitoring circuit 50 of the Zener diode 41 may be configured as shown in FIG.
  • an oscillator 58 is oscillated through a resistor 57 having a resistance value set by a current value at which the operation of the load 34 can be stopped, and an output of the oscillator 58 is output through a transformer 59 corresponding to a fifth transformer.
  • the rectification output V 4 which is rectified by the rectification circuit 60 corresponding to the rectification circuit and is superimposed with the constant voltage V cc equal to the power supply voltage V cc of the wind comparator 53, is used as the input of the wind comparator 53. ing.
  • the third embodiment is also similar to the second embodiment, when Tsuenadaio one de 41 fails shorted, the output of the oscillator 58 eliminated, rectified output V 4 is the output of the constant voltage V cc next win de comparator 53 is eliminated. Further, when the wand Na one Daio de 41 is opened failure, sixth rectifier output V 4 voltage point X in FIG rises and than exceeds the upper threshold of Wynn Dokonpare evening 53, also of Wie down de comparator 53 Output stops. Therefore, even if any failure occurs in the Zener diode 41, the operation of the load 34 is stopped, so that it becomes file safe. Next, a load driving circuit according to the third invention will be described with reference to FIGS. 7 and 8. FIG.
  • a signal processing device 71 as a load drive finger signal generating means includes a sensor (not shown) for monitoring a safety state. load the drive permission signal to enter the, and generates an output of logic value 1 corresponding to the height Engineering Nerugi state (the load driving Sashiawase signal I N), do not enter the load driving enable signal from the sensor Sometimes, the output becomes a logical value corresponding to a low energy state and the output does not erroneously change to a logical value 1 at the time of a fault, that is, a logical value 0 corresponding to a low level state.
  • Argument of configuration It is configured using a logical operation oscillator.
  • Triangular wave generating circuit as a signal oscillating means 72, the load driving Sashiawase signal I N from the signal processing device 71 as a power supply, a triangular wave signal u shown in FIG. 8 operates by input of the load drive command signal I N Oscillate.
  • Level comparator, single data 73 as a signal comparing means like a power load ® dynamic instruction signal I N from the said signal processor 71 operates by the input of the load drive finger engagement signal I N, in FIG. 8
  • a pulse width modulation (hereinafter referred to as P WM) in which the triangular wave signal u is at a high level during a large period by comparing the threshold P gradually rising with a predetermined time constant and the triangular wave signal u of the triangular wave generating circuit 72.
  • P WM pulse width modulation
  • the threshold p is a resistance!
  • the PWM output s from the level comparator 73 is a semiconductor switch.
  • M 0 S applied to the gate G of the FET 74.
  • This M ⁇ S—FET 74 has a drain connected to the power supply Vcc via the primary winding of a transformer 75 corresponding to the sixth transformer, a source grounded, and an ON / OFF cycle of the PWM output s.
  • This AC output is rectified by a rectifier circuit 76 corresponding to a seventh rectifier circuit, and the rectified output of the output energy E shown in FIG. 8 is applied to the load 77 having a hysteresis characteristic such as an electromagnetic valve or an electromagnetic relay. Supply.
  • the level comparator 73 compares the threshold value p with the triangular wave signal u, and generates a PWM output s that goes high when the triangular wave signal u is greater than the threshold value p.
  • the P WM output s as shown in FIG. 8, the threshold value p gradually Nitsu is the pulse width is small no longer be to rise, the threshold p is partial pressure ratio of more resistance resistor R 2 to the saturation of the capacitor After being kept constant at the value determined by, the pulse width becomes constant.
  • this PWM output s causes the The output energy E of the rectified output obtained by rectifying the amplified AC output generated on the secondary side of the transformer 75 based on the N ⁇ 0 FF cycle by the rectifier circuit 76 is shown in FIG.
  • the duty ratio of s becomes maximum near 50%, and before and after it decreases as the duty decreases or increases-it becomes a constant value after the capacitor is saturated.
  • the power consumed by the load only requires a small amount of power once the load 77 has turned ON, and the power consumption can be significantly reduced as compared with the conventional load driving circuit, thereby achieving power saving.
  • the triangular wave generation circuit 72 and a level comparator Les Isseki 73 the load driving instruction signal IN of the signal processing device 71 has a power supply, it does not operate unless the load driving instruction signal I N is not generated. Also, since the output of the MOS-FET 74 is output by the transformer coupling, even if a short-circuit or disconnection failure occurs in the MOS-FET 74, the output s of the level comparator 73 or the output from the power supply Vcc will not It is not transmitted to the secondary side of the transformer 75, that is, the load 77 side.
  • the load driving circuit of this embodiment the rectified output even rather small unless the load driving instruction signal I N of the signal processing device 71 is not generated to drive the load 77 has a characteristic that does not Mizunotosei.
  • the signal processing device 71 does not erroneously become the logical value 1 due to the occurrence of a failure or the like, and always outputs the logical value 0 corresponding to the low energy state in the event of a failure.
  • the oscillation signal input to the level comparator 73 is a triangular wave signal.
  • the present invention is not limited to this, and a sawtooth wave or a sine wave may be used. It only needs to be a form signal.
  • the main power supply cutoff mechanism of the load drive circuit since the main power supply cutoff mechanism of the load drive circuit has a non-contact structure, there is no need to worry about welding or abrasion of the contact points, and the reliability is reduced. Performance can be improved and the service life can be extended significantly. In addition, when a circuit fails, power supply to the load can be reliably stopped, so that even if an error occurs, the load will not be driven and a high level of safety is provided.
  • a high voltage is applied at the time of startup, and the operation of the load is maintained at a lower applied voltage than at the time of startup in the steady operation after startup. It is possible to shorten the load operation delay time caused by the back electromotive force generated in the load when the operation is stopped. Also, by inserting a Zener diode into the load power supply circuit, the delay in load operation stoppage can be further improved, and a Zener diode failure can be monitored to supply power to the load in the event of a Zener diode failure.
  • the load drive circuit of the third aspect of the present invention in the drive of a load having a hysteresis characteristic in which the input level of the operation stop is lower than the input level of the operation start, the load can operate at the start of the load operation. After a sufficient input level has been applied and the load has started operation, an input with a level lower than the input level at which operation starts will be applied within the level range where operation will not stop, so power consumption will be lower than with conventional load drive circuits. Can be suppressed. In addition, the safety and reliability can be remarkably improved because of the file-safe configuration in which the load is not erroneously driven even when the load operation command output is not generated.
  • the present invention makes it possible to drive a load extremely safely and efficiently when driving a load that is a final control object in industrial equipment or the like that requires a high degree of safety, Industrial applicability is great

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Description

明 糸田 書
負 荷 駆 動 回 路
〔技術分野〕
第 1 の発明は、 負荷駆動回路の異常発生時に作動させる大本の電 源の遮断機構を無接点化すると共にフェールセーフ性に優れた負荷 駆動回路に関する。 また、 第 2の発明は、 特に、 動作の開始と停止 の入力レベルが異なるヒステリ シス特性を有する誘導性負荷を駆動 する負荷駆動回路における負荷の動作の停止遅れを改善する技術に 関する。 また、 第 3の発明は、 特に、 ヒステリ シス特性を有する負 荷を駆動する負荷駆動回路における省電力化を図る技術に関する。 〔背景技術〕
例えば、 工場等におけるプレス機械制御等の高度の安全性を要求 される技術分野の装置においては、 回路故障、 短絡、 断線等が発生 した場合に装置の動作を必ず安全側に切り替えるフ ールセーフ性 を備えた装置や機器を使用することが原則である。 従って、 制御の 最終対象物である負荷、 例えばモータゃソレノィ ド等を駆動するた めの負荷駆動回路においてもフエールセーフ性が要求されるのは当 然である。
ところで、 従来の負荷寧動回路としては、 例えば、 サイ リス夕や ソ リ ッ ドステー ト リ レー (以下、 S S Rとする) 等のような半導体 スィ ッチ或いは電磁リ レーの接点等を、 負荷に直列接続し、 これら を負荷駆動指令信号で直接 O N · 0 F F制御することで負荷を駆動 制御する方式がある。
しかし、 かかる従来の構成では、 半導体スィ ッチに短絡故障が発 生したり、 リ レー接点に溶着が生じると、 入力信号 (負荷駆動指令 信号) が無いにも拘らず負荷に負荷電流が流れる危険がある。 即ち、 入力信号がないのに誤って出力が生じるという危険があり、 フエ一 ルセーフな構成ではなく、 高度な安全性を要求される装置には使用 出来ない。 尚、 電磁リ レーを用いた駆動回路では、 リ レー接点に溶 着の起こらない特殊な接点 (例えばカーボン接点等) を使用すれば フエールセーフ性を確保できるが、 接点の寿命が短いという問題が
¾)る o
そこで、 フヱールセーフ性を確保できる負.荷駆動回路として、 例 えば、 負荷駆動用のスィ ッチ回路を入力信号 (負荷駆動指合信号) によって直接制御する一方、 このスイツチ回路の導通■ 非導通状態 をフェールセーフな構成の監視回路で監視させるよう構成した負荷 駆動回路方式が提案されている (日本国特許出願、 特開昭 6 0 — 2 2 3 4 4 5号公報及び特開昭 6 0 — 2 2 7 3 2 6号公報及び U . S . P a t e n t 4 , 6 6 1 , 8 8 0号等参照) 。
かかる構成の負荷駆動回路によれば、 入力信号が入力していない にも拘らず負荷に給電されていることを監視回路で検知して、 この 検知情報で大本の電源を強制的に遮断することにより、 負荷を駆動 するに際して最も危険な事故を確実に防止できるようになる。
また、 別の負荷驟動回路方式として、 例えば、 入力信号が入力す る信号入力側と負荷の給電回路側とを、 トランスを介在させて電気 的に絶縁された信号受信系を構成して結合させる方式がある。 即ち、 増巾器で増巾した交流の入力信号 (負荷駆動指合信号) をトラ ンス の 1次側に供給し、 前記トランスの 2次側に交流を発生させ、 この 交流をダイォード整流回路で直流に変換して負荷給電回路側に供給 する方式である。 かかる構成によれば、 半導体スィ ッチの短絡故障モー ドもなく、 電磁リ レーの場合における接点寿命の問題もなく、 フェールセーフ 性を確保できる。
しかしながら、 プレス機械等の大容量の負荷駆動回路にあっては 負荷に給電する大本の電源の遮断機構には、 従来、 リ レー等を用い た接点式のものが使用されている。 かかる接点式では、 接点の溶着 や摩耗の問題がどう しても存在するために、 信頼性の面で必ずしも 充分とは言えない。
また、 負荷を入力信号で直接駆動せずに トラ ンスを介在させる駆 動方式においては、 甎動する負荷が、 直流の電磁弁や電磁リ レー等 のような誘導性の負荷の場合、 入力信号が 0 F Fしたときに負荷に おける逆起電力の発生によって負荷からの放電電流がダイォー ド整 流回路を介して給電回路内に流れるため、 この放電電流の影響で、 実際には入力信号が停止してから負荷が動作を停止するまでに時間 の遅れがあるという問題がある。
また、 前記電磁弁や電磁リ レー等の負荷は、 動作停止状態から動 作が開始する入力レベルと動作状態から動作が停止する入力レベル とが異なるヒステリ シス特性を有しており、 このようなヒステリ シ ス特性を有する負荷の場合、 一旦動作を開始すれば、 以後は少なく とも動作が停止しないだけの入力レベルを与えればよいにも拘らず、 従来では動作開始時の入力レベルをそのまま供給する構成であり、 電力を無駄に消費しているという問題がある。
本発明は上記の事情に鑑みなされたもので、 第 1 の発明では、 大 本の電源の遮断機構を無接点化すると共にフエールセーフな構成と した負荷駆動回路を提供することを目的とする。 また、 第 2の発明 では、 誘導性負荷における動作停止電圧が動作開始電圧より低いヒ ステリ シス特性を利用して、 負荷起動時には高いレベルの電圧を供 給し、 定常時では動作停止電圧より僅かに高いレベルの電圧で負荷 の動作を保持することにより、 入力信号が停止してから負荷の動作 が停止するまでの時間遅れを短縮した負荷駆動回路を提供すること を目的とする。 また、 第 3の発明では、 消費電力の少ないヒステリ シス特性を有する負荷の駆動回路を提供することを目的とする。 〔発明の開示〕
このため、 第 1の発明の負荷駆動回路は、 負荷の給電回路にスィ ツチイング素子を直列に介装し、 該スィッチイング素子を、 負荷駆 動指令信号によって直接 O N · 0 F F駆動させて負荷への給電を制 御する構成の負荷駆動回路において、 入力側が大本の商用交流電源 と第 1のトランスを介して電磁結合し、 出力側が第 2の トランスを 介して前記負荷の給電回路と電磁結合し、 前記商用交流電源からの 負荷駆動用電流を負荷の給電回路に供給するためのスィ ツチング電 源と、 前記負荷の給電回路に負荷と直列に介装され負荷駆動措合信 号の入力により給電回路を閉成して前記スィツチング電源からの電 流を負荷に供給する前記スィ ッチイング素子としての半導体スィ ッ チング素子と、 該半導体スィツチング素子の O N状態又は O F F状 態を検出し、 O N状態のときに論理値 0に相当する低レベル出力を 発生し、 O F F状態のときに論理値 1 に相当する高レベル出力を発 生すると共に故障時に論理値 0の低レベル出力となる半導体スィッ チング素子状態検出手段と、 該半導体スィツチング素子状態検出手 段の出力と前記負荷駆動指令信号が入力し、 負荷駆動指令信号が発 生してないときに半導体スィッチング素子状態検出手段の出力が低 レベルであるときに前記半導体スィ ッチイ ング素子が異常と判定し て出力が低レベルとなり前記スィッチング電源の給電動作を停止さ せる電源停止判定手段とを備えて構成した。
このようにすれば、 負荷への給電を制御する半導体スィ ツチイ ン グ素子に異常が発生した時に大本の電源を遮断する遮断機構を、 無 接点化できると共に、 回路に異常が発生した場合に大本の電源と負 荷とを確実に遮断できフヱ一ルセーフな構成となる。
また、 電源停止判定手段を、 フェールセーフな論理演算手段を用 いて構成することにより、 より一層フェールセーフ性を高めること ができるようになる。
また、 第 2の発明は、 動作停止電圧が動作開始電圧より低いヒス テリ シス特性を有する誘導性負荷の駆動回路であって、 交流の負荷 駆動指令信号の入力により発生する交流出力を整流しその整流出力 を負荷に供給して負荷を駆動する構成の負荷駆動回路において、 前 記負荷駆動指令信号の入力と同時に第 1 の整流出力を負荷に供給し 該第 1 の整流出力が前記動作停止電圧より高く前記動作開始電圧よ り低いレベルである第 1 出力供給手段と、 前記負荷駆動指令信号の 入力から所定時間のみ第 2の整流出力を前記第 1 出力供給手段の第 1 の整流出力に重畳して負荷に供給し、 該第 2の整流出力が、 前記 第 1 出力供給手段の第 1 の整流出力に重畳した状態で負荷の動作開 始電圧より高いレベルとなる出力レベルに設定された第 2出力供給 手段とを含んで構成した。
このように、 起動時のみ高い電圧を負荷に供給し、 その後の定常 状態では起動時より低いレベルの電圧を負荷に供給するようにすれ ば、 負荷に蓄積されているエネルギは小さ く、 負荷駆動指令信号の 停止から動作停止電圧以下に低下するまでの時間が短くなり、 動作 停止遅れを改善できる。
更に、 負荷の給電回路にツエナーダイォ一 ドを挿入すると共に、 このッニナ一ダイォー ドの故障を監視する手段を設ける構成とする ことで、 負荷駆動指令信号の停止に伴って負荷に発生する逆起電力 がツエナー電圧 下になれば負荷給電回路はオープン状態となるの で、 更に負荷駆動停止の際の時間遅れを改善できると共に、 故障監 視手段が、 ツエナーダイォー ドの故障を検出した時に負荷駆動指合 信号を停止することでフエールセーフ性は確保される。
また、 第 3の発明の負荷駆動回路は、 動作開始の入力レベルより 低い入力レベルで動作が停止する ヒステリ シス特性を有する負荷を 駆動するための負荷駆動回路であって、 負荷駆動指合信号に基づい て発生する交流出力を整流しその整流出力を前記負荷に洪給して負 荷を駆動する構成の負荷駆動回路において、 負荷駆動許可信号が入 力した時に高工ネルギ状態に相当する論理値 1 の前記負荷駆動措合 信号を発生し前記負荷駆動許可信号が入力しない時に出力が低エネ ルギ状態に相当する論理値 0 となると共に故障時に出力が低レベル 状態に相当する論理値 0 となるフエールセーフな負荷駆動指令信号 発生手段と、 該負荷駆動指令信号発生手段からの出力を電源として 時間に対して勾配を有する周期的な発振出力を発生する信号発振手 段と、 同じく前記負荷駆動措合信号発生手段からの出力を電源とし、 所定の時定数で徐々に立ち上がる閾値と前記信号発振手段の発振出 力とを比較して発振出力が大の期間ハイレベルとなるパルス巾変調 出力を発生する信号比較手段と、 該信号比較手段のパルス巾変調出 力を第 6の トランスを介して増巾して前記ヒステリ シス特性を有す る負荷の給電回路に交流出力を供給する増巾交流出力供給手段と、 該増巾交流出力供給手段により供給された増巾交流出力を整流して 前記負荷に供給する第 7の整流回路とを備えて構成した。
これにより、 トランスにおいては、 パルス巾変調出力のデューテ ィ比が 50 %でその出力エネルギは最大となり、 デューティ比が 50 % より小さ く又は大き くなるにつれて減少するので、 負荷に供給され る出力エネルギは、 初め徐々に上昇して負荷の動作開始の入力レべ ルより高くなり、 その後は動作開始レベルより低いレベルに減少し て所定時間後には動作停止レベルより僅かに高いレベルで一定とな る。 これにより、 負荷の動作開始後の供給電力が軽減され電力消費 が少なくできる。
また、 負荷駆動指令信号発生手段の出力を、 信号発振手段と信号 比較手段の電源としているので、 負荷駆動指令信号発生手段からの 信号が発生しない限り信号発振手段及び信号比較手段は動作しない < しかも、 負荷駆動指令信号発生手段は、 誤って出力が高工ネルギ状 態の論理値 1 とならないフェールセーフな構成であり、 また、 負荷 駆動指令信号に基づく負荷駆動のための出力を トランスを介して負 荷に供給する構成としているので、 フヱ一ルセーフな構成である。 〔図面の簡単な説明〕
第 1 図は、 第 1 の発明の負荷駆動回路の実施例の回路構成図であ る
第 2図は、 第 2の発明の負荷駆動回路の第 1実施例を示す回路構 成図である。
第 3図は、 同上実施例の負荷の動作開始と動作停止の電圧ヒステ リ シス特性を説明する図である。 第 4図は、 同上実施例の負荷給電状態を示すタイムチヤ一トであ o
第 5図は、 第 2の発明の負荷駆動回路の第 2実施例を示す回路構 成図である。
第 6図は、 第 2の発明の負荷駆動回路の第 3実施例を示す回路構 成図である。
第 7図は、 第 3の発明の負荷駆動回路の実施例を示す回路搆成図 である。
第 8図は、 同上実施例の要部回路の出力状態を示すタイムチヤ一 トである。
〔発明を実施するための最良の形態〕
以下、 本発明の実施例を図面に基づいて詳細に説明する。
第 1図は第 1 の発明の一実施例を示すものである。
第 1図において、 大本の電源である商用の交流電源 1からの交流 入力は、 第 1 のトランス 2を介してスィッチング電源 3に入力する。 スィツチング電源 3は、 前記第 1 のトランス 2の 2次巻線に発生す る交流出力を整流する第 1 の整流回路 4 と、 後述する第 2の トラン ス 6の 1次巻線と直列接続する トラ ンジスタ 5 と、 後述する判定回 路 15からの出力に基づいて動作する第 1 の信号発生器 24とで構成さ れている。 スイッチング電源 3は、 第 1 の信号発生器 24からの交流 出力で励磁され、 この交流出力でトランジスタ 5が O N— O F F動 作することで大本の交流電源 1からの交流入力に対応する交流出力 を発生する。 スイツチング電源 3の交流出力は第 2の トラ ンス 6 の 2次巻線から整流回路 7で整流されて例えばモータゃソレノィ ド等 の負荷 8 に供給される。 負荷 8の給電回路には、 交流の負荷駆動指合信号 I κ の整流出力 (整流回路 19で整流されたもの) の入力によって閉成する半導体素 子若しく は半導体回路を用いたスィ ッチイ ング素子 (以下、 半導体 スィ ッチイング素子若しく はソ リ ッ ドステー ト リ レー S S Rとする) 9 (本実施例では S S Rを用いている) が介装されている。 図中、 Cはコンデンサである。
また、 半導体スィ ッチング素子状態検出手段としてのイ ンピーダ ンスセンサ 10は、 S S R 9が O N状態か 0 F F状態かを検出する。 該イ ンピーダンスセンサ 10は、 第 2の信号発生器 11と、 該第 2の信 号発生器 11からの交流信号が抵抗 Rを介して入力する 1 次巻線 と該 1次巻線 からの交流信号を受信する 2次巻線 N 2 及び負荷 給電回路の給電線が巻回された磁性コア 12と、 2次巻線 N 2 の受信 信号を増巾する第 2の増巾器に相当する増巾器 13と、 該増巾器 13の 交流増巾出力が入力し、 この入力レベルが所定レベル以上の時に高 レベルの出力を発生するレベル検定器 14とで構成されている。
そして、 S S R 9の O N · 0 F F各状態の検出は、 S S R 9が〇 N状態の時には負荷 8が並列に接続することにより回路イ ンピーダ ンスが小さ くなり 2次巻線 N 2 側の受信電圧が小さ くなり、 レベル 検定器 14の出力 I s が論理値 0に相当する低レベルとなり、 逆に、 S S R 9が 0 F F状態の時には負荷 8が切り離されて回路イ ンピー ダンスが大き くなつて 2次巻線 N 2 側の受信電圧が大き く なり、 レ ベル検定器 14の出力 I s が論理値 1 に相当ずる高レベルとなる。 そ して、 かかるレベル検定器 14の出力 I s 、 即ち、 イ ンピーダンスセ ンサ 10の出力は、 電源停止判定手段としての判定回路 15に送出され る 該判定回路 15は、 イ ンピーダンスセンサ 10の出力 I s と前述した S S R 9を駆動するための負荷駆動措令信号 I N が入力し、 両入力 信号に基づいて、 負荷駆動措合信号 I N が発生してないときにイン ピーダンスセンサ 10の出力 I s が低レベルである (負荷の給電線に 電流が流れている状態に相当) とき異常発生と判定して出力が低レ ベルとなり、 スィツチング電源 3の第 1の信号発生器 24の動作を停 止してスィッチィング電源の給電動作を停止させる
判定回路 15は具体的には、 負荷駆動指令信号 I N とインピ一ダン スセンサ 10の出力 I s の論理和を演算するフエールセーフな論理和 演算手段としての例えばワイヤ一 ド · オアからなる OR回路 16と、 同じく負荷駆動措令信号 I N とインピーダンスセンサ 10の出力 I s の論理積を演算するフェールセーフな第 1論理積演算手段としての 第 1 AND回路 17と、 前記 OR回路 16の出力と第 1 AND回路 Πの 出力との論理積 i ( I N v I s ) * ( I N ' I s ) } を演算してそ の論理積出力を異常判定出力として発生すると共に第 1 AND回路 17の出力をダイォー ド Dを介して自己保持するフェールセーフな第 2AND回路 18と、 前記負荷駆動措合信号 I N 及びレベル検定器 14 の出力 I s を整流する各整流回路 20〜23とを備えて構成されている。 尚、 前記第 1及び第 2 AND回路 17, 18は、 従来公知 (B本国実用 新案登録出願、 実開昭 5 7 - 4 7 6 4号公報等参照) の論理積演算 発振器である。 また、 前記ダイォー ド Dは、 第 2 AND回路 18の交 流出力を入力側にフィ一ドバックするための整流回路を意味するも のである。
この判定回路 15の出力は回路正常動作時には高レベル出力となり、 前述した信号発生器 24の駆動信号とされる。 該信号発生器 24は駆動 時に交流僑号を発生してスイ ッチング電源 3の トランジスタ 5を〇 Ν · O F F動作させてスィ ッチング電源を駆動させる。
次に本実施例の負荷駆動回路の動作を説明する。
大本の商用交流電源 1 を接続して負荷駆動回路を駆動可能状態と する。 この状態において、 インピーダンスセンサ 10の出力 I s は、 負荷駆動指合信号 I N の入力前では S S R 9がオープン状態になつ ているため高レベルにあり、 このインピーダンスセンサ 10の出力 I S により O R回路 16の出力が高レベルとなり、 第 2 AND回路 18の一 方の入力が高レベルとなっている。 また、 第 1 AND回路 17の一方 の入力も高レベルとなっている。 そして、 負荷駆動指令信号 I N の 発生と同時に、 第 1 AND回路 17の出力が高レベルとなることによ つて第 2 AND回路 18の他方の入力が高レベルとなり、 第 2 AND 回路 18の出力が高レベルとなる。
これにより、 第 1 の信号発生器 24が駆動してスィ ッチング電源 3 の トラ ンジスタ 5のベースに交流信号が印加されて トラ ンジスタ 5 が ON · 0 F F し、 スイ ツチング電源 3が駆動されて商用交流電源 1 から第 1 のトランス 2を介して供給された電流を、 第 2の トラン ス 6を介して負荷 8の給電回路に供給する。 このとき、 負荷駆動指 令信号 I N の入力により S S R 9が ONしているので、 負荷 8の給 電回路は閉成しており負荷 8に電流が供給されて負荷 8が駆動する。 S S R 9が ONして負荷 8の給電線に電流が流れると、 ィンビーダ ンスセンサ 10の出力 I s は低レベル出力となり、 第 1 AND回路 17 の出力が低レベルとなり、 第 2 AND回路 18の入力の一方が低レべ ルとなるが、 第 2 AND回路 18の出力がダイオー ド Dを介して前記 低レベルになった側の入力端に入力されるので、 第 2 A N D回路 18 の出力は高レベル状態に自己保持され、 第 2 AND回路 18の出力は そのまま継続して第 1の信号発生器 24に入力し綜けスィツチング電 源回路 3の動作はそのまま継続する。
負荷駆動措令信号 I N が停止すると、 S S R 9が 0 F Fして負荷 8への給電が停止する。 この時、 インピーダンスセンサ 10の出力 I s は高レベルとなるので、 負荷駆動指令信号 I N が停止しても OR回 路 16の出力はそのまま高レベルに維持されるので、 第 2 AND回路 18の出力が高レベルに維持され、 スィツチング電源 3はそのまま動 作状態に保持される。
従って、 負荷駆動回路が正常であれば、 一旦動作を開始した後は、 負荷駆動指佘信号 I N の発生 · 停止に基づいて負荷 8への給電が制 御されるようになっており、 回路全体を停止させるときは大本の商 用交流電源 1を切る。
次に S SR 9に短絡故障が発生した場合について説明する。
S SR.9の短絡故障は、 負荷顯動指合信号 I N がないにも拘らず インピーダンスセンサ 10の出力 I s が低レベルとなっていることで 検出される。 この場合、 OR回路 16の入力が共に低レベルとなるの で、 第 2 AND面路 18の出力が低レベルになる。 これにより、 第 1 の信号発生器 24が停止してここからの交流出力が発生せず、 スイ ツ チング電源 3のトランジスタ 5の ON · 0 F F動作が停止し、 スィ ツチング電源 3の動作が停止するので負荷 8へは耠電されない。 そ して、 一旦 S S R 9が短絡故障して負荷の給電回路への電流供給が 停止すると、 インピーダンスセンサ 10の出力 I s は低レベルに保持 されるので、 第 1 AND回路 17の出力が高レベルにならず、 負荷駆 動指令信号 I N が発生して OR回路 16の出力が高レベルとなっても 第 1 A N D回路 17の出力が高レベルとならず第 2 A N D回路 18の入 力の一方が低レベルのままとなつてスィ ッチング電源 3は動作しな い。
また、 イ ンピーダンスセンサ 10は、 故障時にはその出力 I s が低 レベルとなるので、 同様にスィッチング電源 3は一旦停止すればそ の後、 動作はしない。
また、 判定回路 15の各論理演算回路 16〜18は、 回路故障時に出力 が低レベルとなるフェールセーフな構成であるので、 同じように、 これらが故障した場合には、 判定回路 15の出力は低レベルとなり、 スイ ッチング電源 3の動作は停止する。
更に、 スィ ッチング電源 3のトランジスタ 5が短絡又はオーブン 故障すれば、 スィ ツチング電源 3から交流出力が発生せず第 2 トラ ンス 6に交流出力が発生しない。 また、 トランジスタ 5 に短絡故障 が発生し、 整流回路 4 に短絡故障が発生した場合は、 第 1 の トラ ン ス 2の出力信号は周波数が低いために第 2の トラ ンス 6 に出力は発 生しない。
従って、 如何なる故障が発生した場合でも、 負荷 8への給電が停 止して負荷 8が駆動することはなく安全である。
また、 S S R 9にオープン故障が発生したときは、 イ ンピーダン スセンサ 10の出力 I s は高レベルに固定される。 この場合、 負荷駆 動指令信号 I N の有る無しに拘らず第 2 A N D回路 18の出力は高レ ベルとなり、 スイ ッチング電源 3の動作はそのまま継続される。 し かし、 この状態では、 S S R 9がオープン状態であるため負荷 8 の 給電回路はオープンとなっており、 負荷 8へは給電されないので、 負荷 8は駆動されず安全であるので何ら支障はない。 このように、 かかる構成の負荷駆動回路では、 如何なる回路故障 でも安全側に制御されるので、 フヱールセーフ性に優れた極めて安 全性の高いものとなる。 そして、 無接点式のスイ ッチング電源 3を 介して負荷 8への給電を行うので、 リ レーの接点の溶着及び摩耗の 心配がなくなり、 従来のリ レー等によつて大本の電源を遮断する遮 断機構に比べて安全性が向上し寿命が格段に延びる。
次に、 第 2の発明の負荷驟動回路について第 2図〜第 6図を参照 しながら説明する。
第 2図は第 2の発明の負荷駆動回路の第 1実施例を示す図である c 第 2図において、 前記第 1の発明の負荷駆動指合信号 I N に相当 する交流の入力信号は、 交流増巾器 31で増巾された後にトランス 32 の 1次側に供給され、 その 2次側に交流電圧を発生する。 この交流 電圧は 4つのダイォー ドで構成される整流 II路 33で整流されて第 1 の整流出力としてソレノィ ド等の誘導性の負荷 34に供給される。 前 記負荷 34は、 第 3図に示すように動作停止電圧 V。F F が動作開始電 圧 V 0 Nより低いヒステリ シス特性を有している。
また、 前記交流増巾器 31で増巾された入力信号は、 前記トランス 32と同時に第 2の整流回路に相当する整流回路 35にも洪給され整流 された後、 所定の時定数を有する微分回路 36に入力する。 微分回路 36の出力は、 第 1 の発明において使用した第 1及び第 2 A N D回路 と同様である従来公知のフエールセーフな論理積演算発振器 37に入 力する。 該論理積演算発振器 37の発振出力は第 2の増巾器に相当す る交流増巾器 38で増巾された後、 第 3のトランスに相当する トラン ス 39の 1次側に供給され、 その 2次側に交流電圧を発生する。 この 交流電圧は、 微分回路 6の時定数で定まる所定時間だけ発生して第 4 の整流回路に相当する整流回路 40で整流されて第 2の整流出力と して負荷 34に供給される。
ここで、 前記整流回路 33の整流出力電圧 V , は、 第 3図に示すよ うに負荷 34の前記動作停止電圧 V。F F より高く動作開始電圧 V。Nよ り低いレベルであり、 前記整流回路 40の整流出力電圧 V 2 は、 第 3 図に示すように整流回路 33の出力電圧 V! に重畳した時に負荷 34の 動作開始電圧 V O Nより高いレベルとなる出力レベルに設定してある, 従って、 前記トランス 32と整流回路 33とで第 1 出力供給手段が構成 され、 前記整流回路 35、 微分回路 36、 論理積演算発振器 37、 交流増 巾器 38、 トランス 39及び整流回路 40で第 2出力供給手段が構成され ο
次に、 この第 1実施例の負荷駆動回路の動作を第 4図を参照しな がら説明する。
第 4図に示すように、 負荷駆動指令信号である入力信号が O Nと なると、 交流増巾器 31で増巾されて トランス 32の 1次側に供給され てその 2次側に交流電圧が発生し、 整流回路 33より整流出力 V , が 発生する。 一方、 これと同時に交流増巾器 31の増巾出力は整流回路 35で整流された後、 微分回路 36で微分され、 この微分出力の入力に よって論理積演算発振器 37から交流出力が発生し、 交流増巾器 38で 増巾されて トランス 39の 1 次側に供給されてその 2次側に交流電圧 が発生し、 整流回路 40より整流出力 V 2 が発生する。 従って、 負荷 起動時には、 整流出力 V , に整流出力 V 2 を重畳した負荷 34の動作 開始電圧 V O Nより高いレベルの電圧 (V , + V 2 ) が負荷 34に供給 される。 入力信号が O Nしてから所定時間経過すると微分出力がな くなり論理積演算発振器 37の交流出力が停止するので、 整流回路 40 の整流出力 V 2 がなくなる。 これにより、 前記所定時閭経過後は、 負荷 34の動作停止電圧 V。F F より僅かに高いレベルの整流回路 33の 整流出力 V! のみで負荷 34の駆動が保持される。
入力信号が O F Fすると、 整流回路 33の整流出力 V! が停止し、 従来と同様に負荷 34に逆起電力が発生して放電電流が流れるが、 負 荷に供給されている電圧が従来の囅動回路に比べて低い (負荷駆動 電流が小さい) ため、 負荷 34が動作を停止する際に負荷 34に蓄積さ れているエネルギが小さい。 従って、 入力信号が 0 F Fしてから負 荷の逆起電力が動作停止電圧 V 0 F F 以下になるまでの時間が短縮で き、 負荷驟動停止指合信号の発生から負荷が動作を停止するまでの 時間遅れを改善できる。
尚、 負荷の耠電経路に抵抗を直列に介在させれば、 更に、 時間遅 れを改善できるのは明らかである。
次に、 第 5図に示す第 2の発明の第 2実施例について説明する。 尚、 第 2図に示す第 1実施例の構成要素と同一のものには同一符号 を付して説明を省略する。
第 5図において、 負荷 34の給電回路に、 入力信号 (負荷駆動指令 信号) の停止に伴って負荷 34に発生する逆起電力に基づく放電電流 を阻止する向きにツエナー電圧 V z を有するツエナーダイォード 41 を介装すると共に、 ツエナー.ダイォー ド 41が正常か否かを監視して 異常時に前記負荷駆動措合信号を停止するッニナ一ダイォー ド状態 監視手段としての監視回路 50を設ける。
前記監視回路 50は、 負荷駆動指令信号である入力信号を整流する 第 4の整流回路に相当する整流回路 51と、 該整流面路 51の出力を一 方の入力とし、 負荷 34とツエナーダイォード 41のカソ一 ド側との間 の電圧を抵抗 52を介して他方の入力とするフヱールセーフなウィ ン ドコ ンパレータ 53と、 該ウィ ン ドコンパレ一夕 53の交流出力を入力 して交流増巾器 31に出力を供給するオン · ディ レー回路 54と、 1 次 側に入力する前記入力信号に基づいて 2次側に交流出力が発生する 第 4の トラ ンスに相当する トラ ンス 55と、 該トランス 55の交流出力 を整流して整流出力 V 3 を発生する第 5の整流回路に相当する整流 回路 56とで構成されている。 また、 ツエナーダイオー ド 41のァノ ー ド側と整流回路 56との間には定電圧 V c cが印加されている。
ここで、 前記ウィ ン ドコ ンパレータ 53は、 前述したフェールセ一 フな論理積演算発振器を用いて構成されるもので、 入力信号に対し て上限と下限の閾値を有しており、 負荷 34とッヱナ一ダイオー ド 41 との中間点 Xの電圧 (電位 V x で表す) が V C C < V X ≤ V c c + V z の範囲にあり、 且つ入力信号がある時のみ交流出力を発生する構成 である。
次に動作を説明する。
起動時には入力信号が監視回路 50に入力し、 整流回路 51を介して その整流出力がウイン ドコンパレ一夕 53の一方の入力に印加される c また、 前記入力信号は第 5の トラ ンス 55の 1次側にも供給され、 そ の 2次側に交流出力を発生し、 整流回路 56から V 3 の整流出力が発 生する。
ここで、 ッヱナ一ダイオー ド 41が正常の場合は、 前記整流出力 V: の発生により、 ウィン ドコンパレー夕 53の他方の入力となる負荷給 電回路における第 5図中の X点の電圧が V c cより高くなり、 ウィ ン ドコンパレ一夕 53から交流出力が発生し、 オン · ディ レ一回路 54を 介して入力信号の発生から所定時間遅延されて、 負荷 34を起動する ための駆動信号が交流増巾器 3ίに供給される。 前記駆動信号の供耠 があると、 トランス 32及びトランス 39によって、 第 1実施例で説明 したと同様に、 負荷 34に整流出力 V, と V2 が重畳されて供給され 負荷 34が起動され、 その後、 整流出力 V2 がなくなり、 起動時より 低い電圧で定常の動作が保持される。 そして、 ッヱナ一ダイオー ド 41が正常であれば、 負荷 34の動作中は X点の電圧は Vcc+ Vz とな り、 ウィン ドコンパレータ 53の出力は維持される。
入力信号の停止により負荷 34への給電が停止する際には、 負荷 34 に発生する逆起電力により放電電流が発生するが、 本実施例では、 負荷 34の逆起電力がッニナ—電圧 V z 以下になった時点でッヱナ一 ダイォー ド 41により給電回路が開放状態となり、 負荷 34が停止する ので、 更に、 負荷 34の動作停止の遅れ時間を短くできる。
尚、 入力信号の発生と略同時に発生する整流出力 V3 は負荷 34の 動作停止電圧 V0FF より低く設定しているので、 この整流出力 V3 によって負荷 34は起動しない。 また、 負荷 34に定電圧 Vccが印加さ れても、 抵抗 52を高抵抗にしておけば、 負荷 34には微小電流しか流 れず負荷 34は動作しない。
次にツエナ一ダイォー ドが故障した場合について説明する。
まず、 ツエナーダイォー ド 41が短絡故障した場合について説明す ると、 ッヱナ一ダイオー ド 41が短絡故障した場合には、 ツエナーダ ィォ一ド 41の両端の電位差がなくなり、 X点の電圧が Vccとなり、 ウィンドコンパレータ 53の一方の入力がウイン ドコンパレ一夕 53の 電源電圧 Vcc以下となってウイン ドコンパレータ 53の出力が発生し なくなる。 従って、 例え入力信号があっても整流出力 V, が発生せ ず、 負荷 34には動作を維持するのに必要な電圧は洪耠されず動作は 停止する。
ツエナーダイオー ド 41が開放故障した場合は、 整流出力 V 3 が、 本来接続されているツエナーダイォー ド 41が開放することで上昇す るため、 X点の電圧がウィン ドコンパレ一夕 53の上限閾値より高く なり、 ウィ ン ドコンパレ一夕 53の出力が発生しなくなり、 負荷 34は 動作しない。
このように構成すれば、 ッ ナ一ダイォ一 ド 41が故障した場合に は、 入力信号の有無に関係なく動作が停止するので、 フェールセー フ性を確保することができる。
また、 ツエナーダイォー ド 41の監視回路 50を第 6図に示すような 構成としてもよい。
即ち、 負荷 34の動作を停止できる電流値によって抵抗値が設定さ れる抵抗 57を介して発振器 58を発振させ、 該発振器 58の出力を第 5 の トランスに相当する トランス 59を介して第 6の整流回路に相当す る整流回路 60で整流し、 ウィン ドコンパレ一夕 53の電源電圧 V c cと 等しい定電圧 V c cが重畳された整流出力 V 4 をウィ ン ドコンパレー 夕 53の入力とするよう構成されている。
この第 3実施例も第 2実施例と同様で、 ツエナーダイォ一 ド 41が 短絡故障すると、 発振器 58の出力なくなり、 整流出力 V 4 は定電圧 V c cとなりウィン ドコンパレータ 53の出力がなくなる。 また、 ツエ ナ一ダイォー ド 41が開放故障すると、 第 6図中の X点の電圧が上昇 して整流出力 V 4 がウイン ドコンパレー夕 53の上限閾値を越えるの で、 同じく ウィ ン ドコンパレータ 53の出力が停止する。 従って、 ッ ェナーダイォー ド 41に如何なる故障が発生した場合でも、 負荷 34が 動作を停止するので、 フヱ一ルセーフとなる。 次に、 第 3の発明による負荷駆動回路について第 7図及び第 8図 参照して説明する。
第 3の発明の負荷駆動回路の一実施例の構成を示す第 7図におい て、 負荷駆動指合信号発生手段としての信号処理装置 71は、 安全状 態を監視するセンサ (図示せず) からの負荷駆動許可信号が入力す ると、 高工ネルギ状態に相当する論理値 1 の出力 (負荷駆動指合信 号 I N となる) を発生し、 センサからの負荷駆動許可信号が入力し ない時には出力が低エネルギ状態に相当する論理値ひ となると共に, 故障時に出力が論理値 1 に誤らない、 即ち、 低レベル状態に相当す る論理値 0 となる、 前述した従来公知のフ ールセーフな構成の論 理棲演算発振器を用いて構成したものである。
信号発振手段としての三角波発生回路 72は、 前記信号処理装置 71 からの負荷駆動指合信号 I N を電源とし、 負荷駆動指令信号 I N の 入力により動作して第 8図に示す三角波信号 uを発振する。
信号比較手段としてのレベルコンパレ一タ 73は、 同じく前記信号 処理装置 71のからの負荷 ®動指令信号 I N を電源とし、 負荷駆動指 合信号 I N の入力により動作して、 第 8図に示すように、 所定の時 定数で徐々に立ち上がる閾値 P と前記三角波発生回路 72の三角波信 号 u とを比較して三角波信号 uが大の期間ハイレベルとなるパルス 巾変調 (以下 P WMという) 出力 sを発生する。 前記閾値 pは、 抵 抗 ! とコンデンサ d とにより時定数が設定され、 コンデンサお が飽和する所定時間後には、 負荷駆動指令信号 I N の電圧値 Vを抵 抗1^ と抵抗 R 2 で分圧した分圧値 ( = R 2 · V X ( R : + R 2 )) に一定に保持される。
前記レベルコンパレ一夕 73からの P WM出力 sは、 半導体スィ ッ チである例えば M 0 S— F E T 74のゲー ト Gに印加される。 この M 〇 S— F E T74は、 ドレインが第 6の トラ ンスに相当する トラ ンス 75の 1次巻線を介して電源 Vccに接続し、 ソースが接地されており PWM出力 sの ON · O F F周期に基づいて、 電源 Vccからの電流 をトランス 75の 1次巻線に供給することにより、 トランス結合増巾 構成により トラ ンス 75の 2次側に増巾交流出力が発生して負荷 77の 給電回路に負荷駆動用の交流出力が供給される。 この交流出力は第 7の整流回路に相当する整流回路 76により整涛され第 8図に示す出 力エネルギ Eの整流出力を、 電磁弁や電磁リ レー等のヒステリ シス 特性を有する前記負荷 77に供給する。
次に本実施例の負荷駆動回路の動作を説明する。
信号処理装置 71から負荷駆動指令信号 I N が発生すると、 この発 生により、 三角波発生回路 72とレベルコンパレータ 73が動作し、 三 角波発生回路 72からは、 第 8図に示すように周期的に三角波信号 u が発生する。 また、 負荷駆動指令信号 I N の発生に伴ってレベルコ ンパレー夕 73に入力する閾値 pが、 負荷驟動指令信号 I N の電圧値 Vに基づいて抵抗 R , とコンデンサ C , で設定された時定数を持つ て第 8図に示すように徐々に立ち上がる。 レベルコンパレ一夕 73で は、 この閾値 pと三角波信号 uとを比較し、 三角波信号 uが閾値 p より大きい時にハイ レベルとなる P WM出力 sを発生する。 この P WM出力 sは、 第 8図に示すように、 閾値 pが徐々に上昇するにつ れてそのパルス巾が小さ くなり、 閾値 pがコンデンサ の飽和に より抵抗 と抵抗 R2 の分圧比で定まる値に一定に保持された後 は、 一定のパルス巾となる。
このため、 この P WM出力 sの印加による MO S— F E T74の〇 N · 0 F F周期に基づいてトランス 75の 2次側に発生する増巾交流 出力を整流回路 76で整流して得られる整流出力の出力エネルギ Eは. 第 8図に示すように、 P WM出力 sのデューティ比が 50%付近で最 大となり、 その前後ではデューティの減少又は増大に伴って低下し- コンデンサ の飽和後には一定値となる。
そして、 第 8図において、 負荷 77が動作停止状態から動作を開始 する入力レベルを E とし、 動作状態から動作を停止する入カレべ ルを E 2 とすると、 出力エネルギ Eは、 負荷駆動指令信号 I N が発 生してから徐々に立ち上がって動作開始入力レベル E i を越えると 負荷 77が O Nする。 その後、 出力エネルギ Eは低下して一定値に保 持されるが、 この一定値を動作停止の入力レベルより高くなるよう に設定することで、 負荷 77を従来より低いエネルギレベルで O N状 態に保持することができる。
従って、 負荷で消費される電力は、 一旦負荷 77が O Nした後は小 さな電力消費で済み、 従来の負荷駆動回路に比べて電力消費量を大 幅に低減でき省電力化を図れる。
また、 三角波発生回路 72とレベルコンパレ一夕 73は信号処理装置 71の負荷駆動指令信号 I N を電源としており、 この負荷駆動指令信 号 I N が発生しない限り動作することはない。 また、 M O S— F E T74の出力は、 トランス結合によって出力されるので、 M O S - F E T 74に短絡や断線の故障が生じても、 レベルコンパレ一夕 73の出 力 s又は電源 V c cからの出力は、 トランス 75の 2次側、 即ち、 負荷 77側には伝達されない。 従って、 本実施例の負荷駆動回路は、 少な く とも信号処理装置 71の負荷駆動指令信号 I N が発生しない限りは 負荷 77を駆動する整流出力は癸生しない特性を有する。 一方、 信号処理装置 71は、 故障発生等によって誤って論理値 1 と はならず故障時には必ず出力が低エネルギ状態に相当する論理値 0 の出力形態となる。
これらにより、 本実施例の負荷駆動回路は、 少なく とも負荷駆動 指令信号 I N の発生がないのに、 故障で誤って負荷駆動出力 Eが生 じないフヱ一ルセ一フな構成になっている。
尚、 本実施例では、 レベルコンパレータ 73に入力する発振信号を 三角波信号としたが、 これに限らず、 鋸波や正弦波でもよく、 出力 レベルが時間に対して勾配を有する周期的な発振出力形態の信号で あればよい。
以上説明したように、 第 1 の発明の負荷駆動回路によれば、 負荷 駆動回路の大本の電源の遮断機構を無接点式の構成としたので、 接 点の溶着や摩耗の心配がなく信頼性が向上し、 寿命を格段に延ばす ことができる。 また、 回路の故障時には、 負荷への給電を確実に停 止させることができるため、 誤っても負荷が駆動することはなく高 ぃフヱ一ルセーフ性を有する。
また、 第 2の本発明の負荷駆動回路によれば、 起動時には高い電 圧を印加し、 起動した後の定常動作では、 起動時より低い印加電圧 で負荷の動作を保持させる構成としたので、 動作停止時に負荷に発 生する逆起電力に起因する負荷の動作停止遅れ時間を短くできる。 また、 負荷の給電回路にツエナーダイオー ドを挿入することで、 よ り一層負荷の動作停止の遅れを改善でき、 且つ、 ツエナーダイォー ドの故障を監視してッェナ一ダイォー ド故障時には負荷への給電を 停止する構成としたので、 フエールセーフ性を確保することができ る また、 第 3の本発明の負荷駆動回路によれば、 動作開始の入カレ ベルより動作停止の入力レベルが低いヒステリ シス特性を有する負 荷の駆動において、 負荷の動作開始時に負荷が動作できるに十分な 入力レベルを与え、 負荷が動作を開始した後は、 動作を停止しない レベル範囲で動作開始の入力レベルより低いレベルの入力を与える よう したので、 従来の負荷駆動回路に比べて電力の消費を抑制でき る。 しかも、 負荷の椠動指令出力が発生していないのに誤って負荷 が駆動されることがないフヱ一ルセーフな構成としたので、 安全性 及び信頼性を格段に向上できる。
〔産業上の利用可能性〕
本発明は、 高度の安全性を要求される産業機器等における最終の 制御対象物である負荷を駆動する場合に、 極めて安全に、 且つ高効 率に、 負荷を驩動することが可能となり、 産業上利用性は大である

Claims

請求 の 範 囲
( 1 ) 負荷の給電回路にスィ ッチイング素子を直列に介装し、 該 スィ ッチィング素子を、 負荷駆動指令信号によって直接 O N · 0 F F駆動させて負荷への給電を制御する構成の負荷駆動回路において 入力側が大本の商用交流電源と第 1 の トランスを介して電磁結合し 出力側が第 2のトランスを介して前記負荷の給電回路と電磁結合し 前記商用交流電源からの負荷駆動用電流を負荷の給電回路に供給す るためのスィツチング電源と、 前記負荷の給電回路に負荷と直列に 介、装: され負荷駆動指令信号の入力により給電回路を閉成して前記ス イ ッチング電源からの電流を負荷に供給する前記スィ ッチイ ング素 子としての半導体スィ ツチング素子と、 該半導体スィ ツチング素子 の O N状態又は 0 F F状態を検出し、 O N状態のときに論理値 0 に 相当する低レベル出力を発生し、 O F F状態のときに論理値 1 に相 当する高レベル出力を発生すると共に故障時に論理値 0の低レベル 出力となる半導体スィ ツチング素子状態検出手段と、 該半導体スィ ッチング素子状態検出手段の出力と前記負荷駆動指令信号が入力し- 負荷駆動指令信号が発生してないときに半導体スィ ッチング素子状 態検出手段の出力が低レベルであるときに前記半導体スィ ツチイン グ素子が異常と判定して出力が低レベルとなり前記スィ ッチング電 源の給電動作を停止させる電源停止判定手段とを備えて構成したこ とを特徴とする負荷駆動回路。
( 2 ) 前記スィッチィ ング電源は、 前記商用交流電源からの出力 に基づいて前記第 1 の トラ ンスの 2次巻線側に発生する交流出力を 整流する第 1 の整流回路と、 前記第 2のトランスの 1 次巻線側に直 列接続する トランジスタと、 前記電源停止判定手段から出力が入力 し、 該入力が高レベルの時に交流信号を発生し前記トランジスタを O N■ 0 F F駆動する第 1 の信号発生器とで構成した請求の範囲第 1項記載の負荷駆動回路。
( 3 ) 半導体スイッチング素子状態検出手段は、 交流信号を発生 する第 2の信号発生器と、 該第 2の信号発生器からの交流信号が抵 抗を介して入力する 1次巻線、 該 1次巻線からの交流信号を受信す る 2次巻線及び前記負荷の給電回路の給電線がそれぞれ巻回される 磁性コアと、 前記 2次巻線が受信した受信信号を増巾する第 2の増 巾器と、 該第 2の撙巾器からの増巾の交流出力が所定レベル以上の 時に高レベルの出力を発生するレベル検定器とで構成した請求項 1 記載の負荷駆動回路。
( 4 ) 前記電源停止判定手段は、 負荷駆動指合信号と半導体スィ ッチング素子状態検出手段の整流出力の論理和を演算するフニール セーフな論理和演算手段と、 同じく負荷駆動指令信号と半導体スィ ツチング素子状態検出手段の整流出力の論理積を演算するフェール セーフな第 1論理積演算手段と、 前記論理和演算手段の出力と第 1 論理積演算手段の出力との論理積を演算してその論理積出力を半導 体スィ ッチィング素子の判定出力としてスィッチイング電源へ出力 すると共に第 1論理積演算手段の出力を自己保持する自己保持機能 を備えたフエ一ルセーフな第 2論理積演算手段とを備えて構成した 請求の範囲第 1項記載の負荷駆動回路。
( 5 ) 動作停止電圧が動作開始電圧より低いヒステリ シス特性を 有する誘導性負荷の駆動回路であって、 交流の負荷駆動措合信号の 入力により発生する交流出力を整流しその整流出力を負荷に供給し て負荷を駆動する構成の負荷驟動回路において、 前記負荷駆動措合 信号の入力と同時に第 1 の整流出力を負荷に供給し該第 1 の整流出 力が前記動作停止電圧より高く前記動作開始電圧より低いレベルで ある第 1 出力供給手段と、 前記負荷駆動指令信号の入力から所定時 間のみ第 2の整流出力を前記第 1 出力供給手段の第 1 の整流出力に 重畳して負荷に供給し、 該第 2の整流出力が、 前記第 1 出力供給手 段の第 1 の整流出力に重畳した状態で負荷の動作開始電圧より高い レベルとなる出力レベルに設定された第 2出力供給手段とを含んで 構成したことを特徵とする負荷駆動回路。
( 6 ) 前記第 2出力供給手段が、 入力信号の増巾出力を整流する 第 2の整流回路と、 該第 2の整流回路の整流出力を微分する所定の 時定数を有する微分回路と、 該微分回路の微分出力を論理積演算す ると共に故障時に発振出力が発生しないフエールセーフな論理積演 算発振器と、 該論理積演算発振器からの発振出力を増巾する第 2の 増巾器と、 1 次側に入力する前記第 2の増巾器の増巾出力に基づい て 2次側に交流出力を発生する第 3の トラ ンスと、 該第 3の トラ ン スの交流出力を整流して第 2の整流出力を前記負荷に供給する第 3 の整流回路とを備えて構成される請求の範囲第 5項記載の負荷駆動 回路。
( 7 ) 負荷の給電回路に、 負荷駆動指令信号の停止に伴って負荷 に発生する逆起電力に基づく放電電流を阻止する向きにッェナーダ ィォー ドを介装すると共に、 該ッヱナ一ダイォー ドが正常か否かを 監視して異常時に前記第 1 出力供給手段への負荷駆動指令信号の入 力を停止するッニナ一ダイォ一 ド状態監視手段を備えたことを特徵 とする請求の範囲第 5項記載の負荷駆動回路。
( 8 ) 前記ツエナーダイォー ド状態監視手段が、 前記負荷駆動指令 信号を整流する第 4の整流回路と、 該第 4の整流回路の整流出力電 圧を一方の入力とし、 前記負荷とッヱナ一ダイォー ドカソ一ド側と の間の負荷給電回路電圧を抵抗を介して他方の入力とし、 前記整流 出力電圧が印加し且つ前記負荷給電回路電圧が所定の範囲内にある 時のみ出力を発生する故障時に出力が停止するフェールセーフなゥ インドコンパレータと、 該ウィン ドコンパレー夕の出力が入力して から所定時間遅れて出力を発生して第 1 出力供給回路に洪耠するォ ン · ディ レー回路と、 1次側に入力する前記負荷駆動指令信号に基 づいて 2次側に交流出力を発生する第 4の トランスと、 該第 4の ト ランスの交流出力を整流して負荷の動作停止電圧より低い第 3の整 流出力を負荷とツエナ一ダイオー ドァノー ドとの間の耠電回路に供 耠する第 5 の整流回路とを備えて構成され、 前記ツエナーダイォー ドアノートと第 5の整流回路との間に、 前記ウィン ドコ ンパレータ の電源電圧と同じ電圧を印加するようにした請求の範囲第 7項記載 の負荷駆動回路。
( 9 ) 前記ッニナ一ダイォー ド状態監視手段が、 前記ツ ナーダ ィオー ドァノー トと第 5の整流回路との間に、 前記ウィンドコンパ レー夕の電源電圧と同じ電圧を印加する代わりに、 前記ツエナーダ ィォー ドの端子間電圧で発振する発振器と、 1次側に入力する前記 発振器の発振出力に基づいて 2次側に交流出力を発生する第 5の トラ ンスと、 該第 5のトランスの交流出力を整流する第 6の整流回路とを 設け、 該第 6の整流回路の整流出力を前記ウインドコンパレ一夕の他 方の入力とする構成とした請求の範囲第 8項記載の負荷駆動回路。
( 10) 動作開始の入力レベルより低い入力レベルで動作が停止す るヒステリ シス特性を有する負荷を駆動するための負荷駆動回路で あって、 負荷駆動指令信号に基づいて発生する交流出力を整流しそ の整流出力を前記負荷に供給して負荷を駆動する構成の負荷駆動回 路において、 負荷駆動許可信号が入力した時に高工ネルギ状態に相 当する論理値 1 の前記負荷駆働指令信号を発生し前記負荷駆動許可 信号が入力しない時に出力が低エネルギ状態に相当する論理値 0 と なると共に故障時に出力が低レベル状態に相当する論理値 0 となる フニールセーフな負荷駆動指令信号発生手段と、 該負荷駆動指令信 号発生手段からの出力を電源として時間に対して勾配を有する周期 的な発振出力を発生する信号発振手段と、 同じく前記負荷駆動措合 信号発生手段からの出力を電源とし、 所定の時定数で徐々に立ち上 がる閾値と前記信号発振手段の発振出力とを比較して発振出力が大 の期間ハイ レベルとなるパルス巾変調出力を発生する信号比較手段 ど、 該信号比較手段のパルス巾変調出力を第 6のトラ ンスを介して 増巾して前記ヒステリ シス特性を有する負荷の給電回路に交流出力 を供給する増巾交流出力供給手段と、 該増巾交流出力供給手段によ り供給された増巾交流出力を整流して前記負荷に供給する第 7の整 流回路とを備えて構成したことを特徵とする負荷駆動回路。
( 11 ) 前記増巾交流出力供給手段が、 M O S - F E Tと、 前記第 6 の トラ ンスとで構成され、 前記 M O S— F E Tのゲー トに前記信 号比較手段からのパルス巾変調信号が入力し、 M O S— F E Tの ド レインを前記第 6の トランスの 1 次側巻線を介して電源に接続し、 M O S— F E Tのソースが接地されるよう構成されている請求項 10 記載の負荷駆動回路。
PCT/JP1993/000048 1992-01-14 1993-01-14 Circuit for driving load WO1993014506A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE69322315T DE69322315T2 (de) 1992-01-14 1993-01-14 Steuerschaltung für induktive last
EP93901518A EP0575626B1 (en) 1992-01-14 1993-01-14 Circuit for driving load
US08/108,579 US5519598A (en) 1992-01-14 1993-01-14 Load driving circuit

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP4005128A JP3062707B2 (ja) 1992-01-14 1992-01-14 負荷駆動回路
JP4/5128 1992-01-14
JP4/149402 1992-06-09
JP04149402A JP3122909B2 (ja) 1992-06-09 1992-06-09 負荷駆動回路

Publications (1)

Publication Number Publication Date
WO1993014506A1 true WO1993014506A1 (en) 1993-07-22

Family

ID=26339032

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1993/000048 WO1993014506A1 (en) 1992-01-14 1993-01-14 Circuit for driving load

Country Status (4)

Country Link
US (2) US5519598A (ja)
EP (3) EP0575626B1 (ja)
DE (3) DE69322315T2 (ja)
WO (1) WO1993014506A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574320A (en) * 1993-11-19 1996-11-12 The Nippon Signal Co., Ltd. Load drive circuit

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867274A1 (en) * 1996-09-03 1998-09-30 The Nippon Signal Co. Ltd. Apparatus for automatically controlling operation of slide of fail-safe press
IT1289885B1 (it) * 1997-01-14 1998-10-19 Abb Adda S P A Dispositivo di attuazione di comandi di apertura/chiusura per un interruttore di alta tensione
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
FR2770944B1 (fr) * 1997-11-13 1999-12-17 Schneider Electric Sa Dispositif de commande pour bobine d'electroaimant
US6107787A (en) * 1998-10-29 2000-08-22 Methode Electronics, Inc. Automobile dashboard light control
DE10032191B4 (de) * 2000-07-01 2008-01-31 Automotive Lighting Reutlingen Gmbh Elektronische Steuerschaltung
US6768621B2 (en) 2002-01-18 2004-07-27 Solectria Corporation Contactor feedback and precharge/discharge circuit
US6798676B2 (en) * 2003-01-24 2004-09-28 Cotek Electronic Industrial Co., Ltd. Inverter for changing direct current to alternating current
DE10351873B4 (de) * 2003-11-06 2012-07-26 Pilz Gmbh & Co. Kg Vorrichtung und Verfahren zum fehlersicheren Abschalten eines induktiven Verbrauchers
JP2010166749A (ja) * 2009-01-19 2010-07-29 Renesas Electronics Corp 昇圧回路及びpwm信号生成回路
KR101093965B1 (ko) * 2009-11-24 2011-12-15 삼성에스디아이 주식회사 이차전지 제어 방법
CN102022574B (zh) * 2010-11-22 2012-12-19 北京七星华创电子股份有限公司 一种新型的流量控制系统
CN102183986A (zh) * 2011-03-09 2011-09-14 北京星网锐捷网络技术有限公司 多电源供电控制方法、装置及多电源供电控制系统
US10199950B1 (en) 2013-07-02 2019-02-05 Vlt, Inc. Power distribution architecture with series-connected bus converter
CN105262201B (zh) * 2014-07-18 2018-01-16 中国长城科技集团股份有限公司 一种冗余电源的冷备份切换方法、电路及冗余电源
DE102015015580A1 (de) * 2015-12-04 2017-06-08 Pcs Power Converter Solutions Gmbh Schaltungsanordnung zum Betrieb elektromagnetischer Triebsysteme
CN106856321B (zh) 2015-12-08 2019-11-05 太琦科技股份有限公司 洗浴安全控制系统及洗浴安全控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715708B2 (ja) * 1975-07-23 1982-04-01
JPH0314206A (ja) * 1989-06-13 1991-01-22 Toshiba Corp 電磁石のコイル駆動装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1235421B (de) * 1959-06-22 1967-03-02 Rudolf Weber Lichtsteuergeraet Stromversorgungs- und Schalteinrichtung zur Schnellschaltung induktiver Gleichstromverbraucher
JPS574764A (en) * 1980-05-07 1982-01-11 Yoshikawa Youko Manufacture of plastic low foaming thick board
JPS5715708A (en) * 1980-07-02 1982-01-27 Mitsubishi Heavy Ind Ltd Side wing apparatus
JPS59228703A (ja) * 1983-06-10 1984-12-22 Hitachi Constr Mach Co Ltd 比例ソレノイドを備えた電磁装置の駆動回路
JPH0669274B2 (ja) * 1984-04-19 1994-08-31 日本信号株式会社 負荷駆動用スイッチ回路の監視装置
US4795921A (en) * 1984-04-23 1989-01-03 The Nippon Signal Co., Ltd. Logic operation-oscillation circuit
JPS60227326A (ja) * 1984-04-25 1985-11-12 日本信号株式会社 負荷駆動用スイツチ回路の監視装置
JPS59229806A (ja) * 1984-05-18 1984-12-24 Matsushita Electric Ind Co Ltd プランジヤ−駆動回路
JPS62111519A (ja) * 1985-11-11 1987-05-22 Hitachi Ltd Pwm波発生回路
US4764856A (en) * 1987-01-23 1988-08-16 U.S. Philips Corporation Power-supply arrangement
FR2651890B1 (fr) * 1989-09-11 1991-12-13 Siemens Bendix Automotive Elec Dispositif de detection et de discrimination de defauts de fonctionnement d'un circuit d'alimentation electrique.
DE4010198A1 (de) * 1990-03-30 1991-10-02 Bosch Gmbh Robert Verfahren zum ueberwachen von induktiven lasten auf fehler

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715708B2 (ja) * 1975-07-23 1982-04-01
JPH0314206A (ja) * 1989-06-13 1991-01-22 Toshiba Corp 電磁石のコイル駆動装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0575626A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574320A (en) * 1993-11-19 1996-11-12 The Nippon Signal Co., Ltd. Load drive circuit

Also Published As

Publication number Publication date
EP0810616A1 (en) 1997-12-03
EP0800184A2 (en) 1997-10-08
DE69322315D1 (de) 1999-01-14
EP0800184A3 (en) 1997-11-05
DE69326904T2 (de) 2000-03-16
DE69332489T2 (de) 2003-09-04
EP0575626A1 (en) 1993-12-29
EP0575626B1 (en) 1998-12-02
DE69322315T2 (de) 1999-04-29
EP0800184B1 (en) 2002-11-13
US5668706A (en) 1997-09-16
EP0810616B1 (en) 1999-10-27
DE69326904D1 (de) 1999-12-02
US5519598A (en) 1996-05-21
EP0575626A4 (en) 1994-09-21
DE69332489D1 (de) 2002-12-19

Similar Documents

Publication Publication Date Title
WO1993014506A1 (en) Circuit for driving load
US8664801B2 (en) Non-contact power supply system
CN215728707U (zh) 一种三相电源缺相检测电路及bldc电机的电机控制器
US7443143B2 (en) Controller of AC generator for vehicle
JP6168454B2 (ja) 誘導加熱装置
US6850042B2 (en) Control unit of a vehicle generator
US4429356A (en) Transistor inverter device
CN108347213B (zh) 电动机驱动装置
JP6806609B2 (ja) 電源制御装置、および、電源制御方法
CN107996015B (zh) 非接触供电装置
US20140355025A1 (en) Low-Capacity Power Supply, Power Supply System, and Image Forming Apparatus
KR100378812B1 (ko) 전기기기의 저소비전력 대기전원회로
US5497312A (en) Drive signal controlled undervoltage lockout circuit
KR20060090127A (ko) 모터 구동 시스템 및 모터 구동 방법
EP0763842B1 (en) Solenoid relay driving circuit
CN103259244B (zh) 故障保护脉冲发生器和系统
JP4491883B2 (ja) 非接触給電装置
KR102251590B1 (ko) 비접촉 급전 시스템
JPH0543800U (ja) インバータ装置
JP3122909B2 (ja) 負荷駆動回路
JPH0620174B2 (ja) スイツチング回路
JP3062707B2 (ja) 負荷駆動回路
JP2010089860A (ja) リフティングマグネットの昇圧制御装置
JP3571319B2 (ja) モータ故障検知回路
JPH0339336Y2 (ja)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1993901518

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 08108579

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1993901518

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1993901518

Country of ref document: EP