WO1989001633A1 - Input signal determination system - Google Patents

Input signal determination system Download PDF

Info

Publication number
WO1989001633A1
WO1989001633A1 PCT/JP1988/000791 JP8800791W WO8901633A1 WO 1989001633 A1 WO1989001633 A1 WO 1989001633A1 JP 8800791 W JP8800791 W JP 8800791W WO 8901633 A1 WO8901633 A1 WO 8901633A1
Authority
WO
WIPO (PCT)
Prior art keywords
input signal
input
threshold level
state
time
Prior art date
Application number
PCT/JP1988/000791
Other languages
English (en)
French (fr)
Inventor
Yoshiyuki Saito
Junichi Sato
Original Assignee
Fanuc Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Ltd filed Critical Fanuc Ltd
Publication of WO1989001633A1 publication Critical patent/WO1989001633A1/ja

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145Indicating the presence of current or voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)

Definitions

  • the present invention relates to an input signal discrimination method for discriminating an AC input signal using a PLC (programmable logic controller) or the like.
  • the present invention is applied to an input signal discrimination method for discriminating a state. Background technology
  • Fig. 4 shows an input circuit conventionally used to discriminate an AC input signal with a PLC or the like.
  • 1 is an AC input signal
  • 10 is an input circuit
  • 20 is a PLC that receives and processes this signal.
  • the input circuit 10 performs full-wave rectification on the input signal with the rectifier circuit 11, smoothes the signal with the resistor R and the capacitor C, feeds the signal to the photocoupler 12, and separates the AC input signal 1 from the output DC. are doing.
  • Resistor R 1 divides AC input signal 1 with resistor R to lower the output.
  • the PLC discriminates the state of the AC input signal 1 based on the signal from the photocoupler 12 and performs the sequence processing.
  • the output of the input circuit 10 must be a signal without ripple, and the time constant R 1 ⁇ C of the circuit must be increased. As a result, the response time of the input circuit 10 becomes longer. Therefore, it is difficult to reduce the AC input signal to three cycles or less.
  • the time during which the AC input signal is equal to or higher than a predetermined threshold level and the time when the AC input signal is equal to or lower than the threshold ⁇ level are covered by a pulse.
  • the AC input signal is turned on, and the number of power points equal to or lower than the threshold level is smaller than the predetermined number.
  • the AC input signal is turned off, whereby the state of the AC input signal is determined.
  • the state higher than the threshold level is maintained for a certain period of time. Pulses are counted to determine the ON state.
  • FIG. 1 is a block diagram of one embodiment of the present invention
  • FIG. 2 is a timing chart of one embodiment of the present invention.
  • FIG. 3 is a flowchart of one embodiment of the present invention.
  • FIG. 4 is a diagram showing an example of a conventional input circuit. BEST MODE FOR CARRYING OUT THE INVENTION
  • BEST MODE FOR CARRYING OUT THE INVENTION an embodiment of the present invention will be described with reference to the drawings.
  • FIG. 1 shows a block diagram of one embodiment of the present invention.
  • 1 is an AC input signal, whose effective value determines the on / off state.
  • An input circuit 10 receives an AC input signal 1 and outputs it as a DC signal.
  • the input circuit divides the input by resistors R and R 1 for voltage division, and supplies the divided voltage to the photocoupler 13.
  • the photodiode 13 is connected in anti-parallel with the light-emitting diodes.
  • V cc is a voltage for a logic circuit and is usually 15 V.
  • R 2 is a voltage detection resistor, and a signal obtained by rectifying the full-wave rectified AC input signal 1 is output from the output terminal A of the input circuit.
  • 21 is a PLC (programmable 'mouth' controller) processor that controls the entire PLC.
  • 22 is a ROM in which a management program and a sequence program of the PLC are written.
  • Reference numeral 23 denotes a RAM, and various data and signals from the input circuit 10 are also stored via the processor 21.
  • the output of the input circuit 10 is connected to the input port of the processor 21 and is read by the processor 21 in a cycle shorter than the cycle of the AC input signal 1.
  • the output of the input circuit 10 is at or above the threshold level. ⁇ Since the time below the level becomes longer, the state of the AC input signal is determined by counting this cycle with a processor.
  • FIG. 2 shows a timing chart of the present embodiment.
  • -C 1 is the signal of the AC input signal 1 in Fig. 1
  • C 2 is the voltage across the resistor R 1
  • the ratio of rain people is expressed as about 2-: 1
  • Lines L 1 and L 2 represent the threshold level of photocobra 13.
  • the output of the input circuit shows the output waveform at the terminal A of the input circuit 10 in FIG.
  • the processor 21 reads the output signal of the input circuit 10 at a timing.
  • the processor 21 determines that the input signal is ON.
  • the processor 21 determines that the input signal is off.
  • curve C 2 is the limit of the ON state and the OFF state
  • N Number of continuous on-states when the AC input signal is on
  • T h half cycle of AC input signal
  • n Number of read cycles during half cycle of AC input signal
  • the processor recognizes that AC input signal 1 is ON when the input signal remains ON N times or more. Conversely, if the input signal continues to be off for (n ⁇ N + 1) times or more, it can be recognized that the alternating input signal is off.
  • the processor 21 can determine the state of the AC input signal in the worst case (Th + tx) time, and the response time is shortened.
  • FIG. 3 shows a flowchart of this embodiment.
  • the number following S indicates the step number.
  • the input signal from the input circuit 10 is read at the period t s, and the state of the AC input signal 1 is determined.
  • the photocoupler used was one in which the light emitting diodes were in antiparallel.However, by using a photocoupler with one light emitting diode and providing a rectifier circuit in front of the resistor R, the same applies. A simple circuit can be configured.
  • the signal from the input circuit was connected to the input port of the processor, but it can also be connected via a bus. Especially when there are many input signals, the number of input ports is not so large, so bus connection is practical. .
  • the AC input signal is pulsed to determine its state by pulse counting, so that the response time is fast and it is necessary to use components such as capacitors. Disappears.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

明 TO 入力信号判別方式 技 術 分 野
本発明は P L C (プログラマブル ' ロジック · コ ン ト ロー ラ) 等で、 交流入力信号を判別する入力信号判別方式に閬し 特に交流入力信号をパルス力ゥ ン トすることにより、 交流入 力信号の状態を判別するようにした入力信号判別方式に閩す る。 背 景 技 術
従来 P L C等で交流入力信号を判別するために使用されて いる入力回路を第 4図に示す。 図において、 1 は交流入力信 号であり、 1 0 は入力回路、 2 0 はこの信号を受けて処理を おこなう P L Cである。
入力回路 1 0 は、 入力信号を整流回路 1 1 で全波整流し、 抵抗 R とコ ンデンサ Cで平滑し、 フォ トカブラ 1 2 に信号を 与え、 交流入力信号 1 と、 出力を直流的に分離している。 抵 抗 R 1 は交流入力信号 1 を抵抗 Rとで、 分圧して出力を低く する。 P L Cはこのフォ トカプラ 1 2からの信号によって、 交流入力信号 1 の状態を判別して、 シーケ ンス処理を行う。
しかし、 この 路では入力回路 1 0 の出力をリ ップルのな い信号にする必要があり、 回路の時定数 R 1 · Cを大き く す る必要がある。 この結果入力回路 1 0 の応答時間は大き く な り、 交流入力信号の交流の 3周期程度以下にするこ とは困難 である。
発 明 の 開 示
本発明の目的は上記問題点を解決し、 交流入力信号をバル スカウ ン トすることにより、 その状態を判別するようにした 入力信号判別方式を提供することにある。
本発明では上記の問題点を解決するために、
交流入力信号を判別する入力信号判別方式において、 該交流入力信号が所定のス レ ツ シ ョ ル ド ' レベル以上の時 . 間と、 ス レ ツ ショ ル ド ♦ レベル以下の時間をバルスでカ ウ ン 卜 し、
スレツ ショ ノレド . レベル以上のカウ ン ト数が予め算出した 数より多く連続したときは、 前記交流入力信号はォンとし、 スレツ ショ ルド · レベル以下の力ゥ ン ト数が予め算出した 数より多く連続したときは、 前記交流入力信号はオフとする、 ことにより交流入力信号の状態を判別するようにしたこ と を特徴とする入力信号判別方式が、
提供される。
交流入力信号がオンの状態のときは、 ス レ ツ シ ョ ル ド ' レ ベル以上の状態が一定時間持続するので、 これをパルスカウ ン トする ことにより、 ォンを判別する。
また、 交流入力信号がオフ状態のときは、 ス レ ッ シ ョ ルド • レベル以下の状態が一定時間持続するので、 これをパルス カウ ン トする ことにより、 オフ状態を判別する。 図 面 の 簡 単 な 説 明
第 1図は本発明の一実施例のプロ ック図、
第 2図は本発明の一実施例のタィムチャー ト図、
第 3図は本発明の一実施例のフ ローチャー ト図、
第 4図は従来の入力回路の例を示す図である。 発明を実施するための最良の形態 以下、 本発明の一実施例を図面に基づいて説明する。
第 1図に本発明の一実施例のブロ ック図を示す。 図におい て、 1 は交流入力信号であり、 その実効値によって、 オン、 オフ状態が決まる。 1 0 は入力回路であり、 交流入力信号 1 を受け、 これを直流信号として、 出力する。 入力回路は分圧 用の抵抗 R及び R 1 によって、 入力を分圧し、 分圧された電 圧をフォ トカブラ 1 3に与える。 フ ォ トカブラ 1 3 は発光ダ ィオー ドが図のように、 逆並列に接続されており、 いずれの 方向でも、 ス レ ツ シ ョ ル ド ' レベル以上の電流が流れれば、 ト ラ ンジスタをオ ンさせる。 V c c は論理回路用の電圧であ り、 通常は十 5 Vである。 R 2 は電圧検出用の抵抗であり、 結局入力回路の出力端子 Aから交流入力信号 1 の全波整流さ れた信号が出力される。 2 1 は P L C (プログラマブル ' 口 ジック ' コ ン ト ローラ) のプロセ ッサであり、 P L C全体を 制御する。 2 2 は R O Mであり、 P L Cの管理プログラム及 びシーケ ンスプログラ ム等が書き込まれている。 2 3 は R A Mであり、 各種のデータ及び入力回路 1 0からの信号もプロ セ ッサ 2 1 を経由して、 記憶される。 入力回路 1 0 の出力はプロセ ッサ 2 1 の入力ボー ト に接続 され、 プロセ ッ サ 2 1により、 交流入力信号 1 の周期より短 い周期で、 読み込まれる。 交流入力信号 1がオ ン状態のとき は、 入力回路 1 0 の出力はスレツショル ド ' レべル以上の時 簡が一定以上あり、 オ ンの周期が長くなり、 オフ状態のとき は逆にスレツショルド · レベル以下の時間が長くなるので、 この周期をプロセ ッ サでカ ウ ン トすることにより、 交流入力 信号の状態を判別する。
第 2図に本実施例のタィ ムチヤ一ト図を示す。 図において、 - C 1 は第 1図の交流入力信号 1 の信号であり、 C 2は抵抗 R 1の両端の電圧であり、 図では雨者の比は 2 -: 1程度で表し てあるが、 実際は 2 0 : 1程度である。 直線 L 1及び L 2 は フォ トカブラ 1 3 のスレツショ ルド · レベルを表す。 入力面 路の出力は第 1図の入力回路 1 0の端子 Aの点の出力波形を 示す。 読込みサイ クルはプロセッサ 2 1が入力回路 1 0の出 力信号を読み込むタイ ミ ングをしている。
交流入力信号 1がォン状態のときは、 抵抗 R 1の両端の電 圧 C 1 はス レ ツ ショ ルド · レベルを越え、 かつその時間は一 . 定以上ある。 従って、 プロセッサ 2 1では入力信号を読込み サイ クルで読み込めば、 オ ンの状態が一定面数連続する。 こ の結果をみて、 プロセッサ 2 1 は入力信号がォンであること を判別する。
また、 交流入力信号がオフ状態であれば、 抵抗 R 1の電圧 はス レ ツ ショ ル ド ' レベル以下力、、 ス レ ツ ショ ル ド ' レベル を越えても、 その時間は所定の時間より小さい。 従って、 入 力回路の出力信号のオフ時間は長く なり、 プロセ ッサ 2 1 が 読込みサイ クルで読み込めば、 オフの状態が一定以上連続す る。 この状態からプロセッサは入力信号がオフであることを 判別する。
第 2図において、 曲線 C 2がオン状態と、 オフ状態の限界 だとすれば、
t s = ( 1 / N ) - t X = ( 1 / n ) - T h
が成立する。 但し、 こ こで、
t s : プロセ ッサ 2 1 の読込サイ クルの時間
N : 交流入力信号がオン状態のときに、 連続してオ ン状 態が続く数
T h : 交流入力信号の半周期
n : 交流入力信号の半周期間の読込みサイ クル数 いい変えれば、 プロセ ッサは入力信号が N回以上オンの状 態が続いたとき、 交流入力信号 1 はオンであると認識する。 逆に入力信号が ( n— N + 1 ) 回以上ォフの状態が続けば交 流入力信号がオフ状態であると認識できる。
この結果、 プロセ ッサ 2 1 は最悪 ( T h + t x ) 時間で交 流入力信号の状態を判別することができることとなり、 応答 時間は短縮される。
第 3図に本実施例のフローチャー ト図を示す。 Sに続く数 字はステップ番号を示す。
〔 S 1 〕 プロセ ッサの初期設定が行われる。
〔 S 2 〕 入力回路 1 0からの入力信号を読込む。
〔 S 3 〕 このとき入力信号がオ ンかオフかをチユ ッ クする。 オンのときは S 4へ、 オフのときは S 6へ進む。
〔 S 4 〕 入力信号のォンの状態が N回続いているかチェック する。 続いていれば交流入力信号 1がオンであると判断する。 続いていなければ、 判断をせず、 前の状態が続いているもの とする。
〔 S &〕 入力信号がオフであり、 その状態が ( n— N + 1 ) 回繞いているかチユックする。 続いていれば、 交流入力信号 1 はオフであると判断する。 続いていなければ、 判断をせず 前の状態が続行しているものとする。
このようにして、 入力回路 1 0からの入力信号を周期 t s で読込み、 交流入力信号 1 の状態を判断する。
上記の説明では、 フォ トカブラは発光ダイォードが逆並列 になったものを使用したが、 発光ダイオード 1個のフォ トカ ブラを使用し、 抵抗 Rの前段に整流回路を設けることによつ て、 同様な回路を構成することもできる。
さらに、 入力回路からの信号はプロセッサの入力ポー トに 接続したが、 バス経由で接続することも可能である。 特に入 力信号が多い場合は入力ボー ト数はそれほど多く ないので、 バス接続が実用的である。 .
以上説明したように本発明では、 交流入力信号をパルス力 ゥン トすることにより、 その状態を判別するように構成した ので、 応答時間が速くなり、 かつコ ンデンサ等の部品を使用 する必要がなく なる。

Claims

請 求 の 範 囲
1 . 交流入力信号を判別する入力信号判別方式において、 該交流入力信号が所定のス レ ツ シ ョ ルド · レベル以上の時 間と、 ス レ ツ シ ョ ノレ ド ' レベル以下の時間をパルスでカ ウ ン ト し、
スレ ツ ショ ノレド . レベル以上のカ ウ ン ト数が予め算出した 数より多 く連続したときは、 前記交流入力信号はオ ン と し、 ス レ ツ シ ョ ノレ ド · レベル以下のカ ウ ン ト数が予め算出した 数より多 く 連続したときは、 前記交流入力信号はオ フ とする . こ とにより交流入力信号を判別するようにしたこ とを特徴 とする入力信号判別方式。
2 . 前記交流入力信号と判別回路をフ ォ ト カ ブラで分離し たこ とを特徴とする特許請求の範囲第 1 項記載の入力信号判 別方式。
3 . 前記フ ォ トカブラは発光ダイ オー ドが逆極性で、 並列 に接統されたこ とを特徵とする特許請求の範囲第 2項記載の 入力信号判別方式。
PCT/JP1988/000791 1987-08-19 1988-08-10 Input signal determination system WO1989001633A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62206105A JPH07104376B2 (ja) 1987-08-19 1987-08-19 交流入力信号判別装置
JP62/206105 1987-08-19

Publications (1)

Publication Number Publication Date
WO1989001633A1 true WO1989001633A1 (en) 1989-02-23

Family

ID=16517883

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1988/000791 WO1989001633A1 (en) 1987-08-19 1988-08-10 Input signal determination system

Country Status (4)

Country Link
US (1) US5019995A (ja)
EP (1) EP0332705A4 (ja)
JP (1) JPH07104376B2 (ja)
WO (1) WO1989001633A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945760A (en) * 1989-10-18 1990-08-07 Hornung Thomas F Combined motor tester and pulse train monitor for stepper motors
EP0410658A2 (en) * 1989-07-25 1991-01-30 Seiko Instruments Inc. Pulsimeter

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4220778A1 (de) * 1992-06-25 1994-01-05 Licentia Gmbh Anordnung zur potentialfreien Überwachung von auf Leitungen übertragenen Wechselspannungen und zur Erzeugung eines binären Signals bei Überschreiten einer vorgebbaren Spannungsschwelle
US5491722A (en) * 1992-12-21 1996-02-13 Communications Technology Corporation Eye pattern margin measurement and receiver stress detection device
US5469364A (en) * 1993-03-15 1995-11-21 Hughey; Bradley W. Apparatus and methods for measuring and detecting variations in the value of a capacitor
WO2002010775A2 (en) * 2000-08-02 2002-02-07 The Johns Hopkins University Event counter apparatus
US7003412B2 (en) * 2003-09-17 2006-02-21 Rockwell Automation Technologies, Inc. Method and system for verifying voltage in an electrical system
WO2005119275A1 (en) * 2004-05-18 2005-12-15 Thomson Licensing Power disturbance detection circuit and method
JP2006086663A (ja) * 2004-09-15 2006-03-30 Meidensha Corp データ処理方法
JP2006166506A (ja) * 2004-12-03 2006-06-22 Fuji Electric Systems Co Ltd 電力変換装置の制御装置および電力変換装置
CN101620258B (zh) * 2009-04-20 2011-04-06 广东大榕树信息科技有限公司 电压闪停检测电路
US8674681B2 (en) * 2010-05-25 2014-03-18 Rockwell Automation Technologies, Inc. Voltage detection and measurement circuit
JP5924199B2 (ja) * 2012-09-05 2016-05-25 ソニー株式会社 電源監視装置、交直変換装置、および、電源監視装置の制御方法
US9722608B2 (en) * 2015-07-22 2017-08-01 Mercury Systems Inc. Multi-voltage to isolated logic level trigger

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50122285A (ja) * 1974-03-07 1975-09-25
JPS50127144A (ja) * 1974-03-27 1975-10-06
JPS533636A (en) * 1976-07-01 1978-01-13 Takeda Riken Ind Co Ltd Aac power service interruption detector
JPH0562735A (ja) * 1991-09-02 1993-03-12 Mitsubishi Electric Corp 集合ケーブルの接続構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623172B2 (ja) * 1973-10-05 1981-05-29
US4054834A (en) * 1976-01-14 1977-10-18 Compagnie Generale D'electricite S.A. Device for measuring AC in a high tension line
US4063121A (en) * 1976-07-22 1977-12-13 Automation Systems Inc. Input converter
JPS5825233B2 (ja) * 1977-12-16 1983-05-26 三菱電機株式会社 レベル検出装置
US4208627A (en) * 1978-10-23 1980-06-17 Bell Telephone Laboratories, Incorporated Alarm circuit to detect shorting of periodic signal source
GB2078979B (en) * 1980-06-23 1984-08-15 Solartron Electronic Group Methods and apparatus for assessing the quality of logic signals
JPS5852571A (ja) * 1981-09-24 1983-03-28 Fujitsu Ltd キャリア検出回路
US4475086A (en) * 1982-03-31 1984-10-02 Eastman Kodak Company Duty cycle detector
JPS59214775A (ja) * 1983-05-20 1984-12-04 Mitsubishi Electric Corp 交流電源の瞬断・瞬停検知装置
JPS60100058A (ja) * 1983-11-07 1985-06-03 Fuji Electric Corp Res & Dev Ltd 寿電検知回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50122285A (ja) * 1974-03-07 1975-09-25
JPS50127144A (ja) * 1974-03-27 1975-10-06
JPS533636A (en) * 1976-07-01 1978-01-13 Takeda Riken Ind Co Ltd Aac power service interruption detector
JPH0562735A (ja) * 1991-09-02 1993-03-12 Mitsubishi Electric Corp 集合ケーブルの接続構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0332705A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0410658A2 (en) * 1989-07-25 1991-01-30 Seiko Instruments Inc. Pulsimeter
EP0410658A3 (en) * 1989-07-25 1991-05-15 Seiko Instruments Inc. Pulsimeter
US4945760A (en) * 1989-10-18 1990-08-07 Hornung Thomas F Combined motor tester and pulse train monitor for stepper motors

Also Published As

Publication number Publication date
US5019995A (en) 1991-05-28
EP0332705A1 (en) 1989-09-20
JPS6449978A (en) 1989-02-27
JPH07104376B2 (ja) 1995-11-13
EP0332705A4 (en) 1989-10-27

Similar Documents

Publication Publication Date Title
WO1989001633A1 (en) Input signal determination system
JP2001251755A (ja) 同期発電機の単相欠相検出回路
JPH0723034Y2 (ja) 三相整流回路の欠相検出装置
RU2742628C2 (ru) Дискретный вход микропроцессорного устройства контроля
CN209821615U (zh) 一种基于单片机110/220v转换取样电路
JP2019009947A (ja) スイッチング電源装置
JP2628899B2 (ja) インバータの転流失敗検出装置
SU1406746A1 (ru) Формирователь логического сигнала
JP2762907B2 (ja) スイッチングレギュレータの過電流保護装置
JP2648604B2 (ja) 欠相検出装置
JPH0321193Y2 (ja)
SU1320891A1 (ru) Переключатель с самоконтролем
SU1180940A1 (ru) Устройство дл счета предметов
SU1103271A1 (ru) Кондуктометрический сигнализатор дл непрерывного технологического контрол химически обессоленной воды
SU1656518A1 (ru) Устройство дл ввода информации с датчиков
JPH0542558Y2 (ja)
JPH0633728Y2 (ja) 時分割多重伝送装置
SU819897A1 (ru) Устройство дл управлени симистором
JPH08102363A (ja) 照明装置
SU836752A1 (ru) Датчик скважности тока
JPH07222440A (ja) スイッチング電源
JPH0237097Y2 (ja)
JPH05268760A (ja) 電力制御装置
JPS584403A (ja) 入力信号読取装置
JPS61224721A (ja) ゼロクロス信号出力装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1988906896

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1988906896

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1988906896

Country of ref document: EP