JPS60100058A - 寿電検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、停電を検知して必要な信号を出力し、電源印
加時や停電時にマイコン機器などの機器の動作を保証す
る停電検知回路に関する。

〔従来技術とその問題点〕

従来の停電検知回路の構成の一例を第１図に示す。この
図で、交流電源電圧Ａは、整流回路１０入力端子２，３
に入力される。整流回路１の出力は、平滑コンデンサ４
によって平滑され、直流電圧Ｂとなる。この直流電圧Ｂ
は安定化電源回路５に入力されて、安定化電源電圧とな
り、コンデンサ６を介してマイコン機器などの様器７の
電源供給源となる。

停電検知回路８は電源回路９、比較回路１０および信号
発生回路１１を有し、平滑コンデンサ４の直流電圧Ｂを
電源回路９に入力して、自身の電源とする。平滑コンデ
ンサ４の電圧を分圧抵抗１２と１′３によって分圧して
得た電圧を検知入力として比較回路１０に入力して、こ
の検知入力を電源回路９によって作った２つの基準電圧
Ｌ□およびＬ２　とそれぞれ比較することによって電源
の低下を検出している。比較回路１０の出力ＣおよびＤ
は、信号発生回路１１に入力され、これにより、停電検
知信号、例えばＰＤ倍信号ＲｇｓｇＴ信号が出力さ名る
。例えば、この停電検知回路をマイコン機器の保護に使
用するときには、ＰＤ倍信号停電時にＣＰＵＫ一定の処
理をさせるための割込信号，　ＲＥ３ＥＴ信号は電源オ
ン時およびオフ時ｉｆＣ　ＰＵの動作の開始および停止
を指令する信号とする。

第２図の囚〜（２）に、第１図の回路の入出力のタイミ
ングチャートを示す。第２図の囚は、交流電源・電圧で
、この電圧は第１図の整流回路１および平滑コンデンサ
４により、第２図θ）ＩＢＩの直流電圧となる。この直
流電圧Ｂが、停電検知回路８の検知入力となる。検知入
力Ｂ＆工、比較回路１０により２つの基準電圧Ｌ１　お
よびＬ２　と比較され、その結果、検知信号ＣおよびＤ
が出力される。信号ＣおよびＤ＆工、例えば、ｃＰＵを
使用した回路にあっては、信喝Ｃを、電源が低下した場
合にＣＰＵに一定の処理をさせるだめの割込要求信号を
発生するのに使い、また、信号りを、電源オン時および
オフ時ＫＣＰＵをリセットさせるためのリセット信号を
発生するのに使うことができる。

ここで、信号Ｃ）工ＰＤ信号に対応し、信号りはＲＥＳ
ＥＴ信号に対応する。

この回路では、第２図σ月Ｂ＋の平滑電圧Ｂを検知して
いるため、交ｍ、電圧Ａを直接検知するより停電、の検
知が遅れてしまうという欠点があった。また、電源変動
によりゆっくり交流電圧が低下した場合と、瞬時に停電
した場合とでは、機器に与える影響が違与から、検知時
間に差をもたせる必要があるが、この従来例では平滑電
圧だけで検知しているので、その区別ができないという
欠点もあった。

また、電源オン時のリセット信号、停電時の割込信号、
それに続くリセット信号等の出力信号の発生タイミング
は機器に合わせて設定する必要があるが、この回路では
、それができないという欠点があった。更に、停電検知
回路の電源は、機器の電源より早く立上り、停電時（工
遅く立下がることが望ましいが、この回路では、独立の
電源を持たないため、それができない等々の欠点があっ
た。

〔発明の目的〕

本発明の目的は、前述の欠点を除去し、停電を迅速に検
知でき、交流電圧のゆるやかな低下と瞬間的な停電とな
区別して、その検知時間を設定でき、停電時および復電
時に複数の検知信号のタイミングな任意所望に設定でき
、独立の電源な持つことにより１機器の電源より早く立
上がり、遅く立がる電源な得ることができる停電検知回
路を提供することにある。

〔発明の要点〕

かかる目的を達成するために、本発明では、整流した交
流電圧を平滑せずに直接検知することによって電圧の低
下した時点を早期に検出し、しかも検出電圧レベルを調
整できる電圧設定回路をＮ個設けることによって、電源
変動による電圧低下と、瞬時に起きた停電とをＮ段階に
区別できるようにし、それぞれの電圧設定回路に対して
、制御回路とタイマ回路を設けることによって段階別に
検知時間を設定できるようにする。

ここで、各タイマ回路に時間調整用素子を設けることに
よって複数の検知信号のそれぞれに対して検知信号の発
生タイミングを任意に設定することができる。

本発明では、交流電圧を直接入力することによって、こ
の電圧から停電検知回路自身の電源を作る。更に、比較
回路、電圧設定回路、制御回路、タイマ回路、および信
号発生回路を１組として、そねをＮ組設け、それぞれの
信号発生回路の出力の論理和をとった出力を検知信号と
し、停電検知の目的に応じてＮの値を適切に選定するこ
とによって、用途に応じた任意所望の特性を得ることが
できる。

〔発明の実施例〕

以下に図面を参照して本発明の詳細な説明する。

第３図は本発明の１実施例を示すもので、交流この電源
回路１４は、外部電源接続端子１５を有し、この端子１
５を介して外部の電源な使用することもできる。一方、
交流検知入力を同時に整流回路１に入力して両波整流し
、さらに分圧抵抗１６および１７により分圧した電圧Ｉ
ＮをＮ個のタイマ制御ブロック１８−１．ｌ８−２．・
旧・・。

１８−ＮのＮ個の比較回路１９−１．１９−２゜・・・
・・・、１９−Ｎの各々のプラス側入力端子に供給する
。比較回路１９−１〜１９−Ｎのマイナス側入力端子に
はＮ組の分圧抵抗２０−１および２１−２．’２０−２
および２１−２．・・・・・・。

２０−Ｎおよび２１−Ｎの各々で分圧された比較電圧ｖ
１〜ｖＮを供給し、雷、圧ＩＮとの比較により停電を判
断する。２２−１．２２−２　、・・・・・・。

２２−ＮＧ’：！各々対応する分圧抵抗２０−１〜２０
−Ｎおよび２１−１〜２１−Ｎと直列に接続する基準電
圧である。上述の比較電圧Ｖ　〜Ｖ　の】　Ｎ 値は抵抗２１−１〜２１−Ｎの抵抗値でそれぞれ個別に
調整できるので、停電と判断する電圧値を任意に設定で
きる。

なお、以下では、１個のタイマ制御ブロックの内容を説
明するときには、その各構成部分の符号中１，２．・・
・・・・、Ｎ番目を表わす添字部分−１゜−２，・・・
・・・、−Ｎ＆工省略して示す。

比較回路１９−１〜１９−Ｎの各出力ＣＯＭＩ。

ＣＯＭ’２’、・・・・・・、、Ｃ’ＯＭＮを制御回路
２３−１〜２３−ＮＫそれぞれ４力する。制御回路２３
−１〜２３−Ｎの各出力によりタイマ回路２４−１〜２
４−Ｎを制御する。タイマ回路２４−１は時間調整素子
２５〜２７を有し、それにより検知信号の発生タイミン
グを設定する。タイマ回路２４−１の出力に応じて信号
発生回路２８−１から２つの停電検出出力信号ＰＤＩお
よびＲｒｊが得られる。

タイマ回路２４−２〜２４−Ｎの出力に応じて、各信号
発生回路２８−２〜２８−にからそれぞれ停電検出出力
信号ＰＤ２〜ＰＤＮが出金れる。これらの停電検出出力
信号Ｉ）ＤＩ〜ＰＩ）Ｎのそれぞれを信号合・成回路１
例えばオアゲート２９に供給し、これらの信号の論理和
をオアゲート３１で演算し、ＰＤ倍信号する。他の停電
検出出力信号ＲＩＩＣＩはそのまたＲＥＳＥＴ信号とす
る。例えば、停電検知回路をマイコン機器に使用する場
合に。

ＰＤ倍信号停電時ＫＣＰＴＪＫ一定の処理をさせるため
の割込信号となし、ＲＥＳＥＴ信号は電源ＯＮおよびＯ
ＦＦ時にＣＰＵの動作開始および停止を指令するリセッ
ト信号として用いることができる。

さらに、制御回路２３−１は複数のアンドゲート３０〜
３４で構成する。第１のアンドゲート３０は出力信号Ｃ
ＯＭＩとＲＥＳＥＴ信号との論理積演算を行う。第２の
アンドグー）３１１ＹＰＤ信号の反転値とＲＥＳＥ：Ｔ
信号の反転値および出力信号ＣＯＭＩ　との論理積演算
を行う。第３のアンドゲート３２は出力ＣＯＭＩ　の反
転値、ＰＤ倍信号反転値、おＩびＲＥＳＥＴ信号の反転
値との論理積演算を行う。第４のアンドゲート３３はＰ
Ｄ倍信号ＲＥＳＥＴ信号の反転値との論理積演算を行う
。

第５のアンドゲート３４はＦＤ倍信号ＲＥＳＥ’ｌ’信
号の反転値との論理積演算を行う。タイマ回路２４−Ｉ
Ｋは充電回路３５、プルアップ回路３６、Ｐ放電回路３
７、Ｒ放電回路３８、およびプルダウン回路３９とを備
える。放電回路３５にはスイッチ４０を介して調整素子
２５としての可変抵抗を接続する。プルアップ回路３６
はスイッチ４１を介して接地する。放電回路３７および
３８には、それぞれスイッチ４２および４３を介して１
時間調整素子２６および２７としての可変抵抗を接続す
る。プルダウン回路３．９は゛スイッチ４４を介して接
地する。回路３５〜３９の出力側を共通に接続してタイ
マ用コンデンサ４５に接続すると共に、次段の信号発生
回路２８−１に接続する。可変抵抗２５．　、２６およ
び２７の各他端およびコンデンサ４５の他端を接続する
。スイッチ４０〜４４をそ幻；ぞれ制御回路２３−１の
アントゲ−）３０〜３４の出力端子に接続し、スイッチ
４０〜４４の開閉をアンドゲート３０〜３４により制御
する。

信号発生回路２８−１に昏ニ一対の比較器４６および４
７を備え、ここでタイマ回路２４−１からの出力ｖｐＤ
信号発生回路としての比較器４６およびＲＥＳｇＴ信号
発生回路としての比較器４７の各プラス側入力端子に供
給する。これら比較器４６および４７の各マイナス側入
力端子には、そねぞれ、トランジスタ４８および４９に
より制御される分圧抵抗５０と５１および５２と５３か
らの各分圧出力を供給する。トランジスタ４８および４
９の各ペースには、比較器４６３６よび４７の各出力を
、それぞれ抵抗５４および５５を介して供給する。比較
器４６および４７の各出力をインバータ５６および５７
をそれぞれ介して上述した出力信号ＰＤ’ｌおよびＲＥ
ｌ　（ＲＥＳＥＴ信号）を得る。

制御回路２３−２には比較回路１９−２の出力Ｃ０Ｍ２
を分岐する分岐線５８と出力ＣＣ）’Ｍ２　を反転する
イ□ンバータ５９とを備える。タイマ回路２４−２には
プルアップ回路６０とＰ放電回路６１とを備える。プル
アップ回路６０’にスイッチ６２を介して接地する。ス
イッチ６２を分岐線５８に接続して、スイッチ６２の開
閉を信号Ｃ’ＯＭ２　により制御する。Ｐ放電回路６１
をスイツチ６３な介して接地すると共に、タイマ回路２
４−１０Ｐ放電回路３７と並列に接続する。スイッチ６
３をインバータ５９に接続して、スイッチ６３の開閉を
信号Ｃ０Ｍ２の反転出力により制御する。回路６０およ
び６１の出力側を共通に接続してタイマ用コンデンサ６
４に接続すると共に、次段の信号発生回路２８−２に接
続する。コンデンサ６４の他端を接地する。信号発生回
路２８−２＆ＸＰＤ信号発生回路としての比較器６５を
備え、タイマ回路２４−２からの出力をこの比較器６５
のプラス側入力端子に供給する。比較器６５のマイナス
側入力端子には分圧抵抗６６と６７からの分圧出力を供
給する。比較器６５の出力をインバータ６８ｆｆ：介し
て上述した出力信号ＰＤ２を得る。

なお、タイマ制御ブロック１８−２〜１８−Ｎはすべて
同様に構成できるので、以下のタイマ制御ブロック１８
−Ｎまでの構成の説明は省略する。

第４図に、かかる停電検知回路の主要部のタイミングチ
ャートを示し、それに沿って回路の動作を詳述する。

ここでは、訝明を簡単にするために、タイマ制御ブロッ
クの個数Ｎ”ｋ３にとる。第４図でＩＮは、第３図の整
流回路１の出力を分圧した分圧出力であり、電源投入時
から正常の電位で立上がったものとする。電源投入時は
、タイマ回路２４−１の内部のタイマ用コンデンサ４５
の電位ＴＩＭＩ　はゼロであるから、信号発生回路２８
−１の内部のＰＤ信号発生回路４６およびＲＥＳＥＴ信
号発生回路４７において、ＴＩＭＩは比較電位ａおよび
ｂより低いためｗ、　Ｐ　Ｄ信号発生回路４６の出力を
反転した出力信号ＰＤ　１．ＲＥ８ＥＴ信号発生回路４
７の出力を反転した出力信号ＲＥＳＥＴ　＆″ｒ、とも
［Ｈレベルとなっている。

この状態で、比較回路１９−１の出力ＣＯＭＩがＨレベ
ルとなると、制御回路２３−１のアントゲ−）３０によ
りタイマ回路２４−１の内部の充電回路３５のスイッチ
４０が閉じてコンデンサ４４は傾きＥで充電されてゆく
。コンデンサ４４の電位ＴＩＭＩ　がａ点に達すると、
ＰＤ信号発生回路４６によりＰＤＩがＬレベルになり、
同じくｂ点に達するとＲＥＳＥＴ信号発生回路４７によ
りＲＥＳＥＴ信号がＬレベルになる。Ｒ１１１ｇ’Ｉ’
信号がＬレベルになると、制御回路２３−１のアンドゲ
ート３１により、プルアップ回路３６のスイッチ４１が
閉じ、コンデンサ４４の電位ＴＩＭＩは０点まで引っ張
り上げられる。

ＰＤ倍信号各タイマ制御ブロック１８−１〜１６−３の
出力信号ＰＤＩ〜ＰＤ３の論理和出力である。ところで
、タイマ回路２４−２および２４−３は、充電回路がな
く、整流電圧がそれぞれ■２．■３以上になると比較回
路１９−２および１９−３の出力Ｃ０Ｍ２およびＣ０Ｍ
３がＨレベルになり、各々におけるプルアップ回路６０
がスイッチ６２により閉成されて各タイマ用コンデンサ
６４の電位ＴＩＭ２およびＴＩＭ３は瞬時に０点まで充
電されて、信号ＰＤ２およびＰ　Ｄ　３　＋！その時点
でＬレベルになる。、これがため、ＰＤ倍信号立ち下が
りを工信号ＰＩ）１により決まる。なお、ＰＤ倍信号工
、通常ｔＸ、電源投入時に必要ないので。

ａ電位Ｙｂ電位より低（しておくことによって、ＲＥＳ
ＥＴ信号がＬレベルになる前にＬレベルにしておく。検
知時間Ｔ。は、コンデンサ４４の電位Ｔ工ＭＩ　Ｖみれ
ば分かるように、コンデンサ４４の充電による電圧の傾
きＥにより決まる。従って、検知時間Ｔ。（工、充電回
路３５のＴ。時間調整用素子２５により充電電流を調整
することによって、機器に合わせて適当な時間に設定で
きる。

ＲＥ８ＲＴ信号がＬレベルになった後、整流電圧ＩＮが
基準電圧■、より低下すると、タイマ回路２４−１の内
部のＰ放電回路３７のスイッチ３２が閉じ、ＴｒＭｌ　
の電位は傾きＦで下降して行く。

再か基準電圧■、に回復すると、今度はプルアップ回路
３６のスイッチ４１が閉じて再度Ｃ電位まで引っ張り上
げられ、これが比較回路１９−１の出力Ｃ’　ＯＭ　１
　に従って繰り返される。第２のタイマ回路２４−２に
おけるコンデンサ６４の電位ＴＩＭ２　の電位において
も、同様に、整流電圧ＩＮと基準電圧■２　との比較の
結果、Ｃ０Ｍ２が出力されるのに従って、プルアップ回
路６０とＰ放電回路６１とが交互に閉じることで、Ｃ電
位への上昇とＨの傾きによる下降とを繰り返す。第３の
タイマ回路２４−３におけるコンデンサ６４の電位ＴＩ
Ｍ３　においても、同様に、整流電圧ＩＮと基準電圧■
３　との比較によりＣ０Ｍ３が出力されるのに従って、
Ｃ電位への上昇ど工の傾きによる下降と乞繰り返す＠ 次に、停電が起きて整流電圧ＩＮが低下したままの状態
になると、ＴＩＭＩ〜ＴＩＭ３はそれぞれＦ、Ｈおよび
工の傾きで下降してゆく。ＴＩＭ２の電位がＰＤ信号発
生回路６５の比較電位のｆ点に達すると、そのＰＤ信号
発生回路６５により、その出力信号ＰＤ２がＨレベルに
なり、オアゲート２９から得られるＰＤ信号＆Ｘ　Ｈレ
ベルになる。

ＦＤ倍信号Ｈレベルとなると、タイマ回路２４−１の内
部のＲ放電回路３８のスイッチ４３と、プルダウン回路
３９のスイッチ４４とが閉じ、ＴＩＭＩの電位に急開に
ＰＤ信号発生回路４６の比較電位のｄ点に達し、出力信
号ＰＤＩがＨレベルになる。

Ｗ力信号ＰＤＩがＨレベルになると、タイマ回路２４−
１内部のＲ放電回路３８のスイッチが閉（１９） じ、コンデンサ４５の電位ＴＩＭ１ｋＸＲ放電回路３８
により放電されてＧの傾きで下降して行き、ＲＥＳＥＴ
信号発生回路４７の比較電位のｅ点に達する。ｅ点に達
すると、ＲＥＳＥＴ信号発生回路４７からＲＫＳＥＴ信
号が出力される。

このように、タイマ制御ブロック１８−１では電位ＴＩ
ＭＩ　と電位ｄとな比較して信号ＰＤＩを出力し、タイ
マ制御ブロック１８−２で＆Ｘ　Ｎ　位ＴＩＭ２　と電
位ｆとを比較して信号ＰＤ２を出力、シ、タイマ制御ブ
ロック１８−３では電位ＴＩＭ３と電位ｆとな比較して
信号ＰＤ３を出力している。

ここで、比較電圧ｖ１〜ｖ３　と停電の検知時間ＴＡ１
〜ＴＡ３左の関係な第５図ＬＡｌ〜＋ａ　ｙ参照して説
明する。

第５図囚〜（ｑの整流電圧波形はそれぞれ、電圧低下の
割合が異なっている。これらの電圧低下によって機器の
受ける影響は異なる（丁ずであるから。

停電の検知時間に差をもたせる必要がある。ここでいう
検知時間とは、短時間の停電には、応答しなくてもよい
不感帯時間のことであって、この設（２０） 定により短時間の停電に対する過剰応答を防止すること
ができる。第５図φＩの場合には、整流電圧ＩＮが基準
電圧Ｖ□　以下に下がっている期間を停電とみなし、整
流電圧ＩＮが時間ＴＡｌの期間内に電圧Ｖ、にまで回復
しなかったときに停電検知信号ＰＤＩを出力する。

同様に、第５図ＩＢＩの場合には、整流電圧ＩＮが基準
電圧Ｖ２　以下のとき、および第５図（ＣＩの場合には
整流電圧ＩＮが基準電圧■３　以下のときを。

それぞれ、停電とみなして、時間ＴＡ２およびＴＡ３の
期間内に電圧ｖ２オよび■３　に回復しなかったときに
は検知信号ＰＤ２およびｐＤ３をそれぞれ出力する。

基準電圧がｖ１１ｖ２および■３　の順序に低くなる程
、検知時間を工ＴＡｌ　ｌ　ＴＡ２およびＴＡ３の順序
で短（なるのは、電圧低下が与える影響を考えると当然
である。

こねら時間ＴＡｌ　’　ＴＡ２およびＴＡ３の整流電圧
ＩＮの大きさに対する関係は１例えば第６図のグラフの
ように表わすことができる。この関係は。

ＴＡ　時間調整用素子２６、あるいはタイマ用コンデン
サ４５および６４なそれぞれ調整することで簡単に設定
できる。

停電を検知してマイコンのＣＰＵ等に一定の停電割込処
理をさせるための割込み信号となるＰＤ倍信号、上述の
信号ＰＤＩ〜ＰＤ３のオア出力であるから、それぞれの
設定において、一番早く停電の条件が成立した時に、Ｆ
Ｄ倍信号出力される。

従って、停電時の電圧低下の影響を考慮し、機器に合わ
せて葛時間を設定できる効果がある。

ＰＤ信号ｔＸＰＤ１〜ＰＤ３信号のオア出力であるが・
、ＰＤ倍信号Ｈレベルになった時に、ＲＥＳＥＴ信号の
出力を、制御しているタイマ制御ブロック２８−１のコ
ンデンサ４５の電位ＴＩＭＩ　が、ｄ点の電位まで下降
しなければ、ＦＤ倍信号ＨレベルになってからＲＥＳＥ
Ｔ信号が出るまでの時間馨所定時間圧制御することがで
きない。そこで１本例では信号ＰＤＩ〜ＰＤ３のオア出
力であるＰＤ倍信号コンデンサ４５の電位ＴＩＭＩ　を
制御する制御回路２３−１に供給し、信号ＰＤ２または
ＰＤ３がＨレベルになったときにｔＸＰＤ信号により制
御回路２３−１のアンドゲート３４を介してプルダウン
回路３９のスイッチ４４を閉じ、プルダウン回路３９に
よりコンデンサ４５の電位Ｔ　ＩＭＩ乞ｄの電位まで下
降させている。

よって、ＰＤ倍信号出力されると、整流電圧ＩＮの電位
が、どうであわ、コンデンサ４５の電位’Ｉ’　Ｉ　Ｍ
　１は必ず０点まで下降するから、ＰＤ倍信号ＲＥＳＥ
Ｔ信号とを工連動して出力される◇ＰＤ信号がＨレベル
になってから、ＲＥＳＥＴ信号がＨレベルになるまでの
時間ＴＢ　は、ＴＢ　時間調整用素子２７で設定できる
。これは、ＲＥＳＥＴ信号が出力されるまでの時間ＴＨ
は、ＣＰＵが停電の割込処理等を終了するまでの時間を
確保するための時間であり、ＰＤ倍信号出力された後は
、それが何餐の電圧の低下によるものであるか否かとは
無関係に設定する必要があるからである。

ＰＤ信号＋ｚＰＤ１〜ＰＤ３信号のオア出力であるから
、停電の条件が成立すると、その条件で設定した時間Ｔ
Ａ　でＰＤ倍信号出力され、その後はＴ８　の時間でＲ
ＥＳＥＴ信号が出力される。このように、停電の条件を
細かく分けて、七ねそれに検知時間を設定する場合には
、必要な条件の数だけ、タイマ制御ブロック１８−１〜
１８−Ｎの個数Ｎを選び、また、簡単な停電検知でよい
機器にあってはＮ−１またはＮ−２〜３とすることがで
きる。

さらに、検知入力電圧端子２および３を電源回路１４に
接続しているので交流入力から直接独立の電源を得るこ
とができ、また、外部電源接続端子１５を通じて外部か
ら電源Ｙ得ることができるので、機器ケより早く立ち上
がらせ、より遅く立下がらせる電源ケ得ることができる
。

第３図の実施例では、分圧整流電圧ＩＮを共通にして、
それぞれの比較回路１９−１〜１９−Ｎにおいて比較電
圧■１〜ｖＮを調整しているが、これに限らず１例えば
第７図に示すように、それぞれの比較回路１９−１〜１
９−Ｎの比較電圧回路７１を共通にし、分圧整流回路７
２の分圧整流電圧？ＩＮ−１〜Ｉ　Ｎ　−Ｈのようにそ
れぞれの比較回路１９−１〜１９−Ｎ毎に調整して、そ
の対応の比較回路に供給するようにしてもよい。なお、
７２−０〜７２−Ｎは分圧抵抗である。

第８図は本発明のさらに他の実施例の要部を示し、その
他の構成は第３図の実施例と同様である。

本例では、比較回路１９−ｉ（但し、ｉ＝１〜Ｎ。

以下同様）の出力Ｃ０Ｍ１　ｇエミッタ接地のｎ’ｐｎ
より、比較回路１９−１の比較電圧■、をその出力電圧
Ｃ０Ｍ１　によって変更してヒステリシス特性をもたせ
るようにしたものである。このときの入力整流電圧ＩＮ
と比較回路１９−１の出力電圧Ｃ０Ｍ１　との関係は第
９図に示すようになる。よって、本例では、例えば、タ
イマ制御ブロック１８−１を１個のみ使用する場合にも
、停電が開始する電位と停電が終了する電位とを別々に
設定して動作させることができる利点がある。

〔発明の効果〕

本発明によれば、整流した交流電圧を平滑せずに比較回
路に入力するので、電圧が低下した時点を早期にｔ検出
でき、以て停電検知を迅速に行うことができる効果があ
る。また、本発明では、出力基準電圧を調整できる電圧
設定回路、その基準電圧と検知入力とを比較して停電を
検出する比較回路、検知信号の発生タイミングを調整す
る制御回路およびタイマ回路から成るタイマ制御ブロッ
ク’ｋＮ組具えたため、電源変動に起因する電圧の低下
および瞬時の停電をＮ段階に区別できるから、停電して
から停電検知信号が発生するまでの時間、すなわち過剰
応答防止のための短時間停電に対する不感帯時間の設定
を、電圧低下の程度による機器の受ける影響度を考慮し
て設定できる効果があるｂまた、交流電圧から直接に停
電検知回路用の独立の電源を作ったり、あるいは外部電
源を使用することにより、機器の電源より早（立上がり
、遅（立下がる停電検知回路用の電源を得ることができ
る効果がある。また、比較回路、電圧設定回路、制御回
路、タイマ回路および信号発生回路から成るタイマ制御
ブロックｙＮ組設け、それぞれのブロックからの出力信
号についての論理和をとって、その論理和出力を検知信
号としているため、Ｎの値乞任意所望に選択することに
よって、停電検知の目的に応じた必要な特性が得られる
という効果がある。

また、タイマ回路に、用途別の複数の検知信号のそれぞ
れに対応した時間調整用素子を設けることにより、検知
信号の発生タイミングを機器に合わせて任意に設定でき
るという効果もある。

さらにまた、機器によっては、停電の検知の対象となる
交流電圧がかなり大きい場合もあるが。

分圧回路で分圧することによって、該交流電圧の整流後
の電圧を次段の比較回路に適切なレベルで入力すること
ができるようになる。即ち比較回路は、所定の直流電源
で駆動され、所定の基準電位を一方の入力としているの
で、該整流電圧な予め分圧しておいて、その波高値と基
準電位の比を、直流電源の値に制限されることなぐ、０
〜１１９９係の間で任意に設定できる効果がある。

【図面の簡単な説明】

第１図を工従来の停電検知の回路の構成例を示すブロッ
ク線図。 第２図は従来の停電検知回路の動作説明用のタイミング
チャート、 第３図は本発明の一実施例を示す回路図。 第４図は本発明実施例の動作説明用のタイミングチャー
ト、 第５図囚〜ＩＱおよび第６図６工それぞれ本発明実施例
の特性説明図、 第７図および第８図はそれぞれ本発明の他の実施例の要
部を示す回路図、 第９図は第８図の本発明実施例の動作説明用のタイミン
グチャートである。 １°・・・整流回路。 ２＃３・・・入力端子、 ４・・・平滑コンデンサ、 ５・・・安定化電源回路。 ６・・・コンデンサ、 ７・・・機器（マイコン機器）、 ８・・・停電検知回路。 ９．１４・・・電源回路。 １０・・・比較回路、 ］、１．２８−１〜２８−Ｎ・・・信号発生回路、■２
，１３，１６．１７，２０−１〜２０−Ｎ　。 ２１−１〜２１−Ｎ、７２−０〜７２−Ｎ。 ５０〜５３，６６．６７・・・分圧抵抗。 １５・・・外部電源接続端子。 １８−１〜１８−Ｎ・・・タイマ制御ブロック。 １９−１〜１９−Ｎ・・・比較回路、 ２２−１〜２２−Ｎ・・・基準電圧、 ２３−１〜２３−Ｎ・・・制御回路、 ２４−１〜２４−Ｎ・・・タイマ回路、２５〜２７・・
・時間調整素子、 ２９・・・オアゲート。 ３０〜３４・・・アンドゲート、 ３５・・・充電回路。 ３６．６０・・・プルアップ回路。 ３７．３Ｆｔ、６１・・・放電回路。 ３９・・・プルダウン回路、 ４０〜４４，６２．６３・・・スイッチ、４５．６４・
・・コンデンサ、 ４６．６５・・・ＰＤ信号発生回路。 ４７・・・ＲＥ８ＥＴ信号発生回路。 ４８．４９．８１・・・トランジスタ、５４．５５・・
・抵抗、 ５６．５７．６８・・・インバータ、 ７１・・・比較電圧回路、 ７２・・・分圧整流回路。 特許出願人　株式会社富士電機総合研究所同　出願人　
富士電機製造株式会社 第８図 Ｃ０Ｍ１」口口Ｌ

Claims (1)

1. 【特許請求の範囲】 １）電源回路と、整流回路と、分圧回路と、比較回路、
   可変電圧設定回路、制御回路２時間調整可能なタイマ回
   路および信号発生回路から成るタイマ制御ブロックをＮ
   個（ＮｔＸｌまたは正整数）と、信号合成回路とを具え
   、前記電源回路は停電の検知の対象となる交流電圧、あ
   るいは他の直流電圧を供給され、電源電圧を作り、前記
   整流回路は前記交流電圧を整流して整流電圧を出力し、
   前記分圧回路は前記整流電圧の分圧電圧を出力し、前記
   可変電圧設定回路は停電検出のための基準電圧を可変設
   定し、前記比較回路は、前記基準電圧と前記分圧電圧と
   を比較して停電判定信号を出力し、前記制御回路の少（
   とも１つは前記停電判定信号と前記信号発生回路の出力
   信号と前記信号合成回路の出力信号とを入力として制御
   信号を出力し、前記制御回路の残りは前記停電判定信号
   を入力して制御信号を出力し、前記タイ１回路は、前記
   制御信号に、応動して時間設定信号を出力し、前記信号
   発生回路は、前記時間設定信号によって発生タイミング
   の設定された停電検出出力信号を出力し。 前記信号合成回路は前記タイマ制御ブロックの各々から
   の前記停電検出出力信号を受け、当該停電検出信号を合
   成するようにし、紡記Ｎ組のタイマ制御ブロックによっ
   て停電時の電圧低下の程度をＮ段階に区別して前記停電
   検出出力信号の発生タイミングを個別に設定でき、停電
   時の保護の対象となる機器の電源の構成に応じて前記Ｎ
   の値を選択できるようにしたことを特徴とす、る停電検
   知回路。 ２、特許請求の範囲第１項記載の停電検知回路において
   、前記電圧設定回路を、電圧調整用素子の値を固定した
   単一の共通電圧設定回路に置き換え、前記分、圧回路を
   個別に電圧値を調整できるＮ個の分圧電圧を出力する個
   別分圧設足回路に置き換えて、前記共通電圧設定回路の
   基準電圧と前記個別分圧設定回路の前記分圧電圧とを前
   記比較回路に供給するようにしたことを特徴とする停電
   検知回路。 ３）特許請求の範囲第１項記載の停電検知回路において
   、前記比較回路から出力する前記停電判定信号に応じて
   当該比較回路に入力する前記電圧設定回路の前記基準電
   圧をヒステリシス変化させる手段を具備したことを特徴
   とする停電検知回路。 ４）特許請求の範囲第１項〜第３項のいずれかの項に記
   載の停電検知回路において、前記信号合成回路はオア回
   路であることを特徴とする停電検知回路。 ５）特許請求の範囲第１項〜第４項のいずれかの項に記
   載の停電検知回路において、前記信号発生回路は前記時
   間設定信号に応動して、少くともコンピュータ等の停電
   割込み信号としての停電検出出力信号およびコンピュー
   タ等のＲＥＳＥＴ信号としての停電検出出力信号を発生
   するようにしたことを特徴とする停電検知回路。 （以下余白）