JPS5852571A - キャリア検出回路 - Google Patents
キャリア検出回路Info
- Publication number
- JPS5852571A JPS5852571A JP15102781A JP15102781A JPS5852571A JP S5852571 A JPS5852571 A JP S5852571A JP 15102781 A JP15102781 A JP 15102781A JP 15102781 A JP15102781 A JP 15102781A JP S5852571 A JPS5852571 A JP S5852571A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- circuit
- output
- signal
- slicer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/145—Indicating the presence of current or voltage
- G01R19/155—Indicating the presence of voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ伝送端末装置において送情１ｋｌＪ（−
り送出されるキャリア（搬送汲）・１４号を検出するキ
ャリア検出回路に関する。
り送出されるキャリア（搬送汲）・１４号を検出するキ
ャリア検出回路に関する。
第１図は従来より用いられているキャリア検出回路の構
成を示す原理ブロック図である。同図中ｌは増幅器・２
は整流回路、８はスライサ回路ｌ路、８′は積分回路で
ある・以下動作原理を述べる。回線より受信される１」
５工Ｎを増幅′ａｌ′ｔ′増１１−シ整流回路２で全波
整流する１・この全波整６ｆｊ出力ｉＲＣ積分回路８′
で平滑比しスライサ回路８に供給する。スライサ回路８
は積分回路８′からの積分出力１５ｉ５２レベルでスラ
イスし、このスライスレベルにより大きい積分出力が検
出されたル」同キャリア偵） 出徊ｇ ＣＩＶ ＜ ＯＮとする。
成を示す原理ブロック図である。同図中ｌは増幅器・２
は整流回路、８はスライサ回路ｌ路、８′は積分回路で
ある・以下動作原理を述べる。回線より受信される１」
５工Ｎを増幅′ａｌ′ｔ′増１１−シ整流回路２で全波
整流する１・この全波整６ｆｊ出力ｉＲＣ積分回路８′
で平滑比しスライサ回路８に供給する。スライサ回路８
は積分回路８′からの積分出力１５ｉ５２レベルでスラ
イスし、このスライスレベルにより大きい積分出力が検
出されたル」同キャリア偵） 出徊ｇ ＣＩＶ ＜ ＯＮとする。
一般にキャリア検出ｌｆ！ｌ路の債匪を評１曲する」４
曾、下記の点が問題にされる。
曾、下記の点が問題にされる。
＋＋１ Ｃ！ＤＪ’のＯＮ検出時間
λ
＋２１０Ｄ）ＩのＯＦＦ検出時間
（３） ヒステリシス
（４） 温度変動による上記（１）、 ｉ２１＋ ＋
３１ のバラツキキ 上記４点において（１）の点はｔヤリ７１ｇ 号’ｃ受
情しλ た時点エリキャリア検出１６号ＣＤＩがＯＮに立よるま
での時間であり、また（２）の点はキャリア信号え の断を検出してＯＤｌをＯＦＦに立よげるまでの時間で
あり、この両者の検出時間はより短かいことが要求され
る。さらに（３）の点は受イ３信芳レベルよ持っている
ことである。（４）の点はｔＩＬ源等の放熱による回路
の温度変動のために（１） ｒ ＋２） −（３１の点
の性能が劣化しないことｋＷ求さ扛るものである。
３１ のバラツキキ 上記４点において（１）の点はｔヤリ７１ｇ 号’ｃ受
情しλ た時点エリキャリア検出１６号ＣＤＩがＯＮに立よるま
での時間であり、また（２）の点はキャリア信号え の断を検出してＯＤｌをＯＦＦに立よげるまでの時間で
あり、この両者の検出時間はより短かいことが要求され
る。さらに（３）の点は受イ３信芳レベルよ持っている
ことである。（４）の点はｔＩＬ源等の放熱による回路
の温度変動のために（１） ｒ ＋２） −（３１の点
の性能が劣化しないことｋＷ求さ扛るものである。
ｉ１図に示す従来のキャリア検出回路においては、上記
（３）の点を満足すべくスライサーＩＡｊ路８のスλ ライスレベルにヒステリシスを持たせてＣＤｌ１ＯＮえ 検出のためのスライスレベル−ｆ−ＣＤ４１０ＦＦ検出
のためのスライスレベルより大きいものとしている。
（３）の点を満足すべくスライサーＩＡｊ路８のスλ ライスレベルにヒステリシスを持たせてＣＤｌ１ＯＮえ 検出のためのスライスレベル−ｆ−ＣＤ４１０ＦＦ検出
のためのスライスレベルより大きいものとしている。
しかし従来回路においては、整流した受倍伯ｇを積分回
路で平滑化した後スライサ回路でキャリア積分回路から
の積分出力が異なり、スライサ回路によりスライスした
結果出力されるキャリア検出きい場合は、小さい場合に
比べて積分出力 波形の立上りはより急峻となりキャリ
ア検出信号の立上り時間もより早くなる。さらに受１ぎ
１４号が断となってから積分出力がスライスレベルよす
低くする時間は長くなりキャリア検出信号の立下りは工
す遅くなる。また積分回路にキャパシタを用いているた
め１Ｍ［変化による積分出力の変動も大きくその結果ス
ライサＩｇＪ路が検出するキャリア４負出伯号が変動す
るという欠点をも南した。以上述べたように、従来のキ
ャリア検出回路は前述した（１）。
路で平滑化した後スライサ回路でキャリア積分回路から
の積分出力が異なり、スライサ回路によりスライスした
結果出力されるキャリア検出きい場合は、小さい場合に
比べて積分出力 波形の立上りはより急峻となりキャリ
ア検出信号の立上り時間もより早くなる。さらに受１ぎ
１４号が断となってから積分出力がスライスレベルよす
低くする時間は長くなりキャリア検出信号の立下りは工
す遅くなる。また積分回路にキャパシタを用いているた
め１Ｍ［変化による積分出力の変動も大きくその結果ス
ライサＩｇＪ路が検出するキャリア４負出伯号が変動す
るという欠点をも南した。以上述べたように、従来のキ
ャリア検出回路は前述した（１）。
＋２１１ （４１の点で問題があり、十分な慎能を有す
る回路とはいえなかった。
る回路とはいえなかった。
本発明の目的は上述した従来の欠点を取除くべく、受１
Ｎ１＝号レベルの大きさに拘らずまた温度変動に影＃を
受けない高精度のキャリア検出を行ない得るキャリア検
出回路を提供するにある。
Ｎ１＝号レベルの大きさに拘らずまた温度変動に影＃を
受けない高精度のキャリア検出を行ない得るキャリア検
出回路を提供するにある。
上記目的を達成するため本発明のキャリア検出回路は、
キャリア信号を受信している期間キャリア検出＋１を出
力するキャリア検出回路におりて、該キャリア信号を整
流する整流回路と、所定のスライスレベルによって該整
流回路からの整流出力をスライスするスライサ１ｇ路と
該スライサ回路のスライサ出力信号が立下った時点から
一足時間内に次のスライサ出力信号が立上らなければキ
ャリアリア断金検知出力するキャリア断議出回路とを具
備し、前記スライサ回路のスライサ出力信号の立上りに
よってキャリア検出イハ号を立上げＡｔＪ記キャリア断
検出回路からの出力に工って該キャリア信号全立下るこ
とを特徴とする。
キャリア信号を受信している期間キャリア検出＋１を出
力するキャリア検出回路におりて、該キャリア信号を整
流する整流回路と、所定のスライスレベルによって該整
流回路からの整流出力をスライスするスライサ１ｇ路と
該スライサ回路のスライサ出力信号が立下った時点から
一足時間内に次のスライサ出力信号が立上らなければキ
ャリアリア断金検知出力するキャリア断議出回路とを具
備し、前記スライサ回路のスライサ出力信号の立上りに
よってキャリア検出イハ号を立上げＡｔＪ記キャリア断
検出回路からの出力に工って該キャリア信号全立下るこ
とを特徴とする。
以下実施例を用いて本発明を詳述する。
第２図は本発明におけるキャリア検出ｌｌ１ｌ！ＩｗＩ
の一実施例を示すブロック図である。第８図１．Ｉｔ
、 ｌｂｌははｙ、ｗ図に示す実施例における点ａでの
′４ＩＩＩｉｉ回路を示す図である。ｌは増幅器、２は
整流回路、慟′はコンパレータ、傷はスライサ１問路、
５はフリツブ ブフロッヴ（ＦＦ）、６はＯＦＦカウンメでるる。
の一実施例を示すブロック図である。第８図１．Ｉｔ
、 ｌｂｌははｙ、ｗ図に示す実施例における点ａでの
′４ＩＩＩｉｉ回路を示す図である。ｌは増幅器、２は
整流回路、慟′はコンパレータ、傷はスライサ１問路、
５はフリツブ ブフロッヴ（ＦＦ）、６はＯＦＦカウンメでるる。
コンパレータ４／は整流回路２からの整流出方とスライ
スレベルｐ昆較を行なうものであり、スライスレベルよ
り大きい整流出力が印加される期間のみ″Ｈ′ルベルを
出力するものでろる。コンパレータ４′のスライスレベ
ルはＦＦ５のＱ出力と抵抗Ｒ１１Ｒ２１”８によって与
えられる。即ちコンバレーＪ４’のスライスレベル１ち
とすると、ＦＦ５の９ｍ力がｎ ＨＲレベルの場合、第
８図（−のようにと与えられる。またＱ出力がＬＬ″レ
ベルの場合は第８図ｌｂｌの如ぐ、 となる。ここでＲ１久鴨は抵抗Ｒ膚とＲｙｆ７）合成抵
抗値、■はバイアス電圧である。本来軸側では、予め抵
抗几１ ＋ Ｒ２１＋ ”８を設定しておくことにより
、ＦＦ５のζ出力が′Ｈ″レベルの場合のスライスレベ
ルを！Ｌ″レベル時のスライスレベルより大キなレベル
トシたヒステリヒシスを持つスライサ回路４を実現して
因る。以下動作ｆｃ祝明する。
スレベルｐ昆較を行なうものであり、スライスレベルよ
り大きい整流出力が印加される期間のみ″Ｈ′ルベルを
出力するものでろる。コンパレータ４′のスライスレベ
ルはＦＦ５のＱ出力と抵抗Ｒ１１Ｒ２１”８によって与
えられる。即ちコンバレーＪ４’のスライスレベル１ち
とすると、ＦＦ５の９ｍ力がｎ ＨＲレベルの場合、第
８図（−のようにと与えられる。またＱ出力がＬＬ″レ
ベルの場合は第８図ｌｂｌの如ぐ、 となる。ここでＲ１久鴨は抵抗Ｒ膚とＲｙｆ７）合成抵
抗値、■はバイアス電圧である。本来軸側では、予め抵
抗几１ ＋ Ｒ２１＋ ”８を設定しておくことにより
、ＦＦ５のζ出力が′Ｈ″レベルの場合のスライスレベ
ルを！Ｌ″レベル時のスライスレベルより大キなレベル
トシたヒステリヒシスを持つスライサ回路４を実現して
因る。以下動作ｆｃ祝明する。
ＦＦ５のＱ、Ｑ各出力は初期リセットされ、ζ出力の”
Ｈ”レベルによってスライサ回路４のスライサ回ｗ！！
ｒ４のスライスレベルは大きなレベルが与えられている
。受信１６号は増幅器ｌにより増幅され、整流回路２に
よって全波整流されてスライサ回路４に入力される。ス
ライサ回４４は前述したようにＦＦ５のζ出力で与えら
れた大きいスライスレベルで全ＩＩ整Ｋ １＝ 号にス
ライスし、こｎに工って受ＩＭ信号が正規のキャリア１
ｄ号であるか否かｆｉｌＫ工〈判断できる。このスライ
スレベルより大きい整流信号が印加されるとスライサｌ
ｊＪ 路４は出力を″ＬルベルよりＪ（”レベルへ立上
げる。このスライサ出力によってＦＦ５はセットされ同
時にＯＦＩ！”カウンタ６はリセットさｎる。ＦＦ５セ
ツトに、Ｊ：すＱ・ζ出力は反転する。即ち、ζ出力ば
Ｈ″レベルなりキャリア検出侶−ｎＯＤ４ｆ立上げ、ζ
出力は”Ｌ″レベルなりスライサ回Ｍ４のスライスレベ
ルを小さいものとする。ＯＦ’Ｆカウンタ６はスライサ
回路舎の出刃がＬ′に立下がると共にカラン）を開始し
、スライサ回［４の出力がＨｌに立上がるとリセットさ
ｎる。しかし、カウントを開始した後、一定期間内にス
ライ′す゛出力が立上がらなければＦＦ５ＦＦ５セツト
信出力する。
Ｈ”レベルによってスライサ回路４のスライサ回ｗ！！
ｒ４のスライスレベルは大きなレベルが与えられている
。受信１６号は増幅器ｌにより増幅され、整流回路２に
よって全波整流されてスライサ回路４に入力される。ス
ライサ回４４は前述したようにＦＦ５のζ出力で与えら
れた大きいスライスレベルで全ＩＩ整Ｋ １＝ 号にス
ライスし、こｎに工って受ＩＭ信号が正規のキャリア１
ｄ号であるか否かｆｉｌＫ工〈判断できる。このスライ
スレベルより大きい整流信号が印加されるとスライサｌ
ｊＪ 路４は出力を″ＬルベルよりＪ（”レベルへ立上
げる。このスライサ出力によってＦＦ５はセットされ同
時にＯＦＩ！”カウンタ６はリセットさｎる。ＦＦ５セ
ツトに、Ｊ：すＱ・ζ出力は反転する。即ち、ζ出力ば
Ｈ″レベルなりキャリア検出侶−ｎＯＤ４ｆ立上げ、ζ
出力は”Ｌ″レベルなりスライサ回Ｍ４のスライスレベ
ルを小さいものとする。ＯＦ’Ｆカウンタ６はスライサ
回路舎の出刃がＬ′に立下がると共にカラン）を開始し
、スライサ回［４の出力がＨｌに立上がるとリセットさ
ｎる。しかし、カウントを開始した後、一定期間内にス
ライ′す゛出力が立上がらなければＦＦ５ＦＦ５セツト
信出力する。
このリセット信号によってＦＦ５の各出力は再び反転し
初期リセット状態となる。即ち、キャリア検出信号ＣＤ
Ｉが立下りスライサ回路会のスライスレベルが大きなも
のに戻さｎ１次のキャリア１６借受偏に備える。
初期リセット状態となる。即ち、キャリア検出信号ＣＤ
Ｉが立下りスライサ回路会のスライスレベルが大きなも
のに戻さｎ１次のキャリア１６借受偏に備える。
上述したように本来軸側においては、受ｆｇＩＢ号を全
波整流した後スライサ回路でスライスを行ない、このス
ライサ１ｇｌ路からのスライス出力倍芳金基にキャリア
検出信号の立上り、立下りを決定しているので積分回踏
等のエネルギー蓄積回路を必要とせず受信信号レベルに
影響さ扛ない梢度工いキャリア検出が可能となる。゛ま
た２つの異なるスライスレベルをスライサ回路に与えて
おり、尚いスライスレベルにｆりでキャリア検出信号の
立よ・りを決定するため雑音等による誤まったキャリア
検出が少なくなる。同時にキャリア検出と共に低ったキ
ャリア断検出が少なくなる。さらに回路にキャパシタを
用いていないため温度変動によるキャリア検出精度の低
下も少ない等のすぐ九た効果が得られる。
波整流した後スライサ回路でスライスを行ない、このス
ライサ１ｇｌ路からのスライス出力倍芳金基にキャリア
検出信号の立上り、立下りを決定しているので積分回踏
等のエネルギー蓄積回路を必要とせず受信信号レベルに
影響さ扛ない梢度工いキャリア検出が可能となる。゛ま
た２つの異なるスライスレベルをスライサ回路に与えて
おり、尚いスライスレベルにｆりでキャリア検出信号の
立よ・りを決定するため雑音等による誤まったキャリア
検出が少なくなる。同時にキャリア検出と共に低ったキ
ャリア断検出が少なくなる。さらに回路にキャパシタを
用いていないため温度変動によるキャリア検出精度の低
下も少ない等のすぐ九た効果が得られる。
以上説明したように本発明によｎば、覚悟信号レベルの
変動に影響されることのない精度よいキャリア検出を行
ない、また温度変動に影響を受けないキャリア検出を行
ない得るキャリア検出回路が実現できる。
変動に影響されることのない精度よいキャリア検出を行
ない、また温度変動に影響を受けないキャリア検出を行
ない得るキャリア検出回路が実現できる。
第１図は従来のキャリア検出回路の構成を示す原理ブロ
ック囚、第２図は不発明におけるキャリア検出回路の一
笑軸側を示すブロック囚、第８図の第２図の点ａにおけ
る等価回路を示す図である。 ２は整流回路、４はスライサ回路、５はフリップフロッ
プ、６はＯＦＦカウカウンタる。
ック囚、第２図は不発明におけるキャリア検出回路の一
笑軸側を示すブロック囚、第８図の第２図の点ａにおけ
る等価回路を示す図である。 ２は整流回路、４はスライサ回路、５はフリップフロッ
プ、６はＯＦＦカウカウンタる。
Claims (1)
- 【特許請求の範囲】 ＋ｌ） キャリア信号を受信している期間キャリア検
出信号を出力するキャリア検出回路において、該キャリ
ア信号を整流する整流！ｌ！Ｉ略と所足のスライスレベ
ルによって該整流１ｇ回路からの整流出力をスライスす
るスライサ回路と、該スライサＩ！２回路のスライサ出
力１Ｎ号が立下がった時点から一足時間円に次のスライ
サ出力信号が立上がらなければキャリア断を検知出力す
るキャリア断検出回路とを具備し、前記スライサ回路の
スライサ出力信号の立上がりによって、キャリア検出信
号全立上げ前記キャリア断検出回路からの出力によって
該キャリア倍考金立下げることを特徴とするキャリア検
出回路。 （２） 前ｄピスライサ回路は２つの異なるスライス
レベルヲ持チ、第１のスライスレベルで最初のスライサ
出力信号を立上げると共に該ｉ１のスライスレベルより
小さい第２のスライスレベルに切替えて前記整流回路か
らの整流出力をスライスすることを特徴とする特許請求
の範囲第（１）項口己載のキャリア検出回路凸
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15102781A JPS5852571A (ja) | 1981-09-24 | 1981-09-24 | キャリア検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15102781A JPS5852571A (ja) | 1981-09-24 | 1981-09-24 | キャリア検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5852571A true JPS5852571A (ja) | 1983-03-28 |
Family
ID=15509695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15102781A Pending JPS5852571A (ja) | 1981-09-24 | 1981-09-24 | キャリア検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449978A (en) * | 1987-08-19 | 1989-02-27 | Fanuc Ltd | Input signal discrimination system |
| WO2005111639A1 (ja) * | 2004-05-19 | 2005-11-24 | Advantest Corporation | 発振検出装置、及び試験装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5030575A (ja) * | 1973-07-17 | 1975-03-26 | ||
| JPS50144475A (ja) * | 1974-05-09 | 1975-11-20 | ||
| JPS5394810A (en) * | 1977-01-31 | 1978-08-19 | Nec Corp | Signal monitor system |
| JPS55135456A (en) * | 1979-04-09 | 1980-10-22 | Fujitsu Ltd | Short break detecting system |
| JPS5675739A (en) * | 1979-11-26 | 1981-06-23 | Fujitsu Ltd | Detection circuit of pilot break and restoration |
-
1981
- 1981-09-24 JP JP15102781A patent/JPS5852571A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5030575A (ja) * | 1973-07-17 | 1975-03-26 | ||
| JPS50144475A (ja) * | 1974-05-09 | 1975-11-20 | ||
| JPS5394810A (en) * | 1977-01-31 | 1978-08-19 | Nec Corp | Signal monitor system |
| JPS55135456A (en) * | 1979-04-09 | 1980-10-22 | Fujitsu Ltd | Short break detecting system |
| JPS5675739A (en) * | 1979-11-26 | 1981-06-23 | Fujitsu Ltd | Detection circuit of pilot break and restoration |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6449978A (en) * | 1987-08-19 | 1989-02-27 | Fanuc Ltd | Input signal discrimination system |
| WO2005111639A1 (ja) * | 2004-05-19 | 2005-11-24 | Advantest Corporation | 発振検出装置、及び試験装置 |
| US7034562B2 (en) | 2004-05-19 | 2006-04-25 | Advantest Corporation | Oscillation detecting apparatus and test apparatus |
| JPWO2005111639A1 (ja) * | 2004-05-19 | 2008-03-27 | 株式会社アドバンテスト | 発振検出装置、及び試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432426A (en) | Charging device of a secondary battery for controlling termination of charging in response to the change state of terminal voltage of the secondary battery | |
| CN109826819B (zh) | 一种调节风扇转速的系统和方法 | |
| JP5058412B2 (ja) | 定着装置及び定着装置を備えた画像形成装置 | |
| JPS5852571A (ja) | キャリア検出回路 | |
| US4994920A (en) | Device for focus detection with weightings of the focus detecting signals of plural focus detectors | |
| US20070126402A1 (en) | Battery detection system and related method | |
| EP0100961A1 (en) | Demodulation with error detecting capability | |
| JP3274478B2 (ja) | 充電回路 | |
| JPS6473464A (en) | Automatic editing device of logical circuit | |
| JPH0416500Y2 (ja) | ||
| EP0039460A3 (en) | Electronic clinical thermometer | |
| JPH0438589Y2 (ja) | ||
| JPH01179545A (ja) | パルス列信号伝送装置 | |
| JP2993438B2 (ja) | Ａｃレベルメータ | |
| JP2756468B2 (ja) | 二値化回路 | |
| JPS54136180A (en) | Position detecting method for chip on semiconductor wafer | |
| JPS5573942A (en) | Begining-of-tape setter for recording | |
| JPH0629683Y2 (ja) | 計測電気信号レベル急変化検知装置 | |
| JP2001333541A (ja) | 充電装置 | |
| JPS5810939A (ja) | 受信信号断検出回路 | |
| JPS5812141Y2 (ja) | 交流信号ピ−クレベル検出回路 | |
| JPH0424669B2 (ja) | ||
| KR890003751B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서의 리세트, 데이타보호 및 자동 지스타트회로 | |
| JPH0433600Y2 (ja) | ||
| JPS60117937A (ja) | デイジタル回線誤り率丁測方法 |