UA44779C2 - Спосіб кодування та декодування, блок кодерів, блок декодерів, і система кодера та декодера - Google Patents

Спосіб кодування та декодування, блок кодерів, блок декодерів, і система кодера та декодера Download PDF

Info

Publication number
UA44779C2
UA44779C2 UA97125953A UA97125953A UA44779C2 UA 44779 C2 UA44779 C2 UA 44779C2 UA 97125953 A UA97125953 A UA 97125953A UA 97125953 A UA97125953 A UA 97125953A UA 44779 C2 UA44779 C2 UA 44779C2
Authority
UA
Ukraine
Prior art keywords
block
decoder
decoders
decoding
bits
Prior art date
Application number
UA97125953A
Other languages
English (en)
Russian (ru)
Inventor
Стефен Майкл Хладік
Стивен Майкл ХЛАДИК
Джон Бейлі Андерсон
Джон Бейли АНДЕРСОН
Original Assignee
Дженерал Електрік Компані
Дженерал Электрик Компани
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дженерал Електрік Компані, Дженерал Электрик Компани filed Critical Дженерал Електрік Компані
Publication of UA44779C2 publication Critical patent/UA44779C2/uk

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2996Tail biting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2978Particular arrangement of the component decoders
    • H03M13/2981Particular arrangement of the component decoders using as many component decoders as component codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3723Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0066Parallel concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • H04L1/0068Rate matching by puncturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

Спосіб кодування та декодування, блок кодерів, блок декодерів, і система кодера та декодера. Паралельно - каскада згортаюча схема кодування з використанням нерекурсивних систематичних згортаючих кодів з відтинанням закінчень. У відповідному декодері для одержання детермінованих та імовірних програмних результатів ітеративно застосовується циклічне декодування емпіричних максимумів. Ця система кодування/декодування є більш придатна до виправлення помилок у коротких повідомленнях.

Description

Опис винаходу
Цей винахід в загальному випадку стосується кодування з виправленням помилок для передавання коротких 2 повідомлень по поганим каналам зв'язку, та, особливо, паралельного сполучення апаратури згортаючого кодування і відповідного декодера.
Один з видів паралельно конкатенованого кодування, відомий як паралельно конкатеноване згортаюче кодування (рагаїІе! сопса(епайей сопмоІшіопа! содіпд, РОСС) або "турбо кодування" (Чигро содіпд"), є темою недавніх досліджень у галузі кодування, бо демонструє вражаючі переваги, коли застосовується для кодування 70 блоків розміром 10 000 біт або більше. (Див. С. Веггои, А. Сіамігих апа Р. Тийіта|зпіта, "Меаг Зпапгпоп І тії
Етог-Соесіпуд Содіпд апа ЮОесодіпд: Тигро-Содев, Ргосеедіпдз ої (Ше ІБЄЕЄ |Іпіегпайопа! Сопіегепсе оп
Соттипіса(опв, 1993, рр. 1064-1070; У.О. Апдеггеп, "ПТпе ТОКВО Содіпд 5спете," Керогі ІТ-146 ІЗ5М 0105-854,
Іпвійше ої Теіесоттипісайоп, Тесппісаї Опімегейу ої Оептагк, Оесетрег 1994; апа Р. Корегізоп, "Шитіпайпу «(Ше Зігисішге ої Соде апа ЮОесодег ої РагаїІїе! Сопса(епайеуй Кесигвіме Зувіетаїййс (Тигро) Содев," 72 1994 ІЕЕЕ Сіоресот Сопіегепсе, рр. 1298-1303.)
Однак було показано, що зі зменшенням довжини блоку даних, що кодується, продуктивність турбо кодування суттєво знижується. Цей ефект існує завдяки сильній залежності вагових структур його складових рекурсивних систематичних згортаючих кодів від довжини блоку. Другою проблемою є належне закінчення блоків повідомлень, до яких застосовується турбо кодер. Як було показано (див. О. доегезоп апа Н. Меуг, "Тептіпайпу фе Тгейв ої Тигро-Соде5з, ІЕЕ ЕІесігопісв | еЦеге, моЇ. З0, по. 16, Ацдиві 4, 1994, рр. 1285-1286), чергування, що використовується у турбо кодерах, може призвести до того, що неможливо закінчити обидві вхідні послідовності кодера, з Чергуванням і без чергування, за допомогою одного і того ж самого набору кінцевих бітів. Можливе рішення - застосувати другу кінцеву послідовність, вбудовану у структуру повідомлення, так, що кодер, що обробляє ту послідовність даних, до якої застосоване чергування, завершить її с обробку належним чином - призведе до подвоєння надлишку службової інформації, пов'язаної із завершенням Ге) роботи кодера, та до зниження ефективності кодування. Альтернативне рішення - не закінчувати одну із послідовностей кодера, але це зменшить продуктивність системи кодер/декодер, особливо при її застосуванні до малих повідомлень. У "Тегтіпайпод (Ше ТгтеїЇйв ої Тигро-Соде5з іп Ше бате 5іа(е" ІЕЕ ЕПІесігопісв І еЦегв, 1995, моЇ. З1, по. 1, Чапцуагу 5. рр. 22-23, А.5. Вагршевзси апа 5.5.Ріевігороп викладено метод, у якому Ме. введено обмеження до пристрою чергування, що розробляється таким чином, щоб було можливо завершувати ча роботу двочасткових рекурсивних систематичних спіральних (гесигвзіме зузіетаїйіс сопмоІшіопа!, КС) кодерів за допомогою лише однієї кінцевої послідовності бітів. Отримані ними результати показують деяке зниження в продуктивності порівняно з продуктивністю, яку одержано, якщо для завершення роботи обох кодерів «І застосовується оптимальне чергування. До того ж, опубліковані дані про відношення кількості помилково 325 декодоваїних бітів (ріс-егтог гасе, ВЕК) до відношення сигнал/шум в (епегду-рег-ріюо-поізе-рожмег-зресігаІ-депвзйу гайо, Ер/Мо) показують вирівнювання ВЕК у діапазоні значень
Ев/Мо, якщо в турбо кодері використовуються КС.
Відповідно до цього, було б бажано надати поліпшене обладнання для паралельно конкатенованого « кодування для коротких блоків даних. З 70 Згідно з цим винаходом, у схемі паралельно конкатенованого згортаючого кодування використовуються с нерекурсивні систематичні спіральні (попгесигвіме зувіетаїййс сопмоішіопаиІ, МС) коди з відтинанням
Із» закінчень. Для створення вихідних детермінованих та імовірних програмних даних відповідний декодер ітеративно застосовує циклічне декодування по емпіричному максимуму і (тахітит а ровіегіогі (МАР)).
Використання кодів з відтинанням закінчень вирішує проблему закінчення вхідних послідовностей даних при турбо кодуванні, завдяки чому вдається уникати зниження продуктивності відповідного декодера на малих т- повідомленнях. Тоді, як МЗС коди є загалом слабкішими до збільшення довжини блоку даних, ніж рекурсивні «» систематичні згортаючі (гесигвіме зувіетаїййс сопмоІшіопаІ, КЗС) коди при асимптотично однаковому обсязі пам'яті, вільна відстань МЗС коду є менш чутливою до довжини блоку даних. Відповідно, паралельно 7 конкатеноване кодування з використанням МЗС кодів повинно дати кращі результати порівняно з використанням -і 20 Р5С кодів при однаковому обсязі пам'яті для повідомлень, що коротші за деякий пороговий розмір блоку даних.
Характерні риси та переваги цього винаходу стануть зрозумілими з наступного докладного опису винаходу та с доданих до нього креслень, на яких, зокрема:
На Фіг. 1 наведено спрощену блок-схему паралельно конкатенованого кодера;
На Фіг. 2 наведено спрощену блок-схему декодера для паралельно конкатенованих кодів; 25 На Фіг. З наведено спрощену блок-схему нерекурсивного систематичного згортаючого кодера із відтинанням
ГФ) закінчень, який згідно з цим винаходом використовується у схемі кодування;
На Фіг. 4 наведено спрощену блок-схему циклічного МАР декодера, який згідно з цим винаходом може о використовуватись як складовий декодер у декодері для схеми паралельно конкатенованого згортаючого кодування; та 60 На Фіг. 5 наведено спрощену блок-схему альтернативної реалізації циклічного МАР декодера, який згідно цього винаходу може використовуватись як складовий декодер в декодері для схеми паралельно конкатенованого згортаючого кодування.
На Фіг. 1 наведено загальну блок-схему обробки сигналу кодером 10 для паралельно конкатенованих кодуючих схем. Він складається з множини М часткових кодерів 12, що працюють з блоками бітів даних від бо джерела сигналу. За допомогою чергувателів 14 згідно з алгоритмами чергування до блоків даних застосовується переставлення. Як показано для М кодерів 12 потрібно М-1 чергувателів 14. Нарешті, результати роботи часткових кодерів об'єднуються в одне складене закодоване слово за допомогою формувача складеного закодованого слова 16. Формувач складеного закодованого слова обирається у відповідності до характеристик каналу зв'язку і після нього може бути розташований формувач кадру, який обирається в залежності від потреб каналу та техніки доступу до каналу комунікаційної системи. Формувач кадру також може додавати іншу необхідну службову інформацію, таку, як контрольні біти та символи синхронізації.
Можна отримати значно вищий коефіцієнт кодування, якщо використовувати систематичні коди як складові у паралельно конкатенованій схемі кодування. Закодовані слова, що їх генерує систематичний кодер, 7/0 бкладаються з первинних бітів даних, що надійшли на вхід кодера та додаткових бітів парності. (Надлишок інформації, який привносять біти парності -- це саме те, від чого залежить здібність коду до виправлення помилок.) Таким чином, коли у паралельно конкатенованому кодері, що наведений на Фіг. 1, використовуються систематичні кодери, у вироблених усіма частковими кодерами 12 закодованих словах знаходяться вхідні біти даних. Якщо формувач 16 формує пакет даних або складене закодоване слово, яке складається лише з бітів /5 парності, вироблених кожним частковим кодером 12 та блоку інформаційних бітів, що кодуються, завдяки усуненню повторень інформаційних бітів у складеному закодованому слові, що передається, відбувається значне покращення кодового коефіцієнту складеного паралельно конкатенованого коду. Наприклад, якщо частковий кодер 1 та частковий кодер 2, з яких складається кодер паралельно конкатенованого згортаючого коду (РССС), обидва мають кодовий коефіцієнт 1/2, відповідний коефіцієнт для складеного паралельно Конкатенованого коду збільшується від 1/4 у випадку несистематичних складових кодів до 1/3, коли застосовуються систематичні складові коди.
Паралельно конкатеновані схеми кодування, у яких використовуються рекурсивні систематичні згортаючі (КС) коди були нещодавно темою багатьох досліджень. Ці паралельно конкатеновані згортаючі коди (РОСС) загальновідомі в літературі як "турбо" коди. Як вже згадувалось вище, було продемонстровано, що ці РОСС сч об Можуть досягати вражаючої продуктивності у термінах відношення кількості помилково декодованих бітів (рії егог гаїе, ВЕК) до відношення сигнал/шум (епегду рег рії о поїзе рожег зресіга! депзйу гайо, Ед/Мо) у випадку і) порівняно великих повідомлень, тобто десять тисяч біт або більше. Але, також було продемонстровано, що зі зменшенням розміру блоку даних переваги від кодування із застосуванням турбо кодів значно зменшуються, тому що ефективність рекурсивних систематичних згортаючих складових кодів є дуже чутливою до довжини /((3у зо блоку даних. З другого боку, продуктивність нерекурсивного систематичного згортаючого коду з відтинанням закінчень у більшості практичних випадків не залежить від довжини блоку даних; одержувана продуктивність - зменшується тільки у випадку, якщо блок бітів даних, що кодується, є меншим від мінімального розміру, який М визначається властивостями глибини розв'язку М5С кодів.
На Фіг. 2 у вигляді блок-схеми в загальних рисах проілюстровано декодер 20 для паралельно конкатенованих « кодів. Декодер 20 складається з: перетворювача 22 складеного закодованого слова у частково закодовані слова, «Е який перетворює одержане з каналу зв'язку складене закодоване слово у окремі одержані закодовані слова для кожного часткового декодеру 24; М часткових декодерів 24, у відповідності до М часткових кодерів на Фіг. 1; чергувателів 14 того ж самого типу (або тих самих), які використовуються у паралельно конкатенованому кодері (Фіг. 1); та першого та другого зворотних Чергувателів 28 та 29, відповідно, кожному з яких властиві « характеристики перепорядкування послідовності, що співпадають з характеристиками послідовно в с конкатенованих М-1 зворотних чергувателів ЗО відповідно до М-1 чергувателів, які використовуються при кодуванні. Необхідна послідовність конкатеновання цих зворотних чергувателів наведена на Фіг. 2 та є ;» зворотною до послідовності конкатеновання чергувателів. Вихідними результатами часткових декодерів 24 є деяка програмна інформація про можливе значення кожного біту даних з одержаного закодованого слова.
Наприклад, результати часткових декодерів можуть бути першою функцією імовірностей того, що декодовані їх біти є 0 або 1 обумовлені отриманою з каналу зв'язку послідовності символів. Один з прикладів такої першої функції усуває вплив умовної імовірності І І з програмних результатів часткового декодера, які їх РІЯ -0 ХХ, -І потім, після відповідного переставляння, надходять на наступний у послідовності частковий декодер, де
І І є імовірність того, що |-й інформаційний біт під час такту Її є 0 обумовленим /і-м - 5 рій -0рИчУ іЧе) (систематичним) бітом одержаного з каналу зв'язку вихідного символу М,. Як інший приклад, програмна інформація, яку видають часткові декодери 24, може бути функцією відношення імовірностей
М(а/) ра; 1- ра, -0/ о Овід еолкро Ріа! нок іме) Н або як функція, подібна до логарифму відношення імовірностей І . бо тоє|А а,
Як показано, М-й частковий декодер має також другий вихід, тобто другу функцію від умовних імовірностей значень декодованих бітів або вищезгаданих відношень імовірностей. Прикладом цієї другої функції є добуток
І с. та апріорної імовірності того, ЩО 4, ; одержаної з попереднього часткового декодеру.
РІЧ -ПІУ 4-0 65 Декодер для паралельно конкатенованих кодів працює ітеративно наступним чином. Перший частковий декодер (декодер 1) обчислює набір програмних значень для послідовності інформаційних бітів, закодованих першим частковим кодером, виходячи з одержаного закодованого слова та будь-якої апріорної інформації про передані інформаційні біти. Під час першої ітерації якщо нема апріорної інформації про статистичні характеристики джерела інформації, припускається, що біти можуть з рівною імовірністю бути 0 або 1 (тобто,
Рібіт - 0); - Рібіт - 1) - 1/2 ). До імовірних програмних значень, обчислених декодером 1, потім застосовується чергування із використанням того самого типу (або того ж самого) чергувателя, що був використаний у кодері для переставлення блоку бітів даних для другого часткового кодера. Ці переставлені програмні значення та одержане відповідне закодоване слово складають вхідну інформацію, яка надходить на 70 наступний частковий декодер (декодер 2). Переставлені імовірні програмні результати, отримані від попередніх часткового декодера та чергувателя використовуються наступним частковим декодером, як апріорна інформація про біти даних, що декодуються. Часткові декодери так працюють послідовно, доки М-й декодер не обчислить набір програмованих результатів для блока бітів даних, які були закодовані кодером. Наступним кроком є застосування до імовірних програмних результатів від М-го декодера зворотного чергування, як вже описувалось /5 Вище. Потім перший декодер знову працює з одержаним закодованим словом, користуючись новими програмними результатами від М-го декодера, як апріорною інформацією про значення бітів даних. Робота декодера продовжується таким чином протягом потрібної кількості ітерацій. Після завершення останньої ітерації, до послідовності значень, що складають другу функцію від обчислених М-м декодером програмованих результатів, застосовується зворотне чергування, щоб відновити порядок даних, у якому вони були одержані
РОСС кодером. Кількість ітерацій може бути визначено наперед, або може встановлюватись динамічно за допомогою виявлення збіжності декодуваня.
Декодер виробляє імовірну програмну інформацію, яка є імовірносною функцією І С ; тобто,
РІЧ -ПІУ умовною імовірністю того, що і-й біт даних у К-бітному символі, який надійшов на кодер під час тактуї є 0 Га при умові, що на виході каналу одержано результати .» - Декодер може також за допомогою гли в Вл; о вирішуючого пристрою, що реалізує правило прийняття рішення, таке, як й; -9 Ф п 2: 1 т
Рій! нок т ці «2 4; -1 З « додатково видавати детерміновану інформацію, яка є функцією від його програмованих результатів. Тобто, якщо І ; Тоді а -0 ; якщо | ; Тоді а -1 ; інакше а" « ріаб-0 р ' ріаг-0г ув ' ' 2 2 - с випадково надається значення 0 або 1. ц У типових турбо декодерах використовуються або тахітит а розіегіогі (МАР) декодери, в яких максимум и"? взято з минулого досвіду, такі, як описано у Г.К. Вайі, У. СосКе, Р. Уеїпек апа 9. Камім, "Оріїта! Юесодіпд ої ІІпеаг Содев їТог Міпітігіпд Зутброї еггог Каїе, ІЄЕЄ Тгапвасіпзе ої Іпіогтайоп ТНеогу, Магспй 1974, рр. 435 284-287., або декодери, у яких для одержання імовірних програмних результатів використовується алгоритм «г» Вітербі (зой оцїриї Мійегрі аідогйт, ЗОМА декодери), які наведено .). Надепацег апа Р. Ноепег "А Міфегрі
АїЇдогйт мій Бой-Юесівіоп Ошцїриїв апа її Арріїсайопв, 1989 ІЄЕЕЄЕЕ Сіоресот Сопіегепсе, рр. 1680-1686. МАР ть декодер видає імовірність того, що значення декодованого біта є 0 або 1. В свою чергу, ХОМА декодер типово -І підраховує відношення імовірностей - 70 що со Рідекодований біт є 1)
Р|декодований біт є 0) 29 для кожного декодованого біта. Очевидно, що це відношення імовірностей може бути отримано з Р
ГФ) Ідекодований біт є 0) та навпаки, користуючись Р (декодований біт є 0)-1- Р (декодований біт є 1). Було кю встановлено, що використання у МАР або БОМА декодерах логарифму відношення імовірностей, тобто о юб| г ілекодований біт є 7
Рідекодований біт є 0) має деякі переваги при підрахунках.
Було продемонстровано, що користь від кодування (здібність до виправлення помилок), що одержується при 65 застосуванні турбо кодів, значно знижується із зменшенням розміру блоку даних. Декілька авторів вважають таку поведінку безпосереднім наслідком властивостей КС кодів. Було показано, що кодова відстань КС коду збільшується із збільшенням довжини блоку даних. | навпаки, мінімальна кодова відстань КС коду зі зменшенням довжини блоку даних зменшується. Другою проблемою є труднощі з закінченням всіх КС кодів, з яких складається схема турбо кодування, внаслідок чергування. На жаль, шкідливі ефекти, що виникають при незакінченій послідовності або при накладенні обмежень на конструкцію чергувателя, є значними та навіть збільшуються зі зменшенням довжини блоку даних.
Згідно з цим винаходом, у паралельно конкатенованій згортаючій схемі кодування як складові використовуються нерекурсивні систематичні згортаючі коди з відтинанням закінчень. Використання кодів з відтинанням закінчень вирішує проблему закінчення вхідних послідовностей даних при турбо кодуванні, завдяки 7/0 чому уникається зниження продуктивності відповідного декодера на малих повідомленнях. Хоч МС коди є загалом слабкішими від КЗС кодів при однаковому обсязі пам'яті, вільна кодова відстань МЗС коду є менш чутливою до довжини блоку даних. Відповідно, паралельно конкатеноване кодування з використанням М5С кодів порівняно з використанням КЗС кодів при однаковому обсязі пам'яті для повідомлень, коротших, ніж наперед визначений граничний розмір блоку даних, повинно дати кращі результати. Продуктивність залежитиме від /5 припустимої кількості помилок у декодованих бітах, бажаних кодового коефіцієнту та пам'яті.
На Фіг. З наведено приклад нерекурсивного систематичного згортаючого кодера із відтинанням закінчень із кодовим коефіцієнтом - 1/2 та пам'ятью - т для використання у схемі паралельно конкатенованого згортаючого кодування (РССС) цього винаходу. У подальшому викладенні нехай (п, К, т) кодер визначає кодер, в якому вхідні символи складаються з К біт, вихідні символі складаються з п біт, а т дорівнює пам'яті кодера у К-бітних символах. З метою ілюстрації фіг. З накреслено для двоїчних вхідних символів, тобто К - 1. Але цей винахід можна застосовувати у випадку будь-яких значень К, п та т.
Спочатку перемикач 50 знаходиться у нижній позиції, і Ї вхідних бітів всуваються у регістр зсуву 52, по К за один раз (один вхідний символ за раз у цьому прикладі). Після завантаження І-го біту у декодер перемикач переміщується у верхню позицію, і зі зсуву першого біту з другого зсувного регістру 54 у нерекурсивний сч систематичний кодер починається кодування, у цей час стан кодера є (Бу, Бі 415..., Бі (кт))3 У цьому прикладі вихід кодера складається з чергового вхідного біту та біту контролю парності, що формується у блоці 56 (у і) цьому прикладі показано як складання по модулю 2), як функція стану кодера та чергового вхідного символу.
Кодування закінчується, коли І -й біт закодовано.
Друга частина цього винаходу, відповідний декодер для описаного вище паралельно конкатенованого б зо кодера, містить у собі циклічний МАР декодер, який був описаний авторами цього винаходу в широко відомій сумісній патентній заявці США Мо (КО-24,923), на яку додається посилання. Зокрема, у патентній заявці США Мо - (КО-24,923) був описаний циклічний МАР декодер для декодування згортаючих кодів із відтинанням закінчень. М
Циклічний МАР декодер може видавати споживачеві даних оцінене значення закодованого блоку разом з інформацією про достовірність, наприклад, процесору сигналів синтезування мови, при використанні для « з5 маскування помилок передачі, або процесору протоколу передачі пакованих даних, як міру імовірності помилки у «г блоці, при використанні для прийняття рішення про повторний запит блоку.
Зокрема, як описано у патентній заявці США Мо (КО-24,923), циклічний МАР декодер для решіткових кодів із виправленням помилок, в яких використовується відтинання закінчень, видає програмовані результати.
Циклічний МАР декодер видає оцінки імовірностей станів на першій фазі решітки, які заміщують апріорні «
Відомості про початковий стан у звичайному МАР декодері. Циклічний МАР декодер визначає розподіло пт) с імовірностей початкового стану будь-яким з двох засобів. У першому виконується роз'вязання задачі про знаходження власного значення, відповідний до якого власний вектор і є шуканий розподіл імовірностей з початкового стану; маючи відомості про початковий стан, циклічний МАР декодер виконує подальше декодування у відповідності до звичайного алгоритму МАР декодування. Другий спосіб базується на рекурсії, терації якої збігаються до розподілу початкового стану. Після достатньої кількості ітерацій стан циклічної їх послідовності станів стає відомим з великою імовірністю, і циклічний МАР декодер виконує подальше декодування у відповідності до звичайного алгоритму МАР декодування. ве Метою звичайного алгоритму МАР декодування є знаходження умовних імовірностей: -І Р /стан т під час такту ї / одержані з каналу дані уч,.... У 3.
Величина ЇЇ у цьому виразі репрезентує довжину блока даних, надану у кількості закодованих символів.
Ш- (Кодер для (п, К) коду працює над К-бітними вхідними символами та видає п-бітні вихідні символи.) Величина у,
Ге є символом, одержаним з каналу зв'язку під час такту ї.
Алгоритм МАР декодування спочатку фактично знаходить імовірності: вв йт)- РІ нт кі (1)
Ф) тобто, об'єднану імовірність того, що 5;, стан кодеру під час такту Її, є т і з каналу зв'язку надійшов ка набір символів І. - Це є бажані імовірності, помножені на сталу ; імовірність т, іа з (ВГ бо одержання з на виході з каналу набору .
Те» М "З
Тепер визначимо елементи матриці Г,:
Гаі,,)) 2 Р (стан | під час такту Є; у, / стан і під час такту Е-1).
Матриця Г, обчислюється, як функція від імовірності зміни стану каналу (М ХХ), імовірності рт / пт") того, 65 що кодер перейде із стану т' до стану т під час такту ї, і імовірності ФІХ / тт) того, що вихідний символ кодера є Х при умові, що попередній стан кодера був т, а сучасний стан кодера є т. Зокрема, кожний елемент Г, обчислюється сумуванням всіх можливих виходів кодера Х наступним чином:
УКтт)-: У рДт/ т) Х / тт)А(К, Х) (2)
Х
МАР декодер обчислює | цих матриць, по одній на кожній фазі решітки. Вони формуються залежно від одержаних з каналу символів і властивостей розгалуджень решітки обраного коду.
Далі визначимо М елементів об'єднаної імовірності вектора-рядка су, як т ежі) - Рістан / під час такту ї У... (3) та М елементів умовної імовірності вектора-стовбчика р,, як тв ВК) - РіУвь-зУк / стан / під час такту 1) (4) для | - 0,1,...(0(М-1), де М дорівнює числу станів кодера. (Зверніть увагу, що матриці та вектори визначені жирним шрифтом.)
Алгоритм МАР декодування складається з наступних кроків: (І) Обчислити о4,..»оу за допомогою прямої рекурсії: арт о ТГ, 1... (5) (І) Обчислити р.,..., Ді» за допомогою зворотної рекурсії: с
Де Ган ЕЕ -1,...1. (6) о (ІП) Обчислити елементи 7, як:
АК) с аді) ВК), усій т, (7) Ф (ІМ) Знайти необхідні співвідношення величин. Нехай, наприклад, І є множина станів -
А щі так, що |-й елемент 5,, орівнює нулеві. Для звичайного не рекурсивного решіткового 5, -151,52, Бе | що | щей дор улеві. Д рекур р « коду сФі-д |-й біт даних під час такту Ї. Таким чином, імовірні програмні результати декодування: « / їй 1 «
Ріа! нок) е-стлу Хіт)
РУ | хеу - с . де і » Рік) ЕХ (т) т визначає індекс, що відповідає стану 5. ї» 45 Детерміновані результати декодування або декодовані значення бітів одержуються шляхом застосування до наступного правила: во вій -0/у -і я, й; -0 -І ' 2 1
Фо Ріа; -01 -, « (2 й; -1
Ф)
Тобто, якщо , тоді 5 ; Якщо , тоді 5 інакше - зе й ро па но и простаті а! ріас-пгикіх- ріас-пгуєрс- 60 2 2 випадково надається значення 0 або 1.
Іншим прикладом співвідношення величин для вищезгаданого кроку (ІМ) є матриця імовірностей с, що складається з елементів, які визначаються наступним чином: "в - 0: - з І, - . вв . б5 оф) Різ БД КО) а) ж) В)
Ці імовірності корисні, якщо треба визначити а розіегіогі імовірність вихідних бітів кодера.
У стандартному використанні алгоритму МАР декодування пряма рекурсія починається з вектора од - (1,0,...0), а зворотна рекурсія починається з Др, - (1,0,....037. Ці початкові умови базуються на припущенні, що початковий стан кодера Зо - 0 і кінцевий стан 5) -0.
Одна з реалізацій циклічного МАР декодера визначає розподіл імовірностей початкового стану, розв'язуючи задачу про власне значення, як наведено далі. Нехай о, Дь Г, та Ху ті ж самі, що були раніше, але візьмемо початкові од та Ду так:
Встановимо Др, рівним вектору-стовпчику (111... 1)".
Нехай од буде невідомою (векторною) змінною.
Тоді, (І) Обчислити Г, для г - 1,2, ... Ї відповідно до рівності (2). (І) Знайти найбільше власне значення добутку матриць ГГ. Го ... Гу. Нормалізувати відповідний власний вектор так, щоб сума його компонентів дорівнювала одиниці. Цей вектор і є невідома величина оу. Власне їз значення г. рі т) (ПІ) Сформувати наступні о, за допомогою прямої рекурсії, заданої у рівнянні (5). (ІМ) Починаючи з початкових р, встановлених вище, сформувати р, за допомогою зворотної рекурсії, го заданої у рівнянні (6). (М) Сформувати 7, так, як у (7), а також інші необхідні величини, такі як, наприклад, прогамовані результати
Р Її а -п/ ТЕ або матрицю імовірностей с,, описану вище. є І
Винахідники продемонстрували, що невідома змінна су задовольняє матричному рівнянню с (8) аоГГ,...Г, ба 8-8 -- орі) ! (22) їч-
З факту, що ця формула відображає відношення імовірностей, нам відомо, що добуток матриць Г, справа М має найбільше власне значення, яке дорівнює І , та що відповідний власний вектор повинен бути рі ї, І « зв Вектором імовірності. «
З початковим Др; - (111...1)7, рівняння (6) дає Д,;.. Таким чином, повторне використання цієї зворотної рекурсії дає всі р,. Після того, як оду відоме та р; встановлено, всі обчислення у циклічному МАР декодері цього винаходу повторюють звичайний алгоритм МАР декодування. «
На фіг. 4 наведено спрощену блок-схему циклічного МАР декодера 110 для декодування решіткового коду із відтинанням закінчень та виправленням помилок методом власного вектору, який наведено вище. До складу - с декодера 110 входить обчислювач Г, 112, який обчислює Гу, як функцію від виходу каналу у;. Обчислювач Г, а одержує на вхід від пам'яті 130 наступну інформацію: імовірність зміни стану каналу К (У,, Х), імовірність р; (т / "» т") того, що кодер перейде із стану т' до стану т під час такту ї, та імовірність д4;(Х / т", т) того, що вихідний символ кодера є Х при умові, що попередній стан кодера був п", а сучасний стан кодера є т. Обчислювач Г, обчислює кожний елемент Г, підсумуванням всіх можливих виходів кодера Х у відповідності до рівності (2).
Її Обчислені величини Г, надходять на обчислювач матричного добутку 114, щоб сформувати добуток матриць їз ГГ... Гу використовуються одинична матриця 116, одержана, наприклад, із пам'яті, перемикач 118 та контур затримки 120. Під час такту Її - 1 одинична матриця використовується на одному із входів обчислювача добутку - І матриць. На кожному наступному такті, від Її - 2 до ї - І, добуток матриць «-ї через контур затримки знову - це
Ме, надходить на обчислювач добутку. Потім, під час такту ї - І, кінцевий добуток матриць через перемикач 121 потрапляє на обчислювач нормалізованого власного вектору 122, який обчислює нормалізований власний вектор у відповідності до найбільшого власного значення матричного добутку, яке також надається на обчислювач. Після ініціалізації ду за допомогою цього нормалізованого власного вектору, наступні вектори о;
ГФ! визначаються рекурсивно у відповідності до рівності (5) у обчислювачі матричного добутку 124, що використовує контур затримки 126 та перемикач 128, як показано. Відповідні величини Г , дістаються із пам'яті 130, а о обчислені оу потім оберігаються в пам'яті 130.
Величини дД, визначаються у обчислювачі матричного добутку 132, що використовує перемикач 134 та контур бо затримки 136 згідно з рівнянням (б). Далі, імовірності у, обчислюються із величин о, та р, в обчислювачі добутку елементів 140 відповідно до рівності (7). Величини ;, надходять на обчислювач імовірності значення декодованого біту 150, який визначає імовірність того, що |-й декодований біт під час такту Її, тобто і, дорівнює
Я, ве нулеві. Ця імовірність потрапляє на пороговий вирішуючий пристрій 152, який реалізує наступне правило прийняття рішень: якщо імовірність, отримана від обчислювача 150, перевищує рото вирішити, що у: 2 декодований біт є нуль; якщо Імовірність є меншою від І то вирішити, що декодований біт є одиниця; якщо у: вона дорівнює І то випадково надати декодованному біту значення 0 або 1. Вихід цього порогового - у: вирішуючого пристрою є вихідним (декодованим) бітом декодеру під час такту і.
Імовірність того, що декодований біт є нуль рід -0/ я , як також показано на фіг. 4, подається на г І! блок 154 функції імовірних програмних результатів для отримання функції від імовірності, тобто, , такої, як, наприклад ліві -ог у) 1 і шо и. 1- Рій е0/т) відношення імовірностей - : :
Ріа) 01) с як імовірних програмних результатів декодування. Другою корисною функцією від є
РіЯч!-ПУг (8)
Іва ві ще знов С Рфаи но) 09 відношення імовірностей - |в у 7 б з Рід! -07, ; -
Альтернативно, функцією для використання у блоці 154 може бути просто одинична функція, так що - програмовані результати декодування є п 1. ріаб-пУі « інша реалізація циклічного МАР декодеру визначає розподіл імовірностей станів за допомогою методу « рекурсії. Зокрема, в одній з реалізацій (метод динамічної збіжності), рекурсія продовжується до виявлення збіжності у декодері. У цьому методі рекурсії (або динамічної збіжності), кроки (Ії) та (І) з описаного вище метода власного вектора змінюються наступним чином: « (Па) Починаючи з од, що дорівнює (1/М,...,1/М), де М є кількість станів решітки, виконати Г. раз пряму рекурсію. Нормалізувати результати так, щоб елементи кожного нового о, давали у сумі одиницю. Зберегти всі в) с Ї. векторів о). "з (Н.Б) Поклавши оо рівним о) з попереднього кроку та починаючи з ї - 1, обчислити перші І. ; " Те 15 векторів імовірності знову. Тобто, підрахувати м-1 для т - 0, 1,..., М-1 та ї - т. що (тн х вд НЯНЯ, ї 1, 2,..., 4" де І. ;,де І. є прийнятною мінімальною кількістю фаз решітки. Нормалізувати, як і раніше.
Зберегти лише саму останню множину з І. векторів оу, знайдених за допомогою рекурсії у кроках (ІІ.а) та (І.Б), і це. в , знайдений раніше під час кроку (ІІ.а). (че) См (Н.с) Порівняти в , знайдену на кроці (І.Б) із множиною, знайденою раніше під час кроку (ІІ.а). Якщо
См різниця між М відповідними елементами нового та старого в є прийнятне малою, перейти до кроку (ІМ),
Ф) См ко який було описано вище. В іншому випадку виконати крок (1І.4). (1.4) Покласти / - ( - 1 та підрахувати о, - о, Гі. Нормалізувати, як і раніше. Зберегти лише саму останню 60 множину з І. обчислених векторів о, і ш, знайдених раніше під час кроку (ІІ. а). (Пе) Порівняти нові вектори о; із множиною, яку було знайдено раніше. Якщо різниця між М новими та старими о; є прийнятно малою, перейти до кроку (ІМ). В іншому випадку виконати крок (ІІ.4), якщо два останніх вектори не дають прийнятної різниці та глибина рекурсії не перевищує заданого максимуму (типово 21), інакше перейти до кроку (ІМ). бо Далі, щоб сформувати імовірні програмні результати та вихідні біти циклічного МАР декодеру в цьому методі виконуються кроки (ІМ) та (М), які було надано раніше під час опису методу власного вектору.
В інший можливій реалізації циклічного МАР декодеру, як описано у патентній заявці США Мо (КО-24,923), наданий вище метод рекурсії модифіковано таким чином, що декодеру необхідно виконати вдруге лише фіксовану, наперед визначену кількість фаз решітки, тобто наперед визначено глибину загортання. Це надає переваги при реалізації, тому що необхідна для декодування кількість підрахунків є такою ж самою для будь-якого закодованого блоку повідомлення. Як наслідок, зменшується складність апаратної та програмної реалізацій.
Одним з шляхів оцінити необхідну глибину загортання для МАР декодування згортаючого коду із відтинанням закінчень є визначення її за допомогою апаратних або програмних експериментів, для чого потрібно реалізувати 70 циклічний МАР декодер із змінною глибиною загортання та провести виміри рівня помилок декодування біту відносно Еь / Мо для поступово зростаючих глибин загортання. Мінімальна глибина загортання декодеру, яка забезпечує мінімальну імовірність помилки декодування біту для заданого Е ь / Мо, може вважатися знайденою, якщо подальше зростання глибини загортання не веде до зменшення імовірності помилки.
Якщо прийнятним є рівень помилок декодування біта, який вище, ніж досяжний при заданому Е ь/ Мо 7/5 Мінімумі, можливо зменшити необхідну кількість фаз решітки, що їх виконує циклічний МАР декодер. Зокрема, наданий вище пошук глибини загортання можна просто припинити після досягнення бажаної середньої імовірності помилки декодування біта.
Інший шлях визначення глибини загортання наданого коду полягає в застосуванні властивостей кодової відстані. Щоб вести далі, необхідно ввести два окремих поняття глибин розв'язку декодеру. Як використовується далі, вислів "коректний шлях" визначає послідовність станів або шлях крізь решітку, який проходиться при кодуванні блоку бітів даних. Вислів "некоректна підмножина вершини" відноситься до множини всіх некоректних розгалужень решітки в бік вершин та їх нащадків, що не належать до коректного шляху. Обидві визначені нижче глибини розв'язку залежать від згортаючого кодера.
Глибини розв'язку визначаються наступним чином: с (І) Визначити передню глибину розв'язку для виправлення е помилок, І К(е), як першу глибину в решітці, при якій всі шляхи з некоректної підмножини початкової вершини коректного шляху, незалежно від того, з'єднуються (8) вони пізніше з коректним шляхом чи ні, проходять далі, ніж відстань Хамінга 2е від коректного шляху. Значення
І К(е) полягає в тому, що якщо попереду початкової вершини знаходиться е або менше помилок, і відомо, що декодування починається з неї, то декодер мусить виконати декодування без помилки. Формальне табулювання б зо передньої глибини розв'язку для згортаючих кодів було зроблено .).В. Апаегзоп апа К. ВаІаснапагап іп "Оесівіоп
Оерійв ої СопмоЇшіопа! Содев", ІЄЕЄ Тгтапзасібпе оп Іпіогтаййоп Тпеогу, мої. ІТ-35, рр. 455-59, Магсп 1989. -
Декілька властивостей І Е(е) було розкрито у цій роботі та також у У.В. Апдеггоп апа 5. Мойап Зоцгсе апа М
Спаппеї! Содіпд -- Ап АІдогпййптіс Арргоасі, Кішмег Асадетіс Рибіїзпегв, МогмеїЇ, МА, 1991. Головною серед цих властивостей є те, що існує просте лінійне співвідношення між І Е та е: наприклад, для кодів із коефіцієнтом « 1/2 'Е приблизно дорівнює 9.08е. «Е (І) Далі визначити неконкатеновану глибину розв'язку для виправлення е помилок, І Ч(е), як першу глибину в решітці, при якій всі шляхи в решітці, які ніколи не перетинаються з коректним шляхом, проходять далі, ніж відстань Хамінга 2е вбік від коректного шляху.
Значення І Це) для програмованого циклічного МАР декодування полягає в тому, що імовірність опинитися « 40. На дійсно переданому шляху є дуже високою після виконання декодером І Ш(е) фаз решітки. Таким чином, з с мінімальна глибина загортання для циклічного МАР декодування є | Ц(е). Підрахунки глибини І Ч(е) показують, що вона завжди більша, ніж І К(е), але піддається тій самій приблизній оцінці. З цього виходить, що мінімальна ;» глибина загортання може бути оцінена, як передня глибина розв'язку, якщо неконкатенована глибина розв'язку коду невідома.
Знайшовши мінімальну неконкатеновану глибину розв'язку для наданого кодеру, ми знаходимо найменшу їх кількість фаз решітки, які має виконати реальний циклічний декодер, що видає програмовані результати.
Алгоритм знаходження І К(е), передньої глибини розв'язку був наданий 9.В. Апдегзоп апа К. Ваїаспапагап іп ве "Ресізіоп Оерійнз ої СопмоіІшіопа! Содез", яка цитувалася раніше. Для знайдення І У(е): -І (І) Продовжити кодову решітку зліва направо, водночас починаючи у всіх вершинах решітки, за виключенням
Вершини нульового стану.
Ш- (ІЇ) Для кожного рівня, видалити всі шляхи, які з'єднуються з коректним (цілюоом нульовим) шляхом; не
Ге) продовжувати ніяких шляхів вбік від вершини коректного (нульового) стану. (І) Для рівня К, знайдіть найменшу відстань Хамінга, або вагу, серед шляхів, які скінчаються у вершинах цього рівня. (ІМ) Якщо найменша відстань перевищує 2е, зупиніться. Тоді, І Ц(е) - К.
Як описано у патентній заявці США Мо (КО-24,923), експерименти з комп'ютерним моделюванням призвели
Ф) до двох непередбачених результатів: (1) обробка р, з загортанням підвищує продуктивність декодера; та (2) ко використання глибини загортання І Ц(е) з І К(е) - 2 І К(е) значно підвищує продуктивність.
Отож, краща реалізація алгоритму циклічного МАР декодування, який базується на рекурсії, складається із бо наступних кроків: (І) Обчислити Г, для ї -1, 2, ... Ї відповідно до рівняння (2). (І) Починаючи з од, що дорівнює (1/М,...1/М), це М є кількість станів решітки, виконати пряму рекурсію згідно з рівнянням (5) (І. «ж |) разів для и - 1, 2,..., (ЇЙ - У), де Цу є глибина загортання декодеру. Індекс рівня решітки Ї приймає значення ((и - 1) той І) я 1. Коли відбувається циклічне повернення декодером одержаної з б5 каналу послідовності символів, о) використовується як од. Нормалізувати результати так, щоб елементи кожного нового оу, давали у сумі одиницю. Зберегти !. самих останніх векторів оу, знайдених за допомогою цієї рекурсії.
(ПІ) Починаючи з р, рівних (111...1)7, виконати зворотну рекурсію згідно рівняння (6) (І. ж І) разів для ци - 1,2,..., (С - Цу) Індекс рівня решітки Її приймає значення І - (и тоа І). Коли відбувається циклічне повернення декодером одержаної з каналу послідовності символів, Д- використовується, як р,., а Г/ використовується, як ГІ44 при підрахунках нового Др,;. Нормалізувати результати так, щоб елементи кожного нового р, давали у сумі одиницю. Знову зберегти Г/. самих останніх векторів р,, знайдених за допомогою цієї рекурсії.
Наступний крок покращеного методу рекурсії для отримання результатів передбачення та декодованих бітів є таким самим, як і крок (М), описаний вище при викладенні методу власного вектору.
На Фіг. 5 наведено спрощену блок-схему циклічного МАР декодеру 180 згідно з реалізацією цього винаходу. 70 Декодер 180 складається з обчислювача 182 Г,, який обчислює Г, як функцію від отриманих з каналу даних у..
Отримані з каналу дані у,,... у надходять на обчислювач Г, через перемикач 184. Коли перемикач знаходиться у нижній позиції, Її одержаних з каналу символів надходять у обчислювач 182 Г, та зсувний регістр 186, по одному символу за раз. Потім перемикач 184 переміщується у верхню позицію, щоб дозволити зсув перших |, отриманих символів із зсувного регістру у обчислювач Г, знову, тобто, щоб забезпечити роботу обчислювача. 72 Обчислювач Г, отримує на вхід від пам'яті 130 імовірність зміни стану каналу (М.Х), імовірність р(т / т) того, що кодер перейде із стану т до стану т під час такту ї, та імовірність 4ИХ / тт) того, що вихідний символ кодера є Х при умові, що попередній стан кодера був п", а сучасний стан кодера є т. Обчислювач Г, обчислює кожний елемент Г, сумуванням всіх можливих виходів кодера Х у відповідності до рівняння (2).
Обчислені величини Г, надходять на обчислювач матричного добутку 190, який перемножує матрицю Г, та матрицю о), що відбувається рекурсивно за допомогою контуру затримки 192 та демультиплексора 194. Коли ї 1, сигнал керування СМТКІ1 спричинює вибір демультиплексором 194 матриці од з пам'яті 196, як одного з аргументів обчислювача добутку матриць 190. Коли 2 « ї «х |, сигнал керування СМТКІ1 спричинює вибір демультиплексором 194 матриці 054 з контуру затримки 192, як одного з аргументів обчислювача добутку матриць 190. Величини Г, та оу зберігаються у пам'яті 196 у відповідності з алгоритмом. с
Вектори р, обчислюються рекурсивно у обчислювачі матричного добутку 200 за допомогою контуру затримки о 202 та демультиплексора 204. Коли ї - І - 1, сигнал керування СМТКІ2 спричинює вибір демультиплексором 204 матриці Д,.4 з пам'яті 196, як одного з аргументів обчислювача добутку матриць 200. Коли! -2 55 1, сигнал керування СМТКІ2 спричинює вибір демультиплексором 204 матриці р... з контуру затримки 202, як одного з Ф зо аргументів обчислювача добутку матриць 200. Отримані величини р, перемножуються з величинами су, одержаними з пам'яті 196, в обчислювачі добутку елементів, щоб отримати величини у, як описано вище. Таким в самим чином, як було описано раніше із посиланням на Фіг. 4, величини ;, надходять на обчислювач імовірності - значення декодованого біту 150, вихід якого потрапляє на пороговий вирішуючий пристрій 152, даючи декодовані декодером вихідні біти. т
Імовірність того, що декодований біт є нуль і , як також показано на фіг. 5, подається на чІ ріаб-пУі блок функції передбачених результатів 154 для отримання функції від імовірності, тобто, т
ЛРІШ-0 Ж) , такої, як, наприкла ю р д З а ША вій ео/к ,» відношення імовірностей - -
Рій! 0 кі о як програмованих (передбачених) результатів декодування. Другою корисною функцією від тові -оі -І - 50 со | ши Й 1- Ріа; -0/ хі 09 відношення імовірностей - Іов--- - - - - -т5.5- ріа! ноу
Альтернативною функцією для використання у блоці 154 може бути просто одинична функція, так що о програмовані результати декодування є Р Її а -п/ ТЕ . ко г І!
Згідно з цим винаходом можливо збільшити кодовий коефіцієнт паралельно конкатенованої схеми кодування, бо в якій використовують нерекурсивні систематичні коди із відтинанням закінчень, видаляючи складеного формувачем закодованого слова окремі відібрані біти у відповідності до належним чином вибраного шаблону, перед тим, як передавати біт складеного закодованого слова по каналу зв'язку. Ця техніка відома, як "проріджування" . Шаблон цього проріджування також відомий і декодер функціонування декодеру: перетворювач складеного закодованого слова у частково закодовані слова просто надає нейтральних значень 65 кожному прорідженому біту під час формування одержаних частково закодованих слів. Наприклад, нейтральні значення для випадку передачі сигналу з другого кінця каналу із адитивним білим Гаусовим шумом. Решту операцій декодер виконує так, як було описано раніше.
До цього часу звичайно вважалось, що нерекурсивні систематичні згортаючі коди не слід використовувати як складові коди у паралельно конкатенованій схемі кодування завдяки кращим властивостям кодової відстані КЗС кодів для порівняно великих довжин блоків даних, як сповіщається, наприклад, у 5. Вепедецо апа о. Мопіогзі, "Оезідп ої Рагайе! Сопсайепагечай Сопумоі|Шгіопаї Содез, |ЕЕЕ Тгапзасіопз оп Соттипісайопе, що буде опубліковано. Але, як було описано вище, винахідники визначили, що мінімальна відстань М5С коду є менш чутливою до довжини блоку даних, і тому може переважно використовуватись у комунікаційних системах, які передають короткі блоки бітів даних крізь канали з сильними шумами. Крім того, винахідники визначили, що 7/0 Використання кодів із відтинанням закінчень вирішує проблему закінчення вхідних послідовностей даних у турбо кодах. Використання згортаючих кодів з відтинанням закінчень, як складових у паралельно конкатенованій схемі кодування ще не пропонувалося. Отже, у цьому винахід пропонується паралельно конкатенована нерекурсивна систематична згортаюча схема кодування з відтинанням закінчень, з декодером, що складається з циклічних
МАР декодерів для декодування складових згортаючих кодів із відтинанням закінчень, для забезпечення кращої /5 продуктивності на коротких блоках даних порівняно із звичайними турбо схемами кодування, яка вимірюється, як відношення кількості помилково декодованих бітів до відношення сигнал/шум.
Незважаючи на те, що тут були показано та описано кращі шляхи до реалізації цього винаходу, зрозуміло, що ці реалізації надані тільки, як приклад. Численні варіанти, зміни та заміщення будуть зроблені тими, хто має певні навички цієї роботи, не відходячи від самого винаходу. Відповідно, вважається, що цей винахід обмежений тільки сенсом та межею застосування доданих формул.

Claims (1)

  1. Формула винаходу . с 25 1. Спосіб паралельно-каскадного згорнутого кодування, що складається з кроку: надходження блока, даних на блок кодерів, що складається з множини М кодерів та М-1 переміжників з'єднаних паралельно, (о) який відрізняється тим, що додатково містить кроки: кодування блока, даних у першому кодері за допомогою нерекурсивного систематичного згорнутого коду з відтинанням закінчень та одержанням відповідної першої складової кодованого слова, що складається з бітів о зо даних та бітів паритету, застосування переміження до блока даних для одержання переставного блока даних, кодування в. переставного блока, даних у наступному кодері за допомогою нерекурсивного систематичного згорнутого коду з їч- відтинанням закінчень для одержання відповідної другої складової кодованого слова, що складається з бітів даних та бітів паритету, повторення кроків переміження та кодування результуючого переставного блока, даних « 35 у решті М-2 переміжників та М-2 кодерів та одержанням складових кодованих слів складених з бітів даних та «т бітів паритету, форматування бітів складових кодованих слів.
    2. Спосіб за п. 1, який відрізняється тим, що крок форматування відбувається таким чином, що до складеного кодованого слова входить тільки один біт з блока даних. «
    З. Спосіб за. п. 1 який відрізняється тим, що крок форматування відбувається таким чином, що складене з с кодовано, слово містить окремі біти, що створюють складові кодовані слова, відібрані відповідно до наперед заданого шаблона. :з» 4.. Спосіб декодування паралельно-каскадних згорнутих кодів, що складається з кроків: прийом кодованого слова, сформованого з бітів множини (М) складових кодованих слів, одержаних після Застосування до блоків даних некурсивних систематичних згорнутих кодів з відтинанням закінчень у блока їз кодерів, формування прийнятого складеного кодованого слова прийнятих складових кодованих слів, який відрізняється тим, що кожне відповідне складене кодоване слово приймається одним із М відповідним ве декодером з блоки декодерів, кожний відповідний декодер одержує апріорно обране значення бітів даних та - додатково містить кроки: декодування прийнятих складових кодованих слів шляхом ітерацій крізь М декодерів та М-1 переміжників для - забезпечення результатів декодування, кожний з М декодерів забезпечує вибір значення кожного біта у блоці Ге; даних кодованих відповідним кодером, у кожному з М-1 переміжників вибір значення бітів даних від попереднього декодера застосоване переміження для забезпечення блоки інформації для наступного декодера, апріорна інформація про значення бітів даних для першого з М декодерів підрахована у припущенні, що значення бітів даних мають рівні імовірності під час першої ітерації, і таким чином складається перша функція від імовірності вибору значення бітів, результати цієї першої функції одержують від М-го декодера та надсилають (Ф) назад на перший декодер через перший блок зворотних переміжників, що складається з М-1 зворотних ГІ переміжників, які відповідають М-1 переміжникам та використовують у зворотній послідовності, апріорний вибір значення бітів даних надсилається у кожний інший декодер у вигляді результатів першої функції від імовірного во вибору значення бітів даних, одержаних від попереднього у послідовності декодера; зворотне переміження у другому зворотному переміжнику для одержання другої функції від імовірності вибору результатів декодування, що надійшли з М-го декодера, з використанням М-1 зворотних переміжників, які відповідають М-1 переміжникам та застосування у зворотній послідовності.
    5.Спосіб за. п. 4, який відрізняється тим, що кількість ітерацій через декодери, переміжники та зворотні 65 переміжники є наперед заданим числом.
    6. Спосіб за п. 4, який відрізняється тим, що ітерації через декодери, переміжники та зворотні переміжники повторюють до виявлення збіжності декодування, якщо кількість ітерацій не перевищує максимальну, в іншому випадку декодування припиняють після досягнення максимальної кількості ітерацій і блок декодерів видає другу функцію від імовірних результатів декодування, одержану з М-го декодера, як свій результат декодування через другий зворотний переміжник.
    7. Спосіб за п. 4, який відрізняється тим, що додатково має крок застосування правила прийняття рішення для одержання детермінованих результатів декодування як функції від імовірного вибору результату блока декодерів.
    З. Спосіб за п. 4, який відрізняється тим, що під час формування складеного кодованого слова частину бітів 70 відкидають у відповідності до наперед заданого шаблони, у засобі декодування при формуванні одержаних складових кодованих слів додатково можливий крок вставки середніх значень для всіх відкинутих бітів.
    9. Спосіб за п. 4, який відрізняється тим, що крок декодування виконується за допомогою М декодерів, у яких використано циклічні декодери по емпіричному максимуму (МАР) крок декодування складається з розв'язання задачі про знаходження власного вектора.
    10. Спосіб за п. 4, який відрізняється тим, що , що крок декодування виконується за допомогою М декодерів, у яких використано циклічні декодери МАР, на кроці декодування застосовується метод рекурсії.
    11. Спосіб для декодування паралельно-каскадного згорнутого коду, що складається з кроку надходження блока бітів даних на блок кодерів, що містить множину М кодерів та М-1 переміжників, з'єднаних паралельно, який відрізняється тим, що додатково містить кроки кодування блок"ібітів даних у першому кодері за допомогою нерекурсивного систематичного згорнутого коду із відтинанням закінчень та одержання відповідного першого складового кодованого слова, що складається з бітів даних та бітів паритету, застосування переміження до блока бітів даних, щоб одержати переставний блок бітів даних, кодування одержаного переставного блока бітів даних у наступному кодері за допомогою нерекурсивного с об систематичного згорнутого коду із відтинанням закінчень та одержанням відповідного другого складового кодованого слова, що складається з бітів даних та бітів паритету, (8) повторення кроків переміження та кодування одержаного переставного блока бітів даних у решті М-2 переміжників та М-2 кодерів з одержанням складових кодованих слів, що складається з бітів даних та бітів паритету, б зо формування з складових кодованих слів складеного кодованого слова, відправлення складеного кодованого слова у канал зв'язку, - прийом з каналу зв'язку складеного кодованого слова, ї- формування з одержаного складеного кодованого слова прийнятих складових слів, кожне для надходження на відповідний декодер з їх множини М блока декодерів, на кожний декодер також надсилають апріорно взяті « імовірності значень бітів даних, «Е декодування одержаних складових кодованих слів шляхом ітерацій крізь М декодерів та М-1 переміжників для одержання від блока декодерів результатів декодування, кожний з М декодерів забезпечує інформацію про значення кожного біта у блоці даних у послідовності кодування відповідним кодером, у кожному з М -1 переміжнику інформації про значення бітів даних від попереднього декодера застосовують переміження для « отримання переставного блока інформації для наступного кодера, апріорно взяту інформацію.про значення бітів з с даних для першого з М декодерів підраховують у припущенні, що значення бітів даних мають рівні імовірності під час першої ітерації і таким чином складають першу функцію від інформації про значення бітів даних, ;» результати цієї першої функції від імовірної інформації про значення бітів одержують від М-го декодеру та надсилають назад на перший декодер через перший зворотній переміжник та використовують у зворотній послідовності, апріорно взяту інформацію про значення бітів даних надсилають у кожний іншій декодер у вигляді їх результатів першої функції від інформації про значення бітів даних, одержаних від попереднього у послідовності декодера та ве зворотне переміження у другому зворотному переміжнику для одержання другої функції від результатів -І декодування, що надійшли з М-го декодера, як імовірний результат декодування усього блока декодерів, з 5р Використання М-1 зворотних переміжників, які відповідають М-1 переміжникам та застосовані у зворотній - послідовності. Ге) 12. Спосіб за п. 11, який відрізняється тим, що крок форматування відбувається таким чином, що складене кодоване слово містить тільки одне входження кожного біта. з блока даних.
    13. Спосіб за п. 11, який відрізняється тим, що крок форматування відбувається таким чином, що складене дв Кодоване слово містить окремі біти, що створюють складові кодовані слова, відібрані відповідно до наперед заданого шаблона.. Ф) 14. Спосіб за п. 11, який відрізняється тим, що кількість ітерацій через декодери, переміжники та зворотні ка переміжники є, наперед заданим числом.
    15. Спосіб за п. 11, який відрізняється тим, що ітерації через декодери, переміжники та зворотні бо переміжники повторюють до виявлення збіжності декодування, якщо кількість ітерацій не перевищує максимальну, в іншому випадку декодування припиняють після досягнення максимальної кількості ітерацій і блок декодерів видає другу функцію від імовірних результатів декодування, одержану з М-го декодера, як свій результат декодування через другий зворотний переміжник.
    16. Спосіб за п. 11, який відрізняється тим, що додатково має крок застосування правила прийняття рішення 65 для одержання детермінованих результатів декодування як функції від імовірного вибору результату блока декодерів.
    17. Спосіб за п. 11, який відрізняється тим, що крок декодування виконується за допомогою М декодерів, у яких використано циклічні декодери МАР, крок декодування складається з розв'язання задачі про знаходження власного вектора.,.
    18. Спосіб за п. 11, який відрізняється тим, що крок декодування виконується за допомогою М декодерів, у яких використано циклічні декодери МАР, на кроці декодування застосовується метод рекурсії.
    19. Спосіб за п. 11, який відрізняється тим, що під час формування складеного кодованого слова частину бітів відкидають у відповідності до наперед заданого шаблони., у засобі декодування при формуванні одержаних складових кодованих слів передбачено крок вставки середніх значень для всіх відкинутих бітів. 70 20. Блок кодерів, який відрізняється тим, що складається з множини (М) кодерів та множини (ІМЧ-1) переміжників, з'єднаних паралельно для систематичного застосування нерекурсивних систематичних згорнутих кодів з відтинанням закінчень до блока даних та різних перестанови до блока, бітів даних з одержанням складових кодованих слів, що складаються з бітів даних та бітів паритету, та формувача складеного кодованого слова для формування із набору бітів з складових кодованих слів складеного кодованого слова.
    21. Блок кодерів за п.20, який відрізняється тим, що формувач складеного кодованого слова формує складене кодоване слова таким чином, що воно включає тільки одне входження кожного біта з блока, даних.
    22. Блок кодерів за п.20, який відрізняється тим, що формувач складеного кодованого слова формує складене кодоване слово таким чином, що до нього потрапляють лише окремі біти з складових кодованих слів, відібрані відповідно до наперед заданого шаблона. 23. Блок декодерів для декодування паралельно-каскадних 2о Згорнутих кодів, який відрізняється тим, що складається з перетворювача складеного кодованого слова у складові закодовані слова для одержання складеного кодованого слова з каналу зв'язку, складене кодоване слово складається з бітів, що відібрано з множини М складових кодованих слів, які було отримано у блоці кодерів при застосуванні до блока, бітів даних нерекурсивних згорнутих кодів з відтинанням закінчень, та формування з нього відповідної множини М одержаних складових кодованих слів; сч
    24. Блок декодерів за п.23, який відрізняється тим, що кількість ітерацій через декодери, о переміжники та зворотні переміжники є наперед заданим числом.
    25.Блок декодерів за п. 23, який відрізняється тим, що ітерації через декодери, переміжники та зворотні переміжники повторюють до виявлення збіжності декодування, якщо кількість ітерацій не перевищує максимальну, в іншому випадку декодування припиняють після досягнення максимальної кількості ітерацій і блок Ге! зо декодерів видає другу функцію від імовірних результатів декодування, одержану з М-го декодера, як свій результат декодування через другий зворотна переміжник. -
    26.Блок декодерів за п. 23, який відрізняється тим, що додатково має розв'язувальний пристрій для М застосування правила прийняття рішення для одержання детермінованих результатів декодування як функції від імовірного вибору результату блока декодерів.27. блок декодерів за п. 23, який відрізняється тим, що у М « декодерів, у яких використано циклічні декодери. МАР, крок декодування, складається з розв'язання задачі про «Е знаходження власного вектора.
    28. Блок декодерів за п. 23, який відрізняється тим, що у М декодерів, у яких використано циклічні деко дери МАР, на кроці декодування застосовується метод рекурсії.
    29.Система кодера та декодера для кодування та декодування паралельно-каскадних згорнутих кодів, « який відрізняється тим, що складається з блока кодерів, що складається з множини М кодерів та множини М-1 з с переміжників, з'єднаних паралельно, для систематичного застосування нерекурсивних систематичних згорнутих кодів з відтинанням закінчень до блока бітів даних та різних переставлень до блока бітів даних та одержанням з складових кодованих слів, що складається з бітів даних та бітів паритету, формувача складеного кодованого слова для формування із набору бітів з складових слів с кладеного Кодованого слова, ї5» перетворювача складеного кодованого слова у складові закодовані слова для одержання складеного кодованого слова з каналу зв'язку, та формування з нього відповідної множини М одержаних складових пи кодованих слів, множини (М) декодерів, на кожний з яких надходить відповідне одержане складове кодоване -І слово з перетворювача складеного кодованого слова у складові кодовані слова, а також апріорно взята 5ор Інформація про значення бітів даних, кожний з М декодерів виробляє імовірну інформацію про значення кожного - біта у блоці даних у послідовності кодування відповідним кодером з блока, кодерів;" Ге) множини М-1 переміжників , у кожному з яких до інформації про значення бітів даних від відповідного декодера застосовують переміження для одержання переставленого блока інформації для наступного декодера, декодування одержаних кодованих слів відбувається у процесі ітерації крізь М декодерів та М-1 переміжників з в отриманням від блока декодерів імовірних результатів декодування, першого зворотного переміжника, що складається з М-1 зворотних переміжників, які відповідають М-1 Ф) переміжникам та використовуються у зворотній послідовності, апріорну інформацію про значення бітів даних для ка першого з М декодерів підраховують у припущенні, що значення бітів даних мають рівні імовірності під час першої ітерацій таким чином складається перша функція від імовірної інформації про значення бітів даних, бо результати цієї першої функції від інформації про значення бітів даних одержують від М-го декодера, та надсилають назад на перший декодер через перший зворотний переміжник, апріорну інформацію про значення бітів даних надсилають у кожний інший декодер у вигляді результатів першої функції від імовірної інформації про значення бітів даних, одержаних від попереднього у послідовності декодера та другого зворотного переміжника, що складається з М-1 зворотних переміжчиків, які відповідають М-1 переміжникам та 65 Використовуються у зворотній послідовності, зворотне , переміження у другому зворотному переміжнику для одержання другої функції від результатів декодування, що надійшли з М-го декодера, як імовірний результат декодування усього блока декодерів.
    30. Система за п. 29, яка відрізняється тим, що формувач складеного кодованого слова формує складене кодоване слово таким чином, що до складеного кодованого слова входить тільки один біт з блокованих.
    31. Система за п. 29, яка відрізняється тим, що формувач складеного кодованого слова формує складене кодоване слово таким чином, що до нього потрапляють лише окремі біти, з складових кодованих слів, відібрані відповідно до наперед заданого шаблона. 32 Система за п. 29, яка відрізняється тим, що кількість ітерацій через декодери, переміжники та зворотні переміжники є наперед заданим числом. 70 33. Система за п. 29, яка відрізняється тим, що ітерації через декодери, переміжний та зворотні переміжники повторюють до виявлення збіжності декодування, якщо кількість ітерацій не перевищує максимальну, в іншому випадку декодування припиняють після досягнення максимальної кількості ітерацій і блок декодерів видає другу функцію від імовірних результатів декодування, одержану з М-го декодера, як свій результат декодування через другий зворотний переміжник.
    34. Система за п. 29, яка відрізняється тим, що додатково має розв'язувальний пристрій для застосування правила прийняття рішення для одержання детермінованих результатів декодування як функції від імовірного вибору результату блока декодерів.
    35. Система за п. 29, яка відрізняється тим, що у М декодерів, у яких використано циклічні декодери МАР, крок декодування складається з розв'язання задачі про знаходження, власного вектора.
    36. Система за п. 29, яка відрізняється тим, що, у М декодерів, у яких використано циклічні декодери МАР, на кроці декодування застосовується метод рекурсії. с щі 6) (о) у у « «
    - . и? щ» щ» -і -і 3е) іме) 60 б5
UA97125953A 1996-04-19 1997-04-14 Спосіб кодування та декодування, блок кодерів, блок декодерів, і система кодера та декодера UA44779C2 (uk)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/636,732 US5721745A (en) 1996-04-19 1996-04-19 Parallel concatenated tail-biting convolutional code and decoder therefor
PCT/US1997/006129 WO1997040582A1 (en) 1996-04-19 1997-04-14 Parallel concatenated tail-biting convolutional code and decoder therefor

Publications (1)

Publication Number Publication Date
UA44779C2 true UA44779C2 (uk) 2002-03-15

Family

ID=24553103

Family Applications (1)

Application Number Title Priority Date Filing Date
UA97125953A UA44779C2 (uk) 1996-04-19 1997-04-14 Спосіб кодування та декодування, блок кодерів, блок декодерів, і система кодера та декодера

Country Status (21)

Country Link
US (1) US5721745A (uk)
EP (1) EP0834222B1 (uk)
JP (1) JP3857320B2 (uk)
KR (1) KR100522263B1 (uk)
CN (1) CN1111962C (uk)
AR (1) AR006767A1 (uk)
AU (1) AU716645B2 (uk)
BR (1) BR9702156A (uk)
CA (1) CA2221295C (uk)
CZ (1) CZ296885B6 (uk)
DE (1) DE69736881T2 (uk)
HU (1) HU220815B1 (uk)
ID (1) ID16464A (uk)
IL (1) IL122525A0 (uk)
MY (1) MY113013A (uk)
NO (1) NO975966D0 (uk)
PL (3) PL183239B1 (uk)
RU (1) RU2187196C2 (uk)
UA (1) UA44779C2 (uk)
WO (1) WO1997040582A1 (uk)
ZA (1) ZA973217B (uk)

Families Citing this family (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI100565B (fi) * 1996-01-12 1997-12-31 Nokia Mobile Phones Ltd Tiedonsiirtomenetelmä ja laitteisto signaalin koodaamiseksi
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
KR100498752B1 (ko) * 1996-09-02 2005-11-08 소니 가부시끼 가이샤 비트메트릭스를 사용한 데이터 수신장치 및 방법
US5996113A (en) * 1996-11-26 1999-11-30 Intel Corporation Method and apparatus for generating digital checksum signatures for alteration detection and version confirmation
US6377610B1 (en) * 1997-04-25 2002-04-23 Deutsche Telekom Ag Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation
US6490243B1 (en) * 1997-06-19 2002-12-03 Kabushiki Kaisha Toshiba Information data multiplex transmission system, its multiplexer and demultiplexer and error correction encoder and decoder
US5983384A (en) * 1997-04-21 1999-11-09 General Electric Company Turbo-coding with staged data transmission and processing
US6029264A (en) * 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
DE59801578D1 (de) * 1997-04-30 2001-10-31 Siemens Ag Verfahren und anordnung zur ermittlung mindestens eines digitalen signalwerts aus einem elektrischen signal
KR19990003242A (ko) 1997-06-25 1999-01-15 윤종용 구조적 펀처드 길쌈부호 부호와 및 복호기
KR19990012821A (ko) 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
DE69841631D1 (de) * 1997-07-30 2010-06-02 Samsung Electronics Co Ltd Verfahren und Vorrichtung zur adaptiven Kanalcodierung
US6192503B1 (en) * 1997-08-14 2001-02-20 Ericsson Inc. Communications system and methods employing selective recursive decording
JP4033245B2 (ja) * 1997-09-02 2008-01-16 ソニー株式会社 ターボ符号化装置およびターボ符号化方法
US6138260A (en) * 1997-09-04 2000-10-24 Conexant Systems, Inc. Retransmission packet capture system within a wireless multiservice communications environment with turbo decoding
KR100248396B1 (ko) * 1997-10-24 2000-03-15 정선종 병렬 길쌈 부호화기를 사용한 채널 부호기 설계방법
US6000054A (en) * 1997-11-03 1999-12-07 Motorola, Inc. Method and apparatus for encoding and decoding binary information using restricted coded modulation and parallel concatenated convolution codes
CA2277474C (en) * 1997-11-10 2004-04-06 Akira Shibutani Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
FR2771228A1 (fr) * 1997-11-18 1999-05-21 Philips Electronics Nv Systeme de transmission numerique, decodeur, et procede de decodage
US6256764B1 (en) * 1997-11-26 2001-07-03 Nortel Networks Limited Method and system for decoding tailbiting convolution codes
DE69712234T2 (de) * 1997-12-24 2002-12-05 Inmarsat Ltd Kodierungsverfahren und -gerät
US6088387A (en) * 1997-12-31 2000-07-11 At&T Corp. Multi-channel parallel/serial concatenated convolutional codes and trellis coded modulation encoder/decoder
US6430722B1 (en) * 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
US7536624B2 (en) * 2002-01-03 2009-05-19 The Directv Group, Inc. Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6370669B1 (en) * 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6275538B1 (en) * 1998-03-11 2001-08-14 Ericsson Inc. Technique for finding a starting state for a convolutional feedback encoder
US6452985B1 (en) * 1998-03-18 2002-09-17 Sony Corporation Viterbi decoding apparatus and Viterbi decoding method
KR100299132B1 (ko) 1998-03-31 2001-10-29 윤종용 서비스 품질에 따른 프레임 데이터 처리를 위한 터보 부호화/복호화 장치 및 그 방법
KR100557177B1 (ko) * 1998-04-04 2006-07-21 삼성전자주식회사 적응 채널 부호/복호화 방법 및 그 부호/복호 장치
JP3546063B2 (ja) * 1998-04-18 2004-07-21 サムスン エレクトロニクス カンパニー リミテッド 通信システムのチャネル符号化装置及び方法
US6198775B1 (en) * 1998-04-28 2001-03-06 Ericsson Inc. Transmit diversity method, systems, and terminals using scramble coding
CN100338885C (zh) * 1998-06-05 2007-09-19 三星电子株式会社 用于速率匹配的发送机和方法
US6298463B1 (en) * 1998-07-31 2001-10-02 Nortel Networks Limited Parallel concatenated convolutional coding
EP2173036B1 (en) * 1998-08-17 2014-05-14 Dtvg Licensing, Inc Turbo code interleaver with near optimal performance
JP2000068862A (ja) 1998-08-19 2000-03-03 Fujitsu Ltd 誤り訂正符号化装置
US6128765A (en) * 1998-08-20 2000-10-03 General Electric Company Maximum A posterior estimator with fast sigma calculator
US6223319B1 (en) 1998-08-20 2001-04-24 General Electric Company Turbo code decoder with controlled probability estimate feedback
US6263467B1 (en) 1998-08-20 2001-07-17 General Electric Company Turbo code decoder with modified systematic symbol transition probabilities
US6192501B1 (en) 1998-08-20 2001-02-20 General Electric Company High data rate maximum a posteriori decoder for segmented trellis code words
KR100333469B1 (ko) * 1998-08-27 2002-04-25 마이클 더블유.세일즈 범용 터보 코드 트렐리스 종료 방법
KR100377939B1 (ko) * 1998-09-01 2003-06-12 삼성전자주식회사 이동통신시스템에서서브프레임전송을위한프레임구성장치및방법
JP2002526965A (ja) 1998-09-28 2002-08-20 アドバンスト ハードウェア アーキテクチャーズ,インコーポレイテッド ターボプロダクト符号復号器
US6427214B1 (en) * 1998-09-29 2002-07-30 Nortel Networks Limited Interleaver using co-set partitioning
US6028897A (en) * 1998-10-22 2000-02-22 The Aerospace Corporation Error-floor mitigating turbo code communication method
US6014411A (en) * 1998-10-29 2000-01-11 The Aerospace Corporation Repetitive turbo coding communication method
US6044116A (en) * 1998-10-29 2000-03-28 The Aerospace Corporation Error-floor mitigated and repetitive turbo coding communication system
KR100277764B1 (ko) * 1998-12-10 2001-01-15 윤종용 통신시스템에서직렬쇄상구조를가지는부호화및복호화장치
US6202189B1 (en) * 1998-12-17 2001-03-13 Teledesic Llc Punctured serial concatenated convolutional coding system and method for low-earth-orbit satellite data communication
KR100346170B1 (ko) * 1998-12-21 2002-11-30 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
US6484283B2 (en) * 1998-12-30 2002-11-19 International Business Machines Corporation Method and apparatus for encoding and decoding a turbo code in an integrated modem system
KR100315708B1 (ko) * 1998-12-31 2002-02-28 윤종용 이동통신시스템에서터보인코더의펑처링장치및방법
KR100296028B1 (ko) * 1998-12-31 2001-09-06 윤종용 이동통신시스템에서 이득 조절 장치를 가지는 복호기
US6088405A (en) * 1999-01-15 2000-07-11 Lockheed Martin Corporation Optimal decoder for tall-biting convolutional codes
US6665357B1 (en) * 1999-01-22 2003-12-16 Sharp Laboratories Of America, Inc. Soft-output turbo code decoder and optimized decoding method
US6304995B1 (en) * 1999-01-26 2001-10-16 Trw Inc. Pipelined architecture to decode parallel and serial concatenated codes
FR2789824B1 (fr) 1999-02-12 2001-05-11 Canon Kk Procede de correction d'erreurs residuelles a la sortie d'un turbo-decodeur
US6678843B2 (en) * 1999-02-18 2004-01-13 Interuniversitair Microelektronics Centrum (Imec) Method and apparatus for interleaving, deinterleaving and combined interleaving-deinterleaving
EP1030457B1 (en) * 1999-02-18 2012-08-08 Imec Methods and system architectures for turbo decoding
US6499128B1 (en) * 1999-02-18 2002-12-24 Cisco Technology, Inc. Iterated soft-decision decoding of block codes
EP1919087A1 (en) * 1999-03-01 2008-05-07 Fujitsu Limited Turbo decoder
FR2790621B1 (fr) 1999-03-05 2001-12-21 Canon Kk Dispositif et procede d'entrelacement pour turbocodage et turbodecodage
US6304996B1 (en) * 1999-03-08 2001-10-16 General Electric Company High-speed turbo decoder
US6754290B1 (en) * 1999-03-31 2004-06-22 Qualcomm Incorporated Highly parallel map decoder
US6594792B1 (en) 1999-04-30 2003-07-15 General Electric Company Modular turbo decoder for expanded code word length
US6715120B1 (en) 1999-04-30 2004-03-30 General Electric Company Turbo decoder with modified input for increased code word length and data rate
DE19924211A1 (de) * 1999-05-27 2000-12-21 Siemens Ag Verfahren und Vorrichtung zur flexiblen Kanalkodierung
US6473878B1 (en) * 1999-05-28 2002-10-29 Lucent Technologies Inc. Serial-concatenated turbo codes
JP3670520B2 (ja) * 1999-06-23 2005-07-13 富士通株式会社 ターボ復号器およびターボ復号装置
US6516136B1 (en) * 1999-07-06 2003-02-04 Agere Systems Inc. Iterative decoding of concatenated codes for recording systems
KR100421853B1 (ko) * 1999-11-01 2004-03-10 엘지전자 주식회사 상향 링크에서의 레이트 매칭 방법
JP3846527B2 (ja) 1999-07-21 2006-11-15 三菱電機株式会社 ターボ符号の誤り訂正復号器、ターボ符号の誤り訂正復号方法、ターボ符号の復号装置およびターボ符号の復号システム
US7031406B1 (en) * 1999-08-09 2006-04-18 Nortel Networks Limited Information processing using a soft output Viterbi algorithm
DE19946721A1 (de) * 1999-09-29 2001-05-03 Siemens Ag Verfahren und Vorrichtung zur Kanalkodierung in einem Nachrichtenübertragungssystem
US6226773B1 (en) * 1999-10-20 2001-05-01 At&T Corp. Memory-minimized architecture for implementing map decoding
DE69908366T2 (de) * 1999-10-21 2003-12-04 Sony Int Europe Gmbh SOVA Turbodekodierer mit kleinerer Normalisierungskomplexität
US6580767B1 (en) * 1999-10-22 2003-06-17 Motorola, Inc. Cache and caching method for conventional decoders
CN1164041C (zh) * 1999-10-27 2004-08-25 印芬龙科技股份有限公司 对串行数据流进行编码的编码方法和编码装置
JP3549788B2 (ja) * 1999-11-05 2004-08-04 三菱電機株式会社 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム
US6400290B1 (en) * 1999-11-29 2002-06-04 Altera Corporation Normalization implementation for a logmap decoder
AU4515801A (en) * 1999-12-03 2001-06-18 Broadcom Corporation Viterbi slicer for turbo codes
AU4710501A (en) * 1999-12-03 2001-06-18 Broadcom Corporation Interspersed training for turbo coded modulation
DE10001147A1 (de) * 2000-01-13 2001-07-19 Siemens Ag Verfahren zum Fehlerschutz bei der Übertragung eines Datenbitstroms
US7092457B1 (en) * 2000-01-18 2006-08-15 University Of Southern California Adaptive iterative detection
KR100374787B1 (ko) * 2000-01-18 2003-03-04 삼성전자주식회사 대역 효율적인 연쇄 티.씨.엠 디코더 및 그 방법들
JP4884631B2 (ja) * 2000-01-20 2012-02-29 ノーテル・ネットワークス・リミテッド 可変速度パケット・データ・アプリケーションでのソフト組合せを備えたハイブリッドarq方式
KR100331686B1 (ko) * 2000-01-26 2002-11-11 한국전자통신연구원 2를 밑수로 하는 로그 맵을 이용한 터보 복호기
US6606724B1 (en) * 2000-01-28 2003-08-12 Conexant Systems, Inc. Method and apparatus for decoding of a serially concatenated block and convolutional code
US6810502B2 (en) 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US6516437B1 (en) 2000-03-07 2003-02-04 General Electric Company Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates
US7356752B2 (en) * 2000-03-14 2008-04-08 Comtech Telecommunications Corp. Enhanced turbo product codes
CA2404984A1 (en) * 2000-04-04 2001-10-11 Comtech Telecommunications Corp. Enhanced turbo product code decoder system
US6606725B1 (en) 2000-04-25 2003-08-12 Mitsubishi Electric Research Laboratories, Inc. MAP decoding for turbo codes by parallel matrix processing
FR2808632B1 (fr) * 2000-05-03 2002-06-28 Mitsubishi Electric Inf Tech Procede de turbo-decodage avec reencodage des informations erronees et retroaction
US20020172292A1 (en) * 2000-05-05 2002-11-21 Gray Paul K. Error floor turbo codes
US6542559B1 (en) * 2000-05-15 2003-04-01 Qualcomm, Incorporated Decoding method and apparatus
CA2348941C (en) * 2000-05-26 2008-03-18 Stewart N. Crozier Method and system for high-spread high-distance interleaving for turbo-codes
US6738942B1 (en) * 2000-06-02 2004-05-18 Vitesse Semiconductor Corporation Product code based forward error correction system
FI109162B (fi) * 2000-06-30 2002-05-31 Nokia Corp Menetelmä ja järjestely konvoluutiokoodatun koodisanan dekoodaamiseksi
JP4543522B2 (ja) * 2000-08-31 2010-09-15 ソニー株式会社 軟出力復号装置及び軟出力復号方法、並びに、復号装置及び復号方法
DE60141982D1 (de) * 2000-09-01 2010-06-10 Broadcom Corp Satellitenempfänger und entsprechendes verfahren
WO2002021702A1 (en) * 2000-09-05 2002-03-14 Broadcom Corporation Quasi error free (qef) communication using turbo codes
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6604220B1 (en) * 2000-09-28 2003-08-05 Western Digital Technologies, Inc. Disk drive comprising a multiple-input sequence detector selectively biased by bits of a decoded ECC codedword
US6518892B2 (en) 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding
US20020104058A1 (en) * 2000-12-06 2002-08-01 Yigal Rappaport Packet switched network having error correction capabilities of variable size data packets and a method thereof
EP1410513A4 (en) 2000-12-29 2005-06-29 Infineon Technologies Ag CHANNEL CODEC PROCESSOR CONFIGURABLE FOR MULTIPLE WIRELESS COMMUNICATION STANDARDS
US6813742B2 (en) * 2001-01-02 2004-11-02 Icomm Technologies, Inc. High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture
FI20010147A (fi) * 2001-01-24 2002-07-25 Nokia Corp Menetelmä ja järjestely konvoluutiokoodatun koodisanan dekoodaamiseksi
AU2002232101A1 (en) * 2001-02-20 2002-09-04 Cute Ltd. System and method for enhanced error correction in trellis decoding
FR2822316B1 (fr) * 2001-03-19 2003-05-02 Mitsubishi Electric Inf Tech Procede d'optimisation, sous contrainte de ressoureces, de la taille de blocs de donnees codees
JP4451008B2 (ja) * 2001-04-04 2010-04-14 三菱電機株式会社 誤り訂正符号化方法および復号化方法とその装置
US6738948B2 (en) * 2001-04-09 2004-05-18 Motorola, Inc. Iteration terminating using quality index criteria of turbo codes
WO2002091592A1 (en) * 2001-05-09 2002-11-14 Comtech Telecommunications Corp. Low density parity check codes and low density turbo product codes
US7012911B2 (en) * 2001-05-31 2006-03-14 Qualcomm Inc. Method and apparatus for W-CDMA modulation
US20030123563A1 (en) * 2001-07-11 2003-07-03 Guangming Lu Method and apparatus for turbo encoding and decoding
BR0205740A (pt) * 2001-07-12 2004-02-03 Samsung Electronics Co Ltd Aparelho de transmissão reversa e método para melhorar a qualidade de transmissão em um sistema de comunicação de dados
US6738370B2 (en) * 2001-08-22 2004-05-18 Nokia Corporation Method and apparatus implementing retransmission in a communication system providing H-ARQ
US7085969B2 (en) * 2001-08-27 2006-08-01 Industrial Technology Research Institute Encoding and decoding apparatus and method
US6763493B2 (en) * 2001-09-21 2004-07-13 The Directv Group, Inc. Method and system for performing decoding using a reduced-memory implementation
FR2830384B1 (fr) * 2001-10-01 2003-12-19 Cit Alcatel Procede de dispositif de codage et de decodage convolutifs
EP1317070A1 (en) * 2001-12-03 2003-06-04 Mitsubishi Electric Information Technology Centre Europe B.V. Method for obtaining from a block turbo-code an error correcting code of desired parameters
JP3637323B2 (ja) * 2002-03-19 2005-04-13 株式会社東芝 受信装置、送受信装置及び受信方法
JP3549519B2 (ja) * 2002-04-26 2004-08-04 沖電気工業株式会社 軟出力復号器
US20050226970A1 (en) * 2002-05-21 2005-10-13 Centrition Ltd. Personal nutrition control method and measuring devices
US20030219513A1 (en) * 2002-05-21 2003-11-27 Roni Gordon Personal nutrition control method
JP3898574B2 (ja) * 2002-06-05 2007-03-28 富士通株式会社 ターボ復号方法及びターボ復号装置
KR100584170B1 (ko) * 2002-07-11 2006-06-02 재단법인서울대학교산학협력재단 터보 부호화된 복합 재전송 방식 시스템 및 오류 검출 방법
US6774825B2 (en) * 2002-09-25 2004-08-10 Infineon Technologies Ag Modulation coding based on an ECC interleave structure
US7346833B2 (en) * 2002-11-05 2008-03-18 Analog Devices, Inc. Reduced complexity turbo decoding scheme
WO2005107124A1 (en) 2004-04-28 2005-11-10 Samsung Electronics Co., Ltd. Apparatus and method for coding/decoding block low density parity check code with variable block length
CN100367676C (zh) * 2004-05-27 2008-02-06 中国科学院计算技术研究所 一种卷积码的编码方法
CA2567846A1 (en) * 2004-06-01 2005-12-15 Centrition Ltd. Personal nutrition control devices
US7346832B2 (en) 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
US7395490B2 (en) 2004-07-21 2008-07-01 Qualcomm Incorporated LDPC decoding methods and apparatus
KR101131323B1 (ko) 2004-11-30 2012-04-04 삼성전자주식회사 이동통신 시스템에서 채널 인터리빙 장치 및 방법
US7373585B2 (en) * 2005-01-14 2008-05-13 Mitsubishi Electric Research Laboratories, Inc. Combined-replica group-shuffled iterative decoding for error-correcting codes
US7461328B2 (en) * 2005-03-25 2008-12-02 Teranetics, Inc. Efficient decoding
US7502982B2 (en) * 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
US7360147B2 (en) * 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7395461B2 (en) 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US9014152B2 (en) 2008-06-09 2015-04-21 Qualcomm Incorporated Increasing capacity in wireless communications
US8611305B2 (en) 2005-08-22 2013-12-17 Qualcomm Incorporated Interference cancellation for wireless communications
US8271848B2 (en) * 2006-04-06 2012-09-18 Alcatel Lucent Method of decoding code blocks and system for concatenating code blocks
US20080092018A1 (en) * 2006-09-28 2008-04-17 Broadcom Corporation, A California Corporation Tail-biting turbo code for arbitrary number of information bits
US7827473B2 (en) * 2006-10-10 2010-11-02 Broadcom Corporation Turbo decoder employing ARP (almost regular permutation) interleave and arbitrary number of decoding processors
US7831894B2 (en) * 2006-10-10 2010-11-09 Broadcom Corporation Address generation for contention-free memory mappings of turbo codes with ARP (almost regular permutation) interleaves
US8392811B2 (en) * 2008-01-07 2013-03-05 Qualcomm Incorporated Methods and systems for a-priori decoding based on MAP messages
EP2096884A1 (en) 2008-02-29 2009-09-02 Koninklijke KPN N.V. Telecommunications network and method for time-based network access
TWI374613B (en) 2008-02-29 2012-10-11 Ind Tech Res Inst Method and apparatus of pre-encoding and pre-decoding
US8250448B1 (en) * 2008-03-26 2012-08-21 Xilinx, Inc. Method of and apparatus for implementing a decoder
US8719670B1 (en) * 2008-05-07 2014-05-06 Sk Hynix Memory Solutions Inc. Coding architecture for multi-level NAND flash memory with stuck cells
US9277487B2 (en) 2008-08-01 2016-03-01 Qualcomm Incorporated Cell detection with interference cancellation
US9237515B2 (en) 2008-08-01 2016-01-12 Qualcomm Incorporated Successive detection and cancellation for cell pilot detection
CN101803205B (zh) * 2008-08-15 2013-12-18 Lsi公司 近码字的ram列表解码
KR101321487B1 (ko) 2009-04-21 2013-10-23 에이저 시스템즈 엘엘시 기입 검증을 사용한 코드들의 에러-플로어 완화
US9160577B2 (en) 2009-04-30 2015-10-13 Qualcomm Incorporated Hybrid SAIC receiver
WO2011063569A1 (en) 2009-11-27 2011-06-03 Qualcomm Incorporated Increasing capacity in wireless communications
WO2011063568A1 (en) * 2009-11-27 2011-06-03 Qualcomm Incorporated Increasing capacity in wireless communications
SG182464A1 (en) * 2010-01-12 2012-08-30 Fraunhofer Ges Forschung Audio encoder, audio decoder, method for encoding and decoding an audio information, and computer program obtaining a context sub-region value on the basis of a norm of previously decoded spectral values
US8448033B2 (en) * 2010-01-14 2013-05-21 Mediatek Inc. Interleaving/de-interleaving method, soft-in/soft-out decoding method and error correction code encoder and decoder utilizing the same
US8464142B2 (en) 2010-04-23 2013-06-11 Lsi Corporation Error-correction decoder employing extrinsic message averaging
US8499226B2 (en) * 2010-06-29 2013-07-30 Lsi Corporation Multi-mode layered decoding
US8458555B2 (en) 2010-06-30 2013-06-04 Lsi Corporation Breaking trapping sets using targeted bit adjustment
US8504900B2 (en) 2010-07-02 2013-08-06 Lsi Corporation On-line discovery and filtering of trapping sets
CN107276717B (zh) * 2010-10-08 2020-06-26 黑莓有限公司 用于获得改进的码性能的消息重新排布
US8769365B2 (en) 2010-10-08 2014-07-01 Blackberry Limited Message rearrangement for improved wireless code performance
CN102412849A (zh) * 2011-09-26 2012-04-11 中兴通讯股份有限公司 一种卷积码编码方法及编码装置
US9043667B2 (en) 2011-11-04 2015-05-26 Blackberry Limited Method and system for up-link HARQ-ACK and CSI transmission
US8768990B2 (en) 2011-11-11 2014-07-01 Lsi Corporation Reconfigurable cyclic shifter arrangement
US10178651B2 (en) 2012-05-11 2019-01-08 Blackberry Limited Method and system for uplink HARQ and CSI multiplexing for carrier aggregation
US20130326630A1 (en) * 2012-06-01 2013-12-05 Whisper Communications, LLC Pre-processor for physical layer security
US9053047B2 (en) * 2012-08-27 2015-06-09 Apple Inc. Parameter estimation using partial ECC decoding
RU2012146685A (ru) 2012-11-01 2014-05-10 ЭлЭсАй Корпорейшн База данных наборов-ловушек для декодера на основе разреженного контроля четности
US9432053B1 (en) * 2014-07-07 2016-08-30 Microsemi Storage Solutions (U.S.), Inc. High speed LDPC decoder

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675968B1 (fr) * 1991-04-23 1994-02-04 France Telecom Procede de decodage d'un code convolutif a maximum de vraisemblance et ponderation des decisions, et decodeur correspondant.
FR2675971B1 (fr) * 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
US5349589A (en) * 1991-07-01 1994-09-20 Ericsson Ge Mobile Communications Inc. Generalized viterbi algorithm with tail-biting
US5369671A (en) * 1992-05-20 1994-11-29 Hughes Aircraft Company System and method for decoding tail-biting code especially applicable to digital cellular base stations and mobile units
US5355376A (en) * 1993-02-11 1994-10-11 At&T Bell Laboratories Circular viterbi decoder
US5577053A (en) * 1994-09-14 1996-11-19 Ericsson Inc. Method and apparatus for decoder optimization

Also Published As

Publication number Publication date
HU220815B1 (hu) 2002-05-28
BR9702156A (pt) 1999-07-20
CA2221295A1 (en) 1997-10-30
HUP9901440A3 (en) 2000-03-28
PL184230B1 (pl) 2002-09-30
JPH11508439A (ja) 1999-07-21
CN1189935A (zh) 1998-08-05
AR006767A1 (es) 1999-09-29
KR19990022971A (ko) 1999-03-25
ID16464A (id) 1997-10-02
NO975966L (no) 1997-12-18
EP0834222B1 (en) 2006-11-02
CZ407397A3 (cs) 1998-06-17
KR100522263B1 (ko) 2006-02-01
DE69736881T2 (de) 2007-06-21
US5721745A (en) 1998-02-24
MY113013A (en) 2001-10-31
DE69736881D1 (de) 2006-12-14
RU2187196C2 (ru) 2002-08-10
CN1111962C (zh) 2003-06-18
AU716645B2 (en) 2000-03-02
PL183537B1 (pl) 2002-06-28
EP0834222A1 (en) 1998-04-08
HUP9901440A2 (hu) 1999-08-30
IL122525A0 (en) 1998-06-15
JP3857320B2 (ja) 2006-12-13
PL183239B1 (pl) 2002-06-28
ZA973217B (en) 1997-12-18
PL323524A1 (en) 1998-03-30
CA2221295C (en) 2005-03-22
CZ296885B6 (cs) 2006-07-12
AU2459197A (en) 1997-11-12
NO975966D0 (no) 1997-12-18
WO1997040582A1 (en) 1997-10-30

Similar Documents

Publication Publication Date Title
UA44779C2 (uk) Спосіб кодування та декодування, блок кодерів, блок декодерів, і система кодера та декодера
CA2273418C (en) Tail-biting turbo-code encoder and associated decoder
US6014411A (en) Repetitive turbo coding communication method
Bauer et al. On variable length codes for iterative source/channel decoding
US6044116A (en) Error-floor mitigated and repetitive turbo coding communication system
US6772391B1 (en) Hybrid interleaver for turbo codes
US6028897A (en) Error-floor mitigating turbo code communication method
EP0907256A2 (en) Apparatus for convolutional self-doubly orthogonal encoding and decoding
KR19990081470A (ko) 터보복호기의 반복복호 종료 방법 및 그 복호기
EP1119915B1 (en) Hybrid interleaver for turbo codes
JP2004349901A (ja) ターボ復号器及びそれに用いるダイナミック復号方法
Kliewer et al. Parallel concatenated joint source-channel coding
CN108476027B (zh) 窗口交织的turbo(wi-turbo)码
RU2301492C2 (ru) Способ передачи голосовых данных в цифровой системе радиосвязи и устройство для его осуществления
KR100297739B1 (ko) 다중테일을갖는터보코드및그의부호화/복호화방법및그를이용한부호기/복호기
EP4205284A1 (en) Staircase polar encoding and decoding
CN108649966B (zh) 一种低复杂度的里德所罗门-卷积级联码迭代译码方法
Synthia et al. Performance study of turbo code with interleaver design
Cheng Hyperimposed convolutional codes
JP3514213B2 (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法
Bera et al. SOVA based decoding of double-binary turbo convolutional code
KR100645730B1 (ko) 매직 매트릭스를 이용한 인터리빙 방법
CN114050835A (zh) 一种基于奇偶校验预编码的rs码编码方法
Trofimov et al. A memory-efficient optimal APP symbol-decoding algorithm for linear block codes
EP1347580A2 (en) Hybrid interleaver for turbo codes