CN114050835A - 一种基于奇偶校验预编码的rs码编码方法 - Google Patents
一种基于奇偶校验预编码的rs码编码方法 Download PDFInfo
- Publication number
- CN114050835A CN114050835A CN202111330819.0A CN202111330819A CN114050835A CN 114050835 A CN114050835 A CN 114050835A CN 202111330819 A CN202111330819 A CN 202111330819A CN 114050835 A CN114050835 A CN 114050835A
- Authority
- CN
- China
- Prior art keywords
- matrix
- code
- precoding
- parity check
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种基于奇偶校验预编码的RS码编码方法,包括以下步骤:步骤1,构造基于奇偶校验预编码的RS码校验矩阵Hr;步骤2,对步骤1中构造的矩阵Hr进行消元处理,得到Hpre矩阵;步骤3,对步骤2中得到的Hpre矩阵单独进行高斯消去,得到奇偶校验预编码的生成矩阵Gpre‑sys;步骤4,使用步骤3中得到的生成矩阵Gpre‑sys进行奇偶校验预编码,即外码编码,得到奇偶校验预编码码字行向量v;步骤5,进行编码,得到基于奇偶校验预编码的RS码编码码字行向量w。本发明使RS码的软判决译码算法更适合工程实现,在没有明显提升编码复杂度的情况下,显著提升了RS码在BP类译码算法下的纠错性能。
Description
技术领域
本发明涉及一种提升RS码BP类译码算法纠错性能的级联系统设计方案,属于信道纠错编码技术领域。
背景技术
Reed-Solomon(RS)码是由Reed和Solomom提出。Berlekamp Massey(BM)算法是最常用的硬判决译码算法,并且已在硬件中被广泛地应用,应用领域包括空间通信、移动通信、军用通信、光纤通信、磁盘阵列及光存储等。
RS码是BCH码的非二进制形式,是多元BCH码的一个重要子类,具有优异的纠正随机错误和突发错误的能力。RS码的译码算法可分为硬判决译码和软判决译码两大类。以BM算法为代表的硬判决译码理论成熟,算法简单,易于硬件实现,译码时间短,相比软判决译码其在低复杂度和高速通信等领域具有更广泛的实际应用。然而,硬判决译码增益没有软判决译码高,因为软判决译码充分利用了信道信息,使译码器以更大的概率判决出能正确译码的码字。
RS码的软判决译码算法充分利用信道的软信息,所以译码难度也会增大,为了获得更好的译码性能,软判决译码的复杂度呈指数增长。近些年来,学者们为将软判决译码算法应用于RS码的译码上,对已有的软判决译码算法提出了一些改进,Xing等利用模块最小化差值技术提出了低复杂度KV译码算法,为降低Chase算法的复杂度,Leroux等提出了基于概率计算的比特级概率Chase算法(BSCA),Hossein提出了一种基于符号的概率Chase算法(SSCA),其测试码字是直接由符号产生的,减少了二进制与多进制的转换,使得概率算法在高阶调制中获得更高的增益。但这两种概率译码算法在获得软判决输出时需要产生所有的测试码字,译码性能会随测试码字个数增加而提高,但是计算复杂度和译码时延也会随之增加。
BP译码算法是LDPC码的理论上的最好的迭代译码算法,这是一种软判决译码算法。虽然BP译码算法在面对高密度奇偶校验(HDPC)码时译码性能不佳,LDPC码的译码算法为RS码的软判决解码提供了思路。BP译码算法是根据码的奇偶校验矩阵H来译码的,与LDPC码一样,RS码也可以通过奇偶校验矩阵表示,只不过RS码的奇偶校验矩阵不具有稀疏特性,实际工程上对RS码的译码时也很少使用BP类的译码算法。如果能将RS码的校验矩阵的密度降低,那么复杂度低且译码性能好的BP类译码算法就能应用于RS码。因此,可以从通过将RS码于具有稀疏校验矩阵的奇偶校验码进行级联来提升RS码的BP类译码算法的纠错性能。
发明内容
本发明的目的是提供一种基于奇偶校验预编码的RS码编码方法,以解决现有技术存在的RS码的校验矩阵密度大而导致部分译码算法性能不佳的问题。
为实现上述目的,本发明采用如下技术方案:
一种基于奇偶校验预编码的RS码编码方法,包括以下步骤:
步骤1,构造基于奇偶校验预编码的RS码校验矩阵Hr;
步骤2,对步骤1中构造的矩阵Hr进行消元处理,得到Hpre矩阵;
步骤3,对步骤2中得到的Hpre矩阵单独进行高斯消去,得到奇偶校验预编码的生成矩阵Gpre-sys;
步骤4,使用步骤3中得到的生成矩阵Gpre-sys进行奇偶校验预编码,即外码编码,得到奇偶校验预编码码字行向量v;
步骤5,进行编码,得到基于奇偶校验预编码的RS码编码码字行向量w。
所述步骤1中,对于一个定义在GF(2p)域信息符号长度和编码符号长度分别为k和n的RS码,在其比特级系统形式的校验矩阵Hsys=[PM*K IM*M]M×N的下方添加s个奇偶校验行,添加的这部分奇偶校验行构成维度为s*N的矩阵Hr,其中GF(2p)为GF(2)的p阶扩域,p为阶数,N=n*p为RS码的比特级码长,M=(n-k)*p为RS码的比特级校验位长度,K=N-M为RS码的比特级信息位长度,PM*K为M*K阶矩阵,IM*M为M*M阶单位矩阵,参数s为在RS码信息位中增加的奇偶校验比特长度;
RS码校验矩阵Hr的构造方法如下:构造一个维度为s*(s*t)的二进制矩阵Ht,s*t<=N,其第i,i=1,…,s行有且仅在第j=(i-1)*t+1列开始的连续t个位置上为1,Ht[i,j]=1,j=(i-1)*t+1,…,i*t,其余位置都为零;若N=α*s*t+β,α和β为非负整数,α≥1,β<s*t,连续选择α个Ht矩阵所有列向量和1个Ht矩阵的前β列,构成奇偶校验预编码矩阵。
所述步骤1中,RS码校验矩阵Hr构造完成后,对RS码校验矩阵Hr进行随机的列交织。
所述步骤2中,利用RS码系统形式校验矩阵Hsys中的单位矩阵IM*M,将Hr矩阵的最后M列通过矩阵的初等行变换转化成全0列,将消元处理后得到的矩阵Hr′的前K列单独作为Hpre,Hpre矩阵的维度为s*K。
所述步骤3中,将Hpre矩阵转换为系统形式的校验矩阵Hpre-sys,即得到奇偶校验预编码的系统形式校验矩阵Hpre-sys=[Ps*(K-s)Is*s],再通过转换得到奇偶校验预编码的生成矩阵该矩阵维度为(K-s)*K。
所述步骤4中,长度为K-s的信息比特序列行向量m通过该系统生成矩阵编码得到长度为K的奇偶校验预编码码字行向量v,其中v=m×Gpre-sys。
所述步骤5中,对步骤4中的奇偶校验预编码码字v进行常规的RS码编码,即内码编码,使用步骤1中的RS码比特级系统形式的校验矩阵Hsys=[PM*K IM*M]M×N转换得到的RS码系统形式生成矩阵进行编码,由w=v×Gsys得到基于奇偶校验预编码的RS码编码码字行向量w,其中IK*K为K*K阶单位矩阵,为的PM*K转置K*M阶矩阵。
上述编码方法的译码使用改进的SSID算法进行,SSID是BP类译码算法,SSID算法利用了循环循环码的特性,即循环码的码字循环移位后依然是一个循环码码字。SSID算法就是在BP译码算法的下一次BP迭代前将前一次BP译码迭代得到的软量随机循环移位,将循环移位后的软量进行BP译码,并在本次BP迭代后将软量复位,若依然没有正确译码则重复循环移位与BP迭代译码过程。本发明中使用的改进的SSID算法,在保留了原始SSID算法循环移位的特点的基础上,每次循环移位时固定移动的位数为一个符号长度,将外迭代数设置为RS码的符号级码长数,这样保证各种情况的移位都能够达到。并且还在循环移位后的下次迭代之前加了一次复位后的BP译码,将SSID算法的性能更加优化。
有益效果:本发明使RS码的软判决译码算法更适合工程实现,在没有明显提升编码复杂度的情况下,显著提升了RS码在BP类译码算法下的纠错性能,并且该性能显著优于BM译码算法性能。与现有技术相比,具有以下优点:
1、本发明显著提升RS码的纠错性能:
采用BP类译码算法的非级联RS码的由于校验矩阵密度较高,其纠错性能有限,在迭代次数较高译码复杂度较高的情况下,其性能略好于RS码的传统硬判决译码算法BM算法。本发明提出的级联编码方案将传统RS码校验矩阵密度较高的情况进行改善,通过添加冗余行,将级联码整体矩阵的密度降低,更符合BP类译码算法对矩阵密度的要求,使本方案的纠错性能显著提升。
2、本发明没有明显提高译码复杂度:
本发明采用MSSID译码算法,相比于原始的SSID译码算法,在以下两点进行了改进:首先,在保留了原始SSID算法循环移位的特点的基础上,每次循环移位时将移动的位数设置为固定值,即一个符号长度,同时将外迭代数设置为RS码的符号级码长数,这样保证能够遍历本次迭代软量对应的所有循环移位后产生的码字。其次,在循环移位后的软量进行BP迭代后进行复位,然后用复位后的软量再进行一次迭代。这两点改进与原始SSID译码算法相比,将循环移位的各种情况都遍历,并且在移位前后都进行一次BP译码,将算法的性能最优化,然而译码的复杂度并没有明显提高。
附图说明
图1为本发明提出的级联方案的编译码流程图;
图2为本发明给出的级联码校验矩阵的阶梯型对角线构造方法示意图;
图3为在AWGN信道下(127,113)的RS码(设计信噪比为5~7dB)利用本发明提出的级联方案的误帧率曲线;
图4为在ISI[1 0.8 0.2]信道下(127,113)的RS码(设计信噪比为3.25~4.75dB)利用本发明提出的级联方案的误帧率曲线。
具体实施方式
下面结合附图及对具体实施例案本发明做更进一步的解释。
本实施例中选择的内码为(127,113)RS码,其比特长度码长为889,信息位的比特长度为791。添加44比特冗余校验行,即外码的信息位长度为747比特,外码码长为791比特。
如图2所示,本实施例包括以下步骤:
步骤1,构造级联校验矩阵
在RS码的比特级系统形式的校验矩阵Hsys=[P98*791 I98*98]98×889的下方添加有特殊构造方法的44行889比特长度的奇偶校验行,添加的这部分矩阵Hr为44*889矩阵,其中N=889为RS码的比特级码长,M=98为RS码的比特级校验位长度,K=791为RS码的比特级信息位长度,I为98*98的单位矩阵。本发明提供两种Hr矩阵的构造方法:
方法一:构造一个维度为44*(44*7)的二进制矩阵Ht,其第i,i=1,…,44行有且仅在第j=(i-1)*7+1列开始的连续7个位置上为1,Ht[i,j]=1,j=(i-1)*7+1,…,i*7,其余位置都为零;连续选择2个Ht矩阵所有列向量和1个Ht矩阵的前273列,构成奇偶校验预编码矩阵。如图2中(a)所示,即为两条主对角线贯穿整个Hr矩阵的情况。本实施例中有3条阶梯状主对角线贯穿整个Hr矩阵。
方法二:对方法一中构造的Hr矩阵,进行随机列交织,不限于固定的几种对角模式,图2中(b)所示结构为将图2中(a)的矩阵进行列交织得到的一条主对角线和一条副对角线组成的结构。
步骤2,获得外码校验矩阵
对步骤1中构造的矩阵Hr进行消元处理,利用RS码系统形式校验矩阵Hsys中的单位矩阵I98*98,将Hr矩阵的最后98列通过矩阵的初等行变换转化成全0列,将消元处理后得到的矩阵Hr′的前791列单独作为Hpre,Hpre矩阵的维度为44*791。
步骤3,获得外码生成矩阵
对步骤2中得到的Hpre矩阵单独进行高斯消去,将其转换为系统形式的校验矩阵Hpre-sys,即得到奇偶校验预编码的系统形式校验矩阵Hpre-sys=[P44*747I44*44]。再通过转换可以得到奇偶校验预编码的生成矩阵该矩阵维度为747*791。
步骤4,外编码器编码
使用步骤3中得到的生成矩阵Gpre-sys进行奇偶校验预编码,即外码编码。长度为747的信息比特序列行向量m通过该系统生成矩阵编码得到长度为791的奇偶校验预编码码字行向量v,其中v=m×Gpre-sys。
步骤5,内编码器编码
对步骤4中的奇偶校验预编码码字v进行常规的RS码编码,即内码编码,得到长度为889的基于奇偶校验预编码的RS码编码码字行向量w,其信息比特长度为791,比特码长为889,校验位长度为98,添加冗余行数量为44。
步骤6,接收端译码
接收端译码器采用改进的SSID译码算法。主要改进的是:每次循环移位时将移动的位数设置为固定值,即一个符号长度,同时将外迭代数设置为RS码的符号级码长数,这样保证能够遍历本次迭代软量对应的所有循环移位后产生的码字。其次,在循环移位后的软量进行BP迭代后进行复位,然后用复位后的软量再进行一轮迭代,即一轮内迭代分成两阶段的BP迭代,第一阶段是循环移位后的软量进行BP迭代,第二阶段是复位后的软量进行BP迭代。
具体译码步骤如下:
S1:置最大内迭代次数Imax为10,最大外迭代次数Omax为127,当前内迭代次数t为1,当前外迭代次数p为1,将当前译码阶段数q设置为1,对每个变量节点i通过式初始化变量节点将要向与其相连的校验节点j,j∈M(i)发送的初始信息L(0)(vi,j)为信道软量。
S2:在第p次外迭代时将L(t,1)(vi,j)移动(p-1)个符号长度对应的比特长度,即(p-1)*7比特。
S4:对每个变量节点i通过式L(t,1)(vi,j)=L(pi)+∑j′∈M(i)\jL(t,1)(cj′,i)计算其将发送到校验节点j,j∈M(i)的信息L(t,1)(vi,j)。
S5:将移动后的L(t,1)(vi,j)复位。
S7:对每个变量节点i通过式L(t,2)(vi,j)=L(pi)+∑j′∈M(i)\jL(t,2)(cj′,i)计算其将发送到校验节点j,j∈M(i)的信息L(t,2)(vi,j)。
S9:若S8输出的的满足式或外迭代次数达到最大迭代次数Omax则译码停止,若未达到外迭代最大次数Omax且达到内迭代最大次数Imax则令p=p+1,跳转到S2,继续进行迭代,若未达到外迭代最大次数Omax且未达到内迭代最大次数Imax则令t=t+1,跳转到S3,继续进行迭代。
图3和图4分别为(127,113)RS码使用本发明提出的基于奇偶校验预编码的RS码编码方法添加22比特奇偶校验行和44比特奇偶校验行即2.5%和5%冗余行,在AWGN和ISI[10.8 0.2]信道下,使用改进的SSID(modified SSID,MSSID)译码算法的误帧率。从图3可以看出,在AWGN信道下添加2.5%冗余行的级联码的性能比原始RS码用BM算法译码的性能有0.8dB增益,而添加5%冗余行的情况有1dB增益。图4中在ISI[1 0.80.2]信道下添加2.5%冗余行的级联码的性能比原始RS码用BM算法译码的性能有0.5dB增益,而添加5%冗余行的情况有0.65dB增益。
综上所述,本发明提出的基于奇偶校验预编码的RS码编码方法能够在添加少量冗余的情况下提升RS码的软判决译码性能,并在AWGN和ISI信道下都比BM算法有较大的增益,在没有明显提升编译码复杂度的情况下改善传统RS码软判决译码性能不佳的情况,有利于工程实现。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种基于奇偶校验预编码的RS码编码方法,其特征在于:包括以下步骤:
步骤1,构造基于奇偶校验预编码的RS码校验矩阵Hr;
步骤2,对步骤1中构造的矩阵Hr进行消元处理,得到Hpre矩阵;
步骤3,对步骤2中得到的Hpre矩阵单独进行高斯消去,得到奇偶校验预编码的生成矩阵Gpre-sys;
步骤4,使用步骤3中得到的生成矩阵Gpre-sys进行奇偶校验预编码,即外码编码,得到奇偶校验预编码码字行向量v;
步骤5,进行编码,得到基于奇偶校验预编码的RS码编码码字行向量w。
2.根据权利要求1所述的基于奇偶校验预编码的RS码编码方法,其特征在于:所述步骤1中,对于一个定义在GF(2p)域信息符号长度和编码符号长度分别为k和n的RS码,在其比特级系统形式的校验矩阵Hsys=[PM*K IM*M]M×N的下方添加s个奇偶校验行,添加的这部分奇偶校验行构成维度为s*N的矩阵Hr,其中GF(2p)为GF(2)的p阶扩域,p为阶数,N=n*p为RS码的比特级码长,M=(n-k)*p为RS码的比特级校验位长度,K=N-M为RS码的比特级信息位长度,PM*K为M*K阶矩阵,IM*M为M*M阶单位矩阵,参数s为在RS码信息位中增加的奇偶校验比特长度;
RS码校验矩阵Hr的构造方法如下:构造一个维度为s*(s*t)的二进制矩阵Ht,s*t<=N,其第i,i=1,…,s行有且仅在第j=(i-1)*t+1列开始的连续t个位置上为1,Ht[i,j]=1,j=(i-1)*t+1,...,i*t,其余位置都为零;若N=α*s*t+β,α和β为非负整数,α≥1,β<s*t,连续选择α个Ht矩阵所有列向量和1个Ht矩阵的前β列,构成奇偶校验预编码矩阵。
3.根据权利要求1或2所述的基于奇偶校验预编码的RS码编码方法,其特征在于:所述步骤1中,RS码校验矩阵Hr构造完成后,对RS码校验矩阵Hr进行随机的列交织。
4.根据权利要求1所述的基于奇偶校验预编码的RS码编码方法,其特征在于:所述步骤2中,利用RS码系统形式校验矩阵Hsys中的单位矩阵IM*M,将Hr矩阵的最后M列通过矩阵的初等行变换转化成全0列,将消元处理后得到的矩阵Hr′的前K列单独作为Hpre,Hpre矩阵的维度为s*K。
6.根据权利要求1所述的基于奇偶校验预编码的RS码编码方法,其特征在于:所述步骤4中,长度为K-s的信息比特序列行向量m通过该系统生成矩阵编码得到长度为K的奇偶校验预编码码字行向量v,其中v=m×Gpre-sys。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111330819.0A CN114050835A (zh) | 2021-11-11 | 2021-11-11 | 一种基于奇偶校验预编码的rs码编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111330819.0A CN114050835A (zh) | 2021-11-11 | 2021-11-11 | 一种基于奇偶校验预编码的rs码编码方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114050835A true CN114050835A (zh) | 2022-02-15 |
Family
ID=80208774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111330819.0A Pending CN114050835A (zh) | 2021-11-11 | 2021-11-11 | 一种基于奇偶校验预编码的rs码编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114050835A (zh) |
-
2021
- 2021-11-11 CN CN202111330819.0A patent/CN114050835A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7519898B2 (en) | Iterative decoding of linear block codes by adapting the parity check matrix | |
US6044116A (en) | Error-floor mitigated and repetitive turbo coding communication system | |
US6014411A (en) | Repetitive turbo coding communication method | |
US8010869B2 (en) | Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords | |
US6751770B2 (en) | Decoder for iterative decoding of binary cyclic codes | |
EP1835625B1 (en) | Encoding and decoding of accumulate convolutional codes | |
US8898538B2 (en) | Construction of multi rate low density parity check convolutional codes | |
US7331012B2 (en) | System and method for iterative decoding of Reed-Muller codes | |
JP2009531897A (ja) | チェック・ノードでbcjrアルゴリズムを使用する高速収束ldpc復号方法。 | |
US6028897A (en) | Error-floor mitigating turbo code communication method | |
EP3032748B1 (en) | Coding and decoding with staggered parity | |
CN113300718B (zh) | 编码方法、译码方法、编码装置和译码装置 | |
CN110730011B (zh) | 一种基于部分叠加的递归分组马尔可夫叠加编码方法 | |
CN114050835A (zh) | 一种基于奇偶校验预编码的rs码编码方法 | |
EP4205284A1 (en) | Staircase polar encoding and decoding | |
CN108649966B (zh) | 一种低复杂度的里德所罗门-卷积级联码迭代译码方法 | |
CN115642924B (zh) | 一种高效的qr-tpc译码方法及译码器 | |
KR101267756B1 (ko) | 가변 부호화율 불규칙 반복 다상 누산 부호화 및 복호화 방법과 이를 위한 장치 | |
CN113872609B (zh) | 一种部分循环冗余校验辅助的自适应置信传播译码方法 | |
Meghana et al. | Comparitive analysis of channel coding using BPSK modulation | |
KR102635444B1 (ko) | 비이진 저밀도 패리티 검사 코드 디코더, 그것의 동작방법 및 메모리 시스템 | |
KR101268061B1 (ko) | 다상-누산 코드를 이용한 부호화 방법 및 복호화 방법 | |
Fagoonee et al. | PUM-based turbo codes | |
CN108494709B (zh) | 一种降低Turbo-MPA接收机复杂度的方法 | |
Mensouri et al. | New structure of channel coding: serial concatenation of Polar codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |