TWM573056U - Pixel circuit and display device - Google Patents

Pixel circuit and display device Download PDF

Info

Publication number
TWM573056U
TWM573056U TW107208830U TW107208830U TWM573056U TW M573056 U TWM573056 U TW M573056U TW 107208830 U TW107208830 U TW 107208830U TW 107208830 U TW107208830 U TW 107208830U TW M573056 U TWM573056 U TW M573056U
Authority
TW
Taiwan
Prior art keywords
film transistor
thin film
light
thin
state
Prior art date
Application number
TW107208830U
Other languages
English (en)
Inventor
籍亞男
范文志
Original Assignee
大陸商昆山國顯光電有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商昆山國顯光電有限公司 filed Critical 大陸商昆山國顯光電有限公司
Publication of TWM573056U publication Critical patent/TWM573056U/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本申請公開一種畫素電路和顯示裝置，畫素電路包括第一薄膜電晶體、第二薄膜電晶體、第三薄膜電晶體、第四薄膜電晶體、第五薄膜電晶體、第六薄膜電晶體、發光二極體以及存儲電容。本申請實施例提供的畫素電路，在發光二極體的發光階段，畫素電路可以實現對電源電壓的補償，使得流經發光二極體的電流與輸入畫素電路中的資料電壓以及參考電壓有關，與電源電壓無關，從而有效避免由於電源電壓降導致的流入每一個發光二極體的電流不同，顯示裝置顯示不均勻的問題。此外，本申請實施例提供的畫素電路還可以對驅動薄膜電晶體閾值電壓進行補償，有效避免由於驅動薄膜電晶體閾值電壓的不同導致的顯示裝置顯示不均勻的問題。

Description

畫素電路和顯示裝置
本申請涉及顯示技術領域，尤其涉及一種畫素電路和顯示裝置。
有機發光顯示裝置是一種應用有機發光二極體作為發光器件的顯示裝置，具有對比度高、厚度薄、視角廣、反應速度快、低功耗等特點，被越來越多地應用到各個顯示以及照明領域。
現有的有機發光顯示裝置中，通常可以包含多個畫素電路，多個畫素電路通常由同一電源提供電源電壓，電源電壓可以決定流經畫素電路中發光二極體的電流。
然而，在實際應用中，電源電壓在多個畫素電路間傳輸時不可避免的產生電源電壓降（IR drop），導致作用在每一個畫素電路的實際電源電壓不同，進而導致流經每一個發光二極體的電流不同，顯示裝置顯示的亮度不均勻。
本申請提供一種畫素電路和顯示裝置，旨在解決現有的顯示裝置中，由於電源電壓降導致的流經發光二極體的電流不同，顯示裝置顯示的亮度不均勻的問題。
為實現上述目的，本申請提出的畫素電路包括第一薄膜電晶體、第二薄膜電晶體、第三薄膜電晶體、第四薄膜電晶體、第五薄膜電晶體、第六薄膜電晶體、第七薄膜電晶體、發光二極體以及存儲電容，
該第一薄膜電晶體的柵極分別與該第二薄膜電晶體的源極以及該存儲電容的一端連接，該存儲電容的另一端分別與該第三薄膜電晶體的漏極以及該第四薄膜電晶體的源極連接，該第三薄膜電晶體的源極與資料訊號線連接，該第四薄膜電晶體的漏極分別與該第五薄膜電晶體的漏極以及參考電壓訊號線連接；
該第一薄膜電晶體的源極與該第六薄膜電晶體的漏極連接，該第六薄膜電晶體的源極與第一電源連接；以及
該第一薄膜電晶體的漏極分別與該第二薄膜電晶體的漏極以及該第七薄膜電晶體的源極連接，該第七薄膜電晶體的漏極分別與該第五薄膜電晶體的源極以及該發光二極體的陽極連接，該發光二極體的陰極與第二電源連接。
根據本申請的一實施方式，上述的第一電源用於為該第一薄膜電晶體提供電源電壓；以及
該發光二極體發光時電流流入該第二電源。
根據本申請的一實施方式，上述的參考電壓為負電壓且小於該第二電源的電壓，該參考電壓用於對該第一薄膜電晶體的柵極、該存儲電容的兩端以及該發光二極體的陽極進行初始化；以及
該資料訊號線用於提供資料電壓。
根據本申請的一實施方式，上述的該第二薄膜電晶體的柵極、該第四薄膜電晶體的柵極以及該第五薄膜電晶體的柵極與第一掃描線連接，該第一掃描線用於提供第一掃描訊號，該第一掃描訊號用於控制該第二薄膜電晶體、該第四薄膜電晶體以及該第五薄膜電晶體處於導通狀態或截止狀態；
該第三薄膜電晶體的柵極與第二掃描線連接，該第二掃描線用於提供第二掃描訊號，該第二掃描訊號用於控制該第三薄膜電晶體處於導通狀態或截止狀態；
該第七薄膜電晶體的柵極與第一發光控制線連接，該第一發光控制線用於提供第一發光控制訊號，該第一發光控制訊號用於控制該第七薄膜電晶體處於導通狀態或截止狀態；以及
該第六薄膜電晶體的柵極與第二發光控制線連接，該第二發光控制線用於提供第二發光控制訊號，該第二發光控制訊號用於控制該第六薄膜電晶體處於導通狀態或截止狀態。
根據本申請的一實施方式，上述當該第一掃描訊號控制該第二薄膜電晶體以及該第五薄膜電晶體處於導通狀態，且該第一發光控制訊號控制該第七薄膜電晶體處於導通狀態時，該參考電壓對該第一薄膜電晶體的柵極以及該存儲電容的該一端進行初始化。
根據本申請的一實施方式，上述當該第一掃描訊號控制該第二薄膜電晶體以及該第五薄膜電晶體處於導通狀態，且該第二發光控制訊號控制該第六薄膜電晶體處於導通狀態時，對該第一薄膜電晶體的閾值電壓進行補償。
根據本申請的一實施方式，上述當該第一掃描訊號控制該第四薄膜電晶體處於導通狀態時，該參考電壓訊號線與該存儲電容的該另一端連接，該參考電壓對該存儲電容的該另一端進行初始化。
根據本申請的一實施方式，上述當該第一掃描訊號控制該第五薄膜電晶體處於導通狀態時，該參考電壓訊號線與該發光二級管的陽極連接，該參考電壓對該發光二極體的陽極進行初始化。
根據本申請的一實施方式，上述當該第二掃描訊號控制該第三薄膜電晶體處於導通狀態時，該資料訊號線與該存儲電容的該另一端連接，該資料電壓向該存儲電容的該另一端施加電壓。
根據本申請的一實施方式，上述當該第一發光控制訊號控制該第七薄膜電晶體處於導通狀態，且該第二發光控制訊號控制該第六薄膜電晶體處於導通狀態時，該第一電源通過該第六薄膜電晶體與該第一薄膜電晶體的柵極連接，該第一薄膜電晶體的漏極通過該第七薄膜電晶體與該發光二極體的陽極連接，電流流經該發光二極體，該電流與由該第一電源提供的電源電壓無關。
根據本申請的一實施方式，上述第一薄膜電晶體為驅動薄膜電晶體，且該第一薄膜電晶體為P型薄膜電晶體；以及
該第二薄膜電晶體、該第三薄膜電晶體、該第四薄膜電晶體、該第五薄膜電晶體、該第六薄膜電晶體以及該第七薄膜電晶體分別獨立地為N型薄膜電晶體或P型薄膜電晶體。
本申請實施例還提供一種顯示裝置，該顯示裝置包括上述記載的該畫素電路。
本申請實施例採用的上述至少一個技術方案能夠達到以下有益效果：
本申請實施例提供的畫素電路，包括七個薄膜電晶體、一個存儲電容以及一個發光二極體，在發光二極體的發光階段，該畫素電路可以實現對電源電壓的補償，使得流經發光二極體的電流與輸入該畫素電路中的資料電壓以及參考電壓有關，與電源電壓無關，從而有效避免由於電源電壓降導致的流入每一個發光二極體的電流不同，顯示裝置顯示不均勻的問題。
此外，本申請實施例提供的畫素電路還可以對驅動薄膜電晶體閾值電壓進行補償，有效避免由於驅動薄膜電晶體閾值電壓的不同導致的顯示裝置顯示不均勻的問題。
在本申請實施例提供的畫素電路中，該第一薄膜電晶體為驅動薄膜電晶體，具體可以為P型薄膜電晶體；該第二薄膜電晶體、該第三薄膜電晶體、該第四薄膜電晶體、該第五薄膜電晶體、該第六薄膜電晶體以及該第七薄膜電晶體可以均為P型薄膜電晶體，也可以均為N型薄膜電晶體，還可以是其中至少一者為P型薄膜電晶體，其餘的為N型薄膜電晶體，本申請實施例不做具體限定。
本申請實施例中，不同類型的薄膜電晶體，不同掃描線提供的掃描訊號可以不同，本申請實施例可以以該第一薄膜電晶體至該第七薄膜電晶體均是P型薄膜電晶體為例進行說明。
該發光二極體可以是LED，也可以是OLED，這裡也不做具體限定。本申請實施例可以以該發光二極體是OLED為例進行說明。
以下結合附圖，詳細說明本申請各實施例提供的技術方案。
圖1為本申請實施例提供的一種畫素電路的結構示意圖。畫素電路如下所述。
如圖1所示，畫素電路包括第一薄膜電晶體M1、第二薄膜電晶體M2、第三薄膜電晶體M3、第四薄膜電晶體M4、第五薄膜電晶體M5、第六薄膜電晶體M6、、第七薄膜電晶體M7存儲電容C以及發光二極體D1。圖1所示的畫素電路中，第一薄膜電晶體M1、第二薄膜電晶體M2、第三薄膜電晶體M3、第四薄膜電晶體M4、第五薄膜電晶體M5、第六薄膜電晶體M6以及第七薄膜電晶體M7均為P型薄膜電晶體，發光二極體D1為OLED。
圖1所示的畫素電路的電路連接結構如下所述：
第一薄膜電晶體M1的柵極分別與第二薄膜電晶體M2的源極以及存儲電容C的一端（圖1所示的N1點）連接，第一薄膜電晶體M1的源極與第六薄膜電晶體M6的漏極連接，第一薄膜電晶體M1的漏極分別與第二薄膜電晶體M2的漏極以及第七薄膜電晶體M7的源極連接；
第三薄膜電晶體M3的源極與資料訊號線連接，漏極分別與第四薄膜電晶體M4的源極以及存儲電容C的另一端（圖1所示的N2點）連接；
第四薄膜電晶體M4的漏極分別與第五薄膜電晶體M5的漏極以及參考電壓訊號線連接；
第五薄膜電晶體M5的源極分別與第七薄膜電晶體M7的漏極以及發光二極體D1的陽極連接；
發光二極體D1的陰極與第二電源VSS連接。
本申請實施例中，第一電源VDD可以是正電壓，並用於為第一薄膜電晶體M1提供電源電壓，第一薄膜電晶體M1在第一電源VDD的作用下，可以輸出電流，電流流入發光二極體D1，可以使得發光二極體D1發光。在發光二極體D1發光時，電流流入第二電源VSS，第二電源VSS可以是負電壓。
該資料訊號線可以用於提供資料電壓Vdata，該參考電壓訊號線可以用於提供參考電壓Vref。本申請實施例中，參考電壓Vref可以為負電壓，並用於對第一薄膜電晶體M1的柵極、存儲電容C的兩端（圖1所示的N1點以及N2點，即存儲電容C的上極板和下極板）以及發光二極體D1的陽極進行初始化。
需要說明的是，參考電壓Vref可以是比第二電源VSS還要低的負壓，這樣，參考電壓Vref在對發光二極體D1的陽極進行初始化時，可以使得發光二極體D1不發光，從而使得畫素顯示純黑，提高顯示裝置顯示的對比度。
圖1所示的畫素電路中，S1為由第一掃描線提供的第一掃描訊號，S2為由第二掃描線提供的第二掃描訊號，EM1為由第一發光控制線提供的第一發光控制訊號，EM2為由第二發光控制線提供的第二發光控制訊號，其中：
第二薄膜電晶體M2的柵極、第四薄膜電晶體M4的柵極以及第五薄膜電晶體M5的柵極與第一掃描線連接。由第一掃描線提供的第一掃描訊號S1可以控制第二薄膜電晶體M2的柵極、第四薄膜電晶體M4的柵極以及第五薄膜電晶體M5的柵極處於導通狀態或截止狀態；
第三薄膜電晶體M3的柵極與第二掃描線連接。由第二掃描線提供的第二掃描訊號S2可以控制第三薄膜電晶體M3處於導通狀態或截止狀態；
第七薄膜電晶體M7的柵極與第一發光控制線連接。第一發光控制線提供的第一發光控制訊號EM1可以控制第七薄膜電晶體M7處於導通狀態或截止狀態；
第六薄膜電晶體M6的柵極與第二發光控制線連接。由第二發光控制線提供的第二發光控制訊號EM2可以控制第六薄膜電晶體M6處於導通狀態或截止狀態。
本申請實施例中，在第一掃描訊號S1可以控制第二薄膜電晶體M2、第四薄膜電晶體M4以及第五薄膜電晶體M5同時處於導通狀態或截止狀態，其中：
當第一掃描訊號S1控制第二薄膜電晶體M2、第五薄膜電晶體M5處於導通狀態時，第一薄膜電晶體M1的柵極與漏極連接，此時，若第七薄膜電晶體M7處於導通狀態，則參考電壓訊號線與第一薄膜電晶體M1的柵極和漏極、存儲電容C的一端（圖1所示的N1點，即存儲電容C的上極板）連接，參考電壓Vref對第一薄膜電晶體M1的柵極和漏極、存儲電容C的上極板進行初始化；若第六薄膜電晶體M6處於導通狀態，則第一電源VDD可以向第一薄膜電晶體M1的源極施加電壓，並對第一薄膜電晶體M1的柵極充電，最終使得第一薄膜電晶體M1的柵極電壓以及漏極電壓變為Vdata-Vth，在發光二極體D1發光時，可以實現對第一薄膜電晶體M1閾值電壓的補償；
當第一掃描訊號S1控制第五薄膜電晶體M5處於導通狀態時，參考電壓訊號線還可以通過第五薄膜電晶體M5與發光二極體D1的陽極連接，參考電壓Vref對發光二極體D1的陽極進行初始化；
當第一掃描訊號S1控制第四薄膜電晶體M4處於導通狀態時，參考電壓訊號線可以通過第四薄膜電晶體M4與存儲電容C的另一端（圖1所示的N2點，即存儲電容C的下極板）連接，參考電壓Vref對存儲電容C的下極板進行初始化。
當第二掃描線S2控制第三薄膜電晶體M3處於導通狀態時，資料訊號線可以通過第三薄膜電晶體M3向存儲電容C的另一端（圖1所示的N2點，即存儲電容C的下極板）施加電壓，使得存儲電容C的下極板電壓為Vdata。
當第一發光控制訊號EM1控制第七薄膜電晶體M7處於導通狀態，且第二發光控制訊號EM2控制第六薄膜電晶體M6處於導通狀態時，第一電源VDD通過第六薄膜電晶體M6與第一薄膜電晶體M1的源極連接，並向第一薄膜電晶體M1的源極施加電壓，第一薄膜電晶體M1的漏極通過第七薄膜電晶體M7與發光二極體D1的陽極連接，此時，第一薄膜電晶體M1在第一電源VDD的作用下可以產生驅動電流，該驅動電流可以流入發光二極體D1，使得發光二極體D1發光。
本申請實施例提供的畫素電路，在其工作過程中可以實現對第一電源VDD的補償，使得流經發光二極體D1的電流與由第一電源VDD提供的電源電壓無關，進而有效避免由於電源電壓降導致的流經發光二極體的電流不同，顯示裝置顯示不均勻的問題。其中，對第一電源VDD進行補償的具體過程可以參見下文對畫素電路工作原理的說明。
圖2為本申請實施例提供的另一種畫素電路的驅動方法的時序圖。圖2所示的時序圖可以用於驅動圖1所示的畫素電路。具體地：
圖2所示的時序圖在驅動圖1所示的畫素電路時，工作週期可以分為四個階段，即第一階段t1、第二階段t2、第三階段t3以及第四階段t4。
下面將分別針對畫素電路的上述四個階段進行說明：
第一階段t1:
由於第一掃描訊號S1由高電平變為低電平，第二掃描訊號S2保持高電平，第一發光控制訊號EM1保持低電平，第二發光控制訊號EM2由低電平變為高電平，因此，第二薄膜電晶體M2、第四薄膜電晶體M4以及第五薄膜電晶體M5處於導通狀態，第三薄膜電晶體M3處於截止狀態，第七薄膜電晶體M7處於導通狀態，第六薄膜電晶體M6由導通狀態變為截止狀態。
此時，針對存儲電容C而言，參考電壓訊號線通過第四薄膜電晶體M4與存儲電容C的下極板（圖1所示的N2點）連接，參考電壓Vref向存儲電容C的下極板施加電壓，使得存儲電容C的下極板電壓為Vref，實現對存儲電容C的下極板的初始化；
針對發光二極體D1而言，參考電壓訊號線通過第五薄膜電晶體M5與發光二極體D1的陽極連接，參考電壓Vref向發光二極體D1的陽極施加電壓，實現對發光二極體D1的陽極的初始化。此時，由於參考電壓Vref可以是比第二電源VSS還要低的負壓，因此，發光二極體D1不發光，這樣，可以使得畫素電路顯示純黑，從而提高顯示裝置顯示的對比度。
針對第一薄膜電晶體M1而言，第一薄膜電晶體M1的漏極通過第二薄膜電晶體M2與柵極連接，參考電壓訊號線可以通過第五薄膜電晶體M5以及第七薄膜電晶體M7與第一薄膜電晶體M1的柵極和漏極、存儲電容C的上極板（圖1所示的N1）連接，參考電壓Vref向第一薄膜電晶體M1的柵極和漏極、存儲電容C的上極板施加電壓，使得第一薄膜電晶體M1的柵極電壓、漏極電壓以及存儲電容C的上極板電壓均為Vref，實現對第一薄膜電晶體M1的柵極和漏極、存儲電容C的上極板的初始化。
在第一階段t1結束後，第一薄膜電晶體M1的柵極電壓以及漏極電壓均為Vref，存儲電容C的上極板電壓為Vref，下極板電壓為Vref。
第二階段t2：
由於第一掃描訊號S1保持低電平，第二掃描訊號S2保持高電平，第一發光控制訊號EM1由低電平變為高電平，第二發光控制訊號EM2由高電平變為低電平，因此，第二薄膜電晶體M2、第四薄膜電晶體M4以及第五薄膜電晶體M5處於導通狀態，第三薄膜電晶體M3處於截止狀態，第七薄膜電晶體M7由導通狀態變為截止狀態，第六薄膜電晶體M6由截止狀態變為導通狀態。
此時，第一薄膜電晶體M1的柵極與漏極仍處於連接狀態，第一電源VDD通過第六薄膜電晶體M6向第一薄膜電晶體M1的源極施加電壓，並通過第一薄膜電晶體M1的漏極對第一薄膜電晶體M1的柵極充電，電路穩定後，第一薄膜電晶體M1的柵極電壓以及漏極電壓均為VDD-Vth，其中，Vth為第一薄膜電晶體M1的閾值電壓，這樣，在發光二極體D1發光時，可以對第一薄膜電晶體M1的閾值電壓進行補償。
在第二階段t2，存儲電容C的下極板電壓保持Vref不變，上極板電壓等於第一薄膜電晶體M1的柵極電壓，即為VDD-Vth。
第三階段t3：
由於第一掃描訊號S1由低電平變為高電平，第二掃描訊號S2由高電平變為低電平，第一發光控制訊號EM1保持高電平，第二發光控制訊號EM2由低電平變為高電平，因此，第二薄膜電晶體M2、第四薄膜電晶體M4以及第五薄膜電晶體M5由導通狀態變為截止狀態，第三薄膜電晶體M3由截止狀態變為導通狀態，第七薄膜電晶體M7處於截止狀態，第六薄膜電晶體M6由導通狀態變為截止狀態。
此時，資料訊號線通過第三薄膜電晶體M3與存儲電容C的下極板（圖1所示的N2點）連接，資料電壓Vdata向存儲電容C的下極板施加電壓，使得存儲電容C的下極板電壓由Vref變為Vdata，相應地，存儲電容C的上極板（圖1所示的N1點）電壓由VDD-Vth變為VDD-Vth+Vdata-Vref，即第一薄膜電晶體M1的柵極電壓也由VDD-Vth變為VDD-Vth+Vdata-Vref。
第四階段t4：
由於第一掃描訊號S1保持高電平，第二掃描訊號S2由低電平變為高電平，第一發光控制訊號EM1由高電平變為低電平，第二發光控制訊號EM2由高電平變為低電平，因此，第二薄膜電晶體M2、第四薄膜電晶體M4以及第五薄膜電晶體M5處於截止狀態，第三薄膜電晶體M3由導通狀態變為截止狀態，第七薄膜電晶體M7由截止狀態變為導通狀態，第六薄膜電晶體M6由截止狀態變為導通狀態。
此時，第一電源VDD通過第六薄膜電晶體M6向第一薄膜電晶體M1的源極施加電壓，在第一電源VDD的作用下，第一薄膜電晶體M1產生驅動電流，該驅動電流通過第七薄膜電晶體M7流入發光二極體D1，使得發光二極體D1發光。其中，流經發光二極體D1的電流可以表示為：
其中， μ為第一薄膜電晶體M1的電子遷移率，C ox為第一薄膜電晶體M1單位面積的柵氧化層電容，W/L為第一薄膜電晶體M1的寬長比，Vs為第一薄膜電晶體M1的源極電壓VDD，Vg為第一薄膜電晶體M1的柵極電壓VDD-Vth+Vdata-Vref。
由上述公式可知，流經發光二極體D1的電流與參考電壓Vref以及資料電壓Vdata有關，與由第一電源VDD提供的電源電壓無關，也與第一薄膜電晶體M1的閾值電壓Vth無關，實現了對第一電源VDD的補償，避免了第一電源VDD的電源電壓降對顯示效果的影響，保證了顯示裝置顯示的均勻性，同時，實現了對第一薄膜電晶體M1的閾值電壓的補償，避免了由於第一薄膜電晶體M1的閾值電壓的不同導致的顯示裝置顯示不均勻的問題。
本申請實施例還提供一種顯示裝置，該顯示裝置可以包括上述記載的畫素電路。
顯然，本領域的技術人員可以對本申請進行各種改動和變形而不脫離本申請的範圍。這樣，倘若本申請的這些修改和變形屬於本申請申請專利範圍及其等同技術的範圍之內，則本申請也意圖包含這些改動和變形在內。
M1‧‧‧第一薄膜電晶體
M2‧‧‧第二薄膜電晶體
M3‧‧‧第三薄膜電晶體
M4‧‧‧第四薄膜電晶體
M5‧‧‧第五薄膜電晶體
M6‧‧‧第六薄膜電晶體
M7‧‧‧第七薄膜電晶體
C‧‧‧存儲電容
D1‧‧‧發光二極體
N1‧‧‧點
N2‧‧‧點
VDD‧‧‧第一電源
VSS‧‧‧第二電源
Vdata‧‧‧資料電壓
Vref‧‧‧參考電壓
S1‧‧‧第一掃描訊號
S2‧‧‧第二掃描訊號
EM1‧‧‧第一發光控制訊號
EM2‧‧‧第二發光控制訊號
t1‧‧‧第一階段
t2‧‧‧第二階段
t3‧‧‧第三階段
t4‧‧‧第四階段
圖1為本申請實施例提供的一種畫素電路的結構示意圖；以及 圖2為本申請實施例提供的一種畫素電路的驅動方法的時序圖。

Claims (10)

  1. 一種畫素電路，其中，該畫素電路包括第一薄膜電晶體、第二薄膜電晶體、第三薄膜電晶體、第四薄膜電晶體、第五薄膜電晶體、第六薄膜電晶體、第七薄膜電晶體、發光二極體以及存儲電容，該第一薄膜電晶體的柵極分別與該第二薄膜電晶體的源極以及該存儲電容的一端連接，該存儲電容的另一端分別與該第三薄膜電晶體的漏極以及該第四薄膜電晶體的源極連接，該第三薄膜電晶體的源極與資料訊號線連接，該第四薄膜電晶體的漏極分別與該第五薄膜電晶體的漏極以及參考電壓訊號線連接；該第一薄膜電晶體的源極與該第六薄膜電晶體的漏極連接，該第六薄膜電晶體的源極與第一電源連接；以及該第一薄膜電晶體的漏極分別與該第二薄膜電晶體的漏極以及該第七薄膜電晶體的源極連接，該第七薄膜電晶體的漏極分別與該第五薄膜電晶體的源極以及該發光二極體的陽極連接，該發光二極體的陰極與第二電源連接。
  2. 如請求項1所述的畫素電路，其中，該第一電源用於為該第一薄膜電晶體提供電源電壓；以及該發光二極體發光時電流流入該第二電源。
  3. 如請求項1所述的畫素電路，其中，該參考電壓訊號線用於提供參考電壓，該參考電壓為負電壓且小於該第二電源的電壓，該參考電壓用於對該第一薄膜電晶體的柵極、該存儲電容的兩端以及該發光二極體的陽極進行初始化；以及該資料訊號線用於提供資料電壓。
  4. 如請求項3所述的畫素電路，其中，該第二薄膜電晶體的柵極、該第四薄膜電晶體的柵極以及該第五薄膜電晶體的柵極與第一掃描線連接，該第一掃描線用於提供第一掃描訊號，該第一掃描訊號用於控制該第二薄膜電晶體、該第四薄膜電晶體以及該第五薄膜電晶體處於導通狀態或截止狀態；該第三薄膜電晶體的柵極與第二掃描線連接，該第二掃描線用於提供第二掃描訊號，該第二掃描訊號用於控制該第三薄膜電晶體處於導通狀態或截止狀態；該第七薄膜電晶體的柵極與第一發光控制線連接，該第一發光控制線用於提供第一發光控制訊號，該第一發光控制訊號用於控制該第七薄膜電晶體處於導通狀態或截止狀態；以及該第六薄膜電晶體的柵極與第二發光控制線連接，該第二發光控制線用於提供第二發光控制訊號，該第二發光控制訊號用於控制該第六薄膜電晶體處於導通狀態或截止狀態。
  5. 如請求項4所述的畫素電路，其中，當該第一掃描訊號控制該第二薄膜電晶體以及該第五薄膜電晶體處於導通狀態，且該第一發光控制訊號控制該第七薄膜電晶體處於導通狀態時，該參考電壓對該第一薄膜電晶體的柵極以及該存儲電容的該一端進行初始化；以及當該第一掃描訊號控制該第二薄膜電晶體以及該第五薄膜電晶體處於導通狀態，且該第二發光控制訊號控制該第六薄膜電晶體處於導通狀態時，對該第一薄膜電晶體的閾值電壓進行補償。
  6. 如請求項4所述的畫素電路，其中，當該第一掃描訊號控制該第四薄膜電晶體處於導通狀態時，該參考電壓訊號線與該存儲電容的該另一端連接，該參考電壓對該存儲電容的該另一端進行初始化；以及當該第一掃描訊號控制該第五薄膜電晶體處於導通狀態時，該參考電壓訊號線與該發光二級管的陽極連接，該參考電壓對該發光二極體的陽極進行初始化。
  7. 如請求項4所述的畫素電路，其中，當該第二掃描訊號控制該第三薄膜電晶體處於導通狀態時，該資料訊號線與該存儲電容的該另一端連接，該資料電壓向該存儲電容的該另一端施加電壓。
  8. 如請求項4所述的畫素電路，其中，當該第一發光控制訊號控制該第七薄膜電晶體處於導通狀態，且該第二發光控制訊號控制該第六薄膜電晶體處於導通狀態時，該第一電源通過該第六薄膜電晶體與該第一薄膜電晶體的柵極連接，該第一薄膜電晶體的漏極通過該第七薄膜電晶體與該發光二極體的陽極連接，電流流經該發光二極體，該電流與由該第一電源提供的電源電壓無關。
  9. 如請求項1所述的畫素電路，其中，該第一薄膜電晶體為驅動薄膜電晶體，且該第一薄膜電晶體為P型薄膜電晶體；以及該第二薄膜電晶體、該第三薄膜電晶體、該第四薄膜電晶體、該第五薄膜電晶體、該第六薄膜電晶體以及該第七薄膜電晶體分別獨立地為N型薄膜電晶體或P型薄膜電晶體。
  10. 一種顯示裝置，其中，該顯示裝置包括如請求項1至9中任一項所述的畫素電路。
TW107208830U 2017-10-31 2018-06-29 Pixel circuit and display device TWM573056U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201721426923.9U CN207352944U (zh) 2017-10-31 2017-10-31 一种像素电路和显示装置
??201721426923.9 2017-10-31

Publications (1)

Publication Number Publication Date
TWM573056U true TWM573056U (zh) 2019-01-11

Family

ID=62353842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107208830U TWM573056U (zh) 2017-10-31 2018-06-29 Pixel circuit and display device

Country Status (4)

Country Link
US (1) US10777138B2 (zh)
CN (1) CN207352944U (zh)
TW (1) TWM573056U (zh)
WO (1) WO2019085512A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697884B (zh) * 2019-08-20 2020-07-01 友達光電股份有限公司 畫素電路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207352944U (zh) * 2017-10-31 2018-05-11 昆山国显光电有限公司 一种像素电路和显示装置
US10665159B2 (en) * 2018-04-18 2020-05-26 Wuhan China Star Optoelectronics Ssemiconductor Display Technology Co., Ltd. Pixel compensating circuit and pixel compensating method
CN109192143A (zh) 2018-09-28 2019-01-11 昆山国显光电有限公司 像素电路及其驱动方法、显示面板、显示装置
CN109509428B (zh) 2019-01-07 2021-01-08 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
US20240021141A1 (en) * 2020-11-13 2024-01-18 Chengdu Boe Optoelectronics Technology Co., Ltd. Driving circuit, driving method therefor, and display apparatus
CN113314580B (zh) * 2021-05-26 2024-06-14 京东方科技集团股份有限公司 显示面板和显示装置
KR20230046700A (ko) * 2021-09-30 2023-04-06 엘지디스플레이 주식회사 픽셀 회로와 이를 포함한 표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101954782B1 (ko) * 2012-10-31 2019-03-06 엘지디스플레이 주식회사 유기발광 표시장치
CN104867442B (zh) * 2014-02-20 2017-10-31 北京大学深圳研究生院 一种像素电路及显示装置
US20160063922A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display
CN104658482B (zh) * 2015-03-16 2017-05-31 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
KR102338942B1 (ko) * 2015-06-26 2021-12-14 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 구동방법
CN104992674A (zh) * 2015-07-24 2015-10-21 上海和辉光电有限公司 一种像素补偿电路
CN205004016U (zh) * 2015-08-04 2016-01-27 信利（惠州）智能显示有限公司 一种有机发光二极管的驱动电路
CN106097964B (zh) * 2016-08-22 2018-09-18 京东方科技集团股份有限公司 像素电路、显示面板、显示设备及驱动方法
CN106373528B (zh) * 2016-10-28 2019-02-19 上海天马微电子有限公司 显示装置、像素驱动电路与像素驱动方法
CN207352944U (zh) * 2017-10-31 2018-05-11 昆山国显光电有限公司 一种像素电路和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697884B (zh) * 2019-08-20 2020-07-01 友達光電股份有限公司 畫素電路

Also Published As

Publication number Publication date
CN207352944U (zh) 2018-05-11
US10777138B2 (en) 2020-09-15
US20190295476A1 (en) 2019-09-26
WO2019085512A1 (zh) 2019-05-09

Similar Documents

Publication Publication Date Title
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
TWM573056U (zh) Pixel circuit and display device
US9812082B2 (en) Pixel circuit, driving method, display panel and display device
WO2021043102A1 (zh) 驱动电路及其驱动方法、显示装置
TWI663589B (zh) 像素電路及其驅動方法、顯示裝置
TWI667645B (zh) 畫素電路及其驅動方法、顯示裝置
WO2019085485A1 (zh) 一种像素电路及其驱动方法、显示装置
WO2016123855A1 (zh) Amoled像素驱动电路及像素驱动方法
TWM573055U (zh) Pixel circuit and display device
WO2016150232A1 (zh) 像素电路及其驱动方法、显示装置
JP2012242838A (ja) 画素ユニット回路及びｏｌｅｄ表示装置
WO2018157443A1 (zh) 像素补偿电路及驱动方法、显示装置
WO2015180278A1 (zh) 像素电路及其驱动方法、显示装置
TWI664617B (zh) 像素電路及其驅動方法、顯示裝置
TWM570515U (zh) Pixel circuit and display device
WO2017012075A1 (zh) 像素电路及其驱动方法、显示面板
WO2020211167A1 (zh) Oled 显示面板及其驱动方法
WO2017128467A1 (zh) 像素补偿电路、方法及平面显示装置
WO2020062811A1 (zh) 像素电路及其驱动方法、显示面板、显示装置
WO2021196279A1 (zh) 像素驱动电路及显示面板
WO2022170700A1 (zh) 像素驱动电路及显示面板
WO2017128474A1 (zh) 像素补偿电路、方法及平面显示装置
WO2020206857A1 (zh) 像素驱动电路及显示面板
WO2020177258A1 (zh) 像素驱动电路及显示面板
WO2020211152A1 (zh) Oled显示面板及其驱动方法