TWI820939B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI820939B
TWI820939B TW111137083A TW111137083A TWI820939B TW I820939 B TWI820939 B TW I820939B TW 111137083 A TW111137083 A TW 111137083A TW 111137083 A TW111137083 A TW 111137083A TW I820939 B TWI820939 B TW I820939B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
frequency shielding
circuit board
dielectric layer
Prior art date
Application number
TW111137083A
Other languages
English (en)
Other versions
TW202414777A (zh
Inventor
陳伯元
Original Assignee
大陸商鵬鼎控股(深圳)股份有限公司
大陸商慶鼎精密電子(淮安)有限公司
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商鵬鼎控股(深圳)股份有限公司, 大陸商慶鼎精密電子(淮安)有限公司, 鵬鼎科技股份有限公司 filed Critical 大陸商鵬鼎控股(深圳)股份有限公司
Application granted granted Critical
Publication of TWI820939B publication Critical patent/TWI820939B/zh
Publication of TW202414777A publication Critical patent/TW202414777A/zh

Links

Images

Abstract

本發明提供一種電路板及其製造方法。電路板包含主體基板及設置在主體基板上的複合膜。主體基板包含第一介質層、在第一介質層上的絕緣層、電子元件、在電子元件上的接墊以及在接墊上的奈米雙晶金屬層。複合膜包含在接墊上的線路層、在線路層上的第二介質層、在第二介質層上的高頻屏蔽層、在高頻屏蔽層上的導電黏著層及在導電黏著層上的低頻屏蔽層。電路板利用導電黏著層連接高頻屏蔽層及低頻屏蔽層,以使電路板可有效地屏蔽高頻訊號及低頻訊號的電磁波,並利用奈米雙晶金屬層連接主體基板及複合膜,以提升結構強度及導電特性。

Description

電路板及其製造方法
本發明是關於一種電路板及其製造方法,特別是關於一種屏蔽電磁波的電路板及其製造方法。
電子設備產生的訊號包含高頻訊號及低頻訊號,且其均會產生電磁波。每一個電子設備產生的電磁波可能對彼此造成干擾,即所謂電磁干擾(electromagnetic interference,EMI)。因此,為了減少電磁干擾的問題,須改善電子元件的電磁屏蔽效果。
本發明之一態樣是提供一種電路板,其包含利用導電黏著層連接高頻屏蔽層及低頻屏蔽層,以使電路板可有效地屏蔽高頻訊號及低頻訊號的電磁波。
本發明之另一態樣是提供一種電路板的製造方法。
根據本發明之一態樣,提供一種電路板,其包含主體基板及設置在主體基板上的複合膜。主體基板包含第一介質層、設置在第一介質層上的絕緣層、電子元件、設置在電子元件上的接墊以及分別設置在接墊上的奈米雙晶金屬層。電子元件設置在第一介質層上且在絕緣層中。複合膜包含設置在接墊上並連接接墊的線路層、設置在線路層上的第二介質層、設置在第二介質層上的高頻屏蔽層、設置在高頻屏蔽層上的導電黏著層及設置在導電黏著層上的低頻屏蔽層。
根據本發明之一實施例,所述複合膜還包含設置在低頻屏蔽層上的第三介質層。
根據本發明之一實施例,所述線路層包含石墨烯線路層。
根據本發明之一實施例,所述線路層包含石墨烯層及銅線路層。銅線路層設置在石墨烯層下,並完全覆蓋石墨烯層。銅線路層包含奈米雙晶銅層,且奈米雙晶銅層連接所述奈米雙晶金屬層。
根據本發明之一實施例,所述線路層包含石墨烯線路層及銅線路層。銅線路層在部分石墨烯線路層下,且銅線路層包含奈米雙晶銅層。
根據本發明之一實施例,上述電路板還包含設置在複合膜中的多個導電通孔。導電通孔穿過所述低頻屏蔽層與所述第二介質層。
根據本發明之一實施例,上述電路板還包含設置在複合膜中的多個絕緣樹脂。絕緣樹脂包覆導電通孔的部分。
根據本發明之另一態樣,提供一種電路板的製造方法,其包含提供主體基板。主體基板包含第一介質層、設置在第一介質層上的絕緣層及電子元件。電子元件設置在第一介質層上且在絕緣層中。方法包含形成接墊在所述電子元件上,其中每一個接墊上具有奈米雙晶金屬層。方法還包含提供複合膜。複合膜包含複合金屬層、設置在複合金屬層上的石墨烯層、設置在石墨烯層上的第二介質層、設置在第二介質層上的高頻屏蔽層、設置在高頻屏蔽層上的導電黏著層及設置在導電黏著層上的低頻屏蔽層。前述複合金屬層包含金屬層及在金屬層下的奈米雙晶金屬層。方法還包含圖案化複合金屬層及石墨烯層,以形成線路層;形成多個導電通孔在複合膜中;以及壓合複合膜及主體基板,以使線路層連接在接墊上。所述導電通孔穿過所述低頻屏蔽層與所述第二介質層。
根據本發明之一實施例,在形成所述多個導電通孔之前,上述方法還包含在所述複合膜中形成多個第一開口,其中第一開口自低頻屏蔽層延伸至高頻屏蔽層;以及填充絕緣樹脂材料至第一開口中。
根據本發明之一實施例,形成所述多個導電通孔的步驟包含在絕緣樹脂材料中形成第二開口,其中第二開口自低頻屏蔽層延伸至第二介質層;以及填充導電材料至第二開口中。
根據本發明之一實施例,所述複合膜還包含設置在低頻屏蔽層上的第三介質層。所述多個導電通孔穿過第三介質層延伸至第二介質層。
根據本發明之一實施例,圖案化所述石墨烯層的步驟包含電漿蝕刻所述石墨烯層。
應用本發明之電路板及其製造方法,其利用導電黏著層連接高頻屏蔽層及低頻屏蔽層,以使電路板可有效地屏蔽高頻訊號及低頻訊號的電磁波,並利用奈米雙晶金屬層連接主體基板及複合膜,以提升結構強度及導電特性。
本發明提供許多不同實施例或例示,以實施發明的不同特徵。以下敘述之組件和配置方式的特定例示是為了簡化本發明。這些當然僅是做為例示,其目的不在構成限制。舉例而言,第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接接觸的實施例,也包含有其他特徵形成在第一特徵和第二特徵之間,以致第一特徵和第二特徵沒有直接接觸的實施例。除此之外,本發明在各種具體例中重覆元件符號及/或字母。此重覆的目的是為了使說明簡化且清晰,並不表示各種討論的實施例及/或配置之間有關係。
再者,空間相對性用語,例如「下方(beneath)」、「在…之下(below)」、「低於(lower)」、「在…之上(above)」、「高於(upper)」等,是為了易於描述圖式中所繪示的零件或特徵和其他零件或特徵的關係。空間相對性用語除了圖式中所描繪的方向外,還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向),而本發明所用的空間相對性描述也可以如此解讀。
如本發明所使用的「大約(around)」、「約(about)」、「近乎 (approximately)」或「實質上(substantially)」一般係代表在所述之數值或範圍的百分之20以內、或百分之10以內、或百分之5以內。
由於銅在應用於傳送高頻訊號時會因集膚效應(skin effect)而造成訊號損失。因此本發明提供一種電路板及其製造方法,其可根據需求製作成高頻訊號線路、低頻訊號線路或前述之組合的線路層。另外,一般利用銅或奈米銅做為線路層之間的接合材料時,會分別有機械強度不足或導電性不佳的問題。因此,本發明利用奈米雙晶銅連接線路層,以達到更有效的電導通。
請參閱圖1,其繪示根據本發明一些實施例的電路板100的剖面視圖。電路板100包含主體基板101及設置在主體基板101上的複合膜103。主體基板101包含第一介質層110、設置在第一介質層110上的絕緣層120及電子元件115。在一些實施例中,絕緣層120包含熱塑性材料。電子元件115設置在第一介質層110上,且在絕緣層120中。再者,接墊130設置在電子元件115上,且每一個接墊130上還設有奈米雙晶金屬層135。
在一些實施例中,奈米雙晶金屬層135包含奈米雙晶銅或奈米雙晶金,其有助於熱傳導及線路層140(後續說明)與電子元件115之間的接合。在一些實施例中,奈米雙晶金屬層135可利用電鍍(plating)(例如直流電鍍、高速脈衝電鍍或前述的組合)、物理氣相沉積(physical vapor deposition,PVD)的方式形成,其中物理氣相沉積例如是濺鍍(sputtering)或蒸鍍。以奈米雙晶銅為例,奈米雙晶銅的強度及延展性皆優於奈米銅及晶粒銅,且適合塑性加工。再者,奈米雙晶銅的導電特性比奈米銅優異,並與晶粒銅差異不大,故可應用於電性連接。
在一些實施例中,奈米雙晶金屬層135可利用電鍍裝置來製造,其中電鍍裝置包括陽極、陰極及電源供應器,並可盛裝電鍍液,而電源供應器分別連接陽極及陰極,且陽極及陰極浸泡於電鍍液中。陰極為表面具有金屬層的基板或金屬基板,以在其表面成長奈米雙晶金屬層。電鍍液包含金屬鹽類、酸性溶液及可提供氯離子的原料。若要製造奈米雙晶銅,則使用的金屬鹽類可為硫酸銅或甲基磺酸銅;若要製造奈米雙晶金,則使用的金屬鹽類可為硫酸金、亞硫酸金。酸性溶液可為有機酸或無機酸,例如硫酸、甲基磺酸、鹽酸、氯酸或前述的組合。此外,可參照中國專利公開號CN 105332020A、CN 102400188A及CN 1498987A提供的方法製備奈米雙晶金屬層135。
電路板100的複合膜103包含線路層140、設置在線路層140上的第二介質層150、設置在第二介質層150上的高頻屏蔽層155、設置在高頻屏蔽層155上的導電黏著層160及設置在導電黏著層160上的低頻屏蔽層165。線路層140可利用接墊130及奈米雙晶金屬層135與電子元件115電性連接。在一些實施例中,如圖1所示,線路層140包含石墨烯線路層。由於石墨烯具有較高的電遷移率,較能降低高頻訊號傳送時的訊號損失,即較適用於傳送高頻訊號。
在一些實施例中,第二介質層150設置在線路層140及部分絕緣層120上。第二介質層150包含絕緣線路及遮罩層,以保護線路層140。在一些實施例,高頻屏蔽層155包含合金網柵,其可為鎳、鉻、銅、銀、金及前述材料的任意組合。在一些實施例,高頻屏蔽層155可利用化學鍍、物理氣相沉積(例如蒸鍍或濺鍍)、化學氣相沉積(chemical vapor deposition,CVD)或電鍍的方法形成。在一些實施例中,低頻屏蔽層165包含碳纖維複合材料。導電黏著層160是用以電性連接高頻屏蔽層155及低頻屏蔽層165,且有助於高頻屏蔽層155及低頻屏蔽層165之間的黏著。在一些實施例中,導電黏著層160包含導電粒子,例如銀、鎳、銅、鎳金合金或前述的任意組合。
在一些實施例中,複合膜103還包含設置在低頻屏蔽層165上的第三介質層170,以用於保護高頻屏蔽層155及低頻屏蔽層165。
在一些實施例中,電路板100還包含設置在複合膜103中的導電通孔180及絕緣樹脂185。絕緣樹脂185包覆導電通孔180的部分。在一些實施例中,導電通孔180穿過低頻屏蔽層165及第二介質層150。在另一些實施例中,導電通孔180自第三介質層170延伸穿過第二介質層150並接觸線路層140。在一些實施例中,絕緣樹脂185自第三介質層170延伸至高頻屏蔽層155,且可以不穿過第二介質層150。在一些實施例中,可選擇性地形成接墊180A在導電通孔180的頂部,並暴露於第三介質層170(或低頻屏蔽層165)的上表面。
請參閱圖2,其繪示根據本發明一些實施例的電路板200的剖面視圖。電路板200包含主體基板201及設置在主體基板201上的複合膜203。主體基板201包含第一介質層210、設置在第一介質層210上的絕緣層220及電子元件215。在一些實施例中,絕緣層220包含熱塑性材料。電子元件215設置在第一介質層210上,且在絕緣層220中。再者,接墊230設置在電子元件215上,且每一個接墊230上還設有奈米雙晶金屬層(圖未繪示),其中接墊230上的奈米雙晶金屬層如同圖1所示的奈米雙晶金屬層135。
電路板200的複合膜203包含線路層240、設置在線路層240上的第二介質層250、設置在第二介質層250上的高頻屏蔽層255、設置在高頻屏蔽層255上的導電黏著層260及設置在導電黏著層260上的低頻屏蔽層265。線路層240包含金屬線路層(例如銅線路層)242及石墨烯線路層244,且金屬線路層242完全覆蓋石墨烯線路層244的底面。在一些實施例中,金屬線路層242還包含在底面的奈米雙晶金屬層(例如奈米雙晶銅),故可與電子元件215上具有相同材料的奈米雙晶金屬層更有效地接合。如圖2所示的線路層240主要是利用金屬線路層242進行低頻訊號的傳送。
在一些實施例中,第二介質層250設置在線路層240及部分絕緣層220上。第二介質層250包含絕緣線路及遮罩層,以保護線路層240。在一些實施例,高頻屏蔽層255包含合金網柵,其可為鎳、鉻、銅、銀、金及前述材料的任意組合。在一些實施例,高頻屏蔽層255可利用化學鍍、物理氣相沉積(例如蒸鍍或濺鍍)、化學氣相沉積(chemical vapor deposition,CVD)或電鍍的方法形成。在一些實施例中,低頻屏蔽層265包含碳纖維複合材料。導電黏著層260是用以電性連接高頻屏蔽層255及低頻屏蔽層265,且有助於高頻屏蔽層255及低頻屏蔽層265之間的黏著。在一些實施例中,導電黏著層260包含導電粒子,例如銀、鎳、銅、鎳金合金或前述材料的任意組合。
在一些實施例中,複合膜203還包含設置在低頻屏蔽層265上的第三介質層270,以用於保護高頻屏蔽層255及低頻屏蔽層265。
在一些實施例中,電路板200還包含設置在複合膜203中的導電通孔280及絕緣樹脂285。絕緣樹脂285包覆導電通孔280的部分。在一些實施例中,導電通孔280穿過低頻屏蔽層265及第二介質層250。在另一些實施例中,導電通孔280自第三介質層270延伸穿過第二介質層250並接觸線路層240。在一些實施例中,絕緣樹脂285自第三介質層270延伸至高頻屏蔽層255,且可以不穿過第二介質層250。在一些實施例中,可選擇性地形成接墊280A在導電通孔280的頂部,並暴露於第三介質層270的上表面。
請參閱圖3,其繪示根據本發明一些實施例的電路板300的剖面視圖。電路板300包含主體基板301及設置在主體基板301上的複合膜303。主體基板301包含第一介質層310、設置在第一介質層310上的絕緣層320及電子元件315。在一些實施例中,絕緣層320包含熱塑性材料。電子元件315設置在第一介質層310上,且在絕緣層320中。再者,接墊330設置在電子元件315上,且每一個接墊330上還設有奈米雙晶金屬層335。須注意的是,圖3中僅繪示一個接墊330上具有奈米雙晶金屬層335,在另一端的接墊330上的奈米雙晶金屬層335因為與金屬線路層342下方的奈米雙晶銅層接合,故未繪示於圖3。
電路板300的複合膜303包含線路層340、設置在線路層340上的第二介質層350、設置在第二介質層350上的高頻屏蔽層355、設置在高頻屏蔽層355上的導電黏著層360及設置在導電黏著層360上的低頻屏蔽層365。線路層340包含金屬線路層342及石墨烯線路層344,且金屬線路層342僅在部分石墨烯線路層344下方。在一些實施例中,金屬線路層342還包含在底面的奈米雙晶金屬層(例如奈米雙晶銅),故可與接墊330上的奈米雙晶金屬層335接合。如圖3所示的線路層340主要是利用在接墊330的一側上的金屬線路層342進行低頻訊號的傳送,並利用在另一個接墊330的一側上的石墨烯線路層344進行高頻訊號的傳送。
在一些實施例中,第二介質層350設置在線路層340及部分絕緣層320上。第二介質層350包含絕緣線路及遮罩層,以保護線路層340。在一些實施例,高頻屏蔽層355包含合金網柵,其可為鎳、鉻、銅、銀、金及前述材料的任意組合。在一些實施例,高頻屏蔽層355可利用化學鍍、物理氣相沉積(例如蒸鍍或濺鍍)、化學氣相沉積(chemical vapor deposition,CVD)或電鍍的方法形成。在一些實施例中,低頻屏蔽層365包含碳纖維複合材料。導電黏著層360是用以電性連接高頻屏蔽層355及低頻屏蔽層365,且有助於高頻屏蔽層355及低頻屏蔽層365之間的黏著。在一些實施例中,導電黏著層360包含導電粒子,例如銀、鎳、銅、鎳金合金或前述的任意組合。
在一些實施例中,複合膜303還包含設置在低頻屏蔽層365上的第三介質層370,以用於保護高頻屏蔽層355及低頻屏蔽層365。
在一些實施例中,電路板300還包含設置在複合膜303中的導電通孔380及絕緣樹脂385。絕緣樹脂385包覆導電通孔380的部分。在一些實施例中,導電通孔380穿過低頻屏蔽層365及第二介質層350。在另一些實施例中,導電通孔380自第三介質層370延伸穿過第二介質層350並接觸線路層340。在一些實施例中,絕緣樹脂385自第三介質層370延伸至高頻屏蔽層355,且可以不穿過第二介質層350。在一些實施例中,可選擇性地形成接墊380A在導電通孔380的頂部,並暴露於第三介質層370(或低頻屏蔽層365)的上表面。
請參閱圖4A至圖4E,其繪示根據本發明一些實施例的電路板100的製造過程的中間階段的剖面視圖。首先,請參閱圖4A,提供複合膜103。複合膜103包含複合金屬層141、在複合金屬層141上的石墨烯層145、在石墨烯層145上的第二介質層150、在第二介質層150上的高頻屏蔽層155、在高頻屏蔽層155上的導電黏著層160及在導電黏著層160上的低頻屏蔽層165。複合金屬層141包含金屬層143及在金屬層143下的奈米雙晶金屬層143A。在一些實施例中,複合膜103可選擇性地包含在低頻屏蔽層165上的第三介質層170。
接著,請參閱圖4B。移除整個複合金屬層141(參照圖4A),並圖案化石墨烯層145(參照圖4A),以形成線路層140。在一些實施例中,圖案化石墨烯層145的步驟可利用氧氣電漿蝕刻進行。
請參閱圖4C,在複合膜103中形成多個第一開口O1。在一些實施例中,第一開口O1自第三介質層170(若存在的話)或低頻屏蔽層165延伸至高頻屏蔽層155,以暴露出部分第二介質層150。接著,請參閱圖4D,填充絕緣樹脂185至第一開口O1(參照圖4C)中,並在絕緣樹脂185中形成第二開口O2,其中第二開口O2的寬度小於第一開口O1的寬度。在一些實施例中,第二開口O2自第三介質層170(若存在的話)或低頻屏蔽層165延伸至第二介質層150,以暴露出部分線路層140。
請參閱圖4E,填充導電材料至第二開口O2內,以形成導電通孔180,故導電通孔180穿過第三介質層170(若存在的話)或低頻屏蔽層165及第二介質層150,以電性連接線路層140。在一些實施例中,填充導電材料的步驟可利用電鍍與化學鍍的方法來進行。在一些實施例中,在形成導電通孔180時可選擇性地形成接墊180A在導電通孔180及絕緣樹脂185的頂部上。
另外,提供主體基板101。主體基板101包含第一介質層110、在第一介質層110上的絕緣層120及在第一介質層110上且在絕緣層120中的電子元件115。然後,形成接墊130在電子元件115上,並形成奈米雙晶金屬層135在接墊130上。之後,壓合圖4E中的主體基板101及複合膜103,以使線路層140連接在接墊130及奈米雙晶金屬層135上,即可獲得圖1所示的電路板100。
請參閱圖5A及圖5B,其繪示根據本發明一些實施例的電路板200在製作線路層240階段的剖面視圖。圖5A所示的結構是由類似圖4A的複合膜203開始製作。進行曝光顯影來圖案化複合金屬層(圖未標示),以形成包含奈米雙晶金屬線路層242A的金屬線路層242。接著,如圖5B所示,進行電漿蝕刻來圖案化石墨烯層245,以形成石墨烯線路層244。金屬線路層242、奈米雙晶金屬線路層242A及石墨烯線路層244形成為線路層240。接著,再利用相似於圖4C至圖4E所示的流程,將主體基板101(參照圖4E)與複合膜203熱壓接合,即可製得圖2所示的電路板200。
補充說明的是,在奈米雙晶金屬線路層242A與接墊230上的奈米雙晶金屬層皆為奈米雙晶銅的一些實施例中,奈米雙晶金屬線路層242A與接墊230上的奈米雙晶金屬線路層利用熱壓接合時,可使兩邊的銅原子在接合介面中相互擴散,且在擴散過程中會伴隨晶粒的生長而完成介面接合。溫度愈高時,銅原子擴散速度愈快,則可愈快完成接合。
請參閱圖6A及圖6B,其繪示根據本發明一些實施例的電路板300在製作線路層340階段的剖面視圖。圖6A所示的結構是由類似圖4A的複合膜303開始製作。進行曝光顯影來圖案化複合金屬層(圖未標示),以形成包含奈米雙晶金屬線路層342A的金屬線路層342,並移除一部分的複合金屬層,以暴露出部分的石墨烯層345。接著,如圖6B所示,進行電漿蝕刻來圖案化石墨烯層345(參照圖6A),以形成石墨烯線路層344。金屬線路層342、奈米雙晶金屬線路層342A及石墨烯線路層344形成為線路層340。接著,再利用相似於圖4C至圖4E所示的流程,將主體基板101(參照圖4E)與複合膜303熱壓接合,即可製得圖3所示的電路板300。
如上所述,本發明提供一種電路板及其製造方法,其可根據需求製作成高頻訊號線路、低頻訊號線路或前述之組合的線路層。再者,利用導電黏著層電性連接的高頻屏蔽層及低頻屏蔽層可有效達到電磁屏蔽的效果。另外,利用奈米雙晶銅連接線路層,以提升電路板的結構強度及導電性。
雖然本發明已以數個實施例揭露如上,然其並非用以限定本發明,在本發明所屬技術領域中任何具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100,200,300:電路板
101,201,301:主體基板
103,203,303:複合膜
110,210,310:第一介質層
115,215,315:電子元件
120,220,320:絕緣層
130,230,330:接墊
135,335:奈米雙晶金屬層
140,240,340:線路層
141:複合金屬層
143:金屬層
143A:奈米雙晶金屬層
145,245,345:石墨烯層
150,250,350:第二介質層
155,255,355:高頻屏蔽層
160,260,360:導電黏著層
165,265,365:低頻屏蔽層
170,270,370:第三介質層
180,280,380:導電通孔
180A,280A,380A:接墊
185,285,385:絕緣樹脂
242,342:金屬線路層
242A,342A:奈米雙晶金屬線路層
244,344:石墨烯線路層
O1:第一開口
O2:第二開口
根據以下詳細說明並配合附圖閱讀,使本發明的態樣獲致較佳的理解。需注意的是,如同業界的標準作法,許多特徵並不是按照比例繪示的。事實上,為了進行清楚討論,許多特徵的尺寸可以經過任意縮放。 [圖1]繪示根據本發明一些實施例的電路板的剖面視圖。 [圖2]繪示根據本發明另一些實施例的電路板的剖面視圖。 [圖3]繪示根據本發明另一些實施例的電路板的剖面視圖。 [圖4A]至[圖4E]繪示根據本發明一些實施例的電路板的製造過程的中間階段的剖面視圖。 [圖5A]及[圖5B]繪示根據本發明另一些實施例的電路板在製作線路層階段的剖面視圖。 [圖6A]及[圖6B]繪示根據本發明另一些實施例的電路板在製作線路層階段的剖面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:電路板
301:主體基板
303:複合膜
310:第一介質層
315:電子元件
320:絕緣層
330:接墊
335:奈米雙晶金屬層
340:線路層
350:第二介質層
355:高頻屏蔽層
360:導電黏著層
365:低頻屏蔽層
370:第三介質層
380:導電通孔
380A:接墊
385:絕緣樹脂
342:金屬線路層
344:石墨烯線路層

Claims (12)

  1. 一種電路板,包含:一主體基板,包含:一第一介質層;一絕緣層,設置在所述第一介質層上;一電子元件,設置在所述第一介質層上,且在所述絕緣層中;多個接墊,設置在所述電子元件上;及多個奈米雙晶金屬層,分別設置在所述接墊上;以及一複合膜,設置在所述主體基板上,其中所述複合膜包含:一線路層,設置在所述多個接墊上,並連接所述多個接墊;一第二介質層,設置在述線路層上;一高頻屏蔽層,設置在所述第二介質層上;一導電黏著層,設置在所述高頻屏蔽層上;及一低頻屏蔽層,設置在所述導電黏著層上。
  2. 如請求項1所述的電路板,其中所述複合膜更包含:一第三介質層,設置在所述低頻屏蔽層上。
  3. 如請求項1所述的電路板,其中所述線路層包含石墨烯線路層。
  4. 如請求項1所述的電路板,其中所述線路層包含石墨烯層及銅線路層,所述銅線路層設置在所述石墨烯層下,並完全覆蓋所述石墨烯層的一底面,所述銅線路層包含奈米雙晶銅層,且所述奈米雙晶銅層連接所述多個奈米雙晶金屬層。
  5. 如請求項1所述的電路板,其中所述線路層包含石墨烯線路層及銅線路層,所述銅線路層在部分所述石墨烯線路層下,且所述銅線路層包含奈米雙晶銅層。
  6. 如請求項1所述的電路板,更包含:多個導電通孔,設置在所述複合膜中,其中所述多個導電通孔穿過所述低頻屏蔽層與所述第二介質層。
  7. 如請求項6所述的電路板,更包含:多個絕緣樹脂,設置在所述複合膜中,其中所述多個絕緣樹脂包覆所述多個導電通孔的部分。
  8. 一種電路板的製造方法,包含:提供一主體基板,其中所述主體基板包含:一第一介質層;一絕緣層,設置在所述第一介質層上;及一電子元件,設置在所述第一介質層上,且在所述絕 緣層中;形成多個接墊在所述電子元件上,其中所述多個接墊的每一者上具有奈米雙晶金屬層;提供一複合膜,其中所述複合膜包含:一複合金屬層,其中所述複合金屬層包含一金屬層及在所述金屬層下的奈米雙晶金屬層;一石墨烯層,設置在所述複合金屬層上;一第二介質層,設置在述石墨烯層上;一高頻屏蔽層,設置在所述第二介質層上;一導電黏著層,設置在所述高頻屏蔽層上;及一低頻屏蔽層,設置在所述導電黏著層上;圖案化所述複合金屬層及所述石墨烯層,以形成一線路層;形成多個導電通孔在所述複合膜中,其中所述多個導電通孔穿過所述低頻屏蔽層與所述第二介質層;以及壓合所述複合膜及所述主體基板,以使所述線路層連接在所述接墊上。
  9. 如請求項8所述的電路板的製造方法,其中在形成所述多個導電通孔之前,更包含:在所述複合膜中形成多個第一開口,其中所述多個第一開口自所述低頻屏蔽層延伸至所述高頻屏蔽層;以及填充多個絕緣樹脂材料至所述多個第一開口中。
  10. 如請求項9所述的電路板的製造方法,其中形成所述多個導電通孔的步驟包含:在所述多個絕緣樹脂材料中形成多個第二開口,其中所述多個第二開口自所述低頻屏蔽層延伸至所述第二介質層;以及填充多個導電材料至所述多個第二開口中。
  11. 如請求項8所述的電路板的製造方法,其中所述複合膜更包含:一第三介質層,設置在所述低頻屏蔽層上,且所述多個導電通孔穿過所述第三介質層延伸至所述第二介質層。
  12. 如請求項8所述的電路板的製造方法,其中圖案化所述石墨烯層的步驟包含:電漿蝕刻所述石墨烯層。
TW111137083A 2022-09-26 2022-09-29 電路板及其製造方法 TWI820939B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211175890.0A CN117812804A (zh) 2022-09-26 2022-09-26 电路板及其制造方法
CN202211175890.0 2022-09-26

Publications (2)

Publication Number Publication Date
TWI820939B true TWI820939B (zh) 2023-11-01
TW202414777A TW202414777A (zh) 2024-04-01

Family

ID=89722391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111137083A TWI820939B (zh) 2022-09-26 2022-09-29 電路板及其製造方法

Country Status (2)

Country Link
CN (1) CN117812804A (zh)
TW (1) TWI820939B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322245A (zh) * 2006-09-15 2008-12-10 香港应用科技研究院有限公司 具有emi屏蔽的电子元件封装
US20190110358A1 (en) * 2016-02-18 2019-04-11 Cree, Inc. PCB Based Semiconductor Package with Impedance Matching Network Elements Integrated Therein
TW201919278A (zh) * 2017-11-03 2019-05-16 南韓商三星電機股份有限公司 天線模組
TW202008554A (zh) * 2018-07-31 2020-02-16 美商天工方案公司 用於使用外鈷層之電磁屏蔽的裝置及方法
CN111128967A (zh) * 2018-10-31 2020-05-08 日月光半导体制造股份有限公司 低频电磁干扰屏蔽
US20200185342A1 (en) * 2016-04-01 2020-06-11 Intel IP Corporation Package on antenna package
US20210219470A1 (en) * 2020-01-09 2021-07-15 Samsung Electronics Co., Ltd. Shielding member and electronic device including the same
TW202127625A (zh) * 2020-01-06 2021-07-16 矽品精密工業股份有限公司 電子封裝件及其製法
US20220189892A1 (en) * 2020-12-16 2022-06-16 Infineon Technologies Ag High frequency devices including attenuating dielectric materials
TW202236580A (zh) * 2020-11-16 2022-09-16 美商應用材料股份有限公司 具內建電磁干擾屏蔽之封裝結構

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322245A (zh) * 2006-09-15 2008-12-10 香港应用科技研究院有限公司 具有emi屏蔽的电子元件封装
US20190110358A1 (en) * 2016-02-18 2019-04-11 Cree, Inc. PCB Based Semiconductor Package with Impedance Matching Network Elements Integrated Therein
US20200185342A1 (en) * 2016-04-01 2020-06-11 Intel IP Corporation Package on antenna package
TW201919278A (zh) * 2017-11-03 2019-05-16 南韓商三星電機股份有限公司 天線模組
TW202008554A (zh) * 2018-07-31 2020-02-16 美商天工方案公司 用於使用外鈷層之電磁屏蔽的裝置及方法
CN111128967A (zh) * 2018-10-31 2020-05-08 日月光半导体制造股份有限公司 低频电磁干扰屏蔽
TW202127625A (zh) * 2020-01-06 2021-07-16 矽品精密工業股份有限公司 電子封裝件及其製法
US20210219470A1 (en) * 2020-01-09 2021-07-15 Samsung Electronics Co., Ltd. Shielding member and electronic device including the same
TW202236580A (zh) * 2020-11-16 2022-09-16 美商應用材料股份有限公司 具內建電磁干擾屏蔽之封裝結構
US20220189892A1 (en) * 2020-12-16 2022-06-16 Infineon Technologies Ag High frequency devices including attenuating dielectric materials

Also Published As

Publication number Publication date
CN117812804A (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
WO2019174065A1 (zh) 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
TWI236754B (en) Method for plating metal layer over isolated pads on substrate for semiconductor package substrate
KR20200010462A (ko) 전자기 차폐 필름, 회로 기판 및 전자기 차폐 필름의 제조 방법
JP2008192978A (ja) 半導体装置の製造方法
TW201803425A (zh) 高頻銅銀混合導電線路結構及其製作方法
KR20050020699A (ko) 양면 배선 회로 기판 및 그 제조 방법
TWI820939B (zh) 電路板及其製造方法
JP2003273525A (ja) 配線基板
TWI301662B (en) Package substrate and the manufacturing method making the same
JP4540262B2 (ja) 配線基板およびこれを用いた半導体装置
TW202414777A (zh) 電路板及其製造方法
JP3431556B2 (ja) 転写媒体及びその製造方法、転写媒体を用いた配線基板の製造方法
TWI398936B (zh) 無核心層封裝基板及其製法
JP3453663B2 (ja) 表面実装型半導体装置
JP3801880B2 (ja) 配線基板およびこれを用いた半導体装置
TWI634822B (zh) 電路板結構及其製造方法
JP2005332830A (ja) 接続装置の製造方法
US11924965B2 (en) Package component and forming method thereof
JP2003224227A (ja) 配線基板およびこれを用いた半導体装置
JP2000353726A (ja) フィルムキャリアの製造方法
CN114190012B (zh) 芯片载板的制造方法及芯片载板
KR20110028330A (ko) 배선 기판 및 그 제조 방법
US20220408567A1 (en) Circuit board and manufacturing method thereof
JP3979086B2 (ja) 半導体回路検査治具
TWI231025B (en) Method for plating metal layer over pads on substrate for semiconductor package