TWI817303B - 半導體裝置及電子機器 - Google Patents

半導體裝置及電子機器 Download PDF

Info

Publication number
TWI817303B
TWI817303B TW110149665A TW110149665A TWI817303B TW I817303 B TWI817303 B TW I817303B TW 110149665 A TW110149665 A TW 110149665A TW 110149665 A TW110149665 A TW 110149665A TW I817303 B TWI817303 B TW I817303B
Authority
TW
Taiwan
Prior art keywords
heat sink
semiconductor device
radiator
sealing body
resin sealing
Prior art date
Application number
TW110149665A
Other languages
English (en)
Other versions
TW202310291A (zh
Inventor
村松健
清水真也
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202310291A publication Critical patent/TW202310291A/zh
Application granted granted Critical
Publication of TWI817303B publication Critical patent/TWI817303B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Abstract

本發明之實施形態提供一種改善散熱性之半導體裝置。 本發明之實施形態之半導體裝置具備：基板；控制器，其配置於基板上；非揮發性記憶體，其與控制器隔開而配置於基板上；第1散熱器，其與控制器之上表面相接而配置；第2散熱器，其與非揮發性記憶體之上表面相接而配置；及第1樹脂密封體，其將控制器、非揮發性記憶體、第1散熱器、及第2散熱器密封。第1散熱器及第2散熱器係露出於第1樹脂密封體之上表面或側面之至少一面。

Description

半導體裝置及電子機器
本發明之實施形態係關於一種半導體裝置及電子機器。
近年之一般半導體裝置於以樹脂鑄模之封裝之狀態下使用。該以樹脂鑄模之封裝一般可使用環氧樹脂與矽石之混合物，但熱傳導率較低，因而有可能妨礙散熱。
本發明欲解決之問題在於提供一種改善散熱性之半導體裝置。
實施形態之半導體裝置具備：基板；控制器，其配置於基板上；非揮發性記憶體，其與控制器隔開而配置於基板上；第1散熱器，其與控制器之上表面相接而配置；第2散熱器，其與非揮發性記憶體之上表面相接而配置；及第1樹脂密封體，其將控制器、非揮發性記憶體、第1散熱器、及第2散熱器密封。第1散熱器及第2散熱器露出於第1樹脂密封體之上表面或側面之至少一面。
1,1A,1B,1C,1D,1E,1F,1G,1H,1K,1L:半導體裝置
2,2B,2C,2D:電子機器
3,3B,3C,3D:外殼
4:電路基板
5,5B,5C,5D:主機控制器
6:DRAM
7:電源電路
8,8a,8b,8c:電源線
9,10:信號線
11:記憶體控制器
12,12A,12B,12C,12D:NAND快閃記憶體
13:NAND介面
14:基板
15:第1樹脂密封體
15a:第1樹脂密封體之上表面
15b:第1樹脂密封體之側面
16:焊料球
17:配線
18A:第1接合線
18B:第2接合線
19A:第3接合線
19B:第4接合線
20A:第1散熱器
20A1:第3散熱器
20B:第2散熱器
20C:第1外部散熱器
20C1:第2外部散熱器
20C2:第3外部散熱器
20D:第4外部散熱器
20D1:第5外部散熱器
20D2:第6外部散熱器
20E:第1內部散熱器
20E1:第2內部散熱器
20E2:第3內部散熱器
21,21A,21B:熱傳導體
22:安裝基板
23:金屬外殼
30:第2樹脂密封體
30a:上表面
40:第1散熱器之上表面
41:第2散熱器之上表面
42:第3散熱器之側面
43:第1外部散熱器之上表面
44,46,48:金屬外殼之下表面
45:第2外部散熱器之上表面
47:第3外部散熱器之上表面
50:第1之一端
51:第1之另一端
52:第2之一端
53:第2之另一端
111:處理器
112:內置記憶體
113:ECC電路
114:NAND介面電路
115:緩衝記憶體
116:主機介面電路
XXX:標記
圖1係顯示第1實施形態之半導體裝置之構成之一例的方塊圖。
圖2A係第1實施形態之半導體裝置之剖視圖。
圖2B係第1實施形態之半導體裝置之俯視圖。
圖3A係第2實施形態之半導體裝置之剖視圖。
圖3B係第2實施形態之半導體裝置之俯視圖。
圖4A係第2實施形態之變化例之半導體裝置之剖視圖。
圖4B係第2實施形態之變化例之半導體裝置之俯視圖。
圖5A係第3實施形態之半導體裝置之剖視圖。
圖5B係第3實施形態之半導體裝置之俯視圖。
圖6A係第3實施形態之變化例之半導體裝置之剖視圖。
圖6B係第3實施形態之變化例之半導體裝置之俯視圖。
圖7A係第4實施形態之半導體裝置之剖視圖。
圖7B係第4實施形態之半導體裝置之俯視圖。
圖8A係第4實施形態之變化例之半導體裝置之剖視圖。
圖8B係第4實施形態之變化例之半導體裝置之俯視圖。
圖9A係第5實施形態之半導體裝置之剖視圖。
圖9B係第5實施形態之半導體裝置之俯視圖。
圖10A係第5實施形態之變化例之半導體裝置之剖視圖。
圖10B係第5實施形態之變化例之半導體裝置之俯視圖。
圖11A係第6實施形態之半導體裝置之剖視圖。
圖11B係第6實施形態之半導體裝置之俯視圖。
圖12係顯示搭載實施形態之半導體裝置之電子機器之一例之圖。
圖13係電子機器之電路基板之方塊圖。
圖14係顯示搭載實施形態之半導體裝置之電子機器之一例之圖。
圖15係顯示搭載實施形態之半導體裝置之電子機器之一例之圖。
圖16係顯示搭載實施形態之半導體裝置之電子機器之一例之圖。
接著，參考圖式，就實施形態進行說明。於以下說明之圖式之記載中，於相同或類似之部分附註相同或類似之符號。圖式為模式性者。
又，以下所示之實施形態係例示用以使技術性思想具體化之裝置或方法者，並非特定各構成零件之材質、形狀、構造、配置等者。該實施形態可在專利申請範圍中施加各種變更。
[第1實施形態]
(半導體裝置之構成)
就第1實施形態之半導體裝置1進行說明。圖1係第1實施形態之半導體裝置1之方塊圖。半導體裝置1如圖1所示，具備作為控制器之一例之記憶體控制器11、及作為非揮發性記憶體之一例之NAND快閃記憶體12。記憶體控制器11藉由NAND介面13連接於NAND快閃記憶體12。另，作為非揮發性記憶體，不限定於如NAND快閃記憶體12般之非揮發性半導體記憶體，只要為ReRAM(Resistive Random Access Memory：電阻式隨機存取記憶體)、FeRAM(Ferroelectric Random Access Memory：鐵電隨機存取記憶體)等可儲存資料之記憶體即可。另，於以下說明中，就作為非揮發性記憶體之一例之NAND快閃記憶體12進行說明。
記憶體控制器11具備處理器111、內置記憶體112、ECC(Error Correction Code：錯誤校正碼)電路113、NAND介面電路114、緩衝記憶體115、及主機介面電路116。
處理器111為經由複數條信號線9，接收主機控制器5之命令，並基於所接收之命令，控制NAND快閃記憶體12之積體電路。
內置記憶體112例如為動態隨機存取記憶體(DRAM：Dynamic Random Access Memory)等半導體記憶體，作為處理器111之作業區域使用。另，內置記憶體112可保持用以管理NAND快閃記憶體12之韌體、及各種管理表等。
ECC電路113進行錯誤檢測及錯誤訂正處理。具體而言，於寫入資料時，基於自主機控制器5接收到之資料，對某數量之資料之每一組產生ECC碼。又，於讀出資料時，基於ECC碼將ECC解碼，檢測有無錯誤。且，於檢測出錯誤時，特定該位元位置，訂正錯誤。
NAND介面電路114經由NAND介面13，與NAND快閃記憶體12連接，負責與NAND快閃記憶體12之通信。NAND介面電路114根據處理器111之指示，例如將指令CMD、位址ADD、及寫入資料發送至NAND快閃記憶體12。又，NAND介面電路114自NAND快閃記憶體12接收讀出資料。
緩衝記憶體115暫時保持記憶體控制器11自NAND快閃記憶體12及主機控制器5接收到之資料等。緩衝記憶體115例如亦作為暫時保持對於來自NAND快閃記憶體12之讀入資料、及讀出資料之運算結果等之記憶區域使用。
主機介面電路116經由複數條信號線9，與主機控制器5連接，負責與主機控制器5之通信。主機介面電路116例如將自主機控制器5接收到之命令及資料分別傳送至處理器111及緩衝記憶體115。
(半導體裝置之封裝構造之構成)
接著，就第1實施形態之半導體裝置1A之封裝構造進行說明。圖2A係第1實施形態之半導體裝置1A之剖視圖。圖2B係第1實施形態之半導體裝置1A之俯視圖。於以下說明中，X方向顯示半導體裝置1A之長邊方向，Y方向顯示與X方向正交之半導體裝置1A之短邊方向，Z方向顯示垂直於X-Y平面之方向。
半導體裝置1A如圖2A所示，具備記憶體控制器11、NAND快閃記憶體12(12A、12B、12C、12D)、基板14、第1樹脂密封體15、接合線(18A、18B、19A、19B)、焊料球16、第1散熱器20A、及第2散熱器20B。
基板14具備多層之配線基板。基板14具備配線17。於基板14中，經 由配線17，電性連接有焊料球16與接合線(18A、18B、19A、19B)。
接合線具有第1接合線18A、第2接合線18B、第3接合線19A、及第4接合線19B。
記憶體控制器11配置於基板14上。記憶體控制器11經由第1~第2接合線(18A、18B)，與配線17電性連接。
記憶體控制器11如圖2A及圖2B所示，具有記憶體控制器11之第1之一端50及與第1之一端50對向之記憶體控制器11之第1之另一端51。
具體而言，如圖2B所示，於記憶體控制器11上，於第1之一端50電性連接有第1接合線18A。又，於第1之另一端51電性連接有第2接合線18B。又，記憶體控制器11經由第1~第2接合線(18A、18B)，與配線17電性連接。
NAND快閃記憶體12(12A、12B、12C、12D)配置於基板14上。NAND快閃記憶體12(12A、12B、12C、12D)與記憶體控制器11隔開地配置於基板14上。NAND快閃記憶體12(12A、12B、12C、12D)經由第3~第4接合線(19A、19B)，與配線17電性連接。
NAND快閃記憶體12(12A、12B、12C、12D)如圖2A及圖2B所示，具有NAND快閃記憶體12之第2之一端52及與第2之一端52對向之NAND快閃記憶體12之第2之另一端53。
具體而言，如圖2B所示，於NAND快閃記憶體12(12A、12B、12C、12D)上，於第2之一端52電性連接有第3接合線19A。又，於第2之另一端53電性連接有第4接合線19B。
第1樹脂密封體15將記憶體控制器11、NAND快閃記憶體12(12A、12B、12C、12D)、第1~第4接合線(18A、18B、19A、19B)、第1散熱器20A、及第2散熱器20B密封。另，第1樹脂密封體15例如亦可為環氧樹脂與矽石之混合物。
第1散熱器20A及第2散熱器20B例如以熱傳導率較佳之金屬形成。具體而言，可應用銅(Cu)、鋁(A1)、銀(Ag)、金(Au)等。
第1散熱器20A與記憶體控制器11之上表面相接而配置。即，自第1散熱器20A主要散發由記憶體控制器11產生之熱。
第1散熱器20A之上表面40如圖2B所示，與第1樹脂密封體15之上表面齊平面地露出。
第1散熱器20A如圖2A及圖2B所示，於記憶體控制器11上，俯視下配置於第1接合線18A與第2接合線18B之間。即，第1~第2接合線(18A、18B)於俯視下配置於第1散熱器20A之外側。另，如圖2A所示，第1散熱器20A之厚度可較第2散熱器20B之Z方向之厚度厚。
第2散熱器20B與NAND快閃記憶體12之上表面相接而配置。因此，第2散熱器20B與NAND快閃記憶體12之熱傳導性良好。具體而言，第2散熱器20B與將NAND快閃記憶體12(12A、12B、12C、12D)積層之最上部之NAND快閃記憶體12D之上表面相接而配置。因此，第2散熱器20B與NAND快閃記憶體12D之熱傳導性良好。即，自第2散熱器20B主要散發由NAND快閃記憶體12(12A、12B、12C、12D)產生之熱。
第2散熱器20B之上表面41如圖2B所示，與第1樹脂密封體15之上表面齊平面地露出。另，第2散熱器20B之露出之面積可較第1散熱器20A之露出之面積大。於以下說明中，將Z方向之正側之主面稱為上表面。
第2散熱器20B如圖2A及圖2B所示，於NAND快閃記憶體12上，俯視下配置於第3接合線19A與於第2之另一端53側電性連接之第4接合線19B之間。即，第3~第4接合線(19A、19B)於俯視下配置於第2散熱器20B之外側。另，雖NAND快閃記憶體12之個數並非限定為4，亦可為3以下、亦可為5以上。
焊料球16可作為半導體裝置1A之輸入輸出引腳使用。具體而言，半導體裝置1A可經由焊料球16，供給電源電壓、或輸入輸出信號。
(第1實施形態之效果)
根據第1實施形態之半導體裝置，可將由記憶體控制器、NAND快閃 記憶體產生之熱分別適當地散發至第1散熱器、第2散熱器，而改善散熱性。
[第2實施形態]
(半導體裝置之封裝構造之構成)
圖3A係第2實施形態之半導體裝置1B之剖視圖。圖3B係第2實施形態之半導體裝置1B之俯視圖。
第2實施形態之半導體裝置1B如圖3A所示，相對於第1實施形態之半導體裝置1A，進而具備覆蓋第1樹脂密封體15之上表面15a之第1外部散熱器20C。於以下說明中，將第1樹脂密封體15之外部之散熱器稱為外部散熱器(例如，第1外部散熱器20C)。另，由於其他構成與第1實施形態相同，故省略說明。
第1外部散熱器20C例如以熱傳導率較佳之金屬形成。具體而言，可應用銅(Cu)、鋁(Al)、銀(Ag)、金(Au)等。
第1外部散熱器20C如圖3A所示，與第1樹脂密封體15之上表面15a相接而配置。第1外部散熱器20C與露出於第1樹脂密封體15之上表面15a之第1散熱器20A之上表面40及第2散熱器20B之上表面41相接而配置。即，自第1散熱器20A主要散發由記憶體控制器11產生之熱。又，自第2散熱器20B主要散發由NAND快閃記憶體12(12A、12B、12C、12D)產生之熱。再者，自第1外部散熱器20C主要散發第1散熱器20A及第2散熱器20B之 熱。
第1外部散熱器20C如圖3B所示，以覆蓋第1散熱器20A及第2散熱器20B之上表面(40、41)之方式配置。第1外部散熱器20C之面積於俯視下配置得較第1樹脂密封體15之面積小。
(第2實施形態之效果)
根據第2實施形態之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱分別適當地散發至第1散熱器、第2散熱器，而改善散熱性。又，可將第1散熱器、第2散熱器之熱適當地散發至第1外部散熱器，而改善散熱性。
[第2實施形態之變化例]
(半導體裝置之封裝構造之構成)
圖4A係第2實施形態之變化例之半導體裝置1C之剖視圖。圖4B係第2實施形態之變化例之半導體裝置1C之俯視圖。
第2實施形態之變化例之半導體裝置1C如圖4A所示，相對於第2實施形態之半導體裝置1B之第1外部散熱器20C，具備覆蓋第1樹脂密封體15之上表面15a之第2外部散熱器20C1及第3外部散熱器20C2。另，由於其他構成與第1實施形態相同，故省略說明。
第2外部散熱器20C1及第3外部散熱器20C2例如以熱傳導率較佳之金 屬形成。具體而言，金屬可應用銅(Cu)、鋁(Al)、銀(Ag)、金(Au)等。
第2外部散熱器20C1如圖4A所示，與第1樹脂密封體15之上表面15a相接而配置。第2外部散熱器20C1與露出於第1樹脂密封體15之上表面15a之第1散熱器20A之上表面40相接而配置。即，自第1散熱器20A主要散發由記憶體控制器11產生之熱。又，具體而言，自第2外部散熱器20C1主要散發第1散熱器20A之熱。
第2外部散熱器20C1如圖4B所示，以覆蓋第1散熱器20A露出之上表面40之方式配置。
第3外部散熱器20C2如圖4A所示，與第1樹脂密封體15之上表面15a相接而配置。第3外部散熱器20C2係與露出於第1樹脂密封體15之上表面15a之第2散熱器20B相接而配置。
第3外部散熱器20C2如圖4B所示，以覆蓋第2散熱器20B露出之上表面41之方式配置。即，第3外部散熱器20C2係與第2外部散熱器20C1隔開而配置。即，第1散熱器20A主要散發由記憶體控制器11產生之熱。又，第2散熱器20B主要散發由NAND快閃記憶體12(12A、12B、12C、12D)產生之熱。即，將由記憶體控制器及NAND快閃記憶體產生之熱，分開散發至第2外部散熱器20C1、第3外部散熱器20C2。另，第3外部散熱器20C2之面積可於俯視下配置得較第2外部散熱器20C1大。
(第2實施形態之變化例之效果)
根據第2實施形態之變化例之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱分別適當地散發至第1散熱器、第2散熱器，而改善散熱性。
又，根據第2實施形態之變化例之半導體裝置，藉由具有第2外部散熱器、第3外部散熱器，而可將由記憶體控制器、NAND快閃記憶體產生之熱分開散發，而改善散熱性。
[第3實施形態]
(半導體裝置之封裝構造之構成)
圖5A係第3實施形態之半導體裝置1D之剖視圖。圖5B係第3實施形態之半導體裝置1D之俯視圖。
第3實施形態之半導體裝置1D如圖5A所示，相對於第1實施形態之半導體裝置1A之第1散熱器20A，具備作為第1散熱器之一例之第3散熱器20A1。半導體裝置1D進而具備覆蓋第1樹脂密封體15之上表面15a及側面15b之第4外部散熱器20D。另，由於其他構成與第1實施形態相同，故省略說明。
第3散熱器20A1及第4外部散熱器20D例如以熱傳導率較佳之金屬形成。具體而言，金屬可應用銅(Cu)、鋁(Al)、銀(Ag)、金(Au)等。
第3散熱器20A1與記憶體控制器11之上表面相接而配置。即，自第3散熱器20A1主要散發由記憶體控制器11產生之熱。又，第3散熱器20A1由於Z方向延伸之部分、與於X方向延伸之部分形成。另，於X方向延伸之部分亦可於Y方向延伸。
第3散熱器20A1之於X方向延伸之部分如圖5A及圖5B所示，第3散熱器20A1之側面42於第1樹脂密封體15之X方向露出。另，第3散熱器20A1之側面42亦可於Y方向露出。
第3散熱器20A1之於Z方向延伸之部分如圖5A及圖5B所示，於記憶體控制器11上，俯視下配置於第1接合線18A與第2接合線18B之間。即，第1~第2接合線(18A、18B)於俯視下配置於第3散熱器20A1之外側。另，第3散熱器20A1之厚度如圖5A所示，可較第2散熱器20B之Z方向之厚度厚。
第4外部散熱器20D如圖5A所示，與第1樹脂密封體15之上表面15a及側面15b相接而配置。又，第4外部散熱器20D與第3散熱器20A1之側面42及第2散熱器20B之上表面41相接而配置。即，自第4外部散熱器20D主要散發第3散熱器20A1、第2散熱器20B之熱。
第4外部散熱器20D如圖5B所示，以覆蓋第3散熱器20A1之側面42及第2散熱器20B之上表面41之方式配置。另，側面之第3散熱器20A1之面積可於俯視下配置得較第2散熱器20B之面積小。
(第3實施形態之效果)
根據第3實施形態之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱分別適當地發散至第3散熱器、第2散熱器，而改善散熱性。又，可主要將第3散熱器、第2散熱器之熱適當地散發至第4外部散熱器，而改善散熱性。
[第3實施形態之變化例]
(半導體裝置之封裝構造之構成)
圖6A係第3實施形態變化例之半導體裝置1E之剖視圖。圖6B係第3實施形態之變化例之半導體裝置1E之俯視圖。
第3實施形態之變化例之半導體裝置1E如圖6A所示，相對於第3實施形態之半導體裝置1D之第4外部散熱器20D，具備覆蓋第1樹脂密封體15之上表面15a及側面15b之第5外部散熱器20D1及第6外部散熱器20D2。另，由於其他構成與第3實施形態相同，故省略說明。
第5外部散熱器20D1及第6外部散熱器20D2例如以熱傳導率較佳之金屬形成。具體而言，金屬可應用銅(Cu)、鋁(A1)、銀(Ag)、金(Au)等。
第5外部散熱器20D1如圖6A所示，與第1樹脂密封體15之上表面15a及側面15b相接而配置。第5外部散熱器20D1與第3散熱器20A1之側面42相接而配置。即，自第5外部散熱器20D1主要散發第3散熱器20A1之熱。
第6外部散熱器20D2如圖6A所示，與第1樹脂密封體15之上表面15a及側面15b相接而配置。第6外部散熱器20D2與第2散熱器20B之上表面41相接而配置。
第5外部散熱器20D1如圖6A及圖6B所示，以覆蓋第3散熱器20A1之露出之側面42之方式配置。
第6外部散熱器20D2如圖6B所示，以覆蓋第2散熱器20B露出之上表面41之方式配置。即，第6外部散熱器20D2與第5外部散熱器20D1隔開而配置。即，自第6外部散熱器20D2主要散發第2散熱器20B之熱。另，第6外部散熱器20D2之面積可於俯視下配置得較第5外部散熱器20D1大。
(第3實施形態之變化例之效果)
根據第3實施形態之變化例之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱分別適當地散發至第3散熱器、第2散熱器，而改善散熱性。
又，根據第3實施形態之變化例之半導體裝置，藉由具有第5外部散熱器及第6外部散熱器，而可將由記憶體控制器、NAND快閃記憶體產生之熱分離開散發，而改善散熱性。
[第4實施形態]
(半導體裝置之封裝構造之構成)
圖7A係第4實施形態之半導體裝置1F之剖視圖。圖7B係第4實施形態之半導體裝置1F之俯視圖。
第4實施形態之半導體裝置1F如圖7A所示，相對於第1實施形態之半導體裝置1A，進而具備覆蓋第1樹脂密封體15之上表面15a及側面15b之第4外部散熱器20D、與第1樹脂密封體15之內部之第1內部散熱器20E。另，由於其他構成與第1實施形態相同，故省略說明。
第1內部散熱器20E例如以熱傳導率較佳之金屬形成。具體而言，金屬可應用銅(Cu)、鋁(Al)、銀(Ag)、金(Au)等。
第4外部散熱器20D如圖7A所示，與第1樹脂密封體15之上表面15a及側面15b相接而配置。
第1內部散熱器20E如圖7A及圖7B所示，與第1散熱器20A之上表面40及第2散熱器20B之上表面41相接而配置。即，自第1內部散熱器20E主要散發第1散熱器20A、第2散熱器20B之熱。
第1內部散熱器20E之面積於俯視下，如圖7B所示，配置得較第1樹脂密封體15之面積小。
(第4實施形態之效果)
根據第4實施形態之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱分別適當地散發至第1散熱器、第2散熱器，而改善散熱性。又，可將第1散熱器、第2散熱器之熱適當地散發至第1內部散熱器，而改善散熱性。
[第4實施形態之變化例]
(半導體裝置之封裝構造之構成)
圖8A係第4實施形態之變化例之半導體裝置1G之剖視圖。圖8B係第4實施形態之變化例之半導體裝置1G之俯視圖。
第4實施形態之變化例之半導體裝置1G如圖8A所示，相對於第4實施形態之半導體裝置1F之第1內部散熱器20E，於第1樹脂密封體15之內部具備第2內部散熱器20E1、及第3內部散熱器20E2。另，由於其他構成與第3實施形態相同，故省略說明。
第2內部散熱器20E1及第3內部散熱器20E2例如以熱傳導率較佳之金屬形成。具體而言，金屬可應用銅(Cu)、鋁(Al)、銀(Ag)、金(Au)等。
第2內部散熱器20E1如圖8A及圖8B所示，與第1散熱器20A之上表面40相接而配置。即，自第2內部散熱器20E1主要散發第1散熱器20A之熱。
第3內部散熱器20E2與第2散熱器20B之上表面41相接而配置。
第3內部散熱器20E2如圖8B所示，第3內部散熱器20E2與第2內部散熱器20E1隔開而配置。即，自第3內部散熱器20E2主要散發第2散熱器20B之熱。另，第3內部散熱器20E2之面積可於俯視下配置得較第2內部散熱器20E1大。
(第4實施形態之變化例之效果)
根據第4實施形態之變化例之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱分別適當地散發至第1散熱器、第2散熱器，而改善散熱性。
又，根據第4實施形態之變化例之半導體裝置，藉由具有第2內部散熱器、與第3內部散熱器，可將由記憶體控制器11、NAND快閃記憶體12產生之熱分開散發，而改善散熱性。
[第5實施形態]
(半導體裝置之封裝構造之構成)
圖9A係第5實施形態之半導體裝置1H之剖視圖。圖9B係第5實施形態之半導體裝置1H之俯視圖。
第5實施形態之半導體裝置1H如圖9A所示，相對於第2實施形態之半導體裝置1B，進而具備安裝基板22、熱傳導體21、及金屬外殼23。另，由於其他構成與第3實施形態相同，故省略說明。
安裝基板22具備多層之配線基板。另，雖未圖示但安裝基板22亦可具備配線。安裝基板22與焊料球16以安裝基板22具有之配線電性連接。
熱傳導體21可藉由具有高熱傳導率之金屬或金屬氧化物之粒子之熱傳導漿料製造。對於熱傳導漿料中，例如可應用銀(Ag)、銅(Cu)、鋁(Al)等熱傳導率較高之金屬。又，例如，可應用氧化鋁(Al2O3)、氧化鎂(MgO)、氮化鋁(AlN)等金屬氧化物。另，熱傳導體21亦可為熱傳導片、或熱傳導油脂。
熱傳導體21如圖9A所示，設置於第1外部散熱器20C上。熱傳導體21與第1外部散熱器20C之上表面43及金屬外殼23之下表面44相接而配置。於以下說明中，將金屬外殼23與熱傳導體21相接之主面稱為金屬外殼23之下表面44。
金屬外殼23以屏蔽電磁波之金屬形成。例如，可應用銅(Cu)與鈹(Be)之合金、鐵(Fe)與鎳(Ni)之合金等。另，亦可應用銅(Cu)、鋁(Al)、銀(Ag)、金(Au)等。具體而言，例如，有以金屬形成之雜訊屏蔽件等。
金屬外殼23如圖9B所示，以覆蓋第1樹脂密封體15、第1外部散熱器20C、及熱傳導體21之方式配置於安裝基板22上。即，將第1散熱器20A、第2散熱器20B之熱主要經由第1外部散熱器20C、熱傳導體21，自金屬外殼23散發。
(第5實施形態之效果)
根據第5實施形態之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱分別適當地散發至第1散熱器、第2散熱器，而改善散熱性。再者，將第1散熱器、第2散熱器之熱經由第1外部散熱器、熱傳導體，適當地散發至金屬外殼，而改善散熱性。
[第5實施形態之變化例]
(半導體裝置之封裝構造之構成)
圖10A係第5實施形態之變化例之半導體裝置1K之剖視圖。圖10B係第5實施形態之變化例之半導體裝置1K之俯視圖。
第5實施形態之變化例之半導體裝置1K如圖10A所示，相對於第5實施形態之半導體裝置1H之第1外部散熱器20C，具備第2外部散熱器20C1、及第3外部散熱器20C2。又，半導體裝置1K相對於第5實施形態之半導體裝置1H之熱傳導體21，具備熱傳導體21A、熱傳導體21B。另，由於其他構成與第5實施形態相同，故省略說明。
第2外部散熱器20C1及第3外部散熱器20C2例如以熱傳導率較佳之金屬形成。具體而言，可應用銅(Cu)、鋁(Al)、銀(Ag)、金(Au)等。
熱傳導體21A及熱傳導體21B與熱傳導體21同樣，可藉由具有高熱傳導率之金屬或金屬氧化物之粒子之熱傳導漿料製造。另，熱傳導體21A及 熱傳導體21B亦可為熱傳導片、或熱傳導油脂。
第2外部散熱器20C1如圖10A所示，與第1散熱器20A之上表面40相接而配置。即，自第2外部散熱器20C1主要散發第1散熱器20A之熱。
第3外部散熱器20C2與第2散熱器20B之上表面41相接而配置。即，第3外部散熱器20C2如圖10B所示，與第2外部散熱器20C1隔開而配置。又，自第3外部散熱器20C2主要散發第2散熱器20B之熱。
熱傳導體21A如圖10A所示，設置於第2外部散熱器20C1上。熱傳導體21A與第2外部散熱器20C1之上表面45及金屬外殼23之下表面46相接而配置。即，第2外部散熱器20C1之熱主要經由熱傳導體21A，自金屬外殼23散發。
熱傳導體21B如圖10A所示，設置於第3外部散熱器20C2上。熱傳導體21B與第3外部散熱器20C2之上表面47及金屬外殼23之下表面48相接而配置。即，熱傳導體21B如圖10B所示，與熱傳導體21A隔開而配置。即，第3外部散熱器20C2之熱主要經由熱傳導體21B，自金屬外殼23散發。
(第5實施形態之變化例之效果)
根據第5實施形態之變化例之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱分別適當地散發至第1散熱器、第2散熱器，而 改善散熱性。
又，根據第5實施形態之變化例之半導體裝置，藉由具有第2外部散熱器、第3外部散熱器，可將由記憶體控制器、NAND快閃記憶體產生之熱分開散發，而改善散熱性。再者，將第2外部散熱器、第3外部散熱器之熱主要經由熱傳導體，適當地散發至金屬外殼，而改善散熱性。
[第6實施形態]
(半導體裝置之封裝構造之構成)
圖11A係第6實施形態之半導體裝置1L之剖視圖。圖11B係第6實施形態之半導體裝置1L之俯視圖。
第6實施形態之半導體裝置1L如圖11A所示，相對於第1實施形態之半導體裝置1A，進而具備第2樹脂密封體30。另，由於其他構成與第1實施形態相同，故省略說明。
第2樹脂密封體30如圖11B所示，以覆蓋第1樹脂密封體15之上表面15a、與第1散熱器20A及第2散熱器20B之方式密封。即，自第1散熱器20A主要散發由記憶體控制器11產生之熱。又，自第1散熱器20A主要散發由記憶體控制器11產生之熱。另，於第1樹脂密封體15與第2樹脂密封體30之間，亦可如以上述第2實施形態~第5實施形態之變化例之一例所列舉之方式，於第1樹脂密封體15之上部具備外部散熱器、熱傳導體、及金屬外殼。又，亦可於第1樹脂密封體15之內部具備內部散熱器。
第2樹脂密封體30例如亦可為環氧樹脂即熱硬化性樹脂與矽石之混合物。又，第2樹脂密封體30亦可為含有碳黑之環氧樹脂等。
於第2樹脂密封體30之上表面30a，如圖11B所示，例如，藉由雷射照射刻印(標記：MARKING)有公司名、製品編號、製造月日、製造工廠等製品資訊。
刻印之位置如圖11B所示，於俯視下，刻印於第1散熱器20A及第2散熱器20B之位置以外處。
(第6實施形態之效果)
根據第6實施形態之半導體裝置，可將由記憶體控制器、NAND快閃記憶體產生之熱適當地散發至第1散熱器、第2散熱器，而改善散熱性。
又，根據第6實施形態之半導體裝置，藉由於俯視下，刻印於第1散熱器、第2散熱器之位置以外處，而可抑制雷射照射之損傷，且將由記憶體控制器、NAND快閃記憶體產生之熱適當地散發至第1散熱器、第2散熱器，而改善散熱性。
[電子機器]
就搭載實施形態之半導體裝置1之電子機器2之構成進行說明。
圖12係搭載實施形態之半導體裝置1之電子機器2之構成圖。圖13係電子機器2之電路基板4之方塊圖。
電子機器2如圖12所示，具備外殼3。外殼3收納電路基板4。電路基板4具備半導體裝置1、主機控制器5、作為揮發性記憶體之一例之DRAM6、及電源電路7。具體而言，電子機器2例如亦可為智慧型手機、平板、及攜帶式終端。實際上，不限定於該等例。此處，將電子機器2當作智慧型手機來說明。
即，對於電子機器2，可應用第1~第6實施形態記載之半導體裝置1。
電路基板4如圖13所示，設置電源電路7。電源電路7經由電源線8(8a、8b、8c)，連接於半導體裝置1、主機控制器5、及DRAM6。電源電路7經由電源線8a，將電源電壓供給至主機控制器5。又，電源電路7經由電源線8b，將電源電壓供給至半導體裝置1。同樣地，電源電路7經由電源線8c，將電源電壓供給至DRAM6。
於半導體裝置1與主機控制器5之間，例如設置複數條信號線9。半導體裝置1作為電子機器2之記憶裝置發揮功能。半導體裝置1經由複數條信號線9，於與主機控制器5之間交換信號。半導體裝置1例如亦可為由複數個記憶體晶片構成之多晶片封裝。
於DRAM6與主機控制器5之間，例如設置信號線10。DRAM6作為暫時性記憶體等發揮功能，該暫時性記憶體等係暫時存儲主機控制器5中之程式執行處理中要使用之資料等，並作為作業區域使用。DRAM6經由信號線10，於與主機控制器5之間交換信號。
主機控制器5為控制包含半導體裝置1之電子機器2之整體之動作之積體電路。另，主機控制器5例如亦可包含南橋。
圖14係搭載實施形態之半導體裝置1之電子機器2B之構成圖。
電子機器2B如圖14所示，具備外殼3B。外殼3B收納電路基板4。電路基板4具備半導體裝置1及主機控制器5B。具體而言，電子機器2B例如亦可為膝上型電腦(laptop)。
即，對於電子機器2B，可應用第1~第6實施形態記載之半導體裝置1。
圖15係搭載實施形態之半導體裝置1之電子機器2C之構成圖。
電子機器2C如圖15所示，具備電路基板4。電路基板4具備半導體裝置1、及主機控制器5C。具體而言，電子機器2C例如亦可為作為記憶裝置(儲存：Storage)之一例之M.2 SSD(Solid State Drive：固態驅動器)。
即，對於電子機器2C中，可應用第1~第6實施形態記載之半導體裝置1。
圖16係搭載實施形態之半導體裝置1之電子機器2D之構成圖。
電子機器2D如圖16所示，具備外殼3D。外殼3D收納有電路基板4。電路基板4具備半導體裝置1、主機控制器5D、DRAM6、及電源電路7。具體而言，電子機器2D例如亦可為SSD。
即，對於電子機器2D中，可應用第1~第6實施形態記載之半導體裝置1。
雖已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並未意欲限定發明之範圍。該等新穎之實施形態可以其他多種形態實施，且在不脫離發明之主旨之範圍內，可進行多種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨，且包含於專利申請範圍所記載之發明及其均等之範圍內。
[相關申請案之參考]
本申請案享受以日本專利申請案2021-137286號(申請日：2021年8月25日)為基礎申請案之優先權。本申請案藉由參考該基礎申請案而包含基礎申請案之所有內容。
1A:半導體裝置
11:記憶體控制器
12A,12B,12C,12D:NAND快閃記憶體
14:基板
15:第1樹脂密封體
16:焊料球
17:配線
18A:第1接合線
18B:第2接合線
19A:第3接合線
19B:第4接合線
20A:第1散熱器
20B:第2散熱器
40:第1散熱器之上表面
41:第2散熱器之上表面
50:第1之一端
51:第1之另一端
52:第2之一端
53:第2之另一端

Claims (16)

  1. 一種半導體裝置，其包含：基板；控制器，其配置於上述基板上；非揮發性記憶體，其與上述控制器隔開而配置於上述基板上；第1散熱器，其與上述控制器之上表面相接而配置；第2散熱器，其與上述非揮發性記憶體之上表面相接而配置；及第1樹脂密封體，其將上述控制器、上述非揮發性記憶體、上述第1散熱器、及上述第2散熱器密封；且上述第1散熱器及上述第2散熱器係：露出於上述第1樹脂密封體之上表面或側面之至少一面；上述第2散熱器之露出於上述第1樹脂密封體之上表面之面積較上述第1散熱器之露出於上述第1樹脂密封體之側面之面積大。
  2. 如請求項1之半導體裝置，其中上述第1散熱器之厚度，較上述第2散熱器之厚度厚。
  3. 如請求項2之半導體裝置，其中上述基板具有配線，且進而包含：接合線，其於上述基板上，將上述配線與上述控制器及上述非揮發性記憶體電性連接；及焊料球，其與上述配線電性連接；且 上述控制器具有第1之一端、及與上述第1之一端對向之第1之另一端；上述非揮發性記憶體具有第2之一端、及與上述第2之一端對向之第2之另一端；上述接合線包含：於上述控制器上，電性連接於上述第1之一端之第1接合線、及電性連接於上述第1之另一端之第2接合線；及於上述非揮發性記憶體上，電性連接於上述第2之一端之第3接合線、及電性連接於上述第2之另一端之第4接合線；上述第1散熱器係於上述控制器上，俯視下配置於上述第1接合線、與上述第2接合線之間；上述第2散熱器係於上述非揮發性記憶體上，俯視下配置於上述第3接合線、與上述第4接合線之間。
  4. 如請求項1至3中任一項之半導體裝置，其中上述第2散熱器之露出於上述第1樹脂密封體之上表面之面積，較上述第1散熱器之露出於上述第1樹脂密封體之上表面之面積大。
  5. 如請求項3之半導體裝置，其中於上述第1樹脂密封體上之上表面進而包含上述第1散熱器、上述第2散熱器、及以覆蓋上述第1散熱器及上述第2散熱器之方式配置的第1外部散熱器。
  6. 如請求項5之半導體裝置，其中上述第1外部散熱器之上表面之面 積，較上述第1樹脂密封體之上表面之面積小。
  7. 如請求項3之半導體裝置，其進而包含：第2外部散熱器，其以與上述第1散熱器相接，覆蓋上述第1散熱器之方式，配置於上述第1樹脂密封體上；及第3外部散熱器，其以與上述第2散熱器相接，覆蓋上述第2散熱器之方式，配置於上述第1樹脂密封體上。
  8. 如請求項7之半導體裝置，其中上述第3外部散熱器之上表面之面積，較上述第2外部散熱器之上表面之面積大。
  9. 如請求項1之半導體裝置，其進而包含：第4外部散熱器，其以與上述第1散熱器及上述第2散熱器相接，覆蓋上述第1散熱器及上述第2散熱器之方式，配置於上述第1樹脂密封體之上表面及側面。
  10. 如請求項1之半導體裝置，其進而包含：第5外部散熱器，其以與上述第1散熱器相接，覆蓋上述第1散熱器之方式，配置於上述第1樹脂密封體上；及第6外部散熱器，其以與上述第2散熱器相接，覆蓋上述第2散熱器之方式，配置於上述第1樹脂密封體上。
  11. 如請求項5或6之半導體裝置，其進而包含： 安裝基板，其與上述焊料球電性連接；金屬外殼，其配置於上述安裝基板上；及熱傳導體，其配置於上述第1外部散熱器上，與上述第1外部散熱器及上述金屬外殼相接。
  12. 如請求項7或8之半導體裝置，其進而包含：安裝基板，其與上述焊料球電性連接；金屬外殼，其配置於上述安裝基板上；及熱傳導體，其配置於上述第2外部散熱器及上述第3外部散熱器上，與上述第2外部散熱器、上述第3外部散熱器、及上述金屬外殼相接。
  13. 一種半導體裝置，其包含：基板；控制器，其配置於上述基板上；非揮發性記憶體，其與上述控制器隔開而配置於上述基板上；第1散熱器，其與上述控制器之上表面相接而配置；第2散熱器，其與上述非揮發性記憶體之上表面相接而配置；及第1樹脂密封體，其將上述控制器、上述非揮發性記憶體、上述第1散熱器、及上述第2散熱器密封；且上述第1散熱器及上述第2散熱器係：露出於上述第1樹脂密封體之上表面或側面之至少一面；第2樹脂密封體，其以覆蓋上述第1樹脂密封體、上述第1散熱器、及上述第2散熱器之方式，積層配置於上述第1樹脂密封體上。
  14. 如請求項13之半導體裝置，其於上述第2樹脂密封體之上表面，刻印於上述第1散熱器及上述第2散熱器之位置以外處。
  15. 一種電子機器，其包含：電路基板；如請求項1至3中任一項之半導體裝置，其安裝於上述電路基板；及主機控制器，其安裝於上述電路基板，控制上述半導體裝置。
  16. 如請求項15之電子機器，其進而包含：揮發性記憶體，其安裝於上述電路基板，作為上述主機控制器之暫時性之記憶體而發揮功能；電源電路，其安裝於上述電路基板，對上述主機控制器、上述半導體裝置、及上述揮發性記憶體供給電源；及外殼，其收納上述電路基板。
TW110149665A 2021-08-25 2021-12-30 半導體裝置及電子機器 TWI817303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-137286 2021-08-25
JP2021137286A JP2023031660A (ja) 2021-08-25 2021-08-25 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
TW202310291A TW202310291A (zh) 2023-03-01
TWI817303B true TWI817303B (zh) 2023-10-01

Family

ID=85322591

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112132848A TW202406077A (zh) 2021-08-25 2021-12-30 半導體裝置及電子機器
TW110149665A TWI817303B (zh) 2021-08-25 2021-12-30 半導體裝置及電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW112132848A TW202406077A (zh) 2021-08-25 2021-12-30 半導體裝置及電子機器

Country Status (3)

Country Link
JP (1) JP2023031660A (zh)
TW (2) TW202406077A (zh)
WO (1) WO2023026511A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201618274A (zh) * 2014-08-12 2016-05-16 英凡薩斯公司 用於整合式超高密度裝置的方法及裝置
TW201709441A (zh) * 2015-08-26 2017-03-01 力成科技股份有限公司 半導體封裝結構
TW201913920A (zh) * 2017-08-31 2019-04-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TW202029422A (zh) * 2019-01-22 2020-08-01 大陸商長江存儲科技有限責任公司 積體電路封裝結構及其製造方法
TW202119566A (zh) * 2019-11-06 2021-05-16 日商鎧俠股份有限公司 半導體封裝體

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680065B2 (ja) * 2003-05-26 2005-08-10 沖電気工業株式会社 半導体装置
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
JP2011035352A (ja) * 2009-08-06 2011-02-17 Fujitsu Semiconductor Ltd 半導体装置
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
JP6314729B2 (ja) * 2014-07-30 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
JP6290758B2 (ja) * 2014-09-19 2018-03-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6839897B2 (ja) * 2017-11-06 2021-03-10 日立Astemo株式会社 電子制御装置
KR102439761B1 (ko) * 2017-12-22 2022-09-02 삼성전자주식회사 전자 장치 및 전자 장치의 제조 방법
JP2020047651A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
JP7124795B2 (ja) * 2019-06-27 2022-08-24 株式会社村田製作所 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201618274A (zh) * 2014-08-12 2016-05-16 英凡薩斯公司 用於整合式超高密度裝置的方法及裝置
TW201709441A (zh) * 2015-08-26 2017-03-01 力成科技股份有限公司 半導體封裝結構
TW201913920A (zh) * 2017-08-31 2019-04-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TW202029422A (zh) * 2019-01-22 2020-08-01 大陸商長江存儲科技有限責任公司 積體電路封裝結構及其製造方法
TW202119566A (zh) * 2019-11-06 2021-05-16 日商鎧俠股份有限公司 半導體封裝體

Also Published As

Publication number Publication date
JP2023031660A (ja) 2023-03-09
TW202406077A (zh) 2024-02-01
TW202310291A (zh) 2023-03-01
WO2023026511A1 (ja) 2023-03-02

Similar Documents

Publication Publication Date Title
KR101798571B1 (ko) 반도체 패키지
JP6235423B2 (ja) 半導体装置
US7880312B2 (en) Semiconductor memory device
US10593617B2 (en) Semiconductor device
JP2017022241A (ja) 半導体装置及び電子機器
KR102307490B1 (ko) 반도체 패키지
JP2016207785A (ja) 半導体装置
US10068828B2 (en) Semiconductor storage devices
JP2020035957A (ja) 半導体装置
US10797021B2 (en) Semiconductor packages having improved thermal discharge and electromagnetic shielding characteristics
JP2019054181A (ja) 半導体パッケージ
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
US20100084758A1 (en) Semiconductor package
TWI529918B (zh) 半導體記憶卡
TWI817303B (zh) 半導體裝置及電子機器
US20210134693A1 (en) Semiconductor package
US10998294B2 (en) Semiconductor packages having stacked chip structure
US9543271B2 (en) Semiconductor device having a sealing layer covering a semiconductor memory unit and a memory controller
US20140327156A1 (en) Semiconductor package and method of manufacturing the same
US8376238B2 (en) Semiconductor storage device
JP7161069B1 (ja) 記憶装置及び記憶装置モジュール
TWI768563B (zh) 印刷配線板、記憶體系統及印刷配線板之製造方法
KR20220021754A (ko) 메모리 카드
KR20230143014A (ko) 반도체 패키지
US8872340B2 (en) Substrate for semiconductor package which can prevent the snapping of a circuit trace despite physical deformation of a semiconductor package and semiconductor package having the same