TWI807823B - 使用半導體元件的記憶裝置 - Google Patents

使用半導體元件的記憶裝置 Download PDF

Info

Publication number
TWI807823B
TWI807823B TW111117685A TW111117685A TWI807823B TW I807823 B TWI807823 B TW I807823B TW 111117685 A TW111117685 A TW 111117685A TW 111117685 A TW111117685 A TW 111117685A TW I807823 B TWI807823 B TW I807823B
Authority
TW
Taiwan
Prior art keywords
layer
aforementioned
gate conductor
page
conductor layer
Prior art date
Application number
TW111117685A
Other languages
English (en)
Other versions
TW202310351A (zh
Inventor
作井康司
原田望
Original Assignee
新加坡商新加坡優尼山帝斯電子私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商新加坡優尼山帝斯電子私人有限公司 filed Critical 新加坡商新加坡優尼山帝斯電子私人有限公司
Publication of TW202310351A publication Critical patent/TW202310351A/zh
Application granted granted Critical
Publication of TWI807823B publication Critical patent/TWI807823B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本發明的記憶裝置係具備在基板上排列成列狀的複數個記憶單元構成的頁，且進行頁寫入動作與頁抹除動作，該頁寫入動作係控制施加於前述頁所包含的各記憶單元的第一閘極導體層、第二閘極導體層、第一雜質層及第二雜質層的電壓，來將藉由衝擊游離化現象或閘極引發汲極漏電流所形成的電洞群保持於通道半導體層的內部，該頁抹除動作係控制施加於前述第一閘極導體層、前述第二閘極導體層、前述第一雜質層及前述第二雜質層的電壓，來將前述電洞群從前述通道半導體層的內部去除。前述記憶單元的前述第一雜質層係與源極線連接，前述第二雜質層係與位元線連接，前述第一閘極導體層及前述第二閘極導體層之中的一方係與字元線連接，另一方係與第一驅動控制線連接，前述位元線係經由切換電路而連接於感測放大電路。在頁讀出動作時，係將前述字元線選擇的記憶單元群的頁資料讀出至感測放大電路，於頁加算讀出動作時，至少兩條的前述字元線多重選擇的至少兩個前述頁資料係以前述位元線加算且被讀出至前述感測放大電路。

Description

使用半導體元件的記憶裝置
本發明係關於一種使用半導體元件的記憶裝置。
近年來，LSI(Large Scale Integration：大型積體電路)技術開發上，要求記憶元件的高積體化與高性能化。
通常的平面型MOS電晶體中，通道係朝向沿半導體基板的上表面的水平方向延伸。相對於此，SGT(Surrounding Gate Transistor：環繞式閘極電晶體)的通道係相對於半導體基板的上表面沿垂直的方向延伸(參照例如專利文獻1、非專利文獻1)。因此，相較於平面型MOS電晶體，SGT可達到半導體裝置的高密度化。用此SGT作為選擇電晶體，可進行連接電容的DRAM(Dynamic Random Access Memory：動態隨機存取記憶體，參照例如非專利文獻2)、連接電阻可變元件的PCM(Phase Change Memory：相變記憶體，參照例如非專利文獻3)、RRAM(Resistive Random Access Memory：電阻式隨機存取記憶體，參照例如非專利文獻4)、藉由電流改變自旋磁矩的方向而改變電阻的MRAM(Magneto-resistive Random Access Memory：磁阻式隨機存取記憶體，參照例如非專利文獻 5)等的高積體化。再者，亦有不具電容之以一個MOS電晶體構成的DRAM記憶單元(參照非專利文獻6)等。本申請案係關於不具電阻可變元件、電容等之可僅以MOS電晶體構成的動態快閃記憶體(Dynamic Flash Memory)。
圖7(a)至(d)顯示前述不具電容之以一個MOS電晶體所構成的DRAM記憶單元的寫入動作，圖8(a)與(b)顯示動作上的問題點，圖9(a)至(c)顯示讀出動作(參照非專利文獻7至10)。圖7(a)顯示“1”寫入狀態。在此，記憶單元係形成於SOI(Silicon on Insulator：絕緣層覆矽)基板，由與源極線SL連接的源極N+層103(以下將包含高濃度的施體雜質的半導體區域稱為「N+層」)、與位元線BL連接的汲極N+層104、與字元線WL連接的閘極導體層105、及MOS電晶體110的浮體(Floating Body)102構成，不具電容，以一個MOS電晶體110構成DRAM的記憶單元。此外，浮體102的正下方係與SOI基板的SiO2層101相接。以如此地由一個MOS電晶體110構成的記憶單元進行“1”寫入之際，係使MOS電晶體110在飽和區域動作。亦即，從源極N+層103延伸的電子的通道107中具有夾止點(pinch off point)108而不會到達與位元線連接的汲極N+層104。如此，若使連接於汲極N+層的位元線BL及連接於閘極導體層105的字元線WL皆為高電壓，使閘極電壓為汲極電壓的約1/2左右而使MOS電晶體110動作時，電場強度係於汲極N+層104附近的夾止點108成為最大。結果，從源極N+層103流向汲極N+層104的經加速的電子會衝擊Si的晶格，藉由衝擊時失去的運動能量產生電子、電洞對(衝擊游離化現象)。所產生的大部分的電子(未圖示)係到達汲極N+層104。此外，極小部分的極熱電子係越過閘極氧化膜109而到達閘極導體層105。並且，同時產生的電洞106係 對浮體102充電。此時，因浮體102為P型Si，故所產生的電洞有助於大量載子增加。浮體102被所產生的電洞106充滿，致使浮體102的電壓比源極N+層103更提高至Vb以上時，進一步產生的電洞係對源極N+層103放電。在此，Vb為源極N+層103與P層6的浮體102之間的PN接合的內建電壓(built-in voltage)，約0.7V。圖7(b)係顯示浮體102已被所產生的電洞106飽和充電的樣態。
接著使用圖7(c)來說明記憶單元110的“0”寫入動作。對於共通的選擇字元線WL，隨機地存在有寫入“1”的記憶單元110與寫入“0”的記憶單元110。圖7(c)係顯示從“1”寫入狀態改寫成“0”寫入狀態的樣態。寫入“0”時，使位元線BL的電壓為負偏壓，使汲極N+層104與P層的浮體102之間的PN接合成為順向偏壓。結果，先前的週期產生於浮體102的電洞106係流向與位元線BL連接的汲極N+層104。若寫入動作結束，則獲得被所產生的電洞106充滿的記憶單元110(圖7(b))，以及所產生的電洞已被排出的記憶單元110(圖7(c))之兩種記憶單元的狀態。被電洞106充滿的記憶單元110的浮體102的電位係高於已無所產生的電洞的浮體102。因此，寫入“1”的記憶單元110的閾值電壓係低於寫入“0”的記憶單元110的閾值電壓，成為如圖7(d)所示的樣態。
接著，使用圖8(a)與(b)來說明此種以一個MOS電晶體110構成的記憶單元的動作上的問題點。如圖8(a)所示，浮體的電容CFB係電容CWL、接合電容CSL及接合電容CBL的總和，以下式(10)表示。
CFB=CWL+CBL+CSL (10)
其中，電容CWL為字元線所連接的閘極與浮體之間的電容CWL，接合 電容CSL為源極線所連接的源極N+層103與浮體102之間的PN接合的接合電容，接合電容CBL為位元線所連接的汲極N+層104與浮體102之間的PN接合的接合電容。
再者，字元線所連接的閘極與浮體之間的電容耦合比βWL以下式(11)表示。
βWL=CWL/(CWL+CBL+CSL) (11)
因此，若字元線電壓VWL於讀出時或寫入時振盪，則成為記憶單元的記憶節點(接點)的浮體102的電壓也受其影響，成為如圖8(b)所示的樣態。若字元線電壓VWL於讀出時或寫入時從0上升至VWLH，則浮體102的電壓VFB係因與字元線的電容耦合而從字元線電壓改變前的初始狀態的電壓VFB1上升到VFB2。其電壓變化量△VFB以下式(12)表示。
△VFB=VFB2-VFB1=βWL×VWLH (12)
在此，式(11)的βWL中，CWL的貢獻度較大，例如CWL：CBL：CSL=8：1：1。此時，βWL=0.8。若字元線例如寫入時為5V而寫入結束後成為0V，則浮體102會由於字元線WL與浮體102的電容耦合而承受達5V×βWL=4V的振幅變化雜訊。因此，存在著無法充分獲得寫入時的浮體102的“1”電位與“0”電位的電位差的差分邊限的問題點。
圖9(a)至(c)顯示讀出動作，圖9(a)顯示“1”寫入狀態，圖9(b)顯示“0”寫入狀態。然而，實際上即使藉由寫入“1”而對浮體102寫入了Vb，字元線因寫入結束而回復到0V時，浮體102便降低成為負偏壓。要寫入“0”之際，由於會成為更偏負的負偏壓，因而如圖9(c)所示，在寫入之際無 法充分增大“1”與“0”的電位差的差分邊限，因此實際上處於難以將此種不具電容的DRAM記憶單元製品化的情況。
再者，也有於SOI層使用兩個MOS電晶體而形成一個記憶單元的Twin-Transistor記憶元件(參照例如專利文獻4、5)。此等元件係使分隔為兩個MOS電晶體的浮體通道之成為源極或汲極的N+層與絕緣層相接而形成。藉由此N+層與絕緣層相接，使兩個MOS電晶體的浮體通道電性分離。屬於信號電荷的電洞群積蓄於一方的電晶體的浮體通道。如前所述，積蓄有電洞的浮體通道的電壓會因施加於隣接的MOS電晶體的閘極電極的脈衝電壓而與式(12)所示同樣地大幅變化。因此，如同使用圖7至圖9之說明，無法充分增大寫入之際的“1”與“0”的動作差分(參照例如非專利文獻15、圖8)。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開平2-188966號公報
專利文獻2：日本特開平3-171768號公報
專利文獻3：日本特許第3957774號公報
專利文獻4：US2008/0137394 A1
專利文獻5：US2003/0111681 A1
[非專利文獻]
非專利文獻1：Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991)
非專利文獻2：H. Chung, H. Kim, H. Kim, K. Kim, S. Kim, K. Dong, J. Kim, Y.C. Oh, Y. Hwang, H. Hong, G. Jin, and C. Chung: “4F2 DRAM Cell with Vertical Pillar Transistor (VPT),” 2011 Proceeding of the European Solid-State Device Research Conference, (2011)
非專利文獻3：H. S. Philip Wong, S. Raoux, S. Kim, Jiale Liang, J. R. Reifenberg, B. Rajendran, M. Asheghi and K. E. Goodson: “Phase Change Memory,” Proceeding of IEEE, Vol.98, No 12, December, pp.2201-2227 (2010)
非專利文獻4：T. Tsunoda, K. Kinoshita, H. Noshiro, Y. Yamazaki, T. Iizuka, Y. Ito, A. Takahashi, A. Okano, Y. Sato, T. Fukano, M. Aoki, and Y. Sugiyama: “Low Power and High Speed Switching of Ti-doped NiO ReRAM under the Unipolar Voltage Source of less than 3V,” IEDM (2007)
非專利文獻5：W. Kang, L. Zhang, J. Klein, Y. Zhang, D. Ravelosona, and W. Zhao: “Reconfigurable Codesign of STT-MRAM Under Process Variations in Deeply Scaled Technology,” IEEE Transaction on Electron Devices, pp.1-9 (2015)
非專利文獻6：M. G. Ertosum, K. Lim, C. Park, J. Oh, P. Kirsch, and K. C. Saraswat: “Novel Capacitorless Single-Transistor Charge-Trap DRAM (1T CT DRAM) Utilizing Electron,” IEEE Electron Device Letter, Vol. 31, No.5, pp.405-407 (2010)
非專利文獻7：J. Wan, L. Rojer, A. Zaslavsky, and S. Critoloveanu: “A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration,” Electron Device Letters, Vol. 35, No.2, pp.179-181 (2012)
非專利文獻8：T. Ohsawa, K. Fujita, T. Higashi, Y. Iwata, T. Kajiyama, Y. Asao, and K. Sunouchi: “Memory design using a one-transistor gain cell on SOI,” IEEE JSSC, vol.37, No.11, pp1510-1522 (2002).
非專利文獻9：T. Shino, N. Kusunoki, T. Higashi, T. Ohsawa, K. Fujita, K. Hatsuda, N. Ikumi, F. Matsuoka, Y. Kajitani, R. Fukuda, Y. Watanabe, Y. Minami, A. Sakamoto, J. Nishimura, H. Nakajima, M. Morikado, K. Inoh, T. Hamamoto, A. Nitayama: “Floating Body RAM Technology and its Scalability to 32nm Node and Beyond,” IEEE IEDM (2006).
非專利文獻10：E. Yoshida, T. Tanaka: “A Design of a Capacitorless 1T-DRAM Cell Using Gate-induced Drain Leakage (GIDL) Current for Low-power and High-speed Embedded Memory,” IEEE IEDM (2003).
非專利文獻11：J. Y. Song, W. Y. Choi, J. H. Park, J. D. Lee, and B-G. Park: “Design Optimization of Gate-All-Around (GAA) MOSFETs,” IEEE Trans. Electron Devices, vol. 5, no. 3, pp.186-191, May 2006.
非專利文獻12：N. Loubet, et al.: “Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET,” 2017 IEEE Symposium on VLSI Technology Digest of Technical Papers, T17-5, T230-T231, June 2017.
非專利文獻13：H. Jiang, N. Xu, B. Chen, L. Zengl, Y. He, G. Du, X. Liu and X. Zhang: “Experimental investigation of self-heating effect (SHE) in multiple-fin SOI FinFETs,” Semicond. Sci. Technol. 29 (2014) 115021 (7pp).
非專利文獻14：E. Yoshida, and T. Tanaka: “A Capacitorless 1T-DRAM Technology Using Gate-Induced Drain-Leakage (GIDL) Current for Low-Power and High-Speed Embedded Memory,” IEEE Transactions on Electron Devices, Vol. 53, No. 4, pp. 692-697, Apr. 2006.
非專利文獻15：F. Morishita, H. Noda, I. Hayashi, T. Gyohten, M. Okamoto, T. Ipposhi, S. Maegawa, K. Dosaka, and K. Arimoto: “Capacitorless Twin-Transistor Random Access Memory (TTRAM) on SOI,”IEICE Trans. Electron., Vol. E90-c., No.4 pp.765-771 (2007)
無電容之一個電晶體型的DRAM(增益單元)中，字元線與浮體間的電容耦合大，字元線的電位在資料讀出時、寫入時等時候振盪時，即會有直接被作為是對浮體傳送的雜訊的問題點。結果，引起誤讀出、記憶資料的誤改寫的問題，而難以達到無電容的一個電晶體型的DRAM(增益單元)的實用化。
為了解決上述課題，本發明的記憶裝置係藉由在基板上沿行方向排列的複數個記憶單元構成頁，且由複數個頁沿列方向排列而成者，
前述各頁所包含的各記憶單元係具有：
半導體基體，係於基板上相對於前述基板沿垂直方向豎立或沿水平方向延伸；
第一雜質層與第二雜質層，係位於前述半導體基體的兩端；
第一閘極絕緣層，係包圍前述第一雜質層與前述第二雜質層之間的前述半導體基體的側面的一部分或全部，且接觸或接近前述第一雜質層；
第二閘極絕緣層，係包圍前述半導體基體的側面，與前述第一閘極絕緣層相連，且接觸或接近前述第二雜質層；
第一閘極導體層，係覆蓋前述第一閘極絕緣層的一部分或全部；
第二閘極導體層，係覆蓋前述第二閘極絕緣層；及
通道半導體層，為前述半導體基體被前述第一閘極絕緣層與前述第二閘極絕緣層所覆蓋而成者；
並且，前述記憶裝置係控制施加於前述第一閘極導體層、前述第二閘極導體層、前述第一雜質層及前述第二雜質層的電壓，以進行頁寫入動作與頁抹除動作；
前述記憶單元的前述第一雜質層係與源極線連接，前述第二雜質層係與位元線連接，前述第一閘極導體層及前述第二閘極導體層之中的一方係與字元線連接，另一方係與第一驅動控制線連接；
前述位元線係經由切換電路而連接於感測放大電路；
在頁讀出動作時，係將以前述字元線選擇的記憶單元群的頁資料讀出至前述感測放大電路；
在頁加算讀出動作時，由至少兩條前述字元線所多重選擇的至少兩個前述頁資料係以前述位元線加算且被讀出至前述感測放大電路(第一發明)。
上述第一發明中，前記感測放大電路係強制反轉型感測放大電路，當以前述位元線加算的記憶單元電流的和比基準電流大時，前述強制反轉型感測放大電路進行反轉(第二發明)。
上述第一發明中，於前述頁加算讀出動作時，屬於正整數的N個前述記憶單元電流的和係依據比前述記憶單元電流的N倍小的前述基準電流，藉由前述強制反轉型感測放大電路讀出(第三發明)。
上述第一發明中，前述基準電流係從大電流往小電流階段性地減少，前述記憶單元電流的和係藉由前述強制反轉型感測放大電路而讀出(第四發明)。
上述第一發明中，於前述頁加算讀出動作時，由至少兩條前述字元線所多重選擇的至少兩個前述頁資料係以前述位元線加算且被讀出至前述感測放大電路，且於屬於正整數的N位元的閂鎖電路記憶「1」寫入狀態的記憶單元數的和(第五發明)。
上述第一發明中，前述第一閘極導體層與前述通道半導體層之間的第一閘極電容係比前述第二閘極導體層與前述通道半導體層之間的第二閘極電容大(第六發明)。
上述第一發明中，從前述半導體基體的軸向觀看時，前述第一閘極導體層係以包圍前述第一閘極絕緣層的方式分離成至少兩個導體層(第七發明)。
上述第一發明中，於前述頁寫入動作時，係將藉由衝擊游離化現象所生成的電洞群保持於前述通道半導體層的內部，將前述通道半導體層的電壓設成比前述第一雜質層及前述第二雜質層之一方或雙方的電壓高的第一資料保持電壓，
於前述頁抹除動作時，係控制施加於前述第一雜質層、前述第二雜質層、前述第一閘極導體層及前述第二閘極導體層的電壓，從前述第一雜質層與前述第二雜質層之一方或雙方移除前述電洞群，以將前述通道半導體層的電壓設成比前述第一資料保持電壓低的第二資料保持電壓(第八發明)。
1:基板
2:Si柱
2b_LAT0,2b_LAT1,2b_LAT2,2b_LAT3:二位元的閂鎖電路
3a,3b:N+層
4a:第一閘極絕緣層
4b:第二閘極絕緣層
5a:第一閘極導體層
5b:第二閘極導體層
6:絕緣層
7:通道區域
7a:第一通道Si層7a(第一通道半導體層)
7b:第二通道Si層7a(第二通道半導體層)
9:電洞群
10:動態快閃記憶單元
12a,12b:反轉層
13:夾止點
100:SOI基板
101:SiO2層
102:浮體
103:源極N+層
104:汲極N+層
105:閘極導體層
106:電洞
107:電子的通道(反轉層)
108:夾止點
109:閘極氧化膜
110:MOS電晶體(記憶單元)
BL,BL1,BL2,BL3,BL0,BL1,BL2,BL3:位元線
CL11,CL12,CL13,CL21,CL22,CL23,CL31,CL32,CL33,C1,CM,C00,C01,C02,C10,C11,C12,C20,C21,C22,C30,C31,C32:記憶單元
CLS,CLS0,CLS1,CLS2,CLS3:行選擇線
FB,FB1,FBM:浮體
FS:抹除信號
FT:傳送信號
IO/IO:輸入輸出線
NA,NB:節點、接點
Nb_LAT:N位元的閂鎖電路
PL,PLM,PL1,PL2,PL3,PL0,PL1,PL2:板線
REF:基準電流控制信號
SA,SA0,SA1,SA2,SA3:強制反轉型感測放大電路
SL:源極線
T0,T1,T2,T3,T4,T5,T6,T7,T8,T9,T10,T11,T12:時刻
T1,T2,T3,T4,T40,T41,T42,T43,T5,T50,T51,T52,T53,T6A,T6A0,T6A1,T6A2,T6A3,T6B,T6B0,T6B1,T6B2,T6B3,T1A,T2A,T1B,T2B:MOS電晶體
VP:位元線預充電電壓
Vss:重置電壓
VWL:字元線電壓
WL,WLM,WL1WL2,WL3,WL0,WL1,WL2:字元線
圖1係第一實施型態之具有SGT的記憶裝置的構造圖。
圖2係說明第一實施型態之具有SGT的記憶裝置之與板線PL連接的第一閘極導體層5a的閘極電容大於與字元線WL連接的第二閘極導體層5b的閘極電容時的功效的圖。
圖3A係用以說明第一實施型態之具有SGT的記憶裝置的寫入動作機制的圖。
圖3B係用以說明第一實施型態之具有SGT的記憶裝置的寫入動作機制的圖。
圖4A係用以說明第一實施型態之具有SGT的記憶裝置的頁抹除動作機制的圖。
圖4B係用以說明第一實施型態之具有SGT的記憶裝置的頁抹除動作機制的圖。
圖4C係用以說明第一實施型態之具有SGT的記憶裝置的頁抹除動作機制的圖。
圖4D係用以說明第一實施型態之具有SGT的記憶裝置的頁抹除動作機制的圖。
圖4E係用以說明第一實施型態之具有SGT的記憶裝置的頁抹除動作機制的圖。
圖5係用以說明第一實施型態之具有SGT的記憶裝置的讀出動作機制的圖。
圖6A係用以說明第一實施型態之具有SGT的記憶裝置的頁加算讀出動作的圖。
圖6B係用以說明第一實施型態之具有SGT的記憶裝置的頁加算讀出動作的電路方塊圖。
圖6C係用以說明第一實施型態之具有SGT的記憶裝置的頁加算讀出動作的電路方塊圖。
圖6D係用以說明第一實施型態之具有SGT的記憶裝置的頁加算讀出動作的電路方塊圖。
圖7係用以說明習知例之不具電容的DRAM記憶單元的寫入動作的圖。
圖8係用以說明習知例之不具電容的DRAM記憶單元的動作上的問題點的圖。
圖9係顯示習知例之不具電容的DRAM記憶單元的讀出動作的圖。
以下參照圖式說明本發明的使用半導體元件的記憶裝置(以下稱為「動態快閃記憶體」)的實施型態。
(第一實施型態)
使用圖1至圖5來說明本發明第一實施型態的動態快閃記憶單元的構造與動作機制。使用圖1來說明動態快閃記憶單元的構造。並且，使用圖2來說明與板線PL連接的第一閘極導體層5a的閘極電容大於與字元線WL連接的第二閘極導體層5b的閘極電容時的功效。此外，使用圖3A、圖3B來說明資料寫入動作機制，使用圖4A~圖4E來說明資料抹除動作機制，使用圖5來說明資料讀出動作機制。
圖1顯示本發明第一實施型態之動態快閃記憶單元的構造。於形成在基板上的具有P型或i型(本徵型)的導電型的矽半導體柱2(以下將矽半導體柱稱為「Si柱」)(申請專利範圍的「半導體基體」的一例)內的上下位置，形成有若一方為源極時，另一方為汲極的N+層3a、3b(申請專利範圍的「第一雜質層」、「第二雜質層」的一例)。成為此源極、汲極的N+層3a、3b之間的Si柱2的部分係成為通道區域7(申請專利範圍的「通 道半導體層」的一例)。以包圍此通道區域7的方式形成有第一閘極絕緣層4a(申請專利範圍的「第一閘極絕緣層」的一例)、第二閘極絕緣層4b(申請專利範圍的「第二閘極絕緣層」的一例)。此第一閘極絕緣層4a、第二閘極絕緣層4b係分別接觸或接近成為此源極、汲極的N+層3a、3b。以包圍此第一閘極絕緣層4a、第二閘極絕緣層4b的方式分別形成有第一閘極導體層5a(申請專利範圍的「第一閘極導體層」的一例)、第二閘極導體層5b(申請專利範圍的「第二閘極導體層」的一例)。並且，第一閘極導體層5a、第二閘極導體層5b係藉由絕緣層6(申請專利範圍中亦稱為「第一絕緣層」而分離。此外，N+層3a、3b之間的通道區域7係由第一閘極絕緣層4a所包圍的第一通道Si層7a(申請專利範圍中亦稱為「第一通道半導體層」)及第二閘極絕緣層4b所包圍的第二通道Si層7b(申請專利範圍中亦稱為「第二通道半導體層」)所構成。藉此，形成由成為源極、汲極的N+層3a、3b、通道區域7、第一閘極絕緣層4a、第二閘極絕緣層4b、第一閘極導體層5a、第二閘極導體層5b所構成的動態快閃記憶單元10。此外，成為源極的N+層3a係連接於源極線SL(申請專利範圍的「源極線」的一例)，成為汲極的N+層3b係連接於位元線BL(申請專利範圍的「位元線」的一例)，第一閘極導體層5a係連接於板線PL(申請專利範圍的「第一驅動控制線」的一例)，第二閘極導體層5b係連接於字元線WL(申請專利範圍的「字元線」的一例)。板線PL所連接的第一閘極導體層5a的閘極電容以具有大於字元線WL所連接的第二閘極導體層5b的閘極電容的構造為佳。
此外，圖1中，第一閘極導體層5a的閘極長度係大於第二閘極導體層5b的閘極長度，以使連接於板線PL的第一閘極導體層5a的閘 極電容大於連接於字元線WL的第二閘極導體層5b的閘極電容。然而，除此之外，第一閘極導體層5a的閘極長度亦可不大於第二閘極導體層5b的閘極長度，而是改變各個閘極絕緣層的膜厚，使第一閘極絕緣層4a的閘極絕緣膜的膜厚小於第二閘極絕緣層4b的閘極絕緣層的膜厚。再者，也可改變各個閘極絕緣層的材料的介電常數，使第一閘極絕緣層4a的閘極絕緣膜的介電常數大於第二閘極絕緣層4b的閘極絕緣膜的介電常數。或者，也可任意組合閘極導體層5a、5b的長度、閘極絕緣層4a、4b的膜厚、介電常數，以使連接於板線PL的第一閘極導體層5a的閘極電容大於連接於字元線WL的第二閘極導體層5b的閘極電容。
圖2(a)至(c)係說明連接於板線PL的第一閘極導體層5a的閘極電容大於連接於字元線WL的第二閘極導體層5b的閘極電容時的功效的圖。
圖2(a)係僅將本發明第一實施型態之動態快閃記憶單元的構造圖的主要部分簡略化顯示。動態快閃記憶單元係與位元線BL、字元線WL、板線PL、及源極線SL連接，依據其電壓狀態來決定通道區域7的電位狀態。
圖2(b)係用以說明各個電容關係的圖。通道區域7的電容CFB係下列各電容的總和：字元線WL所連接的第二閘極導體層5b與通道區域7之間的電容CWL、板線PL所連接的閘極導體層5a與通道區域7之間的電容CPL、源極線CL所連接的源極N+層3a與通道區域7之間的PN接合的接合電容CSL及位元線BL所連接的汲極N+層3b與通道區域7之間的PN接合的接合電容CBL，以下式表示。
CFB=CWL+CPL+CBL+CSL (1)
因此，字元線WL與通道區域7之間的耦合率βWL、板線PL與通道區域7之間的耦合率βPL、位元線BL與通道區域7之間的耦合率βBL、源極線SL與通道區域7之間的耦合率βSL係分別表示如下。
βWL=CWL/(CWL+CPL+CBL+CSL) (2)
βPL=CPL/(CWL+CPL+CBL+CSL) (3)
βBL=CBL/(CWL+CPL+CBL+CSL) (4)
βSL=CSL/(CWL+CPL+CBL+CSL) (5)
在此，由於CPL>CWL，所以βPL>βWL。
圖2(c)係用以說明字元線WL的電壓因讀出動作及寫入動作而上升，且於其後下降時的通道區域7的電壓VFB的變化的圖。在此，字元線WL的電壓VWL從0V上升至高電壓狀態VWLH時，通道區域7的電壓VFB從低電壓狀態VFBL變為高電壓狀態VFBH時的電位差△VFB係如下所示。
△VFB=VFBH-VFBL=βWL×VWLH (6)
由於字元線WL與通道區域7之間的耦合率βWL較小，而板線PL與通道區域7之間的耦合率βPL較大，所以△VFB較小，即使字元線WL的電壓VWL因讀出動作及寫入動作而上下變動，通道區域7的電壓VFB也幾乎不變。
圖3A(a)至(c)與圖3B顯示本發明第一實施型態之動態快閃記憶單元的記憶體寫入動作(申請專利範圍的「頁寫入動作」的一例)。圖 3A(a)顯示寫入動作的機制，圖3A(b)顯示構成位元線BL、源極線SL、板線PL、字元線WL及成為浮體FB的通道區域7的動作波形。時刻T0時，動態快閃記憶單元處於“0”抹除狀態，通道區域7的電壓為VFB“0”。再者，對於位元線BL、源極線SL、字元線WL施加Vss，對於板線PL施加VPLL。在此，例如Vss為0V，VPLL為2V。接著，時刻T1至T2之間，位元線BL從Vss上升至VBLH時，例如Vss為0V時，通道區域7的電壓因位元線BL與通道區域7之間的電容結合而成為VFB“0”+βBL×VBLH。
接著，使用圖3A(a)與(b)來說明動態快閃記憶單元的寫入動作。時刻T3至T4中，字元線WL從Vss上升至VWLH。藉此，若將字元線WL所連接的第二閘極導體層5b包圍通道區域7的第二N通道MOS電晶體區域的“0”抹除的閾值電壓設為VtWL“0”時，則伴隨著字元線WL的電壓上升，從Vss至VtWL為止，通道區域7的電壓係因字元線WL與通道區域7的第二電容耦合而成為VFB“0”+βBL×VBLH+βWL×VtWL“0”。字元線WL的電壓上升至VtWL“0”以上時，第二閘極導體層5b的內周的通道區域7係形成環狀的反轉層12b，遮蔽字元線WL與通道區域7的第二電容耦合。
接著，使用圖3A(a)與(b)來說明動態快閃記憶單元的寫入動作。時刻T3至T4中，對於與板線PL連接的第一閘極導體層5a固定輸入例如VPLL=2V，並使與字元線WL連接的第二閘極導體層5b上升至例如VWLH=4V。結果，如圖3A(a)所示，於與板線PL連接的第一閘極導體層5a的內周的通道區域7形成環狀的反轉層12a，且其反轉層12a係存在有夾止點13。結果，具有第一閘極導體層5a的第一N通道MOS電晶體區域係於飽和區域動作。另一方面，具有與字元線WL連接的第二閘極導體 層5b的第二N通道MOS電晶體區域係於線性區域動作。結果，於與字元線WL連接的第二閘極導體層5b的內周的通道區域7不存在夾止點，而於閘極導體層5b的內周全面形成反轉層12b。形成於與此字元線WL連接的第二閘極導體層5b的內周全面的反轉層12b係作為具有第二閘極導體層5b的第二N通道MOS電晶體區域的實質的汲極來動作。結果，電場係在串聯連接的具有第一閘極導體層5a的第一N通道MOS電晶體區域與具有第二閘極導體層5b的第二N通道MOS電晶體區域之間的通道區域7的第一交界區域成為最大，在此區域會產生衝擊游離化(impact ionization)現象。由於從具有與字元線WL連接的第二閘極導體層5b的第二N通道MOS電晶體區域觀察時，此區域係源極側的區域，因此將此現象稱為源極側衝擊游離化現象。藉由此源極側衝擊游離化現象，電子係從與源極線SL連接的N+層3a流向與位元線連接的N+層3b。經加速的電子係衝擊晶格Si原子而藉由其運動能量產生電子、電洞對。所產生的電子的一部分係流向第一閘極導體層5a及第二閘極導體層5b，惟大部分係流向與位元線BL連接的N+層3b(未圖示)。
並且，如圖3A(c)所示，所產生的電洞群9(申請專利範圍的「電洞群」的一例)為通道區域7的多數載子，將通道區域7充電成正偏壓。由於與源極線SL連接的N+層3a為0V，因此通道區域7會被充電至源極線SL所連接的N+層3a與通道區域7之間的PN接合的內建電壓Vb(約0.7V)。通道區域7被充電成正偏壓時，第一N通道MOS電晶體區域與第二N通道MOS電晶體區域的閾值電壓就因基板偏壓效應而變低。
接著，使用圖3A(b)來說明動態快閃記憶單元的寫入動作。時 刻T6至T7中，字元線WL的電壓從VWLH降至Vss。此時字元線WL與通道區域7進行第二電容耦合，但字元線WL的電壓VWLH至變為通道區域7的電壓為Vb時的第二N通道MOS電晶體區域的閾值電壓VtWL“1”以下為止，反轉層12b會遮蔽此第二電容耦合。因此，字元線WL與通道區域7之間的實質電容耦合僅在字元線WL為VtWL“1”以下且降至Vss的時候。結果，通道區域7的電壓變為Vb-βWL×VtWL“1”。在此，VtWL“1”係低於前述VtWL“0”，而βWL×VtWL“1”較小。
接著，使用圖3A(b)來說明動態快閃記憶單元的寫入動作。時刻T8至T9中，位元線BL從VBLH降低至Vss。由於位元線BL與通道區域7電容耦合，因此，最後通道區域7的“1”寫入電壓VFB“1”係如下式所示。
VFB“1”=Vb-βWL×VtWL“1”-βBL×VBLH (7)
在此，位元線BL與通道區域7的耦合比βBL也較小。藉此，如圖3B所示，與字元線WL連接的第二通道區域7b的第二N通道MOS電晶體區域的閾值電壓變低。進行將此通道區域7的“1”寫入狀態的電壓VFB“1”設為第一資料保持電壓(申請專利範圍的「第一資料保持電壓」的一例)的記憶體寫入動作(申請專利範圍的「記憶體寫入動作」的一例)，並分配為邏輯記憶資料“1”。
在此，寫入動作時，亦能夠以第一雜質層3a與第一通道半導體層7a之間的第二交界區域或第二雜質層3b與第二通道半導體層7b之間的第三交界區域來取代第一交界區域，以衝擊游離化現象產生電子、電洞對，並以所產生的電洞群9對通道區域7充電。
再者，上述之施加於位元線BL、源極線SL、字元線WL、板線PL的電壓條件以及浮體電位係用以進行寫入動作的一例，亦可為能夠進行寫入動作的其他動作條件。
使用圖4A至圖4E來說明記憶體抹除動作(申請專利範圍的「頁抹除動作」的一例)機制。
圖4A顯示用以說明頁抹除動作的記憶方塊電路圖。在此顯示三行×三列共計九個記憶單元CL11至CL33，然而實際的記憶方塊大於此矩陣。記憶單元排列成矩陣狀時，將其排列的一方向稱為「行方向」(或「行狀」)，將與上述一方向垂直的方向稱為「列方向」(或「列狀」)。各記憶單元係連接於源極線SL、位元線BL1至BL3、板線PL1至PL3、字元線WL1至WL3。例如，在此假定此方塊中選擇與任意的頁(申請專利範圍的「頁」的一例)的板線PL2及字元線WL2連接的記憶單元CL21至CL23進行頁抹除動作。
使用圖4B(a)至(d)與圖4C來說明頁抹除動作的機制。在此，N+層3a、3b之間的通道區域7係與基板電性分離而成為浮體。圖4B(a)顯示抹除動作的主要節點的時序動作波形圖。圖4B(a)中，T0至T12係表示抹除動作開始至結束的時刻。圖4B(b)顯示於抹除動作前的時刻T0，於先前周期藉由衝擊游離化所產生的電洞群9儲存於通道區域7的狀態。接著，於時刻T1至T2中，位元線BL1至BL3及源極線SL分別從Vss變為VBLH與VSLH的高電壓狀態。在此，Vss例如為0V。此動作係在接著的期間的時刻T3至T4中，要進行頁抹除動作而選擇的板線PL2從第一電壓VPLL變為第二電壓VPLH的高壓狀態，且要進行頁抹除動作所而選擇的字元線 WL2從第三電壓Vss變為第四電壓VWLH的高壓狀態，於通道區域7中，不會於板線PL2所連接的第一閘極導體層5a的內周形成反轉層12a，且不會於字元線WL2所連接的第二閘極導體層5b的內周形成反轉層12b。因此，關於VBLH與VSLH的電壓，將字元線WL2側的第二N通道MOS電晶體區域及板線PL2側的第一N通道MOS電晶體區域的閾值電壓分別設為VtWL與VtPL時，以VBLH>VWLH+VtWL且VSLH>VPLH+VtPL為佳。例如，VtWL及VtPL為0.5V時，可將VWLH及VPLH設定為3V，並將VBLH及VSLH設定為3.5V以上。
接著，說明圖4B(a)的頁抹除動作機制。第一期間的時刻T3至T4中，隨著板線PL2及字元線WL2變為第二電壓VPLH及第四電壓VWLH的高壓狀態，藉由板線PL2與通道區域7的第一電容耦合以及字元線WL2與通道區域7的第二電容耦合，將浮動狀態的通道區域7的電壓往上推升。通道區域7的電壓從“1”寫入狀態的VFB“1”成為高電壓。因位元線BL1至BL3及源極線SL的電壓為BLH及VSLH為高電壓，使得源極N+層3a與通道區域7之間的PN接合以汲汲極N+層3b與通道區域7之間的PN接合為逆向偏壓狀態，因而能夠升壓。
接著，說明圖4B(a)的頁抹除動作機制。接下來的期間的時刻T5至T6中，位元線BL1至BL3及源極線SL的電壓從高電壓的VBLH及VSLH降到Vss。結果，源極N+層3a與通道區域7之間的PN接合以及汲極N+層3b與通道區域7之間的PN接合係如圖4B(c)所示，成為順向偏壓狀態，通道區域7的電洞群9之中的殘留電洞群係排出至源極N+層3a與汲極N+層3b。結果，通道區域7的電壓VFB成為源極N+層3a與P層的通道區域7形成的PN接合以及汲極N+層3b與通道區域7形成的PN接合的內建電壓Vb(約0.7V)。
接著，說明圖4B(a)的頁抹除動作機制。接下來的期間的時刻T7至T8中，位元線BL1至BL3及源極線SL的電壓從Vss上升到高電壓的VBLH及VSLH。藉此，如圖4B(d)所示，在時刻T9至T10中，使板線PL2及字元線WL2分別從第二電壓VPLH及第四電壓VWLH下降至第一電壓VPLL及第三電壓Vss之際，不會於通道區域7中形成板線PL2側的反轉層12a及字元線WL2側的反轉層12b，藉由板線PL2與通道區域7的第一電容耦合以及字元線WL2與通道區域7的第二電容耦合，效率良好地使通道區域7的電壓VFB從Vb變為VFB“0”。因此，“1”寫入狀態與“0”抹除狀態的通道區域7的VFB能夠以如下的式來表示。
VFB“1”=Vb-βWL×VtWL“1”-βBL×VBLH (7)
VFB“0”=Vb-βWL×VWLH-βPL×(VPLH-VPLL) (8)
△VFB=VFB“1”-VFB“0”=βWL×VWLH+βPL×(VPLH-VPLL)-βWL×VtWL“1”-βBL×VBLH (9)
在此，βWL與βPL的和為0.8以上，△VFB變大，而可確保充分的差分邊限。
其結果，如圖4C所示，在“1”寫入狀態與“0”抹除狀態可確保較大的差分邊限。在此係顯示“0”抹除狀態下，板線PL2側的閾值電壓因基板偏壓效應而變高，因此，將板線PL2的施加電壓設為例如其閾值電壓以下時，板線PL2側的第一N通道MOS電晶體區域係成為非導通而不讓記憶單元電流流通，成為圖4C的右側的「PL：非導通」所示的樣態。
接著，說明圖4B(a)的頁抹除動作機制。在接下來的第四期間的時刻T11至T12中，位元線BL1至BL3從VBLH下降到Vss，源極線SL的電壓從VSLH下降到Vss，抹除動作結束。此時，位元線BL1至BL3與源極線SL因電容耦合而將通道區域7的電壓略為拉下，但由於其大小等同於時刻T7至T8中位元線BL1至BL3與源極線SL因電容耦合而將通道區域7的電壓推升的量，所以位元線BL1至BL3與源極線SL的電壓的上下變動相抵消，就結果而言，對通道區域7的電壓未造成影響。進行將此通道區域7的“0”抹除狀態的電壓VFB“0”設為第二資料保持電壓(申請專利範圍的「第二資料保持電壓」的一例)的頁抹除動作，並分配為邏輯記憶資料“0”。於頁抹除動作後的資料讀出中，將施加於與板線PL相連的第一閘極導體層5a的電壓設定成高於邏輯記憶資料“1”時的閾值電壓且低於邏輯記憶資料“0”時的閾值電壓，藉此，如圖4C所示，可獲得即使將字元線WL的電壓提高也不會有電流流通的特性。
接著使用圖4D(a)至(d)來說明頁抹除動作的機制。圖4D與圖4B的不同點在於頁抹除動作中，位元線BL1至BL3為Vss或浮動狀態且字元線WL2固定於Vss。藉此，在時刻T1至T2中，即使源極線SL從Vss上升至VSLH，字元線WL2的第二N通道MOS電晶體區域也不導通，記憶單元電流不流通。因此，不會因衝擊游離化現象而產生電洞群9。此外係與圖4B同樣地，源極線SL振盪於Vss與VSLH之間，板線PL2振盪於VPLL與VPLH之間。結果，如圖4D(c)所示，電洞群9被排出到源極線SL的第一雜質層之N+層3a。
接著，使用圖4E(a)至(d)來說明頁抹除動作的機制。圖4E與圖4B的不同點在於頁抹除動作中，源極線SL為Vss或浮動狀態板且線PL2固定於Vss。藉此，在時刻T1至T2中，即使位元線BL1至BL3從Vss上升至VBLH，板線PL2的第一N通道MOS電晶體區域也不導通，記憶單元電流不流通。因此，不會因衝擊游離化現象而產生電洞群9。此外係與圖4B同樣地，位元線BL1至BL3振盪於Vss與VSLH之間，字元線WL2振盪於Vss與VWLH之間。結果，如圖4E(c)所示，電洞群9被排出到位元線BL1至BL3的第二雜質層之N+層3b。
再者，上述之施加於位元線BL、源極線SL、字元線WL、板線PL的電壓條件以及浮體電位係用以進行頁抹除動作的一例，亦可為能夠進行頁抹除動作的其他動作條件。
圖5(a)至(c)係用以說明本發明第一實施型態之動態快閃記憶單元的讀出動作的圖。如圖5(a)所示，通道區域7被充電至內建電壓(約0.7V)時，具有與字元線WL連接的第二閘極導體層5b的第二N通道MOS電晶體區域的閾值電壓係因基板偏壓效應而降低。將此狀態分配為邏輯記憶資料“1”。如圖5(b)所示，進行寫入動作之前所選擇的記憶方塊原為抹除狀態“0”時，通道區域7的電壓VFB成為VFB“0”。藉由寫入動作隨機地記憶體寫入狀態“1”。結果，對於字元線WL作成邏輯“0”與“1”的邏輯記憶資料。如圖5(c)所示，利用對於此字元線WL的兩個閾值電壓的高低差，能夠以感測放大器進行讀出。於資料讀出中，將施加於與板線PL相連的第一閘極導體層5a的電壓設定成高於邏輯記憶資料“1”時的閾值電壓且低於邏輯記憶資料“0”時的閾值電壓，藉此，如圖5(c)所示，可獲得即使將字元線 WL的電壓提高也不會有電流流通的特性。
再者，上述之施加於位元線BL、源極線SL、字元線WL、板線PL的電壓條件以及浮體電位係用以進行讀出動作的一例，亦可為能夠進行讀出動作的其他動作條件。
使用圖6A至圖6D來說明本發明第一實施型態之動態快閃記憶單元的頁加算讀出動作(申請專利範圍的「頁加算讀出動作」的一例)。
圖6A(a)係顯示以圖3B、圖4C及圖5(c)說明的“1”寫入狀態與“0”抹除狀態的單元電流相同，但字元線WL的電壓升高時，“1”寫入狀態的單元電流呈飽和的樣態。此係由於“1”寫入狀態的單元電流也受到板線PL控制，所以板線PL的電壓固定時，“1”寫入狀態的單元電流就受到限制，而成為如圖6A(a)所示的飽和樣態。
圖6A(b)顯示以位元線加算「1」寫入狀態的記憶單元(申請專利範圍的「「1」寫入狀態的記憶單元」的一例)的樣態。電流係因「1」寫入狀態的記憶單元的個數而增加，將此電流與基準電流(申請專利範圍的「基準電流」的一例)進行比較。例如基準電流從「1」寫入狀態的單元電流的飽和電流的2.5倍、1.5倍、0.5倍，階段性地從大電流減少為小電流時，可判定「1」寫入狀態的單元電流的和為“1”×3=11(二位元的二進制數)、“1”×2=10、“1”×1=01、“1”×0=00之四種「1」寫入狀態的記憶單元的個數的情形。
使用圖6B的電路圖來說明頁加算讀出動作。位元線BL係連接複數個記憶單元C1至CM，且經由屬於切換電路(申請專利範圍的「切換電路」的一例)的N型MOS電晶體T4連接於感測放大電路(申請專利範 圍的「感測放大電路」的一例)SA。再者，記憶單元C1至CM係分別與字元線WL1至WLM、板線PL1至PLM連接。連接於字元線WL1至WLM、板線PL1至PLM的記憶單元C1至CM僅分別圖示一個，然而，實際上係具有複數個要以字元線WL1至WLM、板線PL1至PLM選擇的記憶單元群(申請專利範圍的「記憶單元群」的一例)，可藉由任意的字元線WL選擇，從位元線BL讀出頁資料(申請專利範圍的「頁資料」的一例)。
圖6B的電路圖中，感測放大電路SA為強制反轉型感測放大電路(申請專利範圍的「強制反轉型感測放大電路」的一例)。此強制反轉型感測放大電路係由N型MOS電晶體T1、T1A、T1B、P型MOS電晶體T2、T2A、T2B構成。再者，閘極接受基準電流控制信號REF輸入的N型MOS電晶體T3係連接於接點NB而輸出基準電流(申請專利範圍的「基準電流」的一例)，與接點NA輸出的記憶單元電流(申請專利範圍的「記憶單元電流」的一例)的和，比較各個電流的大小。
例如，要判定加算到位元線BL的三個記憶單元之中“1”寫入狀態的記憶單元數時，如圖6A(b)所示，「1」寫入狀態的記憶單元數最大為三個。因此，就基準電流而言，選擇「1」寫入狀態的記憶單元數為兩個與三個的中間的電流作為最初的基準電流即可。並且，若節點NA從「HI」降為「LOW」時，可知位元線BL所加算的三個記憶單元皆為「1」寫入狀態的記憶單元。此結果係記憶於N位元的閂鎖電路(申請專利範圍的「閂鎖電路」的一例)Nb_LAT。
接著，選擇「1」寫入狀態的記憶單元數為一個與兩個的中間的電流作為基準電流。此情形下，若節點NA從「HI」降為「LOW」時， 可知位元線BL所加算的三個記憶單元之中有兩個為「1」寫入狀態的記憶單元。在外，相同的位元線BL中，三個記憶單元皆為「1」寫入狀態的記憶單元時，由於已如上所述地完成了判定，所以強制反轉型感測放大電路SA的節點NA維持於「LOW」狀態。如此，藉由將基準電流的值階段性從大電流減小為小電流，可判定位元線BL已讀出的複數個記憶單元之中，有幾個記憶單元為「1」寫入狀態的記憶單元，並將其結果記憶於閂鎖電路Nb_LAT。
圖6B中，閂鎖電路Nb_LAT的記憶資料係經由N型MOS電晶體T6A與T6B而從輸入輸出線IO/IO讀出。在此，P型MOS電晶體T5的閘極係接受位元線預充電信號的輸入而對位元線BL預充電。並且，N型MOS電晶體T4係接受傳送信號FT的輸入。
使用圖6C與圖6D來說明位元線BL0至BL2加算複數組頁資料的例子。
圖6C中，三行×四列的記憶單元C00至C32構成方塊的一部分。在此雖顯示三行×四列的記憶單元C00至C32，然而實際的方塊中係構成為大於三行×四列的行列的記憶單元。並且，各記憶單元係連接於字元線WL0至WL2、板線PL0至PL2、源極線SL、位元線BL0至BL3。閘極接受傳送信號FT輸入的電晶體T40至T43係構成切換電路。再者，閘極連接位元線預充電信號FP的電晶體T50至T53係以其汲極連接位元線預充電電壓VP，以其源極連接各位元線BL0至BL3。並且，各位元線BL0至BL3係經由切換電路T40至T43而連接於強制反轉型感測放大電路SA0至SA3。強制反轉型感測放大電路SA0至SA3係經由閘極連接於 行選擇線CSL0至CSL3的電晶體T6A0至T6A3而連接一對互補的輸入輸出線IO/IO。再者，強制反轉型感測放大電路SA0至SA3係與二位元的閂鎖電路2b_LAT0至2b_LAT3連接，強制反轉型感測放大電路SA0至SA3的判定結果之位元線BL0至BL3合計的「1」寫入狀態的記憶單元數係記憶於二位元的閂鎖電路2b_LAT0至2b_LAT3。
圖6D顯示記憶單元C00至C32之中隨機地進行“1”寫入而於其通道半導體層7積蓄有電洞群9的樣態。圖6D中，例如假設為連接字元線WL0的記憶單元C00至C30之中，「1」寫入狀態的記憶單元為C10，連接字元線WL1的記憶單元群C01至C31之中，「1」寫入狀態的記憶單元為C01、C11及C31，連接字元線WL2的記憶單元群C02至C32之中，「1」寫入狀態的記憶單元為C02、C12的情形。在此係同時多重地選擇三條字元線WL0至WL2。在此，若於列解碼器電路設置位址閂鎖電路(未圖示)，則可容易地進行多重選擇的方法。結果，字元線WL0至WL3係分別合計三個記憶單元的電流。具體而言，從位元線BL0讀出C00、C01及C02的電流，從位元線BL1讀出C10、C11及C22的電流，從位元線BL2讀出C20、C21及C22的電流，從位元線BL3讀出C30、C31及C32的電流。
圖6D中，三組頁資料為(C00=0、C10=1、C20=0、C30=0)、(C01=1、C11=1、C21=0、C31=1)、(C02=1、C12=1、C22=0、C32=0)。因此，位元線BL0至BL3中分別合計「1」寫入狀態的記憶單元數。具體而言，BL0中為兩個，BL1中為三個，BL2中為零個，BL3中為一個。
以強制反轉型感測放大電路SA0至SA3判定其位元線BL0至BL3的結果，且將其結果記憶於二位元的閂鎖電路2b_LAT0至2b_LAT3。此時，成為2b_LAT0=10(二進制數)、2b_LAT1=11、2b_LAT2=00、2b_LAT3=01。其結果係經由MOS電晶體T6A0至T6B3而從輸入輸出線IO/IO讀出。
如此，能夠以位元線BL0至BL3來合計由字元線WL0至WL2多重選擇的記憶單元群的頁資料且使用強制反轉型感測放大電路SA0至SA3而容易地判定「1」寫入狀態的記憶單元數的個數。如此，不需將複數組的頁資料讀出動態快閃記憶裝置之外就可計算其合計資料。結果，可實現大幅地刪減消耗電力以及計算速度的明顯的高速化。因此，可提供最適於AI領域的記憶裝置。
此外，上述的頁加算讀出動作係說明為利用記憶單元電流的飽和區域，然而也可利用字元線WL的電壓較低的線性區域的記憶單元電流來進行頁加算讀出動作。此情形下，基準電流亦配合記憶單元電流來進行控制。
圖1中，不論Si柱2的水平剖面形狀為圓形、橢圓形、長方形，皆可進行本實施型態中說明的動態快閃記憶體動作。再者，同一晶片上亦可混合有圓形、橢圓形、長方形的動態快閃記憶單元。
再者，圖1中，係以SGT為例說明了動態快閃記憶元件，此SGT係對於沿垂直方向豎立於基板上的Si柱2的側面整體包圍設置第一閘極絕緣層4a、第二閘極絕緣層4b，且具有分別包圍第一閘極絕緣層4a、第二閘極絕緣層4b的整體的第一閘極導體層5a、第二閘極導體層5b。惟， 如本實施型態的說明所示，本動態快閃記憶元件若為滿足可將衝擊游離化現象產所生的電洞群9保持於通道區域7的條件的構造即可。因此，通道區域7若為與基板分離的浮動體構造即可。藉此，即使使用例如屬於SGT之一的GAA(Gate All Around；閘極全環電晶體，參照例如非專利文獻11)技術、Nanosheet(奈米片)技術(參照例如非專利文獻12)，將通道區域的半導體基體相對於基板水平地形成，亦可進行動態快閃記憶體動作。再者，也可為使用SOI(Silicon On Insulator)的元件構造(參照例如非專利文獻7至10)。此種元件構造中，通道區域的底部接觸於SOI基板的絕緣層，且藉由閘極絕緣層及元件分離絕緣層的包圍而包圍其他通道區域。即使是此種構造，通道區域也成為浮體構造。如此，本實施型態提供的動態快閃記憶元件若滿足通道區域為浮體構造的條件即可。再者，即使是於SOI基板上形成Fin電晶體(參照例如非專利文獻13)的構造，若通道區域為浮體構造則亦可進行本動態快閃動作。
再者，“1”寫入中，亦可使用GIDL(Gate Induced Drain Leakage：閘極誘導汲極漏電流)(參照例如非專利文獻14)來產生電子、電洞對，並以所產生的電洞群充滿通道區域7內。
再者，本說明書及圖式的式(1)至(12)係用以定性地說明現象而使用的數式，而現象不受此等數式所限定。
此外，圖3A與圖3B的說明中，字元線WL、位元線BL、源極線SL的重置電壓記載為Vss，惟此等電壓亦可為不同的電壓。
再者，圖4B、圖4D、圖4E及其說明中顯示了抹除動作條件的一例，惟相對於此，若可實現從N+層3a、N+層3b的任一方或雙方去除 在通道區域7的電洞群9的狀態，則也可改變施加於源極線SL、板線PL、位元線BL、字元線WL的電壓。再者，也可於頁抹除動作中，對所選擇的頁的源極線SL施加電壓，使位元線BL為浮動狀態。再者，也可於頁抹除動作中，對所選擇的頁的位元線BL施加電壓，使源極線SL為浮動狀態。
再者，圖1中，垂直方向被作為第一絕緣層的絕緣層6所包圍的部分的通道區域7中，第一通道半導體層7a、第二通道半導體層7b的電位分布係連結地形成。藉此，通道區域7的第一通道半導體層7a、第二通道半導體層7b係於垂直方向藉由被作為第一絕緣層的絕緣層6所包圍的區域相連結。
此外，圖1中，板線PL連接的第一閘極導體層5a的垂直方向的長度大於字元線WL連接的第二閘極導體層5b的垂直方向的長度以使CPL>CWL為佳。然而，僅附加板線PL，字元線WL相對於通道區域7的電容耦合的耦合比(CWL/(CPL+CWL+CSL))就會變小。結果，浮體的通道區域7的電位變動△VFB變小。
再者，板線PL的電壓VPLL也可施加例如1V左右的固定電壓。
在此，本說明書及申請專利範圍中述及「閘極絕緣層、閘極導體層等覆蓋通道等」的情形中的「覆蓋」的意思係包含如SGT、GAA等之包圍整體的情形、如Fin電晶體之包圍到剩餘一部分的情形、且包含平面型電晶體之重疊於平面構造上的情形。
圖1中，第一閘極導體層5a係包圍第一閘極絕緣層4a的整體。相對於此，第一閘極導體層5a也可為俯視下包圍第一閘極絕緣層4a 的一部分的構造。也可將第一閘極導體層5a分割成至少兩個閘極導體層而分別作為板線PL電極來動作。同樣地，也可將第二閘極導體層5b分割為兩個以上而分別作為字元線的導體電極，以同步或非同步來動作。即使如此，動態快閃記憶體亦會動作。
圖6A至圖6D中說明了由一個半導體基體構成的一位元的動態快閃記憶單元的頁加算讀出動作，然而即使是對於記憶“1”與“0”互補的資料之由兩個半導體基體構成的一位元的高速動態快閃記憶單元的各動作模式，本發明同樣有效。
再者，圖1中，也可將第一閘極導體層5a分割成兩個以上而分別作為板線的導體電極，以同步或非同步，以相同驅動電壓或不同驅動電壓來動作。同樣地，也可將第二閘極導體層5b分割成兩個以上而分別作為字元線的導體電極，以同步或非同步，以相同驅動電壓或不同驅動電壓來動作。即使如此，動態快閃記憶體亦會動作。並且，將第一閘極導體層5a分割成兩個以上時，所分割的第一閘極導體層的至少一者係進行上述第一閘極導體層5a的動作。並且，就所分割的第二閘極導體層5b而言，所分割的第二閘極導體層的至少一者係進行上述第二閘極導體層5b的動作。
再者，圖1中，第一閘極導體層5a亦可連接於字元線WL，第二閘極導體層5b亦可連接於板線PL。即使如此，亦可進行上述本動態快閃記憶動作。
再者，上述之施加於位元線BL、源極線SL、字元線WL、板線PL的電壓條件以及浮體電壓係用以進行抹除動作、寫入動作、讀出動作的基本動作的一例，若可進行本發明的基本動作，則也可為其他電壓條件。
本實施型態提供以下記載的特徵。
(特徵1)
本實施型態的動態快閃記憶單元中，成為源極、汲極的N+層3a、3b、通道區域7、第一閘極絕緣層4a、第二閘極絕緣層4b、第一閘極導體層5a、第二閘極導體層5b皆形成為柱狀。並且，成為源極的N+層3a連接於源極線SL，成為汲極的N+層3b連接於位元線BL，第一閘極導體層5a連接於板線PL，第二閘極導體層5b連接於字元線WL。本動態快閃記憶單元係具有連接於板線PL的第一閘極導體層5a的閘極電容大於連接於字元線WL的第二閘極導體層5b的閘極電容的構造。本動態快閃記憶單元中，第一閘極導體層、第二閘極導體層係沿垂直方向積層。因此，即使是連接於板線PL的第一閘極導體層5a的閘極電容大於連接於字元線WL的第二閘極導體層5b的閘極電容的構造，俯視觀察時，記憶單元面積亦不會增大。藉此，可同時實現動態快閃記憶單元的高性能化及高積體化。
(特徵2)
依據本發明第一實施型態的動態快閃記憶單元的頁加算讀出動作，不需將複數組的頁資料讀出動態快閃記憶裝置之外就可計算其合計資料。結果，可實現大幅地刪減消耗電力以及計算速度的明顯的高速化。因此，可提供最適於AI領域的記憶裝置。亦即，可對於在記憶裝置內進行運算的CIM(Computation-In Memory：記憶體內運算)技術開發有提供重大的貢獻。藉此，可提供最適於AI領域的記憶裝置，可大幅地擴大系統的自由度且達成系統的高速化。
(特徵3)
若注目於本發明第一實施型態的動態快閃記憶單元的板線PL所連接的第一閘極導體層5a時，在動態快閃記憶單元進行寫入、讀出動作之際，字元線WL的電壓會上下振盪。此時，板線PL係擔當降低字元線WL與通道區域7之間的電容耦合的作用。結果，可顯著抑制字元線WL的電壓上下振盪時的通道區域7的電壓變化的影響。藉此，可將顯示邏輯“0”與“1”的字元線WL的電晶體區域的閾值電壓差增大。此係致使動態快閃記憶單元的動作的差分邊限的擴大。
(特徵3)
圖6B至圖6D中，例如也可在記憶單元C00至C32的方塊共用板線PL。結果，不僅可使製程與電路簡化，且可實現更高速化。
(其他實施型態)
此外，本發明中係形成Si柱，但亦可為由Si以外的半導體材料構成的半導體柱。本發明的其他實施型態中此亦相同。
再者，縱型NAND型快閃記憶電路係以半導體柱作為通道，沿垂直方向形成複數段要構成記憶單元之包圍此半導體柱的通道氧化層、電荷積蓄層、層間絕緣層、控制導體層。此等記憶單元的兩端的半導體柱係具有對應於源極的源極線雜質層以及對應於汲極的位元線雜質層。再者，就一個記憶單元而言，記憶單元的兩側之中，一側若為源極，則另一側就作為汲極來動作。如此，縱型NAND型快閃記憶電路亦為SGT電路的一種。因此，本發明亦可適用於混合NAND型快閃記憶電路的電路。
再者，“1”寫入中，也可藉由使用非專利文獻10與非專利文獻14中記載之閘極引發汲極漏電流(GIDL：Gate Induced Drain Leakage) 的衝擊游離化現象來產生電子、電洞對，並以所產生的電洞對充滿於浮體FB內。本發明的其他實施型態中此亦相同。
再者，圖1中，即使N+層3a、3b、P層Si柱2各者的導電型的極性為相反的構造，仍可進行動態快閃記憶動作。此時，屬於N型的Si柱2中，多數載子成為電子。因此，將由於衝擊游離化現象而產生的電子群儲存於通道區域7之狀態設定成“1”狀態。
再者，本發明可在不脫離本發明的廣義的精神與範圍內，進行各式各樣的實施型態及變形。此外，上述各實施型態係用以說明本發明的一實施例，並非限定本發明的範圍。上述實施例及變形例可任意組合。而且，即使因應需要而將上述實施型態的構成要件的一部分除外者，仍包含於本發明的技術思想的範圍內。
[產業利用性]
依據本發明的使用半導體元件的記憶裝置，可獲得使用有高密度且高性能的SGT的記憶裝置之動態快閃記憶體。
VWL:字元線電壓

Claims (8)

  1. 一種使用半導體元件的記憶裝置，係藉由在基板上沿行方向排列的複數個記憶單元構成頁，且由複數個頁沿列方向排列而成者，前述各頁所包含的各記憶單元係具有：半導體基體，係於基板上相對於前述基板沿垂直方向豎立或沿水平方向延伸；第一雜質層與第二雜質層，係位於前述半導體基體的兩端；第一閘極絕緣層，係包圍前述第一雜質層與前述第二雜質層之間的前述半導體基體的側面的一部分或全部，且接觸前述第一雜質層；第二閘極絕緣層，係包圍前述半導體基體的側面，與前述第一閘極絕緣層相連，且接觸前述第二雜質層；第一閘極導體層，係覆蓋前述第一閘極絕緣層的一部分或全部；第二閘極導體層，係覆蓋前述第二閘極絕緣層；及通道半導體層，為前述半導體基體被前述第一閘極絕緣層與前述第二閘極絕緣層所覆蓋而成者；並且，前述記憶裝置係控制施加於前述第一閘極導體層、前述第二閘極導體層、前述第一雜質層及前述第二雜質層的電壓，以進行頁寫入動作與頁抹除動作；前述記憶單元的前述第一雜質層係與源極線連接，前述第二雜質層係與位元線連接，前述第一閘極導體層及前述第二閘極導體層之中的一方係與字元線連接，另一方係與第一驅動控制線連接；前述位元線係經由切換電路而連接於感測放大電路；在頁讀出動作時，係將以前述字元線選擇的記憶單元群的頁資料讀出至前述感測放大電路； 在頁加算讀出動作時，由至少兩條前述字元線所多重選擇的至少兩個前述頁資料係以前述位元線加算且被讀出至前述感測放大電路。
  2. 如請求項1所述之使用半導體元件的記憶裝置，其中，前述感測放大電路係強制反轉型感測放大電路，當以前述位元線加算的記憶單元電流的和比基準電流大時，前述強制反轉型感測放大電路進行反轉。
  3. 如請求項2所述之使用半導體元件的記憶裝置，其中，於前述頁加算讀出動作時，屬於正整數的N個前述記憶單元電流的和係依據比前述記憶單元電流的N倍小的前述基準電流，藉由前述強制反轉型感測放大電路讀出。
  4. 如請求項2所述之使用半導體元件的記憶裝置，其中，前述基準電流係從大電流往小電流階段性地減少，前述記憶單元電流的和係藉由前述強制反轉型感測放大電路而讀出。
  5. 如請求項1所述之使用半導體元件的記憶裝置，其中，於前述頁加算讀出動作時，由至少兩條前述字元線所多重選擇的至少兩個前述頁資料係以前述位元線加算且被讀出至前述感測放大電路，且於屬於正整數的N位元的閂鎖電路記憶「1」寫入狀態的記憶單元數的和。
  6. 如請求項1所述之使用半導體元件的記憶裝置，其中，前述第一閘極導體層與前述通道半導體層之間的第一閘極電容係比前述第二閘極導體層與前述通道半導體層之間的第二閘極電容大。
  7. 如請求項1所述之使用半導體元件的記憶裝置，其中，從前述半導體基體的軸向觀看時，前述第一閘極導體層係以包圍前述第一閘極絕緣層的方式分離成至少兩個導體層。
  8. 如請求項1所述之使用半導體元件的記憶裝置，其中，於前述頁寫入動作時，係將藉由衝擊游離化現象所生成的電洞群保持於前述 通道半導體層的內部，將前述通道半導體層的電壓設成比前述第一雜質層及前述第二雜質層之一方或雙方的電壓高的第一資料保持電壓，於前述頁抹除動作時，係控制施加於前述第一雜質層、前述第二雜質層、前述第一閘極導體層及前述第二閘極導體層的電壓，從前述第一雜質層與前述第二雜質層之一方或雙方移除前述電洞群，將前述通道半導體層的電壓設成比前述第一資料保持電壓低的第二資料保持電壓。
TW111117685A 2021-05-13 2022-05-11 使用半導體元件的記憶裝置 TWI807823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2021/018239 WO2022239193A1 (ja) 2021-05-13 2021-05-13 半導体素子を用いたメモリ装置
WOPCT/JP2021/018239 2021-05-13

Publications (2)

Publication Number Publication Date
TW202310351A TW202310351A (zh) 2023-03-01
TWI807823B true TWI807823B (zh) 2023-07-01

Family

ID=83998073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117685A TWI807823B (zh) 2021-05-13 2022-05-11 使用半導體元件的記憶裝置

Country Status (3)

Country Link
US (1) US20220367680A1 (zh)
TW (1) TWI807823B (zh)
WO (1) WO2022239193A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218556A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体記憶装置
TW201230307A (en) * 2007-12-07 2012-07-16 Toshiba Kk Semiconductor device including memory cell having charge accumulation layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3898715B2 (ja) * 2004-09-09 2007-03-28 株式会社東芝 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218556A (ja) * 2007-03-01 2008-09-18 Toshiba Corp 半導体記憶装置
TW201230307A (en) * 2007-12-07 2012-07-16 Toshiba Kk Semiconductor device including memory cell having charge accumulation layer

Also Published As

Publication number Publication date
TW202310351A (zh) 2023-03-01
US20220367680A1 (en) 2022-11-17
WO2022239193A1 (ja) 2022-11-17

Similar Documents

Publication Publication Date Title
TWI806597B (zh) 使用半導體元件的記憶裝置
TWI806582B (zh) 使用半導體元件的記憶裝置
TWI799069B (zh) 半導體元件記憶裝置
TWI802404B (zh) 使用半導體元件的記憶裝置
TWI822170B (zh) 使用半導體元件的記憶裝置
TWI815350B (zh) 半導體元件記憶裝置
TWI794046B (zh) 半導體元件記憶裝置
TWI807689B (zh) 半導體元件記憶裝置
TWI823293B (zh) 半導體元件記憶裝置
TWI806492B (zh) 半導體元件記憶裝置
TWI807823B (zh) 使用半導體元件的記憶裝置
TWI806601B (zh) 使用半導體元件的記憶裝置
TWI807874B (zh) 使用半導體元件的記憶裝置
TWI813280B (zh) 使用半導體元件的記憶裝置
TWI824574B (zh) 使用半導體元件的記憶裝置
TWI787046B (zh) 半導體元件記憶裝置
TWI806427B (zh) 半導體元件記憶裝置
TWI813346B (zh) 使用半導體元件的記憶裝置
TWI807586B (zh) 半導體元件記憶裝置
TWI817759B (zh) 使用半導體元件的記憶裝置
TWI845191B (zh) 使用半導體元件的記憶裝置
TWI793968B (zh) 半導體元件記憶裝置
WO2023199474A1 (ja) 半導体素子を用いたメモリ装置
WO2023170755A1 (ja) 半導体素子を用いたメモリ装置
WO2022168147A1 (ja) 半導体メモリ装置