TWI777513B - 記憶體裝置及其製造方法 - Google Patents

記憶體裝置及其製造方法 Download PDF

Info

Publication number
TWI777513B
TWI777513B TW110114686A TW110114686A TWI777513B TW I777513 B TWI777513 B TW I777513B TW 110114686 A TW110114686 A TW 110114686A TW 110114686 A TW110114686 A TW 110114686A TW I777513 B TWI777513 B TW I777513B
Authority
TW
Taiwan
Prior art keywords
selector
source
layer
metal layer
drain
Prior art date
Application number
TW110114686A
Other languages
English (en)
Other versions
TW202143472A (zh
Inventor
後藤賢一
禮修 馬
林仲德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202143472A publication Critical patent/TW202143472A/zh
Application granted granted Critical
Publication of TWI777513B publication Critical patent/TWI777513B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)
  • Vehicle Body Suspensions (AREA)
  • Electrotherapy Devices (AREA)
  • Massaging Devices (AREA)

Abstract

在一些實施例中，本揭露係有關於一種記憶體裝置。在一些實施例中，記憶體裝置包括一基板以及設置於基板上方的互連結構。互連結構包括設置於複數堆疊層間介電(ILD)層中的複數堆疊互連金屬層。記憶體單元被設置於上方互連金屬層與中間互連金屬層之間。選擇電晶體連接至記憶體單元，且被設置於中間互連金屬層與下方互連金屬層之間。藉由將選擇電晶體設置於後段製程互連結構之中、兩個互連金屬層之間，得以節省前段製程的空間並提供更高的整合靈活性。

Description

記憶體裝置及其製造方法
本揭露係有關於一種記憶體裝置，特別係有關於具有後段製程電晶體的一種記憶體裝置。
時至今日，許多現代化的電子裝置包含有配置來儲存資料的電子記憶體。電子記憶體可為揮發性記憶體或是非揮發性(non-volatile)記憶體。揮發性記憶體在被供電時儲存資料，而非揮發性記憶體則是能夠在移除電源後儲存資料。電阻式隨機存取記憶體(resistive random-access memory)是備受期待之下一代非揮發性記憶體技術的候選者。這是因為電阻式隨機存取記憶體提供了許多優點，包括快速的寫入時間、高耐用性、低功耗、以及對來自輻射的傷害的低敏感性。
本揭露實施例提供一種記憶體裝置。上述記憶體裝置包括一基板以及設置於上述基板上方的互連結構。互連結構包括設置於複數堆疊層間介電(ILD)層中的複數堆疊互連金屬層。堆疊互連金屬層包括一者設置於另一者上方的下方互連金屬層、中間互連金屬層、以及上方互連金屬層。記憶體單元被設置於上方互連金屬層與中間互連金屬層之間。選擇電晶體連接至記憶體單元，且被設置於中間互連金屬層與下方互連金屬層之間。選擇電晶體包括設置於選擇器通道層上的第一選擇器源極/汲極區域以及第二選擇器源極/汲極區域。第一選擇器源極/汲極區域與第二選擇器源極/汲極區域藉由側壁間隔物分隔。
本揭露實施例提供一種記憶體裝置。上述記憶體裝置包括一基板以及設置於上述基板上方的互連結構。互連結構包括一者堆疊於另一者上方且設置於層間介電(ILD)層之中的複數互連金屬層。複數記憶體單元被設置於互連結構中，且排列於列與行的陣列中。複數選擇電晶體對應地連接至記憶體單元。複數選擇電晶體設置於互連結構之中、互連結構的下方互連金屬層與上方互連金屬層之間。
本揭露實施例提供一種記憶體裝置的製造方法。上述製造方法包括在一基板上方形成被下方層間介電(ILD)層所圍繞的下方互連金屬層，以及在下方互連金屬層上形成複數選擇電晶體。上述製造方法更包括在複數選擇電晶體上形成中間互連金屬層，以及在中間互連金屬層上形成複數記憶體單元。上述製造方法更包括在複數記憶體單元上形成一上方互連金屬層。
以下之揭露提供許多不同實施例或範例，用以實施本揭露之不同特徵。本揭露之各部件及排列方式，其特定範例敘述於下以簡化說明。理所當然的，這些範例並非用以限制本揭露。舉例來說，若敘述中有著第一特徵成形於第二特徵之上或上方，其可能包含第一特徵與第二特徵以直接接觸成形之實施例，亦可能包含有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵間並非直接接觸之實施例。此外，本揭露可在多種範例中重複參考數字及/或字母。該重複之目的係為簡化及清晰易懂，且本身並不規定所討論之多種實施例及/或配置間之關係。
進一步來說，本揭露可能會使用空間相對術語，例如「在…下方」、「下方」、「低於」、「在…上方」、「高於」及類似詞彙，以便於敘述圖式中一個元件或特徵與其他元件或特徵間之關係。除了圖式所描繪之方位外，空間相對術語亦欲涵蓋使用中或操作中之裝置其不同方位。設備可能會被轉向不同方位(旋轉90度或其他方位)，而此處所使用之空間相對術語則可相應地進行解讀。
半導體工業藉由，舉例來說，減少最小特徵尺寸及/或使電子裝置彼此間更加靠近，來持續改善各種電子裝置(例如：電晶體、二極體、電阻器、電容器等)的積體密度，如此可允許更多的組件被整合到給定的面積中。隨著製造節點的不斷微縮，前段製程(front-end-of-line, FEOL)電晶體成為驅動高密度非揮發性記憶體(non-volatile memory, NVM)的主要瓶頸，其中NVM例如磁阻式隨機存取記憶體(magnetoresistive random access memory, MRAM)裝置。MRAM的操作需要高寫入電流(例如：大於200微安培(µA)/微米(µm))。獲得這種高寫入電流的一種方法是放大電晶體的尺寸，或是為一個記憶體元件採用複數電晶體。舉例來說，一些被提出來的概念將兩個或更多個的電晶體用於一個記憶體元件，以期具有足夠的驅動電流。這些方法對FEOL面積造成很大的損失。
鑑於上述內容，本揭露係有關於用作記憶體裝置之選擇電晶體的後段製程(BEOL)電晶體以及相關的製造方法，以實現高密度非揮發性記憶體裝置。在一些實施例中，記憶體裝置包括基板。後段互連結構(back-end interconnect structure)被設置在基板上方，且包括一者堆疊在另一者上方的複數互連金屬層。記憶體單元(cell)被設置在上方互連金屬層與中間互連金屬層之間。選擇電晶體(selecting transistor)被設置在中間互連金屬層與下方互連金屬層之間。藉由將選擇電晶體設置在後段互連結構之中以及兩個互連金屬層之間，前端空間可被釋放，並提供更大的整合靈活性。
在一些進一步的實施例中，選擇電晶體為平面電晶體。選擇電晶體的選擇器(selector)閘極電極可被設置於下方互連金屬層上，並電性耦接(electrically couple)至下方互連金屬層。選擇器通道層被設置於選擇器閘極電極上方。選擇器源極/汲極層被設置於選擇器通道層上。選擇器源極/汲極層包括由側壁間隔物所分隔的第一選擇器源極/汲極區域與第二選擇器源極/汲極區域。通道層直接位於側壁間隔物下方的一部分被用作選擇電晶體的通道區。因此，側壁間隔物的寬度定義了選擇電晶體的通道長度。在一些實施例中，通道層包括氧化半導體(oxide semiconductor, OS)材料。舉例來說，通道層可由氧化銦鎵鋅(indium gallium zinc oxide, IGZO)製成。OS材料通道區提供超低漏電電流(ION /IOFF ＞ 1013 )，且可用於製造與BEOL相容之用於記憶體裝置的電晶體。在一些實施例中，選擇器源極/汲極區域可具有各種形狀。舉例來說，第二選擇器源極/汲極區域可為圓形、正方形、單鰭、多鰭、橢圓形或其他適用形狀。側壁間隔物圍繞第二選擇器源極/汲極區域，且第一選擇器源極/汲極區域包圍側壁間隔物的外圍。
並且在一些實施例中，記憶體單元包括由資料儲存結構所分隔的底部電極與頂部電極。選擇電晶體可經由中間互連金屬層連接至記憶體單元的底部電極。儲存結構與頂部電極在底部電極上方堆疊。在一些實施例中，資料儲存結構為磁穿隧接面(magnetic tunnel junction, MTJ)或是自旋閥(spin-valve)。在這種案例中，記憶體單元被稱為磁記憶體單元，且由這種記憶體單元的陣列所製成的記憶體裝置被稱為MRAM裝置。在一些替代性實施例中，資料儲存結構為金屬-絕緣體-金屬(metal-insulator- metal, MIM)堆疊，且記憶體單元可為電阻記憶體單元。用於資料儲存結構的其他結構及/或用於記憶體單元的其他記憶體單元類型也是可以接受的。
第1圖顯示包含選擇電晶體118之記憶體裝置100的一些實施例的截面圖。在一些實施例中，記憶體裝置100包括設置於互連結構104之中的記憶體單元108，其中互連結構104位於基板102上方。互連結構104包括設置於堆疊之層間介電(inter-level dielectric, ILD)層之中的堆疊之互連金屬層。在一些實施例中，堆疊之ILD層包括設置於記憶體單元108與基板102之間的下方ILD層104L，以及圍繞(surround)記憶體單元108的上方ILD層104U。下方ILD層104L及上方ILD層104U的每一者可包括一或多個介電層。在一些實施例中，堆疊之互連金屬層包括下方互連金屬層130、堆疊於下方互連金屬層130上方的中間互連金屬層106、以及設置於中間互連金屬層106上方的上方互連金屬層116。
記憶體單元108可包括底部電極110、設置在底部電極110上方的資料儲存結構112、以及設置在資料儲存結構112上方的頂部電極114。上方互連金屬層116延伸穿過上方ILD層104U以抵達頂部電極114上。在一些實施例中，底部電極110及頂部電極114可包括氮化鉭、氮化鈦、鉭、鈦、鉑、鎳、鉿、鋯、釕、銥等。在一些實施例中，資料儲存結構112為磁穿隧接面(MTJ)或自旋閥。在此等案例中，記憶體單元108被稱為磁記憶體單元，而由這種記憶體單元108的陣列所製成的記憶體裝置100被稱為磁阻式隨機存取記憶體(MRAM)裝置。在此等實施例中，資料儲存結構112可包括磁穿隧接面、鐵電電容器或接面等。在一些替代性實施例中，資料儲存結構112為金屬-絕緣體-金屬(MIM)堆疊，且記憶體單元108可為電阻記憶體單元。在此等案例中，記憶體單元108被稱為電阻記憶體單元，而由這種記憶體單元108的陣列所製成的記憶體裝置100被稱為RRAM裝置。在此等實施例中，資料儲存結構112包括高k值介電材料，例如二氧化鉿(HfO2 )、二氧化鋯(ZrO2 )、氧化鋁(Al2 O3 )、五氧化鉭(Ta2 O5 )、氧化鉿鋁(HfAlO)、氧化鉿鋯(HfZrO)等。用於資料儲存結構112的其他結構及/或用於記憶體單元108的其他記憶體單元類型也是可以接受的。
在一些實施例中，選擇電晶體118經由中間互連金屬層106電性耦接(electrically couple)至記憶體單元108的底部電極110。在一些實施例中，源極/汲極層134設置於中間互連金屬層106的下方。源極/汲極層134包括被側壁間隔物128所分隔的第一選擇器源極/汲極區域120與第二選擇器源極/汲極區域122。選擇器通道層126被設置於源極/汲極層134下方。選擇器閘極介電層132被設置於選擇器通道層126的下方，並分隔選擇器閘極電極124與選擇器通道層126。選擇器閘極電極124可被設置在下方互連金屬層130上，且被下方ILD層104L所圍繞。在操作期間，源極-汲極電壓被施加在第一選擇器源極/汲極區域120與第二選擇器源極/汲極區域122之間。閘極-源極電壓被施加在選擇器閘極電極124與第一選擇器源極/汲極區域120之間。若閘極-源極電壓足夠，則選擇器通道層126中的通道路徑被導通(turn-on)，連接第一選擇器源極/汲極區域120以及第二選擇器源極/汲極區域122。側壁間隔物128的寬度定義了選擇電晶體118在選擇器通道層126中直接位於側壁間隔物128下方的通道長度Lc。側壁間隔物128與第二選擇器源極/汲極區域122之間的界面周長，定義了選擇電晶體118的通道寬度。
在一些實施例中，第一選擇器源極/汲極區域120以及第二選擇器源極/汲極區域122包括被摻雜的半導體材料(例如：p摻雜或n摻雜的多晶矽)及/或氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、銅(Cu)、或其他CMOS接點(contact)金屬。第一選擇器源極/汲極區域120以及第二選擇器源極/汲極區域122的每一者所具有的厚度，可處於自約10nm(奈米)至約50nm的範圍中。在一些實施例中，側壁間隔物128可為單層的非導電材料。在一些替代性實施例中，側壁間隔物128可包括多層相同或不同的材料，共同地將第二選擇器源極/汲極區域122與第一選擇器源極/汲極區域120隔絕。舉例來說，側壁間隔物128可包括介電材料或多重介電材料，例如二氧化矽、氮化矽等。側壁間隔物128所具有的厚度，可處於自約5nm至約30nm的範圍中。在一些實施例中，選擇器通道層126包括氧化半導體(oxide semiconductor, OS)材料。舉例來說，通道層可由諸如氧化銦鎵鋅(IGZO)、氧化銦鋅(indium zinc oxide, IZO)、氧化銦錫或氧化銦鈦(indium tin oxide or indium titanium oxide, ITO)、或是另一種氧化半導體材料所製成。選擇器通道層126所具有的厚度，可處於自約3nm至約50nm的範圍中，或是自約5nm至約30nm的範圍中。OS材料通道區域提供超低的漏電，且可被用於製造相容於BEOL之用於記憶體裝置的電晶體。在一些實施例中，選擇器閘極介電層132包括氧化鋁(Al2 O3 )、氧化鉿(HfO2 )、氧化鉭(Ta2 O5 )、氧化鋯(ZrO2 )、氧化鈦(TiO2 )、氧化鍶鈦(SrTiO3 )、或是其他高k值介電材料等。選擇器閘極介電層132所具有的厚度，可處於自約1nm至約15nm的範圍中，或是自約1nm至約5nm的範圍中。藉由將選擇電晶體放置於後段製程的互連結構之中、兩個互連金屬層之間，前段製程可用於新穎的邏輯功能，並提供更大的整合靈活性。
第2圖根據一些附加實施例，更詳細地顯示了包含選擇電晶體118之記憶體裝置200的截面圖。在一些實施例中，邏輯裝置202被設置在基板102之中。邏輯裝置202可包括電晶體裝置(例如：金屬氧化物半導體場效電晶體(MOSFET)裝置、雙極性接面電晶體(BJT)等)。互連結構104被設置於邏輯裝置202與基板102上方。互連結構104包括複數堆疊的ILD層104a、104b、104c、104d及104e(104a-104e)，橫向地圍繞複數互連金屬層，這些互連金屬層被配置以提供電性連接。在一些實施例中，互連金屬層可包括著陸(land)於邏輯裝置202上的導電接點204，以及包括設置於導電接點204上方且被複數堆疊的ILD層104a-104e所圍繞的互連線路206a-206c與互連通孔。
在一些實施例中，第一互連線路206a(亦稱為互連線路206a)被設置在第一ILD層104a(亦稱為ILD層104a)上方的第二ILD層104b(亦稱為ILD層104b)之中。第一互連線路206a可用作記憶體裝置200的字元線。選擇電晶體118包括選擇器閘極電極124，選擇器閘極電極124堆疊於第一互連線路206a上，且被配置以控制電流經由選擇器通道層126在第一選擇器源極/汲極區域120與第二選擇器源極/汲極區域122之間流動。在一些實施例中，選擇器閘極電極124可包括與第一互連線路206a相同的導電材料，且與第一互連線路206a之間可為無縫的(seamless)。或者，選擇器閘極電極124可包括與第一互連線路206a不同的導電材料。選擇器閘極介電層132可被設置在選擇器閘極電極124與選擇器通道層之間。
在一些實施例中，第一選擇器源極/汲極區域120及第二選擇器源極/汲極區域122被設置於選擇器通道層126上，並藉由側壁間隔物128彼此分隔。側壁間隔物128可包圍(enclose)第二選擇器源極/汲極區域122的外側側壁。第一選擇器源極/汲極區域120可包圍側壁間隔物128的外側側壁，並且可被第三ILD層104c(亦稱為ILD層104c)所圍繞。在一些實施例中，介電層222被設置於第一選擇器源極/汲極區域120及第三ILD層104c上，並圍繞側壁間隔物128或第二選擇器源極/汲極區域122。在一些實施例中，側壁間隔物128覆蓋第二選擇器源極/汲極區域122的側壁表面。第一選擇器源極/汲極區域120與介電層222可共同覆蓋側壁間隔物128的外側側壁。在一些實施例中，介電層222可包括介電材料，例如二氧化矽、氮化矽等。介電層222的厚度所具有的厚度可處於約1nm至約5nm的範圍內。
在一些實施例中，第一選擇器源極/汲極區域120耦接至源極線(source line)SL。第二選擇器源極/汲極區域122經由第二互連線路206b(亦稱為互連線路206b)耦接至記憶體單元108，其中第二互連線路206b被第四ILD層104d(亦稱為ILD層104d)所圍繞。第二互連線路206b可被設置在第一選擇器源極/汲極區域120上方，並藉由介電層222與第一選擇器源極/汲極區域120分隔。
在一些實施例中，下方絕緣結構210被設置在第四ILD層104d上方。下方絕緣結構210包括定義了延伸穿過下方絕緣結構210的開口的側壁。在各種實施例中，下方絕緣結構210可包括一或多個氮化矽、二氧化矽、碳化矽等。底部電極通孔212被設置於下方絕緣結構210的開口中，並著陸在第二互連線路206b上。記憶體單元108被設置在底部電極通孔212上。在一些實施例中，記憶體單元108包括底部電極110，底部電極110藉由資料儲存結構112與頂部電極114分隔。在一些實施例中，硬遮罩層216可被設置在頂部電極114上。側壁間隔物218可被設置在頂部電極114及硬遮罩層216的兩側(opposing side)上。在一些實施例中，硬遮罩層216可包括金屬(例如：鈦、鉭等)及/或介電質(例如：氮化物、碳化物等)。在一些實施例中，側壁間隔物218可包括氧化物(例如：富矽氧化物(silicon rich oxide))、氮化物(例如：氮化矽)、碳化物(例如：碳化矽)等。
在一些實施例中，上方絕緣結構220被設置於記憶體單元108上方與下方絕緣結構210上。上方絕緣結構220自直接位於記憶體單元108上方的第一位置，連續延伸到毗鄰於下方絕緣結構210之上方表面的第二位置。上方絕緣結構220將記憶體單元108與第五ILD層104e(亦稱為ILD層104e)分隔。上方絕緣結構220可包括一或多個介電材料，例如氮化矽、二氧化矽、碳化矽等。在一些實施例中，上方互連金屬層116延伸穿過第五ILD層104e以電性接觸頂部電極114。上方互連金屬層116可包括穿過硬遮罩層216與上方絕緣結構220設置的頂部電極通孔214，以及包括連接到頂部電極通孔214的第三互連線路206c(亦稱為互連線路206c)。第三互連線路206c可用作記憶體裝置200的位元線。
在操作期間，訊號(例如：電壓及/或電流)可被選擇性地施加到字元線WL、源極線SL及位元線BL，以自記憶體單元108讀取資料以及將資料寫入記憶體單元108。
第3圖根據一些附加實施例，顯示包含選擇電晶體118之記憶體裝置300的截面圖。記憶體裝置300包括基板102，基板102包含記憶體區域302及邏輯區域304。邏輯區域304可包括設置在基板102之中的邏輯裝置306。舉例來說，邏輯裝置306可包括電晶體，電晶體包括第一源極/汲極區域306a、藉由通道區域而與第一源極/汲極區域306a分隔的第二源極/汲極區域306b、以及設置在通道區域上方的閘極結構306c。導電接點204可著陸在第一源極/汲極區域306a或第二源極/汲極區域306b上。相似地，另一個邏輯裝置202可被設置在記憶體區域302中的基板102之中。在一些替代性實施例中，邏輯裝置202、306可為鰭式場效電晶體(FinFET)裝置、奈米線(nanowire)裝置、或是其他閘極全環(gate-all-arround, GAA)裝置。因此，藉由利用BEOL選擇電晶體，提供了更大的整合靈活性。
互連結構104被設置在基板102上方，並覆蓋邏輯裝置202、306。互連結構104包括一者堆疊在另一者上方的複數金屬層，且包括堆疊的互連線路206a-206e以及設置在堆疊的ILD層104a-104f之中的金屬通孔208a-208e。在一些實施例中，複數堆疊的ILD層104a-104f可包括一或多個下列材料：二氧化矽、氟矽酸鹽(fluorosilicate)玻璃、矽酸鹽玻璃(例如：硼磷酸鹽矽酸鹽玻璃(borophosphate silicate glass, BSG)、磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass, BPSG)、氟矽酸鹽玻璃(fluorosilicate glass, FSG)、未摻雜之矽酸鹽玻璃(USG))等。在一些實施例中，相鄰的ILD層104a-104f可由蝕刻停止層(未圖示)所分隔，蝕刻停止層包括氮化物、碳化物等。自靠近基板的下方位置朝遠離基板的上方位置的複數金屬層，在工業上被以數字的方式稱為M0、M1、M2、M3...。M0是指最接近基板的金屬層，且包括經由導電接點204電性耦接至邏輯裝置之主動區的金屬線。M1(未圖示)是指堆疊在金屬層M0上方的下一個金屬層，金屬層M1所包括的金屬線經由金屬通孔電性耦接到金屬層M0的金屬線。相似地，Mn+1是指堆疊在下方之金屬層Mn上的下一個金屬層，且金屬層Mn+1所包括的金屬線經由金屬通孔電性耦接至下方之金屬層Mn的金屬線，其中n為正整數。需強調的是，儘管下文給定了一些特定的金屬層編號，例如M6、M7、M8、M9、M10等，但這些特定編號並非用於限制性的目的，且各種金屬層可被用於不同的應用。
記憶體單元108被設置在上方互連金屬層116與中間互連金屬層106之間，例如如第3圖所示之金屬層M10與金屬層M8之間。在一些實施例中，記憶體單元108被插入(insert)中間互連金屬層106與上方互連金屬層116之間(例如：金屬層M8與M10之間)的一或多個互連金屬層(例如：金屬層M9)之中。記憶體單元108可包括底部電極110，底部電極110藉由資料儲存結構112與頂部電極114分隔。硬遮罩層216可被設置在頂部電極114上。側壁間隔物218可被設置在頂部電極114與硬遮罩層216的兩側上。在一些實施例中，選擇電晶體118連接至記憶體單元108的底部電極110。選擇電晶體118被設置在中間互連金屬層106與下方互連金屬層130之間，例如如第3圖所示之金屬層M8與金屬層M6之間。
在一些實施例中，選擇電晶體118被插入中間互連金屬層106與下方互連金屬層130之間(例如：金屬層M8與M6之間)的一或多個互連金屬層(例如：金屬層M7)之中。選擇電晶體118的選擇器閘極電極124被設置於介電層之中，並電性耦接到下方互連金屬層130。選擇器閘極介電層132以及選擇器通道層126可被設置記憶體區域302中的選擇器閘極電極124與周圍的介電層上。第一選擇器源極/汲極區域120以及第二選擇器源極/汲極區域122可被設置於記憶體區域302中的選擇器通道層126上，並藉由側壁間隔物128彼此分隔。在一些實施例中，第一選擇器源極/汲極區域120耦接至源極線SL。第二選擇器源極/汲極區域122經由被一或多個ILD層所圍繞的一或多個互連線路206c以及一或多個互連通孔208c(或稱金屬通孔208c)耦接至記憶體單元108。
如上所述，選擇電晶體118以及記憶體單元108可被靈活地擺放在各種金屬層之中。在一些實施例中，選擇電晶體118位於金屬層M4(亦稱為第四互連金屬層)上方，且因此至少四個互連金屬層(金屬層M1、M2、M3、M4)被設置在選擇器閘極電極124與基板102之間。根據選路(routing)需求，與上方金屬層相比，互連結構104在下方金屬層中具有更密集的金屬線以及更小的尺寸。若選擇電晶體118位在低於第四互連金屬層M4的金屬層中，則將消耗寶貴的選路面積。在第四互連金屬層M4上方，可參考選路需求以決定選擇電晶體118的確切位置，並因而提供設計上的靈活性。
第4圖顯示具有複數記憶體單位(unit)C11-C33之記憶體陣列400的一部分的方塊圖。記憶體單位C11-C33在記憶體陣列400之中以列(row)及/或行(column)排列。記憶體陣列包括複數選擇電晶體118，對應地連接至複數記憶體單元108。在一些實施例中，與第1圖、第2圖及第3圖有關之所揭露的裝置結構，可被結合為記憶體陣列400之個別的記憶體單位C11-C33的一些實施例。複數選擇電晶體118被設置在互連結構中、互連結構的下方互連金屬層與上方互連金屬層之間。
儘管記憶體陣列400被顯示為具有3個列以及3個行，但記憶體陣列400可具有任何數量的列以及任何數量的行。記憶體單位C11-C33的每一者，可包括耦接至選擇電晶體118的記憶體單元108。選擇電晶體118被配置以選擇性地提供對所選擇之記憶體單元108的存取，同時禁止漏電電流穿過未選擇之記憶體單元。
可經由位元線BL1 -BL3 、字元線WL1 -WL3 、以及源極線SL1 -SL3 控制記憶體單元C11-C33。字元線WL1 -WL3 可被用於操作對應記憶體單元C11-C33的選擇電晶體118。當用於一記憶體單元108的選擇電晶體118被導通時，電壓可被施加至該記憶體單元。位元線解碼器(decoder)119向其中一個位元線BL1 -BL3 施加讀取電壓或寫入電壓。字元線解碼器127向其中一個字元線WL1 -WL3 施加另一個電壓，這導通了用於對應的列中的記憶體單元C11-C33的選擇電晶體118。這些操作一起使得讀取電壓或寫入電壓被施加到記憶體單元C11-C33中之所選擇的記憶體單元。
向所選擇的記憶體單元108施加電壓產生一電流。在讀取操作期間，感測放大器(sense amplifier)117基於該電流判斷所選擇之記憶體單元的程式(programming)狀態。感測放大器117可連接至源極線SL1 -SL3 。或者，感測放大器117可連接至位元線BL1 -BL3 。感測放大器117可基於該電流判斷記憶體單元108的程式狀態。在一些實施例中，感測放大器117藉由將該電流與一或多個參考電流進行比較，以判斷記憶體單元108的程式狀態。感測放大器117可將程式狀態的判斷傳送到I/O緩衝器(buffer)，I/O緩衝器可耦接至驅動電路以實施寫入以及寫入驗證(write verify)操作。驅動電路被配置以選擇要施加到所選擇之記憶體單元以進行讀取、寫入和寫入驗證操作的一電壓。
應理解的是，該電壓的意義是跨越記憶體單元108之電位差(potential difference)的絕對值。對於記憶體陣列400，向選定之記憶體器單元施加一電壓代表操作字元線WL1 -WL3 以導通對應該記憶體器單元的選擇電晶體118，以及使用驅動電路使對應該單元的源極線SL1 -SL3 與位元線BL1 -BL3 之間的電位差的絕對值的大小等於該電壓。在一些實施例中，向記憶體單元施加一電壓是藉由下列方法完成：耦接對應的位元線BL1 -BL3 至該電壓，同時將對應的源極線SL1 -SL3 維持在接地電位(ground potential)。另外，源極線SL1 -SL3 可保持在其他電位，且位元線BL1 -BL3 與源極線SL1 -SL3 的角色可以翻轉。
第5圖根據一些實施例，顯示沿著列方向之第4圖的記憶體陣列400的截面圖500。舉例來說，第5圖所示之記憶體單位可為第4圖的記憶體單位C11、C12及C13。除了與第1圖、第2圖及第3圖有關之所揭露的裝置結構，如第4圖及第5圖所示，在一些實施例中，一列中的記憶體單位(例如：記憶體單位C11、C12及C13)可共享一共同位元線BL1 ，共同位元線BL1 經由個別之頂部電極通孔214連接至個別的記憶體單元108。
第6圖根據一些實施例，顯示沿著行方向之第4圖的記憶體陣列400的截面圖600。舉例來說，第6圖所示之記憶體單位可為第4圖的記憶體單位C11、C21及C31。除了與第1圖、第2圖及第3圖有關之所揭露的裝置結構，如第4圖及第6圖所示，在一些實施例中，一行中的記憶體單位(例如：記憶體單位C11、C21及C31)可共享一閘極電極或具有個別的閘極電極，閘極電極連接至一共同字元線WL1 ，共同字元線WL1 經由個別之選擇器閘極電極124連接至個別的選擇器電晶體118。
第7A圖至第7D圖係根據一些實施例所示，顯示了對應之選擇電晶體118的第4圖之記憶體陣列400的俯視圖700a- 700d。如第7A圖至第7D圖所示，第一選擇器源極/汲極區域120與第二選擇器源極/汲極區域122可具有各種形狀。舉例來說，第二選擇器源極/汲極區域122可為由側壁間隔物128所包圍之分離的島狀。側壁間隔物128可具有分離的環狀。第一選擇器源極/汲極區域120包圍側壁間隔物128的外圍。在此等實施例中，側壁間隔物128的寬度定義了選擇電晶體118的通道長度，而第二選擇器源極/汲極區域122的周長定義了選擇電晶體118的通道寬度。作為範例，通道長度Lc可處於約5nm至約30nm的範圍中。通道寬度可處於約50nm至約500nm的範圍中。所產生的汲極-源極電流可達到的範圍，處於約50µA至約100µA。
在一些實施例中，第二選擇器源極/汲極區域122可具有中心對稱的形狀，例如如第7A圖所示的圓形、正方形或其他正多邊形(orthopolygon)。在一些替代性實施例中，第二選擇器源極/汲極區域122可具有軸對稱(axial symmetrical)的形狀，在共享之第一選擇器源極/汲極區域120的長度方向上比在共享之第一選擇器源極/汲極區域120的寬度方向上更長，如此一來，可藉由設置較長的第二選擇器源極/汲極區域122的長度以擴大第二選擇器源極/汲極區域122的面積。此等第二選擇器源極/汲極區域122的範例，包括如第7B圖所示之橢圓形或是如第7C圖所示之矩形。在一些進一步的替代性實施例中，第二選擇器源極/汲極區域122可包括複數鰭片，以進一步擴大第二選擇器源極/汲極區域122的周長，意即選擇電晶體118的通道寬度。如此一來，選擇電晶體的汲極電流可進一步增加。第7D圖顯示具有兩個矩形鰭片的第二選擇器源極/汲極區域122，以作為那些實施例的範例。未顯示於圖式的其他適用形狀(例如：正方形、複數圓形鰭片等)也是可以接受的。
第8圖至第17圖顯示製造包含BEOL選擇電晶體之記憶體裝置的方法的一些實施例的截面圖800-1700。儘管第8圖至第17圖所述係有關於方法，但應理解的是，第8圖至第17圖所揭露的結構並不限於此方法，取而代之的是，可單獨作為獨立於此方法的結構。
如第8圖之截面圖800所示，提供基板102。在各種實施例中，基板102可為任何類型的半導體主體(例如：矽、矽鍺(SiGe)、絕緣層上矽(SOI)等)，例如半導體晶圓及/或晶圓上的一或多個晶粒(die)，還有與其相關之任何其他類型的半導體及/或磊晶層。基板102包括記憶體區域302以及邏輯區域304。在一些實施例中，邏輯裝置306被形成在基板102之中。邏輯裝置306可被形成在記憶體區域302或邏輯區域304中。邏輯裝置306可包括電晶體，藉由在基板102上方沉積與圖案化閘極介電薄膜以及閘極電極薄膜以形成閘極介電質與閘極電極來形成。隨後可對基板102執行佈植(implant)，以在基板102之中、閘極電極的兩側形成源極區域與汲極區域。
在一些實施例中，一或多個下方互連金屬層可被形成於一或多個下方ILD層之中，其中一或多個下方ILD層被形成於邏輯裝置306與基板102上方。在一些實施例中，一或多個下方互連金屬層可包括形成在第一ILD層104a中的導電接點204、形成在第二ILD層104b中的第一互連線路206a與第一互連通孔208a(亦稱為金屬通孔208a)、以及堆疊在它們上方的更多互連線路與通孔(未圖示)。可藉由下列方法形成一或多個下方互連金屬層：在基板102上方重複形成下方ILD層(例如：氧化物、低k值介電質、超低k值介電質)、選擇性蝕刻下方ILD層以在下方ILD層中定義通孔孔洞及/或溝槽、在通孔孔洞及/或溝槽中形成導電材料(例如：銅、鋁等)、以及執行平坦化製程(例如：化學機械研磨(chemical mechanical planarization)製程)以自下方ILD層上方移除多餘的導電材料。第8圖中所示的導電接點204、互連線路206a/206b、以及互連通孔208a被繪製以用於說明之目的，且在不同的應用中，可調整記憶體區域302或是邏輯區域304以具有更多或更少層的互連線路、通孔及下方ILD層。
如第9圖之截面圖900所示，選擇器閘極電極124被形成在第二ILD層104b之中。可藉由下列方法形成選擇器閘極電極124：選擇性蝕刻第二ILD層104b以在第二ILD層104b中定義溝槽、在溝槽中形成導電材料(例如：鎢、銅、鋁等)、以及執行平坦化製程(例如：化學機械研磨製程)以自第二ILD層104b上方移除多餘的導電材料。在一些實施例中，形成選擇器閘極電極124的導電材料與第一互連線路206a以及第一互連通孔208a相同。在一些替代性實施例中，形成選擇器閘極電極124的導電材料與第一互連線路206a以及第一互連通孔208a不同。在一些實施例中，選擇器閘極電極124由沉積製程與緊接在後的平坦化製程(例如：化學機械研磨製程)所形成，且所具有的厚度可處於約5nm至約20nm的範圍中。
如第10圖之截面圖1000所示，選擇器閘極介電層132與選擇器通道層126被形成在選擇器閘極電極124與第二ILD層104b上。在一些實施例中，選擇器閘極介電層132與選擇器通道層126分別藉由沉積技術(例如：原子層沉積(atomic layer deposition, ALD))形成。選擇器閘極介電層132所具有的厚度可處於約1nm至約15nm的範圍中。選擇器通道層126所具有的厚度可處於約3nm至約50nm的範圍中。在一些實施例中，選擇器閘極介電層132包括氧化鋁(Al2 O3 )、氧化鉿(HfO2 )、氧化鉭(Ta2 O5 )、氧化鋯(ZrO2 )、氧化鈦(TiO2 )、氧化鍶鈦(SrTiO3 )、或是其他高k值介電材料等。在一些實施例中，選擇器通道層126包括氧化半導體(OS)材料。舉例來說，通道層可由下列材料製成：氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦錫或氧化銦鈦(ITO)、或是另一種氧化半導體材料。
如第11圖之截面圖1100所示，第三ILD層104c被形成在選擇器通道層126上，且第一選擇器源極/汲極層120’被形成在第三ILD層104c之中。在一些實施例中，由俯視圖來看，第一選擇器源極/汲極層120’被形成為與選擇器閘極電極124垂直交叉的複數平行線。選擇器閘極電極124與第一選擇器源極/汲極層120’之圖案的範例可在第7A圖至第7D圖中找到。在一些實施例中，藉由沉積製程與緊接在後的圖案化製程形成第一選擇器源極/汲極層120’。第一選擇器源極/汲極層120’所具有的厚度可處於約10nm至約50nm的範圍中。在一些實施例中，第一選擇器源極/汲極層120’可由下列材料形成：氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、銅(Cu)、或是其他CMOS接點金屬及/或摻雜之半導體材料(例如：p摻雜或n摻雜的多晶矽)。
如第12圖之截面圖1200所示，第一選擇器源/汲極層120’被圖案化以形成穿過第一選擇器源極/汲極層120’的開口1202，且留下剩餘部分作為第一選擇器源極/汲極區域120。可藉由選擇性蝕刻製程形成開口1202，選擇性蝕刻製程蝕刻穿過第一選擇器源極/汲極層120’並止於選擇器通道層126上。
在一些實施例中，在形成開口1202之前，介電層222被形成在第一選擇器源極/汲極層120’以及第三ILD層104c上。介電層222可被圖案化，並可用作用於形成開口1202的硬遮罩。介電層222可藉由沉積製程與緊接在後的平坦化製程(例如：化學機械研磨製程)形成，且可包括諸如二氧化矽的氧化材料。在一些實施例中，介電層222所具有的厚度可處於約1nm至約5nm的範圍中。
如第13圖之截面圖1300所示，側壁間隔物128被沿著開口1202的側壁形成。在一些實施例中，側壁間隔物128藉由下列方法形成：沉積順應性(conformal)的介電層，緊接著執行蝕刻製程以曝露選擇器通道層126。在一些實施例中，蝕刻製程可為或可包括非等向性(anisotropic)蝕刻(例如：垂直乾式蝕刻)，非等向性蝕刻移除順應性之介電層包括覆蓋選擇器通道層126的部分的橫向部分，同時留下順應性之介電層在開口1202的側壁上的垂直部分。在一些替代性實施例中，順應性之介電層覆蓋選擇器通道層126的橫向部分被移除，順應性之介電層的一些橫向部分被保留以用於最終裝置結構。側壁間隔物128可由介電材料形成，例如二氧化矽、氮化矽等。在一些實施例中，側壁間隔物128所具有的厚度可處於約5nm至約30nm的範圍中。隨著側壁間隔物128的厚度進一步地降低，例如小於5nm或3nm的範圍，可能會引來源極/汲極漏電。隨著側壁間隔物128的厚度進一步地增加，例如大於30nm，驅動電流會降低，並因此降低電晶體性能。
如第14圖之截面圖1400所示，第二選擇器源極/汲極區域122被形成在開口1202中。在一些實施例中，第二選擇器源極/汲極區域122藉由下列方法形成：在開口1202中沉積導電材料，接著執行平坦化製程以移除開口1202外部的多餘部分。第二選擇器源極/汲極區域122可具有與側壁間隔物128及/或介電層222之頂部表面共面(coplanar)的頂部表面。在一些實施例中，側壁間隔物128覆蓋第二選擇器源極/汲極區域122的側壁表面。第一選擇器源極/汲極區域120與介電層222可共同覆蓋側壁間隔物128的外側側壁。在一些實施例中，第二選擇器源極/汲極區域122所具有的厚度可處於約10nm至約50nm的範圍中。第二選擇器源極/汲極區域122的厚度，可等於或大於第一選擇器源極/汲極區域120的厚度。在一些實施例中，第二選擇器源極/汲極區域122可由下列材料形成：氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、銅(Cu)、或是其他CMOS接點金屬及/或摻雜之半導體材料(例如：p摻雜或n摻雜的多晶矽)。
如第15圖之截面圖1500所示，第四ILD層104d被形成在第一選擇器源極/汲極區域120以及第二選擇器源極/汲極區域122上方，且中間互連金屬層被形成並電性耦接至第二選擇器源極/汲極區域122。舉例來說，第二互連通孔208b(亦稱為金屬通孔208b)可被形成為穿過第四ILD層104d並抵達第二選擇器源極/汲極區域122上，以及第二互連線路206b可被形成於第四ILD層104d內的第二互連通孔208b上。在一些實施例中，藉由沉積製程形成第四ILD層104d，接著執行圖案化製程來形成通孔及溝槽，以用於後續之中間互連金屬層的形成。接著，可在通孔及溝槽中沉積第二互連通孔208b與第二互連線路206b，並隨後執行平坦化製程(例如：化學機械研磨製程)。
如第16圖之截面圖1600所示，下方絕緣結構210被形成在第二互連線路206b與第四ILD層104d上方。在一些實施例中，下方絕緣結構210包括複數不同的堆疊的介電材料。作為範例，下方絕緣結構210可包括富矽氧化物、碳化矽、氮化矽等。在一些實施例中，可藉由一或多種沉積製程(例如：物理氣相沉積(physical vapor deposition, PVD)製程、化學氣相沉積(chemical vapor deposition, CVD)製程、電漿增強型CVD(plasma enhanced CVD, PE-CVD)製程等)形成下方絕緣結構210。在一些實施例中，下方絕緣結構210被選擇性地蝕刻以定義開口，該開口延伸穿過下方絕緣結構210並曝露中間互連金屬層的上方表面。底部電極通孔212可被形成在該開口之中。
如第17圖之截面圖1700所示，記憶體裝置堆疊於下方絕緣結構210上方被形成及圖案化，以形成記憶體單元108。記憶體裝置堆疊由複數不同的沉積製程形成，例如CVD、PE-CVD、濺鍍(sputtering)、ALD等。記憶體裝置堆疊由一或多個圖案化製程圖案化。在一些實施例中，執行第一圖案化製程以定義頂部電極114以及資料儲存結構112，還有相應的硬遮罩層216。在各種實施例中，硬遮罩層216可包括金屬(例如：鈦、氮化鈦、鉭等)及/或介電材料(例如：氮化矽、碳化矽等)。接著，可沿著資料儲存結構112、頂部電極114以及硬遮罩層216的側壁形成側壁間隔物218。在各種實施例中，側壁間隔物218可包括氮化矽、二氧化矽、氮氧化矽、及/或相似的材料。在一些實施例中，可藉由在基板102上方形成間隔物層來形成側壁間隔物218。側壁間隔物層隨後被曝露於蝕刻劑(例如：乾式蝕刻劑)中，蝕刻劑自水平表面移除側壁間隔物層。自水平表面移除側壁間隔物層留下了側壁間隔物層沿著資料儲存結構112、頂部電極114與硬遮罩層216之兩側側壁的一部分，以作為側壁間隔物218。接著，對底部金屬層執行第二圖案化製程，以定義未被硬遮罩層216與側壁間隔物218所覆蓋的底部電極110。
如第18圖之截面圖1800所示，上方絕緣結構220被形成於記憶體單元108上方。在一些實施例中，可使用一或多個沉積技術(例如：PVD、CVD、PE-CVD、ALD、濺鍍等)形成上方絕緣結構220。在各種實施例中，上方絕緣結構220可包括一或多個碳化矽、正矽酸乙酯(tetraethyl orthosilicate, TEOS)等。上方ILD層104U被形成在上方絕緣結構220上方，作為基板102上方之互連結構104的一部分。在一些實施例中，可藉由沉積製程(例如：PVD、CVD、PE-CVD、ALD等)形成上方ILD層104U。在各種實施例中，上方ILD層104U可包括一或多個下列材料：二氧化矽、碳摻雜之二氧化矽、氮氧化矽、BSG、PSG、BPSG、FSG、USG、多孔(porous)介電材料等。接著，在上方ILD層104U中形成第三互連通孔208c (亦稱為金屬通孔208c、互連通孔208c)以及第三互連線路206c。在記憶體區域302中，第三互連通孔208c與第三互連線路206c可被形成在記憶體單元108之頂部上的上方ILD層104U之中，以曝露頂部電極114的上方表面。在邏輯區域304中，第三互連通孔208c與第三互連線路206c可自上方ILD層104U的頂部表面延伸，以垂直地經過記憶體單元108，且進一步延伸穿過上方絕緣結構220和下絕緣結構210，並抵達下方互連金屬層。
第19圖顯示形成包含BEOL選擇電晶體之記憶體裝置的方法1900的一些實施例的流程圖。
儘管本文將方法1900繪製及描述為一系列的操作或事件，但應理解的是，這些操作或事件的圖示順序不應以限制性的方式來解釋。舉例來說，除了本文圖示及/或描述的那些操作或事件之外，某些操作能夠以不同的順序發生及/或與其他操作或事件同時發生。此外，實現本文所描述的一或多個態樣或是實施例可能不需要所有圖示的操作。進一步地，本文所描述的一或多個操作可在一或多個單獨的操作及/或階段中執行。
在操作1902中，準備一基板，且下方互連金屬層被形成在基板上方的下方層間介電(ILD)層之中。在一些實施例中，在形成下方互連金屬層之前，可在記憶體區域及/或邏輯區域中的基板內形成邏輯裝置。第8圖顯示對應操作1902的一些實施例的截面圖800。
在操作1904中，BEOL選擇電晶體被形成在下方互連金屬層上方。在一些實施例中，可根據操作1906-1916形成選擇電晶體。
在操作1906中，選擇器閘極電極被形成於下方互連金屬層上。第9圖顯示對應操作1906的一些實施例的截面圖900。
在操作1908中，選擇器通道層被形成於選擇器閘極電極上方。第10圖顯示對應操作1908的一些實施例的截面圖1000。
在操作1910中，第一選擇器源極/汲極區域被形成於選擇器通道層上方。第11圖顯示對應操作1910的一些實施例的截面圖1100。
在操作1912中，虛擬(dummy)介電層被形成於第一選擇器源極/汲極區域上。第12圖顯示對應操作1912的一些實施例的截面圖1200。
在操作1914中，沿著虛擬介電層與第一選擇器源極/汲極區域的開口形成側壁間隔物。第13圖顯示對應操作1914的一些實施例的截面圖1300。
在操作1916中，第二選擇器源極/汲極區域被形成在開口之中，並藉由側壁間隔物與第一選擇器源極/汲極區域分隔。第14圖顯示對應操作1916的一些實施例的截面圖1400。
在操作1918中，中間互連金屬層被形成於BEOL選擇電晶體上方。第15圖顯示對應操作1918的一些實施例的截面圖1500。
在操作1920中，記憶體單元被形成於中間互連金屬層上方。第16圖至第17圖顯示對應操作1920的一些實施例的截面圖1600-1700。
在操作1922中，上方互連金屬層被形成在記憶體單元上方。第18圖顯示對應操作1922的一些實施例的截面圖1800。
因此，在一些實施例中，本揭露係有關於一種記憶體裝置(例如：MRAM或RRAM裝置)，具有插入兩個BEOL互連金屬層之間的BEOL選擇電晶體層。
在一些實施例中，本揭露係有關於一種記憶體裝置。上述記憶體裝置包括一基板以及設置於上述基板上方的互連結構。互連結構包括設置於複數堆疊層間介電(ILD)層中的複數堆疊互連金屬層。記憶體單元被設置於上方互連金屬層與中間互連金屬層之間。選擇電晶體連接至記憶體單元，且被設置於中間互連金屬層與下方互連金屬層之間。選擇電晶體包括設置於選擇器通道層上的第一選擇器源極/汲極區域以及第二選擇器源極/汲極區域。第一選擇器源極/汲極區域與第二選擇器源極/汲極區域藉由側壁間隔物分隔。
在一或多個實施例中，側壁間隔物設置於第一選擇器源極/汲極區域與第二選擇器源極/汲極區域之間。在一或多個實施例中，選擇電晶體包括選擇器閘極電極以及選擇器閘極介電質，設置於下方互連金屬層與選擇器通道層之間。在一或多個實施例中，側壁間隔物具有環形形狀，且包圍第二選擇器源極/汲極區域。在一或多個實施例中，以俯視圖來看，第二選擇器源極/汲極區域具有圓形或橢圓形。在一或多個實施例中，以俯視圖來看，第二選擇器源極/汲極區域具有正方形或矩形，且被第一選擇器源極/汲極區域所圍繞。在一或多個實施例中，第二選擇器源極/汲極區域連接至中間互連金屬層。在一或多個實施例中，選擇器通道層包括氧化半導體材料。在一或多個實施例中，選擇器通道層由氧化銦鎵鋅(IGZO)所製成。在一或多個實施例中，記憶體單元包括設置於中間互連金屬層上的底部電極、設置於底部電極上方的資料儲存結構、以及設置於資料儲存結構上方的頂部電極。
在其他實施例中，本揭露係有關於一種記憶體裝置。上述記憶體裝置包括一基板以及設置於上述基板上方的互連結構。互連結構包括一者堆疊於另一者上方且設置於層間介電(ILD)層之中的複數互連金屬層。複數記憶體單元被設置於互連結構中，且排列於列與行的陣列中。複數選擇電晶體對應地連接至記憶體單元。複數選擇電晶體設置於互連結構之中、互連結構的下方互連金屬層與上方互連金屬層之間。
在一或多個實施例中，複數記憶體單元分別包括：底部電極；資料儲存結構，設置於上述底部電極上方；以及頂部電極，設置於上述資料儲存結構上方。其中複數記憶體單元的一列共享共同位元線，共同位元線連接至複數記憶體單元的上述列的頂部電極。在一或多個實施例中，複數選擇電晶體的上述列共享共同第一選擇器源極/汲極區域，且分別具有個別第二選擇器源極/汲極區域；以及個別第二選擇器源極/汲極區域是被共同第一選擇器源極/汲極區域所圍繞的島狀物。在一或多個實施例中，個別第二選擇器源極/汲極區域連接至對應的底部電極。在一或多個實施例中，個別第二選擇器源極/汲極區域藉由側壁間隔物與共同第一選擇器源極/汲極區域分隔。在一或多個實施例中，上述記憶體裝置更包括選擇器通道層，設置於共同第一選擇器源極/汲極區域、個別第二選擇器源極/汲極區域、以及側壁間隔物下方。在一或多個實施例中，複數選擇電晶體的一行共享共同閘極電極，或是具有連接至共同字元線的複數個別閘極電極。
在又一些實施例中，本揭露係有關於一種記憶體裝置的製造方法。上述製造方法包括在一基板上方形成被下方層間介電(ILD)層所圍繞的下方互連金屬層，以及在下方互連金屬層上形成複數選擇電晶體。上述製造方法更包括在複數選擇電晶體上形成中間互連金屬層，以及在中間互連金屬層上形成複數記憶體單元。上述製造方法更包括在複數記憶體單元上形成一上方互連金屬層。
在一或多個實施例中，複數選擇電晶體中的一個選擇電晶體的形成包括：在下方層間介電層中形成選擇器閘極電極；在選擇器閘極電極與下方層間介電層上方形成選擇器通道層；在選擇器通道層上形成第一選擇器源極/汲極區域以及第二選擇器源極/汲極區域；以及在第二選擇器源極/汲極區域上形成中間互連金屬層。在一或多個實施例中，第一選擇器源極/汲極區域以及第二選擇器源極/汲極區域的形成包括：在選擇器通道層上形成第一選擇器源極/汲極層；形成穿過第一選擇器源極/汲極層的溝槽；沿著溝槽的側壁形成側壁間隔物；以及在溝槽中填充第二選擇器源極/汲極區域。
前述內文概述多項實施例或範例之特徵，如此可使於本技術領域中具有通常知識者更佳地瞭解本揭露之態樣。本技術領域中具有通常知識者應當理解他們可輕易地以本揭露為基礎設計或修改其他製程及結構，以完成相同之目的及/或達到與本文介紹之實施例或範例相同之優點。本技術領域中具有通常知識者亦需理解，這些等效結構並未脫離本揭露之精神及範圍，且在不脫離本揭露之精神及範圍之情況下，可對本揭露進行各種改變、置換以及變更。
100:記憶體裝置 102:基板 104:互連結構 104L:下方ILD層 104U:上方ILD層 106:中間互連金屬層 108:記憶體單元 110:底部電極 112:資料儲存結構 114:頂部電極 116:上方互連金屬層 118:選擇電晶體 120:第一選擇器源極/汲極區域 122:第二選擇器源極/汲極區域 124:選擇器閘極電極 126:選擇器通道層 128:側壁間隔物 130:下方互連金屬層 132:選擇器閘極介電層 134:源極/汲極層 Lc:通道長度 104a~104e:ILD層 202:邏輯裝置 204:金屬通孔 206a~206c:互連線路 210:下方絕緣結構 212:底部電極通孔 214:頂部電極通孔 216:硬遮罩層 218:側壁間隔物 220:上方絕緣結構 222:介電層 BL:位元線 SL:源極線 WL:字元線 104f:ILD層 208a~208e:金屬通孔 300:記憶體裝置 302:記憶體區域 304:邏輯區域 306:邏輯裝置 306a:第一源極/汲極區域 306b:第二源極/汲極區域 306c:閘極結構 M0:金屬層 M6~M10:金屬層 400:記憶體陣列 117:感測放大器 119:位元線解碼器 127:字元線解碼器 C11~C33:記憶體單位 BL1 ~BL3 :位元線 SL1 ~SL3 :源極線 WL1 ~WL3 :字元線 500:截面圖 600:截面圖 700a~700d:俯視圖 800~1100:截面圖 120’:第一選擇器源極/汲極層 1200~1800:截面圖 1900:方法 1902~1922:操作
本揭露之態樣自後續實施方式及附圖可更佳理解。須強調的是，依據產業之標準作法，各種特徵並未按比例繪製。事實上，各種特徵之尺寸可能任意增加或減少以清楚論述。 第1圖顯示記憶體裝置之一些實施例的截面圖，上述記憶體裝置包括後段製程(back-end-of- line, BEOL)選擇電晶體。 第2圖顯示記憶體裝置之一些附加實施例的截面圖，上述記憶體裝置包括BEOL選擇電晶體。 第3圖顯示記憶體裝置之一些附加實施例的截面圖，上述記憶體裝置包括BEOL選擇電晶體。 第4圖顯示具有複數記憶體單位之記憶體陣列的一部分的一些實施例的方塊圖。 第5圖係根據一些實施例所示，沿著列方向之第4圖的記憶體陣列的一些實施例的截面圖。 第6圖係根據一些實施例所示，沿著行方向之第4圖的記憶體陣列的一些實施例的截面圖。 第7A圖至第7D圖顯示了圖示對應之選擇電晶體的第4圖之記憶體陣列的一些實施例的俯視圖。 第8圖至第18圖顯示形成包含BEOL選擇電晶體之記憶體裝置的方法的一些實施例的截面圖。 第19圖顯示形成包含BEOL選擇電晶體之記憶體裝置的方法的一些實施例的流程圖。
100:記憶體裝置
102:基板
104:互連結構
104L:下方ILD層
104U:上方ILD層
106:中間互連金屬層
108:記憶體單元
110:底部電極
112:資料儲存結構
114:頂部電極
116:上方互連金屬層
118:選擇電晶體
120:第一選擇器源極/汲極區域
122:第二選擇器源極/汲極區域
124:選擇器閘極電極
126:選擇器通道層
128:側壁間隔物
130:下方互連金屬層
132:選擇器閘極介電層
134:源極/汲極層
Lc:通道長度

Claims (8)

  1. 一種記憶體裝置，包括：一基板；一互連結構，設置於上述基板上方，上述互連結構包括設置於複數堆疊層間介電層中的複數堆疊互連金屬層，上述堆疊互連金屬層包括一者設置於另一者上方的一下方互連金屬層、一中間互連金屬層、以及一上方互連金屬層；一記憶體單元，設置於上述上方互連金屬層與上述中間互連金屬層之間；以及一選擇電晶體，連接至上述記憶體單元，且被設置於上述中間互連金屬層與上述下方互連金屬層之間，其中上述選擇電晶體包括：一選擇器通道層；一第一選擇器源極/汲極區域以及一第二選擇器源極/汲極區域，設置於上述選擇器通道層上；以及一側壁間隔物，設置於上述第一選擇器源極/汲極區域與上述第二選擇器源極/汲極區域之間，且分隔上述第一選擇器源極/汲極區域與上述第二選擇器源極/汲極區域。
  2. 如請求項1之記憶體裝置，其中上述側壁間隔物具有環形形狀，且包圍上述第二選擇器源極/汲極區域。
  3. 如請求項1之記憶體裝置，其中以俯視圖來看，上述第二選擇器源極/汲極區域具有圓形、橢圓形、正方形或矩形，且被上述第一選擇器源極/汲極區域所圍繞。
  4. 如請求項1之記憶體裝置，其中上述記憶體單元包括設置於上述 中間互連金屬層上的一底部電極、設置於上述底部電極上方的一資料儲存結構、以及設置於上述資料儲存結構上方的一頂部電極。
  5. 一種記憶體裝置，包括：一基板；一互連結構，設置於上述基板上方，上述互連結構包括一者堆疊於另一者上方且設置於一層間介電層之中的複數互連金屬層；複數記憶體單元，設置於上述互連結構中，且排列於列與行的一陣列中；以及複數選擇電晶體，對應地連接至上述記憶體單元，其中上述選擇電晶體設置於上述互連結構之中、上述互連結構的一下方互連金屬層與一上方互連金屬層之間；其中上述選擇電晶體的一列共享一共同第一選擇器源極/汲極區域，且分別具有一個別第二選擇器源極/汲極區域，並且上述個別第二選擇器源極/汲極區域藉由一側壁間隔物與上述共同第一選擇器源極/汲極區域分隔。
  6. 如請求項5之記憶體裝置，其中上述記憶體單元分別包括：一底部電極；一資料儲存結構，設置於上述底部電極上方；以及一頂部電極，設置於上述資料儲存結構上方；其中上述記憶體單元的上述列共享一共同位元線，上述共同位元線連接至上述記憶體單元的上述列的上述頂部電極。
  7. 如請求項5之記憶體裝置，其中上述個別第二選擇器源極/汲極區域是被上述共同第一選擇器源極/汲極 區域所圍繞的島狀物。
  8. 一種記憶體裝置的製造方法，上述製造方法包括：在一基板上方形成被一下方層間介電層所圍繞的一下方互連金屬層；在上述下方互連金屬層上形成複數選擇電晶體；在上述選擇電晶體上形成一中間互連金屬層；在上述中間互連金屬層上形成複數記憶體單元；以及在上述記憶體單元上形成一上方互連金屬層；其中上述選擇電晶體中的一個選擇電晶體的形成包括：在上述下方層間介電層中形成一選擇器閘極電極；在上述選擇器閘極電極與上述下方層間介電層上方形成一選擇器通道層；在上述選擇器通道層上形成一第一選擇器源極/汲極區域以及一第二選擇器源極/汲極區域；以及在上述第二選擇器源極/汲極區域上形成上述中間互連金屬層；其中上述第一選擇器源極/汲極區域以及上述第二選擇器源極/汲極區域的形成包括：在上述選擇器通道層上形成一第一選擇器源極/汲極層；形成穿過上述第一選擇器源極/汲極層的一溝槽；沿著上述溝槽的側壁形成一側壁間隔物；以及在上述溝槽中填充上述第二選擇器源極/汲極區域。
TW110114686A 2020-04-30 2021-04-23 記憶體裝置及其製造方法 TWI777513B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063017731P 2020-04-30 2020-04-30
US63/017,731 2020-04-30
US17/078,583 US11309353B2 (en) 2020-04-30 2020-10-23 Spacer-defined back-end transistor as memory selector
US17/078,583 2020-10-23

Publications (2)

Publication Number Publication Date
TW202143472A TW202143472A (zh) 2021-11-16
TWI777513B true TWI777513B (zh) 2022-09-11

Family

ID=76811198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114686A TWI777513B (zh) 2020-04-30 2021-04-23 記憶體裝置及其製造方法

Country Status (5)

Country Link
US (2) US11309353B2 (zh)
KR (1) KR102481748B1 (zh)
CN (1) CN113140588A (zh)
DE (1) DE102020128421A1 (zh)
TW (1) TWI777513B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019104255B4 (de) * 2018-08-29 2023-03-16 Taiwan Semiconductor Manufacturing Co. Ltd. Speicherstruktur mit FeRAM-Vorrichtung und Verfahren zu deren Herstellung sowie ein integrierter Chip mit einer ersten FeRAM-Zelle und einer zweiten FeRAM-Zelle
US10930333B2 (en) * 2018-08-29 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded ferroelectric memory cell
US11839071B2 (en) * 2021-07-22 2023-12-05 Taiwan Semiconductor Manufacturing Company Limited Vertical access transistors and methods for forming the same
TWI769031B (zh) * 2021-07-29 2022-06-21 力晶積成電子製造股份有限公司 鐵電記憶體結構
CN115843184A (zh) * 2021-09-01 2023-03-24 长鑫存储技术有限公司 半导体结构及其制作方法、存储器
US11626558B2 (en) 2021-09-01 2023-04-11 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof, and memory
US20230189533A1 (en) 2021-12-09 2023-06-15 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multilayer spacer matrix for high-density transistor arrays and methods for forming the same
CN115096965B (zh) * 2022-05-31 2023-09-08 上海交通大学 薄膜晶体管型生化传感微阵列芯片及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709285A (zh) * 2006-12-28 2012-10-03 马维尔国际贸易有限公司 具有低导通电阻的mos器件的几何图形
CN102769018A (zh) * 2011-05-04 2012-11-07 海力士半导体有限公司 非易失性存储器件
CN105280225A (zh) * 2014-05-28 2016-01-27 意法半导体(鲁塞)公司 对包括共用选择晶体管栅极的非易失性存储器单元进行编程的方法
CN109983594A (zh) * 2016-12-27 2019-07-05 英特尔公司 具有多种类型的嵌入式非易失性存储器器件的单片集成电路
TW202002177A (zh) * 2018-06-29 2020-01-01 大陸商長江存儲科技有限責任公司 具有屏蔽層的三維記憶體裝置及其形成方法
TW202010020A (zh) * 2018-08-14 2020-03-01 南韓商三星電子股份有限公司 半導體裝置及其製造方法
TW202015183A (zh) * 2014-01-10 2020-04-16 日商東芝記憶體股份有限公司 半導體記憶體裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140054975A (ko) 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
US9312306B2 (en) * 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
US9112148B2 (en) * 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
JP2015141726A (ja) * 2014-01-28 2015-08-03 株式会社東芝 半導体記憶装置
US9882125B2 (en) * 2015-02-11 2018-01-30 Globalfoundries Singapore Pte. Ltd. Selector device for a non-volatile memory cell
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US10068945B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof
US10355203B2 (en) * 2016-03-14 2019-07-16 Toshiba Memory Corporation Semiconductor memory device with variable resistance elements
US10164181B2 (en) * 2017-04-18 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall protection of memory cell
US10158072B1 (en) * 2017-05-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Step height reduction of memory element
US10497436B2 (en) * 2017-11-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication thereof
JP2019161106A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体記憶装置の製造方法
US11329047B2 (en) * 2018-04-18 2022-05-10 Intel Corporation Thin-film transistor embedded dynamic random-access memory with shallow bitline
US10522740B2 (en) * 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
US11189659B2 (en) * 2018-08-29 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode to via interface

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709285A (zh) * 2006-12-28 2012-10-03 马维尔国际贸易有限公司 具有低导通电阻的mos器件的几何图形
CN102769018A (zh) * 2011-05-04 2012-11-07 海力士半导体有限公司 非易失性存储器件
TW202015183A (zh) * 2014-01-10 2020-04-16 日商東芝記憶體股份有限公司 半導體記憶體裝置
CN105280225A (zh) * 2014-05-28 2016-01-27 意法半导体(鲁塞)公司 对包括共用选择晶体管栅极的非易失性存储器单元进行编程的方法
CN109983594A (zh) * 2016-12-27 2019-07-05 英特尔公司 具有多种类型的嵌入式非易失性存储器器件的单片集成电路
TW202002177A (zh) * 2018-06-29 2020-01-01 大陸商長江存儲科技有限責任公司 具有屏蔽層的三維記憶體裝置及其形成方法
TW202010020A (zh) * 2018-08-14 2020-03-01 南韓商三星電子股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US11309353B2 (en) 2022-04-19
TW202143472A (zh) 2021-11-16
KR102481748B1 (ko) 2022-12-26
CN113140588A (zh) 2021-07-20
KR20210134482A (ko) 2021-11-10
US20220246678A1 (en) 2022-08-04
US20210343787A1 (en) 2021-11-04
DE102020128421A1 (de) 2021-11-04

Similar Documents

Publication Publication Date Title
TWI777513B (zh) 記憶體裝置及其製造方法
US20210159237A1 (en) Semiconductor memory device including a substrate, various interconnections, semiconductor member, charge storage member and a conductive member
US10879309B2 (en) Memory circuit and formation method thereof
TWI763355B (zh) 記憶體元件及其製造方法
TW201914069A (zh) 記憶體電路及形成記憶體電路的方法
US8835241B2 (en) Method of manufacturing a semiconductor memory device
US11133044B2 (en) Interleaved routing for MRAM cell selection
US11716855B2 (en) Three-dimensional memory device and method
TWI768572B (zh) 記憶陣列及其製造方法
US20220231026A1 (en) Hybrid memory device and method of forming the same
CN113437079A (zh) 存储器器件及其制造方法
CN113517294A (zh) 半导体器件及其形成方法
CN112670314A (zh) 集成芯片及其形成方法
CN113782669A (zh) 存储器件及其制造方法
TW202245218A (zh) 記憶體裝置及其形成方法
US10515997B2 (en) Memory device and method for manufacturing the same
US20230157032A1 (en) Bit-line resistance reduction
TWI836265B (zh) 集成晶片及其形成方法
TWI789603B (zh) 積體晶片及用於形成其的方法
US20230027039A1 (en) Three-Dimensional Memory Device and Method
TW202303949A (zh) 記憶體裝置以及其形成方法
TW202245234A (zh) 集成晶片及其形成方法
TW202218132A (zh) 用於垂直三維記憶體之底部電極接觸件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent