TWI771944B - 三維記憶體裝置及其製造方法 - Google Patents

三維記憶體裝置及其製造方法 Download PDF

Info

Publication number
TWI771944B
TWI771944B TW110108397A TW110108397A TWI771944B TW I771944 B TWI771944 B TW I771944B TW 110108397 A TW110108397 A TW 110108397A TW 110108397 A TW110108397 A TW 110108397A TW I771944 B TWI771944 B TW I771944B
Authority
TW
Taiwan
Prior art keywords
layers
gate
layer
dielectric
channel
Prior art date
Application number
TW110108397A
Other languages
English (en)
Other versions
TW202201751A (zh
Inventor
吳昭誼
林佑明
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202201751A publication Critical patent/TW202201751A/zh
Application granted granted Critical
Publication of TWI771944B publication Critical patent/TWI771944B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

一種三維記憶體裝置包括堆疊結構、多個記憶柱以及多個導電柱。堆疊結構包括沿著垂直方向堆疊的多個堆疊層，每一堆疊層包括閘極層、閘極介電層及通道層。閘極層、閘極介電層及通道層沿著水平方向延伸，且閘極介電層設置於閘極層與通道層之間。多個記憶柱沿著垂直方向延伸，並且在側向上隔開且接觸每一堆疊層的通道層。每一記憶柱包括第一電極、第二電極及位於第一電極與第二電極之間的切換層。多個導電柱沿著垂直方向延伸，並且在側向上隔開且接觸每一堆疊層的通道層。多個記憶柱與多個導電柱沿著水平方向交替地排列。

Description

三維記憶體裝置及其製造方法
本發明的實施例是有關於三維記憶體裝置及其製造方法。
半導體積體電路(integrated circuit，IC)行業已經歷指數級增長。積體電路材料及設計方面的技術進步已產生不同的積體電路世代，其中每一代具有較上一代小且複雜的電路設計。在積體電路發展的過程中，在縮減結構的幾何維度(即，使用製作製程可形成的最小組件(或線))的同時，一般而言已增大功能密度(即，每晶片面積的內連裝置的數目)。此種按比例縮減製程(scaling down process)一般而言藉由提高生產效率及降低相關成本來提供益處。
此種按比例縮減亦已增加處理及製造積體電路的複雜性，且為了達成該些進步，需要積體電路處理及製造方面的類似的發展。舉例而言，已引入三維(three-dimensional，3D)記憶體裝置來替換平面記憶體裝置(planar memory device)。然而，3D 記憶體裝置尚未在所有方面完全令人滿意，出現了應得到解決的附加問題。
本發明實施例的一種三維記憶體裝置包括：堆疊結構，包括沿著垂直方向堆疊的多個堆疊層，其中所述多個堆疊層中的每一者包括閘極層、閘極介電層及通道層，所述閘極層、所述閘極介電層及所述通道層分別沿著與所述垂直方向垂直的水平方向延伸，且所述閘極介電層設置於所述閘極層與所述通道層之間；多個記憶柱，沿著所述垂直方向延伸，在側向上彼此隔開且接觸所述多個堆疊層中的每一者的所述通道層，其中所述多個記憶柱中的每一者包括第一電極、切換層及第二電極，所述切換層設置於所述第一電極與所述第二電極之間，所述切換層包繞於所述第一電極周圍，且所述第二電極包繞於所述切換層周圍；以及多個導電柱，沿著所述垂直方向延伸，在側向上彼此隔開且接觸所述多個堆疊層中的每一者的所述通道層，其中所述多個記憶柱與所述多個導電柱沿著所述水平方向交替地排列。
本發明實施例的一種三維記憶體裝置包括：第一堆疊結構與第二堆疊結構，設置於基底上且在側向上間隔開，其中所述第一堆疊結構包括垂直地交替堆疊的多個第一絕緣層與多個第一閘極層，且所述第二堆疊結構包括垂直地交替堆疊的多個第二絕緣層與多個第二閘極層；第一介電牆，將所述多個第一閘極層與 所述多個第二閘極層隔開；多個第一閘極介電層，位於所述多個第一閘極層旁邊且各自局限於所述多個第一絕緣層中的兩個相鄰的第一絕緣層之間；多個第一通道層，位於所述多個第一閘極介電層旁邊且各自局限於所述多個第一絕緣層中的兩個相鄰的第一絕緣層之間；多個第二閘極介電層，位於所述多個第二閘極層旁邊且各自局限於所述多個第二絕緣層中的兩個相鄰的第二絕緣層之間；多個第二通道層，位於所述多個第二閘極介電層旁邊且各自局限於所述多個第二絕緣層中的兩個相鄰的第二絕緣層之間；多個第一記憶柱及多個第二記憶柱，分別接觸所述多個第一通道層及所述多個第二通道層，其中所述多個第一記憶柱及所述多個第二記憶柱中的每一者包括第一電極、第二電極及位於所述第一電極與所述第二電極之間的第一切換層；以及多個第一導電柱及多個第二導電柱，分別且在側向上與所述多個第一記憶柱及所述多個第二記憶柱交替且更分別接觸所述多個第一通道層及所述多個第二通道層。
本發明實施例的一種三維記憶體裝置的製造方法包括：在基底上形成多層堆疊，其中所述多層堆疊包括垂直地交替堆疊於所述基底上的多個絕緣層與多個犧牲層；形成垂直地穿透過所述多層堆疊的第一溝渠；移除所述多個犧牲層的被所述第一溝渠暴露出的部分以形成多個凹槽，其中所述多個凹槽中的每一者形成於所述多個絕緣層中的兩個相鄰的絕緣層之間；在所述多個凹槽中形成多個閘極介電層，以覆蓋所述多個犧牲層的多個剩 餘部分的被所述多個凹槽暴露出的多個側表面；在所述多個凹槽中形成多個通道層，以接觸所述多個閘極介電層；使用介電材料填滿所述第一溝渠，以形成介電牆；形成垂直地穿透過所述介電牆的多個記憶柱，其中所述多個記憶柱中的每一者包括第一電極、切換層及第二電極，所述切換層包繞於所述第一電極周圍，且所述第二電極包繞於所述切換層周圍；形成垂直地穿透過所述介電牆的多個導電柱；以及使用多個閘極層替換所述多個犧牲層的所述多個剩餘部分。
10、30、40、50、60:三維記憶體裝置
20:半導體結構
100:基底
110:多層堆疊
112:絕緣層
114:犧牲層
118:閘極層
120:閘極介電層
122:通道層
124、130:介電牆
126:記憶柱
128:導電柱
200:半導體基底
202:金屬氧化物半導體(MOS)電晶體
204:閘極結構
206:閘極電極
208:閘極介電層
210:閘極間隔件
212:源極/汲極區
214:介電層
216:接觸插塞
218:內連線
300:絕緣體
400:導電牆
A-A’、B-B’、D-D’:線
D:汲極端子
d1:深度
E1、E2:電極
G:閘極端子
Gp:間隙
h1:總高度
h2:高度
LC:CMOS積體電路
MC:記憶胞元
R:可變電阻器
Re:凹槽
S:源極端子
SL:切換層
ST:堆疊結構
T:電晶體
t1、t2、t3、t4、t5:厚度
TH1、TH2:穿孔
TR1、TR2:溝渠
X、Y、Z:方向
w1、w2、w3、w4、w5、w6、w7、w8、w9:寬度
WL:字元線
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖13A是根據本揭露的一些實施例在三維記憶體裝置的製造方法的各個階段處產生的結構的示意性俯視圖。
圖1B至圖13B分別是沿著圖1A至圖13A中所示的線A-A’的示意性剖視圖。
圖4C至圖13C分別是沿著圖4B至圖13B中所示的線B-B’的示意性平面圖。
圖8D至圖13D分別是沿著圖8A至圖13A中所示的線D-D’的示意性剖視圖。
圖14是圖13A、圖13B及圖13C中所示的三維記憶體裝置的等效電路圖。
圖15是示出根據本揭露一些實施例的半導體結構的示意性剖視圖。
圖16是根據本揭露一些替代實施例的三維記憶體裝置的示意性平面圖。
圖17是根據本揭露一些替代實施例的三維記憶體裝置的示意性平面圖。
圖18是根據本揭露一些替代實施例的三維記憶體裝置的示意性平面圖。
圖19是根據本揭露一些替代實施例的三維記憶體裝置的示意性剖視圖。
圖20是根據本揭露一些替代實施例的三維記憶體裝置的示意性平面圖。
以下揭露提供用於實施所提供標的的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特 徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於...之下」、「位於...下方」、「下部的」、「位於...上方」、「上部的」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
圖1A至圖13A是根據本揭露的一些實施例在三維記憶體裝置10的製造方法的各個階段處產生的結構的示意性俯視圖。圖1B至圖13B分別是沿著圖1A至圖13A中所示的線A-A’的示意性剖視圖。圖4C至圖13C分別是沿著圖4B至圖13B中所示的線B-B’的示意性平面圖。圖8D至圖13D分別是沿著圖8A至圖13A中所示的線D-D’的示意性剖視圖。
參照圖1A及圖1B，在基底100上形成多層堆疊110。多層堆疊110包括多個絕緣層112及多個犧牲層114。如圖1B中所示，多個絕緣層112與多個犧牲層114沿著方向Z交替地堆疊於基底100上。亦即，多個絕緣層112與多個犧牲層114垂直地交替堆疊於基底100上。詳言之，多個絕緣層112沿著方向Z藉 由多個犧牲層114彼此間隔開。亦即，多個絕緣層112藉由多個犧牲層114垂直地彼此間隔開。自另一觀點看，每一犧牲層114夾置於下伏的絕緣層112與上覆的絕緣層112之間。此外，將在參照圖11A至圖11D及圖12A至圖12D闡述的後續步驟中使用多個閘極層118替換多個犧牲層114。儘管在圖1B中出於例示目的而呈現出三個絕緣層112及兩個犧牲層114，但此項技術中的技術人員可理解，絕緣層112的數目及犧牲層114的數目可較圖1B中繪示的絕緣層112的數目及犧牲層114的數目多，且可基於需求及/或設計佈局進行指定。
在一些實施例中，絕緣層112的材料相對於犧牲層114的材料具有足夠的蝕刻選擇性，使得絕緣層112可在如參照圖11A至圖11D闡述的後續步驟中在犧牲層114的移除期間保持實質上完整。在一些實施例中，絕緣層112由氧化矽製成，而犧牲層114由氮化矽製成。然而，此項技術中的技術人員可根據製程要求為絕緣層112及犧牲層114選擇其他合適的材料。在一些替代實施例中，絕緣層112的材料可選自氮化矽、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)或摻雜硼的磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)，且犧牲層114的材料可選自氧化矽、氮氧化矽、PSG、BSG或BPSG。在一些實施例中，多個絕緣層112具有相同的介電材料，例如氧化矽。然而，本揭露的實施例並不限於此。在一些替代實施例中，多個絕緣層112可具有不同的介電材料。 類似地，在一些實施例中，多個犧牲層114具有相同的介電材料，例如氮化矽。然而，本揭露的實施例並不限於此。在一些替代實施例中，多個犧牲層114可具有不同的介電材料。在一些實施例中，形成多個絕緣層112及多個犧牲層114中的每一者的方法包括沈積製程，例如化學氣相沈積(chemical vapor deposition，CVD)製程或原子層沈積(atomic layer deposition，ALD)製程。
在一些實施例中，基底100是形成於互補金屬氧化物半導體(complementary metal-oxide-semiconductor，CMOS)積體電路之上的蝕刻停止層。在該些實施例中，基底100的材料相對於多層堆疊110中的材料具有足夠的蝕刻選擇性。在該些實施例中，基底100的材料包括碳化矽、氮氧化矽、碳氧化矽、碳氮化矽、氧化矽或氮化矽。在其中絕緣層112及犧牲層114由氧化矽及氮化矽製成的一些實施例中，基底100的材料由碳化矽形成。然而，本揭露並不限於此。在一些替代實施例中，基底100是半導體晶圓或絕緣體上半導體(semiconductor-on-insulator，SOI)晶圓。
在一些實施例中，沿著方向Z，絕緣層112具有介於約15奈米至約90奈米的範圍內的厚度t1，且犧牲層114具有介於約15奈米至約90奈米的範圍內的厚度t2。在一些實施例中，絕緣層112被形成為不同於犧牲層114的厚度。在一些替代實施例中，絕緣層112被形成為與犧牲層114相同的厚度。舉例而言，犧牲層114的厚度t2較絕緣層112的厚度t1大或者小自約50%至約200%。在一些實施例中，多層堆疊110沿著方向Z具有介於約1000 奈米至約10000奈米的範圍內的總高度h1。
參照圖2A及圖2B，在多層堆疊110中形成多個溝渠TR1。如圖2B中所示，多個溝渠TR1沿著方向Z穿透過多層堆疊110。亦即，多個溝渠TR1在多層堆疊110中垂直地延伸。在所示實施例中，多個溝渠TR1垂直地延伸穿過多層堆疊110的所有層(即，所有絕緣層112及犧牲層114)且暴露出基底100。亦即，溝渠TR1的底表面由基底100界定。換言之，基底100暴露於溝渠TR1的底部處。然而，本揭露並不限於此。在一些替代實施例中，多個溝渠TR1垂直地延伸穿過多層堆疊110的一些層而非所有層。舉例而言，多個溝渠TR1可垂直地延伸穿過多個犧牲層114中的所有者且暴露出最底部的絕緣層112。儘管在圖2A及圖2B中出於例示目的而呈現出三個溝渠TR1，但此項技術中的技術人員可理解，溝渠TR1的數目可較圖2A及圖2B中繪示的溝渠TR1的數目多，且可基於需求及/或設計佈局進行指定。
如圖2A的俯視圖中所示，垂直地穿透過多層堆疊110的多個溝渠TR1沿著與方向Z垂直的方向Y在側向上延伸，且沿著與方向Y及方向Z垂直的方向X排列。因此，多層堆疊110被多個溝渠TR1切割成多個條帶部分。在此種情形中，所述多個條帶部分在下文中被稱為多層堆疊110的剩餘部分。此外，在形成多個溝渠TR1之後，多層堆疊110的每一剩餘部分沿著方向X設置於兩個相鄰的溝渠TR1之間。亦即，多層堆疊110的兩個相鄰的剩餘部分藉由對應的溝渠TR1彼此間隔開。在一些實施例中， 多層堆疊110的剩餘部分沿著方向X具有介於約70奈米至約400奈米的範圍內的寬度w1，且具有針對圖1A及圖1B論述的總高度h1。在一些實施例中，溝渠TR1沿著方向X具有介於約70奈米至約400奈米的範圍內的寬度w2。多層堆疊110的每一剩餘部分的高寬比(aspect ratio，AR)是總高度h1對多層堆疊110的剩餘部分的最窄特徵的寬度(所述寬度是此步驟處的寬度w1)的比率。另外，如圖2B中所示，溝渠TR1暴露出多層堆疊110的剩餘部分的側表面。亦即，溝渠TR1的側壁由多層堆疊110的剩餘部分界定。在所示實施例中，溝渠TR1完全暴露出多層堆疊110的剩餘部分的側表面。亦即，溝渠TR1暴露出多層堆疊110的剩餘部分中的所有層(即，所有絕緣層112及犧牲層114)的側表面。然而，本揭露並不限於此。在一些替代實施例中，溝渠TR1局部地暴露出多層堆疊110的剩餘部分的側表面。在一些實施例中，在當前步驟中，絕緣層112的側表面與犧牲層114的側表面實質上共面或齊平。
在一些實施例中，形成溝渠TR1的方法包括微影製程及蝕刻製程(例如，非等向性蝕刻製程)。由於基底100相對於多層堆疊110中的材料具有足夠的蝕刻選擇性，因此基底100可在蝕刻製程期間保持實質上完整。在其中基底100由碳化矽形成，絕緣層112由氧化矽形成，且犧牲層114由氮化矽形成的一些實施例中，溝渠TR1是藉由使用與氫氣(H2)或氧氣(O2)氣體混合的氟系氣體(例如，C4F6)的乾式蝕刻形成。
參照圖3A及圖3B，多層堆疊110的多個剩餘部分中的多個犧牲層114相對於多層堆疊110的多個剩餘部分中的多個絕緣層112在側向上凹陷。如圖3B中所示，移除多個犧牲層114的被多個溝渠TR1暴露出的部分以形成多個凹槽Re。多個凹槽Re中的每一者形成於兩個相鄰的絕緣層112之間。多個凹槽Re中的每一者與對應的溝渠TR1連接(例如，空間連通)。自另一觀點看，如圖3B中所示，犧牲層114的側表面被凹槽Re及溝渠TR1暴露，且犧牲層114的被暴露出的側表面不再與絕緣層112的被暴露出的側表面共面，而是相對於絕緣層112的被暴露出的側表面在側向上凹陷。儘管犧牲層114的被暴露出的側表面在圖3B中示出為直的，但側壁可為凹的或凸的。
在一些實施例中，使犧牲層114在側向上凹陷的方法包括蝕刻製程，例如等向性蝕刻製程。在此蝕刻製程期間，絕緣層112可能由於相對於犧牲層114具有足夠的蝕刻選擇性而幾乎不被蝕刻。亦即，用於形成凹槽Re的蝕刻製程是對於犧牲層114的材料具有選擇性(例如，以較絕緣層112的材料快的速率選擇性地蝕刻犧牲層114的材料)的製程。自另一觀點看，由於基底100相對於多層堆疊110中的材料具有足夠的蝕刻選擇性，因此基底100可在此蝕刻製程期間保持實質上完整。在其中基底100由碳化矽形成，絕緣層112由氧化矽形成，且犧牲層114由氮化矽形成的一些實施例中，溝渠TR1是藉由使用磷酸(H3PO4)的濕式蝕刻擴展以形成凹槽Re。然而，本揭露的實施例並不限於此。在一 些替代實施例中，可使用對犧牲層114的材料具有選擇性的乾式蝕刻。
在形成多個凹槽Re之後，多個凹槽Re中的每一者具有沿著方向X延伸至對應的絕緣層112的被暴露出的側表面的深度d1。可使用定時蝕刻製程來在凹槽Re達到期望的深度d1時停止對凹槽Re的蝕刻。在一些實施例中，凹槽Re的深度d1介於約10奈米至約20奈米的範圍內。自另一觀點看，形成凹槽Re會減小犧牲層114的寬度。在一些實施例中，在形成多個凹槽Re之後，多個犧牲層114中的每一者沿著方向X具有介於約20奈米至約360奈米的範圍內的寬度w3。如上所述，多層堆疊110的每一剩餘部分的高寬比(AR)是總高度h1對多層堆疊110的剩餘部分的最窄特徵的寬度(所述寬度是此步驟處的寬度w3)的比率。因此，形成凹槽Re會增大多層堆疊110的每一剩餘部分的高寬比。
參照圖4A、圖4B及圖4C，在多個凹槽Re中形成多個閘極介電層120。詳言之，如圖4B及圖4C中所示，多個閘極介電層120中的每一者以一對一的關係形成於多個凹槽Re中的一者內。閘極介電層120被形成為覆蓋或接觸犧牲層114的被對應的凹槽Re暴露出的側表面。如此一來，在多層堆疊110的每一剩餘部分中，沿著方向X的相鄰的閘極介電層120藉由對應的犧牲層114在側向上彼此間隔開。此外，如圖4B中所示，多個犧牲層114中的一者與對應的閘極介電層120在多層堆疊110的每一剩餘部分中位於實質上相同的水平處(at substantially the same level)。 在本文中，當元件被闡述為「位於實質上相同的水平處」時，元件被形成為位於實質上相同的高度處。自另一觀點看，如圖4B中所示，閘極介電層120嵌置於兩個相鄰的絕緣層112之間。換言之，沿著方向Z的多個閘極介電層120藉由對應的絕緣層112垂直地彼此間隔開。
在一些實施例中，閘極介電層120是藉由以下步驟形成。首先，在基底100之上形成閘極介電材料，以填充多個絕緣層112之間的多個凹槽Re。在一些實施例中，閘極介電材料不僅填充多個凹槽Re，且亦進一步覆蓋多個絕緣層112的被多個溝渠TR1暴露出的側表面、最頂部的絕緣層112的頂表面、以及基底100的被多個溝渠TR1暴露出的頂表面。在一些實施例中，形成閘極介電材料的方法包括沈積製程，例如CVD製程或ALD製程。此後，移除閘極介電材料的覆蓋多個絕緣層112的被多個溝渠TR1暴露出的側表面、最頂部的絕緣層112的頂表面、及基底100的被多個溝渠TR1暴露出的頂表面的部分，以便形成分離且斷開的多個閘極介電層120。在一些實施例中，移除閘極介電材料的一些部分的方法包括執行等向性蝕刻製程。然而，本揭露並不限於此。在一些替代實施例中，在執行非等向性蝕刻製程之後藉由執行等向性蝕刻製程以移除閘極介電材料的一些部分。
在一些實施例中，閘極介電層120的閘極介電材料包括具有大於約10的介電常數(dielectric constant，k)的高k材料。在一些實施例中，高k材料包括金屬氧化物，例如ZrO2、Gd2O3、 HfO2、BaTiO3、Al2O3、LaO2、TiO2、Ta2O5、Y2O3、STO、BTO、BaZrO、HfZrO、HfLaO、HfTaO、HfTiO、或其組合。在一些實施例中，閘極介電層120可選地包含矽酸鹽，例如HfSiO、LaSiO、AlSiO、或其組合。
如圖4C的平面圖中所示，閘極介電層120沿著方向Y在側向上延伸。在一些實施例中，閘極介電層120沿著方向Z具有與犧牲層114的厚度t2實質上相同的厚度t3，如圖4B中所示。在一些實施例中，閘極介電層120的厚度t3介於約15奈米至約90奈米的範圍內。在一些實施例中，沿著方向X，閘極介電層120具有小於凹槽Re的深度d1的寬度w4。亦即，凹槽Re被對應的閘極介電層120局部佔據。在閘極介電層120達到期望的寬度w4之後，可使用定時蝕刻製程來在閘極介電層120達到期望的寬度w4時停止對閘極介電材料的蝕刻。在一些實施例中，閘極介電層120的寬度w4沿著方向X介於約5奈米至約10奈米的範圍內。
繼續參照圖4B及圖4C，在多個凹槽Re中形成多個通道層122。詳言之，如圖4B及圖4C中所示，多個通道層122中的每一者以一對一的關係形成於多個凹槽Re中的一者內。通道層122被形成為覆蓋或接觸對應的閘極介電層120的被對應的凹槽Re暴露出的側表面。如此一來，在多層堆疊110的每一剩餘部分中，沿著方向X的多個通道層122藉由對應的多個閘極介電層120及對應的犧牲層114而在側向上彼此間隔開。此外，如圖4B中所示，多個犧牲層114中的一者、對應的多個閘極介電層120及對 應的多個通道層122在多層堆疊110的每一剩餘部分中位於實質上相同的水平處。自另一觀點看，如圖4B中所示，通道層122嵌置於兩個相鄰的絕緣層112之間。換言之，沿著方向Z的多個通道層122藉由對應的絕緣層112垂直地彼此間隔開。
在一些實施例中，通道層122是藉由以下步驟形成。首先，在基底100之上形成通道材料，以填充多個絕緣層112之間的多個凹槽Re。在一些實施例中，通道材料不僅填滿多個凹槽Re，且亦進一步覆蓋多個絕緣層112的被多個溝渠TR1暴露出的側表面、最頂部的絕緣層112的頂表面、以及基底100的被多個溝渠TR1暴露出的頂表面。在一些實施例中，形成通道材料的方法包括沈積製程，例如CVD製程或ALD製程。此後，移除通道材料的覆蓋多個絕緣層112的被多個溝渠TR1暴露出的側表面、最頂部的絕緣層112的頂表面、及基底100的被多個溝渠TR1暴露出的頂表面的部分，以便形成分離且斷開的多個通道層122。在一些實施例中，移除通道材料的一些部分的方法包括執行非等向性蝕刻製程。
在一些實施例中，通道層122的通道材料包括金屬氧化物(或氧化物半導體)，例如銦系氧化物材料(例如，銦鎵鋅氧化物(indium gallium zinc oxide，IGZO)、銦錫氧化物(indium tin oxide，ITO)，銦鎵鋅錫氧化物(indium gallium zinc tin oxide，IGZTO))。通道層122的其他合適材料包括氧化鋅(zinc oxide，ZnO)、氧化銦鎢(indium tungsten oxide，InWO)、氧化鎢(tungsten oxide，WO)、氧化鉭(tantalum oxide，TaO)及氧化鉬(molybdenum oxide，MoO)。
如圖4C的平面圖中所示，通道層122沿著方向Y在側向上延伸，且多個閘極介電層120中的每一者設置於對應的通道層122與對應的犧牲層114之間。在一些實施例中，通道層122沿著方向Z具有與犧牲層114的厚度t2實質上相同的厚度t4，如圖4B中所示。在一些實施例中，通道層122的厚度t4介於約20奈米至約100奈米的範圍內。在一些實施例中，沿著方向X，通道層122具有小於凹槽Re的深度d1的寬度w5。在一些實施例中，通道層122的寬度w5沿著方向X介於約5奈米至約10奈米的範圍內。
在一些實施例中，如圖4B中所示，每一通道層122的被對應的溝渠TR1暴露出的側表面與相鄰的絕緣層112的被對應的溝渠TR1暴露出的側表面實質上共面或齊平。在此種情形中，閘極介電層120的寬度w4與通道層122的寬度w5之和與凹槽Re的深度d1實質上相同。然而，本揭露並不限於此。在一些替代實施例中，每一通道層122的被對應的溝渠TR1暴露出的側表面相對於相鄰的絕緣層112的被對應的溝渠TR1暴露出的側表面略微凹陷非零距離。舉例而言，非零距離介於自約1奈米至約5奈米的範圍內。
參照圖5A、圖5B及圖5C，在形成多個通道層122之後，形成多個介電牆124以填滿多個溝渠TR1。如圖5A、圖5B 及圖5C中所示，介電牆124接觸絕緣層112的被溝渠TR1暴露出的側表面及通道層122的被溝渠TR1暴露出的側表面。在其中每一通道層122的被對應的溝渠TR1暴露出的側表面與相鄰的絕緣層112的被對應的溝渠TR1暴露出的側表面實質上共面或齊平的一些實施例中，與絕緣層112的被對應的溝渠TR1暴露出的側表面及通道層122的被對應的溝渠TR1暴露出的側表面接觸的介電牆124的每一側表面具有實質上平滑的輪廓。在一些實施例中，如圖5A、圖5B及圖5C中所示，與絕緣層112的被對應的溝渠TR1暴露出的側表面及通道層122的被對應的溝渠TR1暴露出的側表面接觸的介電牆124的每一側表面實質上是直的。然而，本揭露並不限於此。在其中每一通道層122的被對應的溝渠TR1暴露出的側表面相對於相鄰的絕緣層112的被對應的溝渠TR1暴露出的側表面略微凹陷的一些實施例中，與絕緣層112的被對應的溝渠TR1暴露出的側表面及通道層122的被對應的溝渠TR1暴露出的側表面接觸的介電牆124的每一側表面具有不平整的輪廓。在此種實施例中，介電牆124可具有與對應的通道層122的被對應的溝渠TR1暴露出的側表面接觸的在側向上突出的部分。
在一些實施例中，如圖5B中所示，介電牆124的底表面接觸基底100的被溝渠TR1暴露出的頂表面。然而，本揭露並不限於此。在其中溝渠TR1垂直地延伸穿過多層堆疊110的一些層而非所有層的實施例中，介電牆124的底表面接觸多層堆疊110的剩餘部分。
在一些實施例中，介電牆124是藉由以下步驟形成。在形成多個通道層122之後，形成介電材料以填滿多個溝渠TR1。介電材料可包括氮化矽、氧化矽、氮氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻雜硼的磷矽酸鹽玻璃(BPSG)、或類似材料、或其組合，且可藉由合適的沈積製程(例如CVD製程或ALD製程)形成。在形成介電材料之後，可執行平坦化製程(例如化學機械平坦化(chemical mechanical planarization，CMP)製程、蝕刻製程或其組合)，以移除介電材料的位於多個溝渠TR1外部的部分。在一些實施例中，介電材料的藉由平坦化製程移除的所述部分位於最頂部的絕緣層112的頂表面之上。亦即，平坦化製程暴露出多層堆疊110，使得多層堆疊110的頂表面(例如，最頂部的絕緣層112的頂表面)與介電材料的剩餘部分的頂表面在平坦化製程完成之後彼此實質上共面或齊平。介電材料的位於多個溝渠TR1中的剩餘部分形成多個介電牆124。
如圖5C的平面圖中所示，介電牆124沿著方向Y在側向上延伸，且多個通道層122中的每一者設置於對應的介電牆124與對應的閘極介電層120之間。在一些實施例中，介電牆124沿著方向Z具有與多層堆疊110的總高度h1實質上相同的高度h2，如圖5B中所示。在一些實施例中，介電牆124的高度h2介於約1000奈米至約10000奈米的範圍內。在一些實施例中，介電牆124沿著方向X具有與溝渠TR1的寬度w2實質上相同的寬度w6。在一些實施例中，介電牆124的寬度w6介於約70奈米至約400奈 米的範圍內。
參照圖6A、圖6B、及圖6C，在多個介電牆124、多個絕緣層112及多個通道層122中形成多個穿孔TH1。詳言之，如圖6A、圖6B及圖6C中所示，每一穿孔TH1沿著方向Z穿透過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122，以暴露出基底100。亦即，每一穿孔TH1垂直地延伸穿過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122。此外，如圖6C中所示，穿孔TH1穿透過多個通道層122以切斷多個通道層122，使得多個通道層122中的每一者呈現為不連續通道層。然而，本揭露並不限於此。在一些替代實施例中，穿孔TH1可穿透過多個通道層122而不切斷多個通道層122。在此種情形中，多個通道層122中的每一者仍然是連續的通道層。另外，如圖6B中所示，在形成穿孔TH1之後，閘極介電層120的接觸通道層122的側表面被穿孔TH1暴露。然而，本揭露並不限於此。在其中穿孔TH1穿透過通道層122而不切斷通道層122的實施例中，閘極介電層120不被穿孔TH1暴露。儘管在圖6A中出於例示目的而呈現出八個穿孔TH1，但此項技術中的技術人員可理解，穿孔TH1的數目可較圖6A中繪示的穿孔TH1的數目多，且可基於需求及/或設計佈局進行指定。
在一些實施例中，多個穿孔TH1在側向上彼此隔開。如圖6A、圖6B及圖6C中所示，排列於同一介電牆124中的多個穿孔TH1藉由此介電牆124、對應的多個絕緣層112及對應的多個 通道層122在側向上彼此隔開。自另一觀點看，如圖6A及圖6C中所示，多個穿孔TH1被分離地排列成具有沿著方向Y延伸的多個行，且多個穿孔TH1的兩個相鄰的行沿著方向X彼此間隔開。同一行中的多個穿孔TH1藉由對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122在側向上彼此隔開。排列於同一介電牆124中的多個穿孔TH1的相鄰行中的一者中的多個穿孔TH1藉由此介電牆124而在側向上與所述相鄰行中的另一者中的多個穿孔TH1隔開。
在一些實施例中，穿孔TH1是使用微影製程及蝕刻製程形成。可在多層堆疊110之上形成罩幕圖案(例如圖案化光阻)。然後可使用罩幕圖案作為蝕刻罩幕來執行蝕刻製程，以移除多個介電牆124的部分、多個絕緣層112的部分及多個通道層122的部分，以便形成多個穿孔TH1。在蝕刻製程完成之後，可藉由合適的移除製程(例如灰化或剝離)移除罩幕圖案(例如，圖案化光阻)。在一些實施例中，蝕刻製程是非等向性蝕刻製程。
參照圖7A、圖7B及圖7C，形成多個記憶柱(memory pillar)126以填滿多個穿孔TH1。詳言之，如圖7A、圖7B及圖7C中所示，每一記憶柱126沿著方向Z穿透過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122且到達基底100的被對應的穿孔TH1暴露出的頂表面。亦即，每一記憶柱126垂直地延伸穿過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122。在一些實施例中，每一記憶柱126被形成為藉由 多於一個側表面而在側向上接觸對應的多個通道層122中的一者。在所示實施例中，如圖7C中所示，由於穿孔TH1切斷通道層122以暴露出閘極介電層120的側表面，因此填滿對應的穿孔TH1的每一記憶柱126的兩個側表面在側向上接觸對應的多個通道層122中的一者。自另一觀點看，填滿穿孔TH1的記憶柱126接觸閘極介電層120的被穿孔TH1暴露出的側表面。然而，本揭露並不限於此。在其中穿孔TH1穿透過通道層122而不切斷通道層122的實施例中，每一記憶柱126的部分嵌置於對應的通道層122中。在此種情形中，填滿對應的穿孔TH1的每一記憶柱126的三個側表面在側向上接觸對應的多個通道層122中的一者。儘管在圖7A中出於例示目的而呈現出八個記憶柱126，但此項技術中的技術人員可理解，記憶柱126的數目可較圖7A中繪示的記憶柱126的數目多，且可基於需求及/或設計佈局進行指定。
在一些實施例中，多個記憶柱126在側向上彼此隔開。如圖7A、圖7B及圖7C中所示，排列於同一介電牆124中的多個記憶柱126藉由此介電牆124、對應的多個絕緣層112及對應的多個通道層122在側向上彼此隔開。自另一觀點看，如圖7A及圖7C中所示，多個記憶柱126被分離地排列成具多個列及多個行的陣列。詳言之，多個記憶柱126被分離地排列成具有沿著方向Y延伸的多個行，且多個記憶柱126的相鄰兩行沿著方向X彼此間隔開。同一行中的多個記憶柱126藉由對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122在側向上彼此隔開。排 列於同一介電牆124中的多個記憶柱126的相鄰行中的一者中的多個記憶柱126藉由此介電牆124而在側向上與所述相鄰行中的另一者中的多個記憶柱126隔開。
在一些實施例中，多個記憶柱126中的每一者包括電極E1、切換層(switching layer)SL及電極E2。在所示實施例中，如圖7A、圖7B及圖7C中所示，在每一記憶柱126中，切換層SL設置於電極E1與電極E2之間。詳言之，如圖7A的俯視圖中所示，在每一記憶柱126中，切換層SL的內側表面接觸電極E2的側表面，且電極E1的內側表面接觸切換層SL的外側表面。亦即，在每一記憶柱126中，切換層SL包繞於電極E2周圍，且電極E1包繞於切換層SL周圍。換言之，在每一記憶柱126中，切換層SL夾置於電極E1與電極E2之間且實體接觸電極E1及電極E2。自另一觀點看，如圖7A、圖7B及圖7C中所示，由於每一記憶柱126沿著方向Z穿透過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122，因此每一記憶柱126中的電極E1的外側表面接觸對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122。
在一些實施例中，多個記憶柱126是藉由以下步驟形成。首先，藉由以下步驟來形成多個電極E1：沈積共形地覆蓋多個穿孔TH1的底表面及側壁、最頂部的絕緣層112的頂表面及多個介電牆124的頂表面的導電材料；且然後執行非等向性蝕刻製程以移除導電材料的位於多個穿孔TH1的底表面、最頂部的絕緣 層112的頂表面及多個介電牆124的頂表面上的部分。在此種情形中，電極E1可具有與最頂部的絕緣層112相鄰的經圓化(rounded)或彎曲的頂表面。在一些實施例中，電極E1可具有平的頂表面，如圖7B中所示。電極E1的導電材料可藉由CVD製程或ALD製程沈積。在形成多個電極E1之後，藉由以下步驟來形成多個切換層SL：沈積共形地覆蓋多個穿孔TH1的底表面、多個電極E1的頂表面及側表面、最頂部的絕緣層112的頂表面以及多個介電牆124的頂表面的切換材料；且然後執行非等向性蝕刻製程以移除切換材料的位於多個穿孔TH1的底表面、多個電極E1的頂表面、最頂部的絕緣層112的頂表面及多個介電牆124的頂表面上的部分。在此種情形中，切換層SL可具有經圓化或彎曲的頂表面。在一些實施例中，切換層SL可具有平的頂表面，如圖7B中所示。切換層SL的切換材料可藉由CVD製程或ALD製程沈積。在形成多個切換層SL之後，形成導電材料以填滿多個穿孔TH1。導電材料可藉由沈積製程(例如，CVD製程、ALD製程、或物理氣相沈積(physical vapor deposition，PVD)製程)、鍍覆製程或其組合形成。在形成導電材料之後，可執行平坦化製程(例如CMP製程、蝕刻製程或其組合)，以移除導電材料的位於多個穿孔TH1外部的部分。在一些實施例中，導電材料的藉由平坦化製程移除的所述部分位於多個電極E1的頂表面、多個切換層SL的頂表面、最頂部的絕緣層112的頂表面及多個介電牆124的頂表面之上。在一些實施例中，平坦化製程暴露出多層堆疊110及 多個介電牆124，使得多層堆疊110的頂表面(例如，最頂部的絕緣層112的頂表面)、多個介電牆124的頂表面及導電材料的剩餘部分的頂表面在平坦化製程完成之後實質上彼此共面或齊平。導電材料的位於多個穿孔TH1中的剩餘部分形成多個電極E2。
在一些實施例中，每一切換層SL能夠藉由在切換層SL兩端施加適當的電壓差而在多個電阻狀態之間進行切換。如此一來，切換層SL可被配置成儲存多個邏輯狀態。在一些實施例中，切換層SL的切換材料是相變材料，所述相變材料能夠藉由在切換層SL兩端施加適當的電壓差而在兩種不同的結晶度(crystallinity)之間進行切換。舉例而言，切換層SL的結晶度因電極E1與電極E2之間的電壓差導致的焦耳熱(joule heating)而改變。在一些實施例中，相變材料是硫屬化物材料(chalcogenide material)。在該些實施例中，硫屬化物材料可包括Ge、Te及Sb中的一或多者。舉例而言，硫屬化物材料可為GeSbTe，例如Ge2Sb2Te5(GST225)、Ge4Sb2Te4(GST424)等等。在某些情形中，硫屬化物材料可摻雜有N、Si、C、In、Ga或類似材料，且所述硫屬化物材料的實例可為經摻雜的Ge6Sb1Te2(GST612)。在其中切換層SL由相變材料形成的實施例中，電極E1的材料及電極E2的材料分別包括W、TiN、Ru、TaN或其他金屬材料。
在替代實施例中，切換層SL在多個電阻狀態之間的切換是根據切換層SL中是否形成導電細絲(conductive filament)來確定。在該些替代實施例中，切換層SL的切換材料可為其中可形 成導電細絲的可變電阻材料，所述可變電阻材料包括金屬氧化物(例如HfO2、ZrO2、HfZrO、HfAlO、HfSiO、HfSrO或HfYO)、金屬氮氧化物(例如HfON)、或者經氧化的金屬(oxidized metal)(例如WOx、HfOx、或AlOx)。並且，在該些替代實施例中，電極E1的材料及電極E2的材料分別包括W、TiN、Ru、TaN或其他導電材料。
參照圖8A、圖8B、圖8C及圖8D，在多個介電牆124、多個絕緣層112及多個通道層122中形成多個穿孔TH2。詳言之，如圖8A、圖8C及圖8D中所示，每一穿孔TH2沿著方向Z穿透過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122，以暴露出基底100。亦即，每一穿孔TH2垂直地延伸穿過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122。此外，如圖8C中所示，穿孔TH2穿透過多個通道層122以切斷多個通道層122，使得多個通道層122中的每一者呈現為具有較形成多個穿孔TH1之後多的不連續段的不連續通道層。然而，本揭露並不限於此。在一些替代實施例中，穿孔TH2可穿透過多個通道層122而不切斷多個通道層122。另外，如圖8D中所示，在形成穿孔TH2之後，閘極介電層120的接觸通道層122的側表面被穿孔TH2暴露。然而，本揭露並不限於此。在其中穿孔TH2穿透過通道層122而不切斷通道層122的實施例中，閘極介電層120不被穿孔TH2暴露。儘管圖8A中出於例示目的而呈現出八個穿孔TH2，但此項技術中的技術人員可理解，穿孔TH2的數目可 較圖8A中繪示的穿孔TH2的數目多，且可基於需求及/或設計佈局進行指定。
在一些實施例中，多個穿孔TH2在側向上彼此隔開。如圖8A及圖8C中所示，多個穿孔TH2被分離地排列成具有沿著方向Y延伸的多個行，且多個穿孔TH2的兩個相鄰的行沿著方向X彼此間隔開。排列於同一介電牆124中的多個穿孔TH2的相鄰行中的一者中的多個穿孔TH2藉由此介電牆124而在側向上與所述相鄰行的另一者中的多個穿孔TH2隔開。此外，如圖8A、圖8C及圖8D中所示，同一行中的多個穿孔TH2藉由對應的介電牆124、對應的多個絕緣層112、對應的多個通道層122及對應的記憶柱126在側向上彼此隔開。自另一觀點看，如圖8A及圖8C中所示，多個記憶柱126與多個穿孔TH2被分離地排列成具多個列及多個行的陣列。詳言之，同一行中的多個記憶柱126與多個穿孔TH2沿著方向Y交替地排列。亦即，同一行中的多個記憶柱126與多個穿孔TH2藉由對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122而在側向上彼此隔開。
在一些實施例中，穿孔TH2是使用微影製程及蝕刻製程形成。可在多層堆疊110之上形成罩幕圖案(例如圖案化光阻)。然後可使用罩幕圖案作為蝕刻罩幕來執行蝕刻製程，以移除多個介電牆124的部分、多個絕緣層112的部分及多個通道層122的部分，以便形成多個穿孔TH2。在蝕刻製程完成之後，可藉由合適的移除製程(例如灰化或剝離)移除罩幕圖案(例如，圖案化 光阻)。在一些實施例中，蝕刻製程是非等向性蝕刻製程。
參照圖9A、圖9B、圖9C及圖9D，形成多個導電柱128以填滿多個穿孔TH2。詳言之，如圖9A、圖9C及圖9D中所示，每一導電柱128沿著方向Z穿透過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122，且到達基底100的被對應的穿孔TH2暴露出的頂表面。亦即，每一導電柱128垂直地延伸穿過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122。在一些實施例中，每一導電柱128被形成為藉由多於一個側表面而在側向上接觸對應的多個通道層122中的一者。在所示實施例中，如圖9C中所示，由於穿孔TH2切斷通道層122以暴露出閘極介電層120的側表面，因此填滿對應的穿孔TH2的每一導電柱128的兩個側表面在側向上接觸對應的多個通道層122中的一者。自另一觀點看，填滿穿孔TH2的導電柱128接觸閘極介電層120的被穿孔TH2暴露出的側表面。然而，本揭露並不限於此。在其中穿孔TH2穿透過通道層122而不切斷通道層122的實施例中，每一導電柱128的部分嵌置於對應的通道層122中。在此種情形中，填滿對應的穿孔TH2的每一導電柱128的三個側表面在側向上接觸對應的多個通道層122中的一者。儘管在圖9A中出於例示目的而呈現出八個導電柱128，但此項技術中的技術人員可理解，導電柱128的數目可較圖9A中繪示的導電柱128的數目多，且可基於需求及/或設計佈局進行指定。
在一些實施例中，多個導電柱128在側向上彼此隔開。 如圖9A及圖9C中所示，多個導電柱128被分離地排列成具有沿著方向Y延伸的多個行，且多個導電柱128的兩個相鄰的行沿著方向X彼此間隔開。排列於同一介電牆124中的多個導電柱128的相鄰行中的一者中的多個導電柱128藉由此介電牆124而在側向上與所述相鄰行中的另一者中的多個導電柱128隔開。此外，如圖9A、圖9C及圖9D中所示，同一行中的多個導電柱128藉由對應的介電牆124、對應的多個絕緣層112、對應的多個通道層122及對應的記憶柱126在側向上彼此隔開。自另一觀點看，如圖9A及圖9C中所示，多個記憶柱126與多個導電柱128被分離地排列成具多個列及多個行的陣列。詳言之，同一行中的多個記憶柱126與多個導電柱128沿著方向Y交替地排列。亦即，同一行中的多個記憶柱126與多個導電柱128藉由對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122而在側向上彼此隔開。
在一些實施例中，多個導電柱128是藉由以下步驟形成。在形成多個穿孔TH2之後，形成導電材料以填滿多個穿孔TH2。導電材料可包括銅、鈦、氮化鈦、鉭、氮化鉭、鎢、釕、鋁、其組合、或類似材料，且可藉由沈積製程(例如，CVD製程、ALD製程或PVD製程)、鍍覆製程或其組合形成。在形成導電材料之後，可執行平坦化製程(例如CMP製程、蝕刻製程或其組合)，以移除導電材料的位於多個穿孔TH2外部的部分。在一些實施例中，導電材料的藉由平坦化製程移除的所述部分位於最頂部的絕緣層112的頂表面、多個介電牆124的頂表面及多個記憶柱126 的頂表面之上。在一些實施例中，平坦化製程暴露出多層堆疊110及多個介電牆124，使得多層堆疊110的頂表面(例如，最頂部的絕緣層112的頂表面)、多個介電牆124的頂表面及導電材料的剩餘部分的頂表面在平坦化製程完成之後實質上彼此共面或齊平。導電材料的位於多個穿孔TH2中的剩餘部分形成多個導電柱128。
如圖6A至圖9A、圖6B至圖9B、圖6C至圖9C及圖8D至圖9D中所示，導電柱128是在已形成記憶柱126之後形成，即，形成記憶柱126的步驟先於形成導電柱128的步驟。然而，本揭露並不限於此。在一些替代實施例中，形成導電柱128的步驟可先於形成記憶柱126的步驟。
在形成接觸通道層122的導電柱128之後，隨後藉由替換製程使用閘極層118替換犧牲層114，此將在圖10A至圖12A、圖10B至圖12B、圖10C至圖12C、及圖10D至圖12D中詳細闡述。
參照圖10A、圖10B、圖10C及圖10D，在多層堆疊110中形成多個溝渠TR2。在所示實施例中，多個溝渠TR2沿著方向Z穿透過在形成多個凹槽Re(如參照圖3A及圖3B闡述)之後獲得的多層堆疊110的多個剩餘部分。為了避免混亂及易於論述，在下文的論述中，在形成多個凹槽Re之後獲得的多層堆疊110的多個剩餘部分被稱為多層堆疊110的多個剩餘部分。詳言之，多個溝渠TR2中的每一者以一對一的關係形成於多層堆疊110的多個剩餘部分中的一者中。自另一觀點看，在所示實施例中，多個 溝渠TR2中的每一者垂直地延伸穿過多層堆疊110的對應的剩餘部分的所有層(即，所有絕緣層112及犧牲層114)，以暴露出基底100。亦即，多層堆疊110的每一剩餘部分可被視為被對應的溝渠TR2切割成兩個半部分。然而，本揭露並不限於此。在一些替代實施例中，溝渠TR2垂直地延伸穿過多層堆疊110的剩餘部分的一些層而非所有層。舉例而言，溝渠TR2可延伸穿過犧牲層114中的所有者且暴露出最底部的絕緣層112。
如圖10A的俯視圖及圖10C的平面圖中所示，多個溝渠TR2沿著方向Y在側向上延伸且沿著方向X排列。此外，在形成多個溝渠TR2之後，多層堆疊110的每一剩餘部分的所述兩個半部分藉由多個溝渠TR2中的一者在側向上彼此間隔開。在一些實施例中，溝渠TR2沿著方向X具有介於約5奈米至約10奈米的範圍內的寬度w7。亦即，多層堆疊110的剩餘部分的所述兩個半部分在側向上彼此間隔開等於溝渠TR2的寬度w7的分隔距離。另外，如圖10B中所示，每一溝渠TR2暴露出多層堆疊110的對應的剩餘部分的每一半部分中的剩餘的多個犧牲層114。
在一些實施例中，形成溝渠TR2的方法包括微影製程及蝕刻製程(例如，非等向性蝕刻製程)。由於基底100相對於多層堆疊110中的材料具有足夠的蝕刻選擇性，因此基底100可在蝕刻製程期間保持實質上完整。在其中基底100由碳化矽形成，絕緣層112由氧化矽形成，且犧牲層114由氮化矽形成的一些實施例中，溝渠TR2藉由使用與氫氣(H2)或氧氣(O2)氣體混合的 氟系氣體(例如，C4F6)的乾式蝕刻形成。在一些實施例中，形成溝渠TR2的蝕刻製程可類似於用於形成針對圖2A及圖2B闡述的溝渠TR1的蝕刻製程。
參照圖11A、圖11B、圖11C及圖11D，選擇性地移除剩餘的多個犧牲層114，以在多個絕緣層112之間形成多個間隙Gp。藉由經由多個溝渠TR2移除剩餘的多個犧牲層114，多個絕緣層112及多個閘極介電層120的先前接觸多個犧牲層114的表面當前被多個間隙Gp暴露。另外，由於多個閘極介電層120、多個介電牆124、多個記憶柱126及多個導電柱128連接至多個絕緣層112，因此多個閘極介電層120、多個介電牆124、多個記憶柱126及多個導電柱128可為多個絕緣層112提供支撐，且防止多個絕緣層112在剩餘的多個犧牲層114被移除之後塌陷。在一些實施例中，移除剩餘的犧牲層114的方法包括等向性蝕刻製程。由於基底100、絕緣層112及閘極介電層120可相對於犧牲層114具有足夠的蝕刻選擇性，因此可在此等向性蝕刻製程期間選擇性地移除犧牲層114。
參照圖12A、圖12B、圖12C及圖12D，在先前被多個犧牲層114佔據的多個間隙Gp中形成多個閘極層118。換言之，多層堆疊110的多個剩餘部分的每一半部分中先前存在的多個犧牲層114當前被多個閘極層118替換。在形成多個閘極層118之後，形成多個堆疊結構ST，每一堆疊結構ST包括垂直地交替堆疊於基底100上的多個絕緣層112與多個閘極層118。亦即，在如 針對圖10A至圖12A、圖10B至圖12B、圖10C至圖12C及圖10D至圖12D所述對多層堆疊110的多個剩餘部分執行替換製程之後，多層堆疊110的多個剩餘部分變成多個堆疊結構ST。詳言之，如圖10B、圖10D、圖12B及圖12D中所示，在執行替換製程之後，多層堆疊110的每一剩餘部分變成兩個堆疊結構ST。由於犧牲層114、對應的閘極介電層120及對應的通道層122如參照圖4A、圖4B及圖4C所述在多層堆疊110的每一剩餘部分中位於實質上相同的水平處，因此堆疊結構ST中取代犧牲層114的閘極層118與對應的閘極介電層120及對應的通道層122位於實質上相同的水平處。
在一些實施例中，多個堆疊結構ST在側向上彼此間隔開。詳言之，如圖12A、圖12B、圖12C及圖12D中所示，位於多個溝渠TR2中的一者的相對兩側處的兩個相鄰的堆疊結構ST藉由多個溝渠TR2中的所述一者在側向上彼此間隔開。在一些實施例中，位於多個溝渠TR2中的一者的相對兩側處的兩個相鄰的堆疊結構ST在側向上彼此間隔開等於如針對圖10A、圖10B、圖10C及圖10D闡述的溝渠TR2的寬度w7的分隔距離。此外，如圖12A、圖12B、圖12C及圖12D中所示，位於多個介電牆124中的一者的相對兩側處的兩個相鄰的堆疊結構ST藉由多個介電牆124中的所述一者、對應的多個閘極介電層120、對應的多個通道層122、對應的多個記憶柱126及對應的多個導電柱128在側向上彼此間隔開。如圖12A的俯視圖及圖12C的平面圖中所示，多 個堆疊結構ST沿著方向Y在側向上延伸且且沿著方向X排列。在一些實施例中，堆疊結構ST的閘極層118沿著方向Z具有與閘極介電層120的厚度t3實質上相同的厚度t5。在一些實施例中，閘極層118的厚度t5介於約15奈米至約90奈米的範圍內。在一些實施例中，沿著方向X，閘極層118具有介於約10奈米至約160奈米的範圍內的寬度w8。
在一些實施例中，多個閘極層118中的每一者以一對一的關係形成於多個間隙Gp中的一者內。如圖12B、圖12C及圖12D中所示，閘極層118被形成為覆蓋或接觸閘極介電層120的被對應的間隙Gp暴露出的側表面。亦即，閘極層118被形成為覆蓋或接觸閘極介電層120的和閘極介電層120的接觸對應的通道層122、對應的多個記憶柱126及對應的多個導電柱128的另一側表面相對的側表面。在一些實施例中，閘極層118的被溝渠TR2暴露出的側表面與相鄰的絕緣層112的被溝渠TR2暴露出的側表面實質上共面或齊平，如圖10B中所示。然而，本揭露並不限於此。在一些替代實施例中，每一閘極層118的被對應的溝渠TR2暴露出的側表面相對於相鄰的絕緣層112的被對應的溝渠TR2暴露出的側表面略微凹陷非零距離。舉例而言，非零距離介於自約1奈米至約5奈米的範圍內。
在一些實施例中，多個閘極層118是藉由以下步驟形成。首先，在基底100之上形成閘極材料，以填滿多個溝渠TR2以及多個絕緣層112之間的多個間隙Gp。在一些實施例中，閘極 材料不僅填滿多個間隙Gp及多個溝渠TR2，且亦進一步覆蓋多個堆疊結構ST中的多個最頂部的絕緣層112的頂表面、多個記憶柱126的頂表面、多個導電柱128的頂表面及多個介電牆124的頂表面。在一些實施例中，形成閘極材料的方法包括沈積製程，例如CVD製程或ALD製程。閘極材料可包括銅、鎢、鈷、鋁、氮化鎢、釕、銀、金、銠、鉬、鎳、鎘、鋅、其合金、其組合、及類似材料。此後，藉由蝕刻製程(例如非等向性蝕刻製程)移除閘極材料的未被多個堆疊結構ST中的多個絕緣層112覆蓋的部分。閘極材料的剩餘部分形成多個閘極層118。換言之，多個堆疊結構ST中的多個絕緣層112可在此蝕刻製程期間用作遮罩(shadow mask)，且閘極材料的此種圖案化可被認為是自對準製程。在一些替代實施例中，可在閘極層118與相鄰的絕緣層112之間形成障壁層，以防止閘極層118的金屬元素擴散至相鄰的絕緣層112。障壁層亦可提供增大閘極層118與相鄰的絕緣層112之間的黏著力的功能，且在一些實例中可被稱為膠層。障壁層可包含金屬氮化物，例如氮化鈦、氮化鉭、氮化鉬、氮化鋯或氮化鉿。在一些其他實施例中，障壁層與閘極層118具有不同的導電材料。舉例而言，閘極層118由鎢製成，且障壁層由氮化鈦製成。
參照圖13A、圖13B、圖13C及圖13D，形成多個介電牆130以填滿多個溝渠TR2。如圖13A、圖13B、圖13C及圖13D中所示，多個介電牆130接觸多個絕緣層112的被多個溝渠TR2暴露出的側表面及多個閘極層118的被多個溝渠TR2暴露出的側 表面。亦即，介電牆130會接觸對應的絕緣層112的和對應的絕緣層112之接觸介電牆124的另一側表面相對的側表面，且會接觸對應的閘極層118的和對應的閘極層118之接觸閘極介電層120的另一側表面相對的側表面。在其中每一閘極層118的被對應的溝渠TR2暴露出的側表面與相鄰的絕緣層112的被對應的溝渠TR2暴露的側表面實質上共面或齊平的實施例中，與絕緣層112的被對應的溝渠TR2暴露出的側表面及閘極層118的被對應的溝渠TR2暴露的側表面接觸的介電牆130的每一側表面具有實質上平滑的輪廓。在一些實施例中，如圖13A、圖13B、13C及圖13D中所示，與絕緣層112的被對應的溝渠TR2暴露出的側表面及閘極層118的被對應的溝渠TR2暴露出的側表面接觸的介電牆130的每一側表面實質上是直的。然而，本揭露並不限於此。在其中每一閘極層118的被對應的溝渠TR2暴露出的側表面相對於相鄰的絕緣層112的被對應的溝渠TR2暴露出的側表面略微凹陷的實施例中，與絕緣層112的被對應的溝渠TR2暴露出的側表面及閘極層118的被對應的溝渠TR2暴露出的側表面接觸的介電牆130的每一側表面具有不平整的輪廓。在此種情形中，介電牆130可具有與對應的閘極層118的被對應的溝渠TR2暴露出的側表面接觸的在側向上突出的部分。在一些實施例中，如圖13B及圖13D中所示，介電牆130的底表面接觸基底100的被溝渠TR2暴露出的頂表面。然而，本揭露並不限於此。在一些替代實施例中，介電牆130的底表面不接觸基底100的被溝渠TR2暴露出的頂表 面。舉例而言，介電牆130的底表面可接觸最底部的絕緣層112。
在一些實施例中，多個介電牆130是藉由以下步驟形成。形成介電材料以填滿多個溝渠TR2。介電材料可包括氮化矽、氧化矽、氮氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻雜硼的磷矽酸鹽玻璃(BPSG)、或類似材料、或其組合，且可藉由合適的沈積製程(例如CVD製程或ALD製程)形成。在形成介電材料之後，可執行平坦化製程(例如CMP製程、蝕刻製程或其組合)，以移除介電材料的位於多個溝渠TR2外部的部分。在一些實施例中，介電材料的藉由平坦化製程移除的所述部分位於多個堆疊結構ST中的多個最頂部的絕緣層112的頂表面之上。亦即，平坦化製程暴露出多個堆疊結構ST，使得多個堆疊結構ST的頂表面(例如，最頂部的絕緣層112的頂表面)與介電材料的多個剩餘部分的頂表面在平坦化製程完成之後實質上彼此共面或齊平。介電材料的位於多個溝渠TR2中的多個剩餘部分形成多個介電牆130。
如圖13A的俯視圖及圖13B的平面圖中所示，多個介電牆130沿著方向Y在側向上延伸。另外，如圖13A的俯視圖及圖13C的平面圖中所示，多個介電牆130中的每一者設置於兩個相鄰的堆疊結構ST之間。亦即，位於多個介電牆130中的一者的相對兩側處的兩個相鄰的堆疊結構ST被多個介電牆130中的所述一者在側向上地彼此隔開。在一些實施例中，沿著方向X，介電牆130具有與針對圖10A至圖10D闡述的溝渠TR2的寬度w7實質 上相同的寬度w9。在一些實施例中，介電牆130的寬度w9介於約5奈米至約10奈米的範圍內。
至此，已形成根據本揭露一些實施例的三維記憶體裝置10。參照圖13A、圖13B、圖13C及圖13D，三維記憶體裝置10包括在側向上彼此間隔開的多個堆疊結構ST，其中多個堆疊結構ST中的每一者包括垂直地交替堆疊於基底100上的多個絕緣層112與多個閘極層118。詳言之，多個堆疊結構ST藉由多個介電牆(例如，多個介電牆124及多個介電牆130)在側向上彼此間隔開。此外，三維記憶體裝置10亦包括：多個閘極介電層120，位於多個堆疊結構ST中的每一者中的兩個相鄰的絕緣層112之間；以及多個通道層122，位於多個堆疊結構ST中的每一者中的兩個相鄰的絕緣層112之間。如圖13B、圖13C及圖13D中所示，每一堆疊結構ST中的多個閘極層118中的一者與多個閘極介電層120中的一者及多個通道層122中的一者位於實質上相同的水平處。亦即，在每一堆疊結構ST中，一個閘極層118、一個閘極介電層120及一個通道層122一起夾置於相同的下伏的絕緣層112與相同的上覆的絕緣層112之間。如此一來，位於實質上相同的水平處的閘極層118、閘極介電層120及通道層122可被統稱為堆疊結構ST的堆疊層。鑒於此，堆疊結構ST可被視為包括沿著方向Z交替地堆疊於基底100上的多個堆疊層(各自包括一個閘極層118、一個閘極介電層120及一個通道層122)與多個絕緣層112。自另一觀點看，如圖13B、圖13C及圖13D中所示，在每一 堆疊結構ST中，閘極層118的接觸對應的閘極介電層120的側表面相對於相鄰的絕緣層112的接觸對應的介電牆124的側表面在側向上凹陷。此外，三維記憶體裝置10亦包括：多個記憶柱126，自基底100的頂表面垂直地延伸且在側向上彼此隔開；以及多個導電柱128，自基底100的頂表面垂直地延伸且在側向上彼此隔開，其中多個記憶柱126中的每一者包括電極E2、包繞於電極E2周圍的切換層SL及包繞於切換層SL周圍的電極E1。
在堆疊結構ST中，由以下部分共同形成場效電晶體(field effect transistor，FET)：閘極層118的一部分；閘極介電層120的最近部分及通道層122的最近部分，位於與所述閘極層118相同的堆疊層中且與閘極層118的所述部分在側向上相鄰；記憶柱126的電極E1的最近部分，與閘極層118的所述部分在側向上相鄰；以及導電柱128的最近部分，與所述記憶柱126相鄰且與閘極層118的所述部分在側向上相鄰。亦即，堆疊結構ST中的一個場效電晶體可被視為包括一個閘極層118、一個閘極介電層120、一個通道層122、一個導電柱128以及一個記憶柱126的電極E1。在一些實施例中，在一個場效電晶體中，閘極層118用作場效電晶體的閘極端子，記憶柱126的電極E1用作場效電晶體的汲極端子，且導電柱128用作場效電晶體的源極端子。然而，本揭露並不限於此。在一些替代實施例中，在一個場效電晶體中，記憶柱126的電極E1用作場效電晶體的源極端子，且導電柱128用作場效電晶體的汲極端子。此外，如上所述，切換層SL可被配 置成藉由在電極E1與電極E2之間形成電壓差來儲存多個邏輯狀態，使得在一個記憶柱126中，電極E1的連接至一個場效電晶體的一部分、切換層SL的與電極E1的所述部分在側向上相鄰的最近部分、以及電極E2的與電極E1的所述部分在側向上相鄰的最近部分共同形成儲存元件。如此一來，如圖13C中所示，一個場效電晶體與連接至所述一個場效電晶體的一個儲存元件共同形成記憶胞元(memory cell)MC。詳言之，在一個記憶胞元MC中，場效電晶體與儲存元件經由對應的記憶柱126的電極E1彼此連接。亦即，在一個記憶胞元MC中，記憶柱126的電極E1由場效電晶體與儲存元件共享。自另一觀點看，具有一個場效電晶體及一個儲存元件的記憶胞元MC通常被稱為1電晶體1電阻器(1-transistor 1-resistor，1T1R)配置。亦即，記憶胞元MC可被視為1T1R記憶胞元。
在其中切換層SL由相變材料形成的那些實施例中，由於切換層SL的結晶度因電極E1與電極E2之間的電壓差導致的焦耳熱而改變，因此切換層SL能夠在多個電阻狀態之間進行切換。在該些實施例中，在記憶胞元MC中，場效電晶體的切換會影響儲存元件的一個端子(即，電極E1)的電壓，使得場效電晶體可確定對儲存元件的存取。如此一來，記憶胞元MC中的場效電晶體可被視為存取電晶體。在該些實施例中，記憶胞元MC被視為相變隨機存取記憶(phase change random access memory，PCRAM)胞元。
在其中切換層SL由其中可形成導電細絲的可變電阻材料形成的那些實施例中，由於導電細絲因在電極E1與電極E2之間形成電壓差產生的電場而形成或不形成於切換層SL中，因此切換層SL能夠在多個電阻狀態之間進行切換。在該些實施例中，在記憶胞元MC中，場效電晶體的切換會影響儲存元件的一個端子(即，電極E1)的電壓，使得場效電晶體可確定對儲存元件的存取。如此一來，記憶胞元MC中的場效電晶體可被視為存取電晶體。在該些實施例中，記憶胞元MC被視為電阻式隨機存取記憶(resistive random access memory，RRAM)胞元。
此外，如圖13B、圖13C及圖13D中所示，記憶胞元MC堆疊是藉由以下形成：多個堆疊層(各自包括一個閘極層118、一個閘極介電層120及一個通道層122)，在每一堆疊結構ST中沿著方向Z(即，垂直方向)堆疊；以及一個記憶柱126及一個導電柱128，彼此相鄰且與所述多個堆疊層相鄰。另外，如圖13A、圖13B、圖13C及圖13D中所示，多個記憶胞元MC堆疊沿著方向X(即，水平方向)及方向Y(即，水平方向)排列。亦即，多個記憶胞元MC堆疊被分離地排列成具多個列及多個行的陣列。詳言之，多個記憶胞元MC堆疊被分離地排列成具有沿著方向Y延伸的多個行及沿著方向X延伸的多個列。
如圖13B、圖13C及圖13D中所示，由沿著方向Y之對應行中的多個記憶胞元MC共享通道層122，且因此該些記憶胞元MC的導電通道形成於通道層122的不同段中。另外，如圖13B、 圖13C及圖13D中所示，位於多個介電牆130中的一者的相對兩側處的在側向上相鄰的記憶胞元MC被多個介電牆130中的所述一者彼此隔開。亦即，位於多個介電牆130中的一者的相對兩側處的在側向上相鄰的記憶胞元MC的兩個閘極層118實體地及電性地彼此隔開。換言之，位於多個介電牆130中的一者的相對兩側處的在側向上相鄰的記憶胞元MC包括兩個單獨且獨立的閘極層118。因此，在三維記憶體裝置10中，可有效地防止位於多個介電牆130中的一者的相對兩側處的在側向上相鄰的記憶胞元之間的干擾。此外，如圖13B、圖13C及圖13D中所示，位於多個介電牆124中的一者的相對兩側處的在側向上相鄰的記憶胞元MC被多個介電牆124中的所述一者彼此隔開。亦即，位於多個介電牆124中的一者的一側處的一個記憶胞元MC中的記憶柱126及導電柱128和位於與所述一個記憶胞元MC在側向上相鄰且位於多個介電牆124中的所述一者的另一側處的另一個記憶胞元MC中的記憶柱126及導電柱128實體地及電性地隔開。換言之，位於多個介電牆124中的一者的相對兩側處的在側向上相鄰的記憶胞元MC分別具有其自己的成對的源極端子與汲極端子。因此，在三維記憶體裝置10中，可有效地防止位於多個介電牆124中的一者的相對兩側處的在側向上相鄰的記憶胞元之間的干擾。
另外，儘管未示出，但三維記憶體裝置10更包括電性連接至多個記憶柱126及多個導電柱128的多條位元線及多條源極線。在一些實施例中，每一記憶胞元MC堆疊中的記憶柱126 的電極E2及導電柱128分別連接至多條位元線中的一者及多條源極線中的一者。然而，本揭露並不限於此。在一些替代實施例中，每一記憶胞元MC堆疊中的記憶柱126的電極E2及導電柱128分別連接至多條源極線中的一者及多條位元線中的一者。在一些實施例中，位元線及源極線沿著方向X延伸。在一些實施例中，相鄰的記憶胞元MC堆疊中的記憶柱126的電極E2與導電柱128可連接至不同的位元線及不同的源極線。因此，相鄰的記憶胞元MC堆疊中的記憶胞元MC可由不同的位元線及不同的源極線控制，藉此可減少相鄰的記憶胞元MC堆疊中的記憶胞元MC之間的干擾。在其中相鄰的記憶胞元MC堆疊中的記憶柱126的電極E2與導電柱128連接至不同的位元線及不同的源極線的實施例中，所述多個位元線與所述多個源極線設置於基底100的相對兩側處。舉例而言，所述多個源極線在基底100下方延伸，而所述多個位元線在堆疊結構ST上方延伸。作為另一實例，所述多個源極線在堆疊結構ST上方延伸，而所述多個位元線在基底100下方延伸。然而，本揭露並不限於此。在一些替代實施例中，所述多個位元線與所述多個源極線可設置於基底100的同一側處。在此種實施例中，所述多個位元線與所述多個源極線沿著方向Y交替地排列，其中所述多個位元線中的每一者電性連接至同一列中的記憶柱126的電極E2，且所述多個源極線中的每一者電性連接至同一列中的導電柱128。
儘管所述方法的步驟被示出並闡述為一系列動作或事 件，但應理解，此些動作或事件的所示次序不應被解釋為具有限制性意義。另外，實施本揭露的一或多個實施例並非需要所有示出的製程或步驟。
圖14是圖13A、圖13B、圖13C及圖13D中所示的三維記憶體裝置的等效電路圖。
參照圖13B、圖13C、圖13D及圖14，圖13B、圖13C、圖13D中所示的每一堆疊結構ST中的多個閘極層118用作如圖14中所示的多條字元線WL。如圖13B、圖13C、圖13D中所示的多個記憶胞元MC中的一者中的包括閘極層118、閘極介電層120、通道層122、導電柱128、及記憶柱126的電極E1的場效電晶體在圖14中被示出為電晶體T。在一些實施例中，圖13B、圖13C、圖13D中所示的多個記憶胞元MC中的一者中的場效電晶體的閘極層118用作如圖14中所示的電晶體T的閘極端子G，圖13B、圖13C、圖13D中所示的多個記憶胞元MC中的一者中的場效電晶體的記憶柱126的電極E1可用作如圖14中所示的電晶體T的汲極端子D，且圖13B、圖13C、圖13D中所示的記憶胞元MC中的一者中的場效電晶體的導電柱128可用作如圖14中所示的電晶體T的源極端子S。如圖14中所示，每一字元線WL沿著方向Y連接對應行中的多個電晶體T的閘極端子G。在一些實施例中，如圖13A中所示的多個記憶胞元MC中的一者中的導電柱128與記憶柱126的電極E1分別地連接至如圖14中所示的沿著方向Z堆疊的多個電晶體T的源極端子S及汲極端子D。此外， 圖13B、圖13C、圖13D中所示的多個記憶胞元MC中的一者中的由記憶柱126的電極E1、電極E2及夾置於電極E1與電極E2之間的切換層SL共同形成的儲存元件在圖14中被示出為可變電阻器R。如圖14中所示，電晶體T的汲極端子D耦合至可變電阻器R的一端。如圖14中所示，一個電晶體T與連接至所述一個電晶體T的一個可變電阻器R共同形成記憶胞元MC。如圖14中所示，每一記憶胞元MC堆疊中的多個電晶體T的閘極端子G分別連接至多個字元線WL中的一者。此外，如圖14中所示，沿著方向X的相鄰的記憶胞元MC堆疊的閘極端子G分別連接至不同的字元線WL。在一些實施例中，每一記憶胞元MC堆疊中的多個電晶體T的源極端子S藉由對應的導電柱128連接在一起，且每一記憶胞元MC堆疊中的多個電晶體T的汲極端子D與多個可變電阻器R藉由對應的記憶柱126連接在一起。因此，每一記憶胞元MC堆疊可被視為藉由反或閃存配置(NOR-flash configuration)連接，且三維記憶體裝置10可被稱為三維反或記憶體裝置。
圖15是示出根據本揭露一些實施例的半導體結構20的示意性剖視圖。
參照圖13A至圖13D及圖15，圖15中所示的半導體結構20包括參照圖13A至圖13D闡述的三維記憶體裝置10。在其中三維記憶體裝置10的基底100是蝕刻停止層的那些實施例中，CMOS積體電路LC可位於基底100之下，且CMOS積體電路LC亦可被稱為陣列下CMOS(CMOS-under-array，CUA)。儘管未示 出，但閘極層118、記憶柱126及導電柱128可被路由至CMOS積體電路LC，且三維記憶體裝置10可由CMOS積體電路LC控制。
在一些實施例中，CMOS積體電路LC被構建於半導體基底200上。半導體基底200可為半導體晶圓或絕緣體上半導體(SOI)晶圓。CMOS積體電路LC可包括形成於半導體基底200的表面區上的主動裝置。在一些實施例中，主動裝置包括多個金屬氧化物半導體(metal-oxide-semiconductor，MOS)電晶體202。多個MOS電晶體202可分別包括形成於半導體基底200之上的閘極結構204。在一些實施例中，閘極結構204包括閘極電極206、閘極介電層208及閘極間隔件210。閘極介電層208可在閘極電極206與半導體基底200之間擴展(spread)，並且可或可不進一步覆蓋閘極電極206的側壁。閘極間隔件210可在側向上環繞閘極電極206及閘極介電層208。此外，MOS電晶體202可更包括多個源極/汲極區212。多個源極/汲極區212可形成於半導體基底200中，且位於閘極結構204的相對兩側處。在一些實施例中，源極/汲極區212可為磊晶結構，且可自半導體基底200的表面突出。應注意，儘管MOS電晶體202被繪示為沿著半導體基底200的表面形成導電通道(未示出)的平面型MOS電晶體，但MOS電晶體202可替代地為鰭型MOS電晶體(或被稱為鰭式場效電晶體(fin field-effect transistor，finFET))、環繞閘極(gate-all-around，GAA)FET、或類似電晶體。
在一些實施例中，CMOS積體電路LC更包括堆疊於半導體基底200上的多個介電層214，且包括形成於介電層214堆疊中的多個接觸插塞216及多條內連線(interconnection)218。最底部的介電層214可在側向上環繞多個閘極結構204，且覆蓋多個源極/汲極區212。一些接觸插塞216可穿透過多個介電層214中的最底部者，以便建立與多個源極/汲極區212的電性連接，而其他接觸插塞216可站立於多個閘極結構204上且電性連接至所述閘極結構204的閘極電極206。多條內連線218可在多個接觸插塞216上擴展，且電性連接至多個接觸插塞216。多條內連線218可包括多條導電跡線及多個導通孔。多條導電跡線分別位於多個介電層214中的一者上，而多個導通孔分別穿透過多個介電層214中的一或多者且電性連接至多條導電跡線中的一或多者。
在一些實施例中，三維記憶體裝置10設置於介電層214堆疊上。在該些實施例中，三維記憶體裝置10的閘極層118、記憶柱126及導電柱128可藉由延伸穿過基底100及多個介電層214中的最頂部者的導電路徑(未示出)而被路由至介電層214堆疊中的內連線218。舉例而言，閘極層118(亦可被稱為字元線)可被路由至由藉由多條內連線218的一部分內連的多個主動裝置中的一些主動裝置形成的字元線驅動器，且記憶柱126的電極E2及導電柱128可被路由至由藉由多條內連線218的另一部分內連的多個主動裝置中的其它主動裝置形成的讀出放大器。
圖16是根據本揭露一些替代實施例的三維記憶體裝置 30的示意性平面圖。圖16中所示的三維記憶體裝置30類似於圖13C中所示的三維記憶體裝置10，因此相同的參考編號用於指代相同或相似的部分，且在本文中將省略其詳細說明。圖16中所示的三維記憶體裝置30與圖13C中所示的三維記憶體裝置10之間的差異將在以下進行闡述。
參照圖16，三維記憶體裝置30更包括沿著方向Z穿透過多個介電牆124、多個絕緣層112及多個通道層122的多個絕緣體300。詳言之，每一絕緣體300垂直地延伸穿過對應的介電牆124、對應的多個絕緣層112及對應的多個通道層122。如圖16中所示，每一絕緣體300在側向上延伸，以沿著方向X切斷位於對應的介電牆124的相對兩側處的兩個相鄰的通道層122。亦即，絕緣體300沿著方向X在位於對應的介電牆124的相對兩側處的兩個相鄰的堆疊結構ST之間在側向上延伸。此外，如圖16中所示，絕緣體300形成於沿著方向Y的記憶胞元MC行中的在側向上相鄰的記憶胞元MC之間。鑒於此，沿著方向Y的每一記憶胞元MC行中的在側向上相鄰的記憶胞元MC的通道層122藉由絕緣體300中的一者彼此隔開。亦即，沿著方向Y的每一記憶胞元MC行中的在側向上相鄰的記憶胞元MC的通道層122實體地及電性地彼此隔開。換言之，沿著方向Y的每一記憶胞元MC行中的在側向上相鄰的記憶胞元MC包括兩個分離且獨立的通道層122。因此，在三維記憶體裝置30中，可有效地防止沿著方向Y的每一記憶胞元MC行中的在側向上相鄰的記憶胞元之間的干擾。自另一觀點 看，如圖16中所示，每一記憶胞元MC中的記憶柱126及導電柱128沿著方向Y設置於的兩個相鄰的絕緣體300之間。此外，由於絕緣體300沿著方向X在位於對應的介電牆124的相對兩側處的兩個相鄰的記憶胞元MC行之間在側向上延伸，因此位於多個介電牆124中的一者的相對兩側處的兩個相鄰的記憶胞元MC中的記憶柱126與導電柱128沿著方向Y設置於相同的兩個相鄰的絕緣體300之間。儘管在圖16中出於例示目的而呈現出九個絕緣體300，但此項技術中的技術人員可理解，絕緣體300的數目可多於圖16中繪示的絕緣體300的數目，且可基於需求及/或設計佈局進行指定。
在所示實施例中，絕緣體300不沿著方向X在側向上延伸穿過多個閘極介電層120。然而，本揭露並不限於此。在一些替代實施例中，每一絕緣體300進一步在側向上延伸，以沿著方向X切斷位於對應的介電牆124的相對兩側處的閘極介電層120。
在一些實施例中，多個絕緣體300在側向上彼此隔開。如圖16中所示，多個絕緣體300被分離地排列成具有沿著方向Y延伸的多個行，且絕緣體300的相鄰行沿著方向X彼此間隔開。在所示實施例中，絕緣體300在側向上與對應的記憶柱126及/或對應的導電柱128隔開。然而，本揭露並不限於此。在一些替代實施例中，絕緣體300可接觸對應的記憶柱126及/或對應的導電柱128。
在一些實施例中，形成多個絕緣體300的方法包括以下 步驟。首先，在如參照6A至圖9A、圖6B至圖9B、圖6C至圖9C及圖8D至圖9D所述形成多個記憶柱126及多個導電柱128之後，使用微影製程及蝕刻製程形成沿著方向Z穿透過多個介電牆124、多個絕緣層112及多個通道層122的多個溝渠。可在多層堆疊110之上形成罩幕圖案(例如圖案化光阻)。然後可使用罩幕圖案作為蝕刻罩幕來執行蝕刻製程，以移除多個介電牆124的部分、多個絕緣層112的部分及多個通道層122的部分，以便形成多個溝渠。在蝕刻製程完成之後，可藉由合適的移除製程(例如灰化或剝離)移除罩幕圖案(例如，圖案化光阻)。在一些實施例中，蝕刻製程是非等向性蝕刻製程。接下來，形成介電材料以填滿多個溝渠。介電材料可包括氧化矽、氮化矽、氮氧化矽、原矽酸四乙酯(tetraethylorthosilicate，TEOS)氧化物、未經摻雜的矽酸鹽玻璃、硼磷矽酸鹽玻璃(BPSG)、熔融石英玻璃(fused silica glass，FSG)、磷矽酸鹽玻璃(PSG)、摻雜硼的矽玻璃(BSG)、低k介電材料、其他合適的介電材料或其組合。示例性低k介電材料包括FSG、摻雜碳的氧化矽、黑金剛石®(Black Diamond®)(聖克拉拉應用材料(Applied Materials of Santa Clara)，加利福尼亞)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、非晶氟化碳(amorphous fluorinated carbon)、聚對二甲苯(Parylene)、苯並環丁烯(benzocyclobutene，BCB)、絲TM(SILKTM(陶氏化學(Dow Chemical)，密德蘭，密歇根)、聚醯亞胺、其它低k電介質材料、或其組合。本文中，在相鄰的記憶胞元MC之間的絕緣體300中 使用的低k介電材料能夠降低相鄰的記憶胞元MC之間的串擾或耦合干擾，藉此改善三維記憶體裝置30的效能及可靠性。介電材料可藉由合適的沈積製程(例如CVD製程或ALD製程)形成。在形成介電材料之後，可執行平坦化製程(例如CMP製程、蝕刻製程或其組合)，以移除介電材料的位於多個溝渠外部的部分。在一些實施例中，介電材料的藉由平坦化製程移除的所述部分位於最頂部的絕緣層112的頂表面、多個介電牆124的頂表面、多個記憶柱126的頂表面及多個導電柱128的頂表面之上。在一些實施例中，平坦化製程暴露出多層堆疊110及多個介電牆124，使得多層堆疊110的頂表面(例如，最頂部的絕緣層112的頂表面)、多個介電牆124的頂表面及介電材料的剩餘部分的頂表面在平坦化製程完成後實質上彼此共面或齊平。介電材料的位於多個溝渠中的剩餘部分形成多個絕緣體300。然而，本揭露並不限於此。在一些替代實施例中，形成絕緣體300的步驟可先於形成記憶柱126及導電柱128的步驟。
圖17是根據本揭露一些替代實施例的三維記憶體裝置的示意性平面圖。圖17中所示的三維記憶體裝置40類似於圖13C中所示的三維記憶體裝置10，因此相同的參考編號用於指代相同或相似的部分，且在本文中將省略其詳細說明。圖17中所示的三維記憶體裝置40與圖13C中所示的三維記憶體裝置10之間的差異將在以下進行闡述。
參照圖17，在三維記憶體裝置40中，多個記憶柱126 及多個導電柱128沿著方向Z穿透過多個介電牆124而不穿透過多個通道層122。亦即，在每一記憶胞元MC中，記憶柱126及導電柱128藉由通道層122而在側向上與閘極介電層120隔開。自另一觀點看，如圖17中所示，每一記憶柱126被形成為藉由一個側表面而在側向上接觸對應的多個通道層122中的一者，且每一導電柱128被形成為藉由一個側表面而在側向上接觸對應的多個通道層122中的一者。另外，如圖17中所示，排列於同一介電牆124中的多個記憶柱126與多個導電柱128藉由此介電牆124在側向上彼此隔開。此外，儘管未示出，但三維記憶體裝置40可更包括如參照圖16所述的位於沿著方向Y在側向上相鄰的記憶胞元MC之間的絕緣體(例如，絕緣體300)。
在針對圖1A至圖17的前述實施例中，陣列的同一列中的多個記憶柱126全部彼此對齊，且陣列的同一列中的多個導電柱128全部彼此對齊。然而，本揭露並不限於此。在一些替代實施例中，多個記憶柱126可以交錯配置(staggered configuration)的方式排列，且多個導電柱128可以交錯配置的方式排列。在下文中，將結合圖18論述三維記憶體裝置的其他配置。
圖18是根據本揭露一些替代實施例的三維記憶體裝置的示意性平面圖。圖18中所示的三維記憶體裝置50類似於圖13C中所示的三維記憶體裝置10，因此相同的參考編號用於指代相同或相似的部分，且在本文中將省略其詳細說明。圖18中所示的三維記憶體裝置50與圖13C中所示的三維記憶體裝置10之間的差 異將在以下進行闡述。
參照圖18，在三維記憶體裝置50中，多個記憶柱126以交錯配置的方式形成，且多個導電柱128以交錯配置的方式形成。詳言之，記憶柱126及導電柱128的行相對於相鄰的記憶柱126及導電柱128的行沿著一個方向(例如，方向Y)偏移。舉例而言，記憶柱126及導電柱128的偶數行沿著方向Y相對於記憶柱126及導電柱128的奇數行偏移。在一些實施例中，如圖18中所示，記憶柱126及導電柱128的行沿著方向Y相對於相鄰的記憶柱126及導電柱128的行偏移實質上相同的偏移量。另外，儘管未示出，但三維記憶體裝置50更包括電性連接至記憶柱126的電極E2及導電柱128的多條位元線及多條源極線。在其中記憶柱126及導電柱128的行相對於記憶柱126及導電柱128的其他行交替地偏移的一些實施例中，相鄰的記憶胞元MC堆疊中的記憶柱126的電極E2可連接至不同的位元線，且相鄰的記憶胞元MC堆疊中的導電柱128可連接至不同的源極線。在一些實施例中，源極線及位元線全部在堆疊結構ST上方延伸。然而，本揭露並不限於此。在一些替代實施例中，位元線與源極線設置於基底100的相對兩側處。此外，儘管未示出，但三維記憶體裝置50可更包括如參照圖16所述的沿著方向Y在側向上相鄰的記憶胞元MC之間的絕緣體。
在針對圖1A至圖18的前述實施例中，多個介電牆130被設置成填滿三維記憶體裝置10、30至50中的多個溝渠TR2， 使得位於多個介電牆130中的一者的相對兩側處且在側向上相鄰的記憶胞元MC包括兩個分離且獨立的閘極層118。然而，本揭露並不限於此。在一些替代實施例中，使用導電材料填滿溝渠TR2。在下文中，將結合圖19及圖20論述三維記憶體裝置的其他配置。
圖19是根據本揭露一些替代實施例的三維記憶體裝置的示意性剖視圖。圖20是根據本揭露一些替代實施例的三維記憶體裝置的示意性平面圖。圖20是沿著圖19中所示的線B-B’的示意平面圖。圖19及圖20中所示的三維記憶體裝置60類似於圖13B及圖13C中所示的三維記憶體裝置10，因此相同的參考編號用於指代相同或相似的部分，且在本文中將省略其詳細說明。圖19及圖20中所示的三維記憶體裝置60與圖13B及圖13C中所示的三維記憶體裝置10之間的差異將在以下進行闡述。
參照圖19及圖20，形成多個導電牆400，以填滿多個溝渠TR2。如圖19及圖20中所示，多個導電牆400接觸多個絕緣層112的被多個溝渠TR2暴露出的側表面及多個閘極層118的被多個溝渠TR2暴露出的側表面。亦即，導電牆400會接觸對應的絕緣層112的側表面，其和對應的絕緣層112的接觸介電牆124的另一側表面相對，且會接觸對應的閘極層118的側表面，其和對應的閘極層118的接觸閘極介電層120的另一側表面相對。自另一觀點看，位於多個導電牆400中的一者的相對兩側處且在側向上相鄰的記憶胞元MC的閘極層118藉由多個導電牆400中的所述一者彼此電性連接。亦即，位於多個導電牆400中的一者的 相對兩側處且在側向上相鄰的記憶胞元MC的閘極層118並非獨立的。
在一些實施例中，多個導電牆400與多個閘極層118是在相同的製程步驟中形成。詳言之，在一些實施例中，在形成多個間隙Gp(如參照圖11A、圖11B、圖11C及圖11D所述)之後，藉由在基底100之上沈積閘極材料以填滿多個溝渠TR2以及多個絕緣層112之間的多個間隙Gp而形成多個導電牆400及多個閘極層118；且然後執行平坦化製程(例如CMP製程、蝕刻製程或其組合)，以移除閘極材料的位於多個溝渠TR2外部的部分。可藉由CVD製程或ALD製程沈積閘極材料。在一些實施例中，閘極材料的藉由平坦化製程移除的所述部分位於多個堆疊結構ST中的多個最頂部的絕緣層112的頂表面之上。亦即，平坦化製程暴露出多個堆疊結構ST，使得多個堆疊結構ST的頂表面(例如，最頂部的絕緣層112的頂表面)與閘極材料的剩餘部分的頂表面在平坦化製程完成之後實質上彼此共面或齊平。閘極材料的剩餘部分之被多個絕緣層112覆蓋且位於多個絕緣層112之間的一些部分形成多個閘極層118，且閘極材料的剩餘部分之未被多個絕緣層112覆蓋的其他部分形成多個導電牆400。在此種實施例中，導電牆400與閘極層118由相同的材料形成。然而，本揭露並不限於此。在一些替代實施例中，導電牆400與閘極層118可由不同的材料形成。在該些實施例中，可在不同的製程步驟中形成導電牆400與閘極層118。
根據實施例，本揭露提供一種三維記憶體裝置，所述三維記憶體裝置包括：堆疊結構，包括沿著垂直方向堆疊的多個堆疊層，其中所述多個堆疊層中的每一者包括閘極層、閘極介電層及通道層，其中所述閘極層、所述閘極介電層及所述通道層分別沿著與所述垂直方向垂直的水平方向延伸，且所述閘極介電層設置於所述閘極層與所述通道層之間；多個記憶柱，沿著所述垂直方向延伸，在側向上彼此隔開且接觸所述多個堆疊層中的每一者的所述通道層，其中所述多個記憶柱中的每一者包括第一電極、切換層及第二電極，所述切換層設置於所述第一電極與所述第二電極之間，所述切換層包繞於所述第一電極周圍，且所述第二電極包繞於所述切換層周圍；以及多個導電柱，沿著所述垂直方向延伸，在側向上彼此隔開且接觸所述多個堆疊層中的每一者的所述通道層，其中所述多個記憶柱與所述多個導電柱沿著所述水平方向交替地排列。在一些實施例中，所述多個記憶柱沿著所述垂直方向穿透過所述多個堆疊層中的每一者的所述通道層，且所述多個導電柱沿著所述垂直方向穿透過所述多個堆疊層中的每一者的所述通道層。在一些實施例中，所述多個記憶柱的所述多個第二電極接觸所述多個堆疊層中的每一者的所述閘極介電層，且所述多個導電柱接觸所述多個堆疊層中的每一者的所述閘極介電層。在一些實施例中，所述多個記憶柱與所述多個導電柱藉由所述多個堆疊層中的每一者的所述通道層而在側向上彼此隔開。在一些實施例中，所述多個記憶柱藉由所述多個堆疊層中的每一者 的所述通道層而在側向上與所述多個堆疊層中的每一者的所述閘極介電層隔開，且所述多個導電柱藉由所述多個堆疊層中的每一者的所述通道層而在側向上與所述多個堆疊層中的每一者的所述閘極介電層隔開。在一些實施例中，所述三維記憶體裝置更包括：多個絕緣體，沿著所述垂直方向穿透過所述多個堆疊層中的每一者的所述通道層，且在側向上彼此隔開。在一些實施例中，彼此相鄰的所述多個記憶柱中的一者與所述多個導電柱中的一者設置於所述多個絕緣體中的兩個相鄰的絕緣體之間。
根據實施例，本揭露提供另一種三維記憶體裝置，所述另一種三維記憶體裝置包括：第一堆疊結構與第二堆疊結構，設置於基底上且在側向上間隔開，其中所述第一堆疊結構包括垂直地交替堆疊的多個第一絕緣層與多個第一閘極層，且所述第二堆疊結構包括垂直地交替堆疊的多個第二絕緣層與多個第二閘極層；第一介電牆，將所述多個第一閘極層與所述多個第二閘極層隔開；多個第一閘極介電層，位於所述多個第一閘極層旁邊且各自局限於所述多個第一絕緣層中的兩個相鄰的第一絕緣層之間；多個第一通道層，位於所述多個第一閘極介電層旁邊且各自局限於所述多個第一絕緣層中的兩個相鄰的第一絕緣層之間；多個第二閘極介電層，位於所述多個第二閘極層旁邊且各自局限於所述多個第二絕緣層中的兩個相鄰的第二絕緣層之間；多個第二通道層，位於所述多個第二閘極介電層旁邊且各自局限於所述多個第二絕緣層中的兩個相鄰的第二絕緣層之間；多個第一記憶柱及多 個第二記憶柱，分別接觸所述多個第一通道層及所述多個第二通道層，其中所述多個第一記憶柱及所述多個第二記憶柱中的每一者包括第一電極、第二電極及位於所述第一電極與所述第二電極之間的第一切換層；以及多個第一導電柱及多個第二導電柱，分別且在側向上與所述多個第一記憶柱及所述多個第二記憶柱交替且更分別接觸所述多個第一通道層及所述多個第二通道層。在一些實施例中，所述第一介電牆接觸所述多個第一絕緣層的多個第一側表面、所述多個第二絕緣層的多個第一側表面、所述多個第一閘極層的多個第一側表面及所述多個第二閘極層的多個第一側表面。在一些實施例中，所述多個第一閘極層的多個第二側表面相對於所述多個第一絕緣層的多個第二側表面在側向上凹陷，所多個述第一閘極介電層分別接觸所述多個第一閘極層的所述多個第二側表面，所述多個第一閘極層的所述多個第二側表面與所述多個第一閘極層的所述多個第一側表面相對，且所述多個第一絕緣層的所述多個第二側表面與所述多個第一絕緣層的所述多個第一側表面相對；並且所述多個第二閘極層的多個第二側表面相對於所述多個第二絕緣層的多個第二側表面在側向上凹陷，所述多個第二閘極介電層分別接觸所述多個第二閘極層的所述多個第二側表面，所述多個第二閘極層的所述多個第二側表面與所述多個第二閘極層的所述多個第一側表面相對，且所述多個第二絕緣層的所述多個第二側表面與所述多個第二絕緣層的所述多個第一側表面相對。在一些實施例中，所述三維記憶體裝置更包括：第二 介電牆，位於所述基底上且接觸所述多個第一絕緣層的所述多個第二側表面及所述多個第一通道層的多個側表面；以及第三介電牆，位於所述基底上且接觸所述多個第二絕緣層的所述多個第二側表面及所述多個第二通道層的多個側表面。在一些實施例中，所述多個第一記憶柱及所述多個第一導電柱垂直地穿透過所述第二介電牆及所述第一通道層，且所述多個第二記憶柱及所述多個第二導電柱垂直地穿透過所述第三介電牆及所述多個第二通道層。在一些實施例中，所述多個第一導電柱垂直地穿透過所述第二介電牆而不穿透過所述多個第一通道層，且所述多個第二導電柱垂直地穿透過所述第三介電牆而不穿透過所述多個第二通道層。在一些實施例中，所述三維記憶體裝置更包括：多個第一絕緣體，位於所述基底上，垂直地穿透過所述第二介電牆及所述多個第一通道層，且在側向上彼此隔開；以及多個第二絕緣體，位於所述基底上，垂直地穿透過所述第三介電牆及所述多個第二通道層，且在側向上彼此隔開。在一些實施例中，彼此相鄰的所述多個第一記憶柱中的一者與所述多個第一導電柱中的一者設置於所述多個第一絕緣體中的兩個相鄰的第一絕緣體之間；且彼此相鄰的所述多個第二記憶柱中的一者與所述多個第二導電柱中的一者設置於所述多個第二絕緣體中的兩個相鄰的第二絕緣體之間。在一些實施例中，所述多個第一閘極層中的每一者、所述多個第二閘極層中的每一者、所述多個第一閘極介電層中的每一者、所述多個第一通道層中的每一者、所述多個第二閘極介電層中的每 一者及所述多個第二通道層中的每一者在所述基底之上沿著第一方向在側向上延伸；所述多個第一閘極層中的每一者沿著與所述第一方向垂直的第二方向在側向上設置於所述第一介電牆與所述多個第一閘極介電層中的一者之間；所述多個第一閘極介電層中的每一者沿著所述第二方向在側向上設置於所述多個第一閘極層中的一者與所述多個第一通道層中的一者之間；所述多個第二閘極層中的每一者沿著所述第二方向在側向上設置於所述第一介電牆與所述多個第二閘極介電層中的一者之間；且所述多個第二閘極介電層中的每一者沿著所述第二方向在側向上設置於所述多個第二閘極層中的一者與所述多個第二通道層中的一者之間。
根據實施例，本揭露提供一種三維記憶體裝置的製造方法，所述製造方法包括：在基底上形成多層堆疊，其中所述多層堆疊包括垂直地交替堆疊於所述基底上的多個絕緣層與多個犧牲層；形成垂直地穿透過所述多層堆疊的第一溝渠；移除所述多個犧牲層的被所述第一溝渠暴露出的部分以形成多個凹槽，其中所述多個凹槽中的每一者形成於所述多個絕緣層中的兩個相鄰的絕緣層之間；在所述多個凹槽中形成多個閘極介電層，以覆蓋所述多個犧牲層的多個剩餘部分的被所述多個凹槽暴露出的多個側表面；在所述多個凹槽中形成多個通道層，以接觸所述多個閘極介電層；使用介電材料填滿所述第一溝渠，以形成介電牆；形成垂直地穿透過所述介電牆的多個記憶柱，其中所述多個記憶柱中的每一者包括第一電極、切換層及第二電極，所述切換層包繞於所 述第一電極周圍，且所述第二電極包繞於所述切換層周圍；形成垂直地穿透過所述介電牆的多個導電柱；以及使用多個閘極層替換所述多個犧牲層的所述多個剩餘部分。在一些實施例中，所述多個絕緣層與所述多個犧牲層包含具有不同的蝕刻選擇性的材料。在一些實施例中，所述製造方法更包括：形成垂直地穿透過所述介電牆及所述多個通道層的多個絕緣體。在一些實施例中，使用所述多個閘極層替換所述多個犧牲層的所述多個剩餘部分包括：形成垂直地穿透過所述多層堆疊的多個第二溝渠；經由所述多個第二溝渠移除所述多個犧牲層的所述多個剩餘部分以形成多個間隙，其中所述多個間隙中的每一者形成於所述多個絕緣層中的兩個相鄰的絕緣層之間；以及在所述多個間隙中形成所述多個閘極層。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。
10:三維記憶體裝置
118:閘極層
120:閘極介電層
124、130:介電牆
126:記憶柱
128:導電柱
E1、E2:電極
MC:記憶胞元
SL:切換層
ST:堆疊結構
X、Y、Z:方向

Claims (10)

  1. 一種三維記憶體裝置，包括：堆疊結構，包括沿著垂直方向堆疊的多個堆疊層，其中所述多個堆疊層中的每一者包括閘極層、閘極介電層及通道層，其中所述閘極層、所述閘極介電層及所述通道層分別沿著與所述垂直方向垂直的水平方向延伸，且所述閘極介電層設置於所述閘極層與所述通道層之間；多個記憶柱，沿著所述垂直方向延伸，在側向上彼此隔開且接觸所述多個堆疊層中的每一者的所述通道層，其中所述多個記憶柱中的每一者包括第一電極、切換層及第二電極，所述切換層設置於所述第一電極與所述第二電極之間，所述切換層包繞於所述第一電極周圍，且所述第二電極包繞於所述切換層周圍；以及多個導電柱，沿著所述垂直方向延伸，在側向上彼此隔開且接觸所述多個堆疊層中的每一者的所述通道層，其中所述多個記憶柱與所述多個導電柱沿著所述水平方向交替地排列。
  2. 如請求項1所述的三維記憶體裝置，其中所述多個記憶柱沿著所述垂直方向穿透過所述多個堆疊層中的每一者的所述通道層，且所述多個導電柱沿著所述垂直方向穿透過所述多個堆疊層中的每一者的所述通道層。
  3. 如請求項1所述的三維記憶體裝置，其中所述多個記憶柱藉由所述多個堆疊層中的每一者的所述通道層而在側向上與所述多個堆疊層中的每一者的所述閘極介電層隔開，且所述多 個導電柱藉由所述多個堆疊層中的每一者的所述通道層而在側向上與所述多個堆疊層中的每一者的所述閘極介電層隔開。
  4. 如請求項1所述的三維記憶體裝置，更包括：多個絕緣體，沿著所述垂直方向穿透過所述多個堆疊層中的每一者的所述通道層，且在側向上彼此隔開。
  5. 一種三維記憶體裝置，包括：第一堆疊結構與第二堆疊結構，設置於基底上且在側向上間隔開，其中所述第一堆疊結構包括垂直地交替堆疊的多個第一絕緣層與多個第一閘極層，且所述第二堆疊結構包括垂直地交替堆疊的多個第二絕緣層與多個第二閘極層；第一介電牆，將所述多個第一閘極層與所述多個第二閘極層隔開；多個第一閘極介電層，位於所述多個第一閘極層旁邊且各自局限於所述多個第一絕緣層中的兩個相鄰的第一絕緣層之間；多個第一通道層，位於所述多個第一閘極介電層旁邊且各自局限於所述多個第一絕緣層中的兩個相鄰的第一絕緣層之間；多個第二閘極介電層，位於所述多個第二閘極層旁邊且各自局限於所述多個第二絕緣層中的兩個相鄰的第二絕緣層之間；多個第二通道層，位於所述多個第二閘極介電層旁邊且各自局限於所述多個第二絕緣層中的兩個相鄰的第二絕緣層之間；多個第一記憶柱及多個第二記憶柱，分別接觸所述多個第一通道層及所述多個第二通道層，其中所述多個第一記憶柱及所述 多個第二記憶柱中的每一者包括第一電極、第二電極及位於所述第一電極與所述第二電極之間的第一切換層；以及多個第一導電柱及多個第二導電柱，分別且在側向上與所述多個第一記憶柱及所述多個第二記憶柱交替且更分別接觸所述多個第一通道層及所述多個第二通道層。
  6. 如請求項5所述的三維記憶體裝置，其中所述第一介電牆接觸所述多個第一絕緣層的多個第一側表面、所述多個第二絕緣層的多個第一側表面、所述多個第一閘極層的多個第一側表面及所述多個第二閘極層的多個第一側表面。
  7. 如請求項6所述的三維記憶體裝置，其中所述多個第一閘極層的多個第二側表面相對於所述多個第一絕緣層的多個第二側表面在側向上凹陷，所述多個第一閘極介電層分別接觸所述多個第一閘極層的所述多個第二側表面，所述多個第一閘極層的所述多個第二側表面與所述多個第一閘極層的所述多個第一側表面相對，且所述多個第一絕緣層的所述多個第二側表面與所述多個第一絕緣層的所述多個第一側表面相對；並且所述多個第二閘極層的多個第二側表面相對於所述多個第二絕緣層的多個第二側表面在側向上凹陷，所述多個第二閘極介電層分別接觸所述多個第二閘極層的所述多個第二側表面，所述多個第二閘極層的所述多個第二側表面與所述多個第二閘極層的所述多個第一側表面相對，且所述多個第二絕緣層的所述多個第二側表面與所述多個第二絕緣層的所述多個第一側表面相對。
  8. 如請求項5所述的三維記憶體裝置，其中所述多個第一閘極層中的每一者、所述多個第二閘極層中的每一者、所述多個第一閘極介電層中的每一者、所述多個第一通道層中的每一者、所述多個第二閘極介電層中的每一者及所述多個第二通道層中的每一者在所述基底之上沿著第一方向在側向上延伸；所述多個第一閘極層中的每一者沿著與所述第一方向垂直的第二方向在側向上設置於所述第一介電牆與所述多個第一閘極介電層中的一者之間；所述多個第一閘極介電層中的每一者沿著所述第二方向在側向上設置於所述多個第一閘極層中的一者與所述多個第一通道層中的一者之間；所述多個第二閘極層中的每一者沿著所述第二方向在側向上設置於所述第一介電牆與所述多個第二閘極介電層中的一者之間；且所述多個第二閘極介電層中的每一者沿著所述第二方向在側向上設置於所述多個第二閘極層中的一者與所述多個第二通道層中的一者之間。
  9. 一種三維記憶體裝置的製造方法，包括：在基底上形成多層堆疊，其中所述多層堆疊包括垂直地交替堆疊於所述基底上的多個絕緣層與多個犧牲層；形成垂直地穿透過所述多層堆疊的第一溝渠； 移除所述多個犧牲層的被所述第一溝渠暴露出的部分以形成多個凹槽，其中所述多個凹槽中的每一者形成於所述多個絕緣層中的兩個相鄰的絕緣層之間；在所述多個凹槽中形成多個閘極介電層，以覆蓋所述多個犧牲層的多個剩餘部分的被所述多個凹槽暴露出的多個側表面；在所述多個凹槽中形成多個通道層，以接觸所述多個閘極介電層；使用介電材料填滿所述第一溝渠，以形成介電牆；形成垂直地穿透過所述介電牆的多個記憶柱，其中所述多個記憶柱中的每一者包括第一電極、切換層及第二電極，所述切換層包繞於所述第一電極周圍，且所述第二電極包繞於所述切換層周圍；形成垂直地穿透過所述介電牆的多個導電柱；以及使用多個閘極層替換所述多個犧牲層的所述多個剩餘部分。
  10. 如請求項9所述的三維記憶體裝置的製造方法，其中使用所述多個閘極層替換所述多個犧牲層的所述多個剩餘部分包括：形成垂直地穿透過所述多層堆疊的多個第二溝渠；經由所述多個第二溝渠移除所述多個犧牲層的所述多個剩餘部分以形成多個間隙，其中所述多個間隙中的每一者形成於所述多個絕緣層中的兩個相鄰的絕緣層之間；以及在所述多個間隙中形成所述多個閘極層。
TW110108397A 2020-06-18 2021-03-09 三維記憶體裝置及其製造方法 TWI771944B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063040798P 2020-06-18 2020-06-18
US63/040,798 2020-06-18
US17/108,243 2020-12-01
US17/108,243 US11538862B2 (en) 2020-06-18 2020-12-01 Three-dimensional memory device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW202201751A TW202201751A (zh) 2022-01-01
TWI771944B true TWI771944B (zh) 2022-07-21

Family

ID=77933512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110108397A TWI771944B (zh) 2020-06-18 2021-03-09 三維記憶體裝置及其製造方法

Country Status (5)

Country Link
US (2) US11538862B2 (zh)
KR (1) KR102379108B1 (zh)
CN (1) CN113488483B (zh)
DE (1) DE102020132537A1 (zh)
TW (1) TWI771944B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910617B2 (en) 2020-05-28 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
CN116096098A (zh) * 2021-11-04 2023-05-09 联华电子股份有限公司 电阻式随机存取存储器及其制造方法
CN116347889B (zh) * 2023-03-14 2024-01-12 北京超弦存储器研究院 存储单元、存储器、存储器的制备方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100237312A1 (en) * 2009-03-19 2010-09-23 Samsung Electronics Co., Ltd. Nonvolatile memory device
US20150295012A1 (en) * 2014-04-15 2015-10-15 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device
TW201735413A (zh) * 2016-03-21 2017-10-01 華邦電子股份有限公司 三維電阻式記憶體及其製造方法
US20200083225A1 (en) * 2018-09-07 2020-03-12 Intel Corporation Structures and methods for memory cells
US20200161309A1 (en) * 2017-07-06 2020-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100344835B1 (ko) 2000-07-20 2002-07-20 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR100475075B1 (ko) 2002-05-17 2005-03-10 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR100833182B1 (ko) * 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
US8755219B2 (en) 2012-02-15 2014-06-17 Unisantis Electronics Singapore Pte. Ltd. Hierarchical wordline loadless 4GST-SRAM with a small cell area
EP3038141B1 (en) * 2014-12-23 2019-08-28 IMEC vzw Method of reading a memory cell of a vertical ferroelectric memory device
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
CN109698162A (zh) * 2017-10-20 2019-04-30 萨摩亚商费洛储存科技股份有限公司 三维存储元件及其制造方法
CN109786390B (zh) * 2017-11-13 2022-12-20 萨摩亚商费洛储存科技股份有限公司 三维储存元件及其制造方法
KR102638794B1 (ko) * 2018-10-11 2024-02-20 에스케이하이닉스 주식회사 강유전 물질을 포함하는 반도체 장치 및 그 제조 방법
US11672126B2 (en) * 2020-06-18 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional memory device and manufacturing method thereof
US11444126B2 (en) * 2020-07-24 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100237312A1 (en) * 2009-03-19 2010-09-23 Samsung Electronics Co., Ltd. Nonvolatile memory device
US20150295012A1 (en) * 2014-04-15 2015-10-15 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device
TW201735413A (zh) * 2016-03-21 2017-10-01 華邦電子股份有限公司 三維電阻式記憶體及其製造方法
US20200161309A1 (en) * 2017-07-06 2020-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
US20200083225A1 (en) * 2018-09-07 2020-03-12 Intel Corporation Structures and methods for memory cells

Also Published As

Publication number Publication date
KR102379108B1 (ko) 2022-03-25
DE102020132537A1 (de) 2021-12-23
US20230103339A1 (en) 2023-04-06
CN113488483B (zh) 2023-10-31
TW202201751A (zh) 2022-01-01
KR20210157294A (ko) 2021-12-28
US11538862B2 (en) 2022-12-27
US20210399048A1 (en) 2021-12-23
CN113488483A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
KR101893643B1 (ko) 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스
TWI771944B (zh) 三維記憶體裝置及其製造方法
US10211257B2 (en) High density resistive random access memory (RRAM)
TWI735482B (zh) 可變電阻記憶體裝置及其製造方法
TWI815093B (zh) 三維記憶體裝置及其製造方法
CN114725065A (zh) 半导体存储装置
TWI753688B (zh) 記憶裝置及其形成方法
TW202114204A (zh) 具有絲侷限之非揮發性記憶體元件
US20230380310A1 (en) Semiconductor memory devices with electrically isolated stacked bit lines and methods of manufacture
CN112185991B (zh) 三维电阻式存储器及其形成方法
KR20200130945A (ko) 랜딩 패드를 갖는 반도체 소자
CN115707255A (zh) 存储器装置及其制造方法
TW202215640A (zh) 雙層通道電晶體及其形成方法
CN111373533A (zh) 含有氢扩散阻挡结构的三维存储器装置及其制造方法
KR20230159337A (ko) 반도체 장치 및 그의 제조 방법
US11690232B2 (en) High density memory devices with low cell leakage and methods for forming the same
TW202306168A (zh) 半導體結構及其形成方法
TW202145514A (zh) 記憶裝置及其形成方法