TWI765874B - 用以改善晶圓平面性之方法及由其所製造之接合晶圓總成 - Google Patents

用以改善晶圓平面性之方法及由其所製造之接合晶圓總成 Download PDF

Info

Publication number
TWI765874B
TWI765874B TW105141940A TW105141940A TWI765874B TW I765874 B TWI765874 B TW I765874B TW 105141940 A TW105141940 A TW 105141940A TW 105141940 A TW105141940 A TW 105141940A TW I765874 B TWI765874 B TW I765874B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
strain
layer
curvature
warpage
Prior art date
Application number
TW105141940A
Other languages
English (en)
Other versions
TW201732874A (zh
Inventor
葛雷高里 巴提尼卡
凱密希瓦 耶達維利
范謙
班傑明 A 哈斯寇
葛洛力 哈森 Ｓ 艾爾
Original Assignee
美商傲思丹度科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商傲思丹度科技公司 filed Critical 美商傲思丹度科技公司
Publication of TW201732874A publication Critical patent/TW201732874A/zh
Application granted granted Critical
Publication of TWI765874B publication Critical patent/TWI765874B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

一種用以改善一半導體晶圓之平面性之方法及由該方法所製造之一總成。在該方法之一較佳實施例中，具有一預定厚度或圖案之一壓縮PECVD氧化物層(諸如，SiO2 )經沈積於具有一非所要翹曲度或彎曲度之一半導體晶圓的第二表面上。藉由該半導體晶圓之該經量測翹曲度或彎曲度來判定該經沈積氧化物層之該厚度或該圖案。該壓縮氧化物層在該半導體晶圓之該第二表面上引發一偏移壓縮力，以減小跨該半導體晶圓之主表面之該翹曲度及該彎曲度。

Description

用以改善晶圓平面性之方法及由其所製造之接合晶圓總成
本發明通常係關於半導體製造方法。更特定言之，本發明係關於：1)一種用以使用氧化物沈積技術增強一經扭曲或經彎曲半導體晶圓之平坦度(即，平面性)以增加半導體晶圓及晶粒良率之方法；及2)由該方法所製造之一接合半導體晶圓總成。
產業標準半導體晶圓且尤其藍寶石上GaN半導體晶圓、基板或模板在光子應用中係常見的但通常具有表面非平面性。一半導體晶圓之非所要非平面性之特徵可為翹曲及/或彎曲。對半導體晶圓之典型翹曲度及/或彎曲度量測受量測方法及邊緣排除區定義影響。邊緣排除區愈小，經量測翹曲度及/或彎曲度愈高。半導體晶圓翹曲度及/或彎曲度亦受半導體晶圓之直徑且受底層基板之厚度及生長於標準半導體晶圓上之磊晶層影響。半導體晶圓翹曲度係可跨一4吋基板之約100 µm或更大，且此非平面性在許多半導體程序中係一障礙。 非所要非平面半導體晶圓輪廓通常為凸的，且最小化或消除此非平面性以改善在隨後製造步驟中之處理良率係重要的。在標準應用中，期望將跨一4吋半導體晶圓的一基板中之翹曲度減小至小於80 µm且在後續處理步驟中對翹曲度/彎曲度之更大減小進一步改善半導體晶圓接合性質。 在機械處理方面(例如，真空臂及卡盤)，一4吋光子半導體晶圓之翹曲度應小於由諸如(舉例而言)一Canon步進器之一典型光微影步進器接受之80 µm，其繼而改善局部平面焦點。通常，半導體晶圓翹曲度負面影響真空臂拾起半導體晶圓(例如，自一晶匣)且過度地，半導體晶圓扭曲負面影響將該半導體晶圓吸至卡盤上。期望任何殘留彎曲在第一半導體晶圓表面上保持凸的而非凹的以供改善半導體晶圓之後續處理。 需要用於減小前述半導體晶圓之非平面性且改善半導體晶圓形狀輪廓的一廉價程序，以改善在後續半導體晶圓處理步驟中之良率。
相關申請案的交叉參考 本申請案主張2015年12月16日申請之美國臨時專利申請案第62/268,262號之權利。 在現有半導體製造步驟中，一般期望在藉由一半導體光微影步進器及半導體晶圓接合設備處理之前，一未經處理半導體晶圓之翹曲度及/或彎曲度盡可能低。 本發明之一較佳方法包括以下步驟：設計圖案化且沈積具有一預定厚度、圖案及組合物之一壓縮介電材料薄膜層(諸如，但不限於，一PECVD氧化物(諸如，二氧化矽SiO2 ))或具有此材料之一拉伸層，以跨一半導體晶圓之表面提供一偏移壓縮或拉伸力來減小該半導體晶圓中之非所要翹曲度及彎曲度。上述偏移介電層之平面化效應已由本文中之申請者量測，且已經展示以實質上改善一非平面光子半導體晶圓之翹曲度及/或彎曲度性質，從而導致在後續光微影及半導體晶圓接合步驟期間改善良率。 在如圖1A至圖1D中所繪示之本發明之一第一態樣中，揭示一種用於減小在一半導體晶圓中之翹曲度及/或彎曲度之方法，該方法包括以下步驟：提供具有一第一表面及一第二表面10之一半導體晶圓1，其中半導體晶圓1之表面輪廓包括如圖1B中所繪示之一翹曲度及/或彎曲度。通常，半導體晶圓之第一表面將係在其上或其中形成電路或其他電子或電裝置之半導體晶圓的表面，但其並非係對本發明之一限制，且在一些情況中，電子或電裝置可經形成於該半導體晶圓之第二表面或兩個表面上。跨半導體晶圓1之一表面(通常(但非必然)跨該半導體晶圓之凸面)來量測翹曲度及/或彎曲度。具有一預定厚度、圖案或熱膨脹係數(「CTE」)之一薄膜層15經沈積於第二表面10上，以在半導體晶圓1之第二表面10上且跨半導體晶圓1之第二表面10引發一預定應變改質壓縮或拉伸力或一壓縮且拉伸力。在圖1B及圖1C中繪示之特定實施例中，薄膜層15經沈積於第二表面10上，以在半導體晶圓1之第二表面10上且跨半導體晶圓1之第二表面10引發一預定應變改質拉伸力，從而導致該半導體晶圓實質上被平坦化，但宜相對於在一些位置中稍微高且在其他位置中略微低之一半導體晶圓輪廓，留下一稍微凸的半導體晶圓輪廓。薄膜層15可包括一氧化物層、金屬層、金屬氧化物層或陶瓷材料層，或等效材料層。可基於經量測翹曲度及/或彎曲度來計算及判定薄膜層15之厚度、圖案或CTE。作為一實例，薄膜層15可包括一SiO2 層。可使用PECVD程序來沈積薄膜層15。按每約5 µm至約8 µm翹曲度及/或彎曲度，薄膜層15可具有約1 µm厚度。半導體晶圓1可包括在一藍寶石上一GaN層半導體晶圓、基板或模板。 在圖1D中繪示之本發明之一進一步態樣中，藉由(諸如)為熟習半導體晶圓接合技術者所知之熔合接合或等效接合方法，將一對半導體晶圓1 (其中已根據本發明之方法處理一個或兩個半導體晶圓1)接合在一起，以提供一高品質接合半導體晶圓總成。儘管展示該等半導體晶圓經接合具有一特定堆疊關係，然在一些應用中，可表面對表面地反轉一個半導體晶圓，此係因為自本發明之應用所得之各半導體晶圓的更大平面性再次改善兩個半導體晶圓之相對位置的接合品質及準確度，從而產生最終產品的更大良率及更佳性能。 舉實例且非限制，期望一4吋半導體晶圓具有小於80 µm之一翹曲度以供在產業標準步進器設備中處理。例如，當藉由一Canon步進器接受一半導體晶圓時，通常期望跨該半導體晶圓之表面的可接受翹曲或彎曲小於約40 µm至50 µm。進一步期望低於40 µm至50 µm半導體晶圓翹曲度/彎曲度的翹曲或彎曲，尤其針對後續半導體晶圓熔合接合應用。期望跨半導體晶圓之第一表面之任何剩餘翹曲/彎曲係凸的。類似地，包含與其他半導體晶圓接合之此等半導體晶圓的後續處理需要一高位準的晶圓平面化。例如，使用直接熔合接合或共晶接合來接合4吋半導體晶圓通常將需要跨該等半導體晶圓之表面之小於40 µm至50 µm的翹曲度或彎曲度，其中較平坦半導體晶圓通常在接合程序中產生減小的邊緣排除。 不幸地，具有至少一定程度之翹曲及/或彎曲之一半導體晶圓表面頻繁地供應給諸如藍寶石上Ⅲ族氮化物半導體晶圓或矽基板之習知光子半導體晶圓。 本文中之申請者揭示用於最小化半導體晶圓翹曲度及彎曲度之方法。在本發明之一組較佳程序步驟中，使用具有一電漿增強化學氣相沈積(PECVD)工具之一沈積程序來執行該等步驟，以將具有一預定厚度及組合物之二氧化矽或「SiO2 」 (本文中「氧化物」)薄膜層15沈積於半導體晶圓1之第二(非電路支撐)表面10上。明確注意，本發明不限於使用SiO2 作為一平面化薄膜層15，且諸如彼等下文提及之不同材料及其等之等效物可在本發明中用作為平面化薄膜層15。 在本發明之一較佳實施例中，經沈積於半導體晶圓1之第二表面10上之氧化物薄膜層15的原子間距大於在其上沈積光子材料(諸如，Ⅲ族氮化物材料)的基板或模板(諸如，藍寶石)的原子間距。不同原子間距在兩種材料之間建立一晶格失配，從而導致在半導體晶圓1之第二表面上之一經引發拉伸。因此，經沈積氧化物薄膜層15企求大於由藍寶石基板或模板所提供之一表面面積，從而建立趨於放大半導體晶圓之第二表面之一應變，其繼而趨於平坦化藍寶石基板，此係因為該氧化物薄膜層15企求擴張該第二表面10面積。當然，前述假定半導體晶圓之第一表面係凸的。因此，在此及其他實施例中，層15充當與在沈積該層15之前跨半導體晶圓之表面之翹曲度或彎曲度相比減小跨該半導體晶圓之第一表面及第二表面之翹曲度或彎曲度之一應變改質層。 除晶格失配相關之應變外，熱膨脹失配相關之應變在改變一半導體晶圓1形狀(在本發明之一替代實施例中利用該現象)中起重要作用。如先前所指示，在一經引發膜應力中涉及兩個主要機制：原子間距(即，晶格失配)及熱膨脹係數(「CTE」)差異。CTE可被視為體積及線性尺寸相對於溫度改變之量。CTE在數學上定義為：α=(1/D) (ΔD/ΔT)，其中α係CTE；D係體積、面積或一線性尺寸；及T係溫度。通常，材料在加熱時膨脹，儘管此等尺寸改變在不同材料之間變化。 CTE本身係一物理現象且其在一較佳實施例中被利用作為一半導體晶圓平面化方法，尤其在除室溫外之一溫度下將特定薄膜層15材料沈積於一半導體晶圓1表面上時。歸因於隨溫度升高，在一材料中之更高位準量子態在不對稱電位井中變得更填充的事實而發生CTE。此等更高位準量子態具有以大於平衡半徑之值增加的概率密度。換言之，按一時間平均值，原子隨溫度升高在遠離彼此之一更遠距離處度過更多時間。若在兩種材料之間存在一CTE失配，則隨溫度改變之平均原子間距的量對各材料係不同的。CTE膜應力(忽略晶格失配)之一基本實例係其中在一高溫下沈積具有大於主基板(host substrate)之一CTE之一薄膜。在沈積溫度下，結構處於中性應力，但一旦該結構冷卻，薄膜層15將比基板更收縮，從而導致薄膜層15跨第二表面10呈拉伸或壓縮應力(取決於薄膜材料CTE)。 針對本發明之一氧化物沈積之一組較佳程序步驟，可包括下列如在表1中闡釋之參數：
Figure 105141940-A0304-0001
 表 1 例示程序參數 經沈積氧化物薄膜層15宜具有小於約10%之非均勻性。在氧化物薄膜層15沈積期間之處理溫度不一實質處理約束，此係因為已觀察到在約300°C至400°C之範圍內沈積之一氧化物薄膜層15展現一可接受壓縮效應。 使用上文例示程序參數，本發明之較佳實施例導致大致上沈積每1 µm氧化物薄膜層15，緩解約5 µm至8 µm翹曲度或彎曲度。 參考圖2A及圖2B，提出來自使用Sigmatech背壓半導體晶圓形狀量測設備進行之半導體晶圓計量學量測之翹曲度及彎曲度調整資料之一圖解法，其展示自一未經處理半導體晶圓(圖2A)至已根據本發明之方法處理之同一半導體晶圓(圖2B) 的平面性改善。在此等圖式之圖例中，此平面性改善表明其本身在該等量測的更窄範圍中。 本發明之一較佳實施例之實驗實踐導致沈積於根據本發明之方法處理之4吋半導體晶圓1上之1 µm氧化物薄膜層15減小約6.3 µm平均翹曲度，而沈積1 µm氧化物減小約3.4 µm平均彎曲度。 可藉由經沈積氧化物薄膜層15之非均勻性大致增加或減小總厚度變動或「TTV」，且此半導體晶圓1厚度依約80%至90%目標經沈積氧化物厚度而按比例繪製。 在使用本發明步驟運行的一樣本半導體晶圓處理中，在一目標2 µm氧化物薄膜層15沈積之後，半導體晶圓翹曲度經展示自56.5 µm減小至43.3 µm；彎曲度經展示自29.2 µm減小至22.7 µm；TTV經展示自6.8 µm減小至7.4 µm；及半導體晶圓厚度經展示自662.9 µm減小至664.7 µm。進一步例示性翹曲度減小資料展示於下列表2中。
Figure 105141940-A0304-0002
 表 2 具有第二表面氧化物沈積厚度之晶圓翹曲度之改變 注意，一旦沈積一第二表面翹曲度及彎曲度調整氧化物薄膜層15，半導體晶圓1不暴露於緩衝氧化物蝕刻劑或「BOE」及HF係較佳的，除非重複一翹曲度及彎曲度調整氧化物薄膜層15沈積步驟。 另外，經沈積薄膜層15氧化物厚度均勻性會對諸如(舉例而言)雷射剝離(LLO)均勻性之後續處理步驟具有一些影響。LLO均勻性會受由氧化物薄膜層15均勻性引起的UV雷射光之四分之一波長干涉條件影響且不會受層15之UV吸收影響。 明確注意，出於圖解及論述目的且非限制而言，無需僅使用沈積於用作實例之c-平面藍寶石上之例示性較佳壓縮PECVD氧化物薄膜層15來實踐本發明之方法。本發明之方法及申請專利範圍明確涵蓋使用沈積於任何半導體晶圓1之任何表面上之任何高應力薄膜層15，以操縱半導體晶圓1之形狀、翹曲度及彎曲度。因此，歸因於可使用第二表面10上之晶格失配或不同CTE，故經沈積薄膜層15不限於二氧化矽材料，可以一預定厚度沈積於一半導體晶圓1表面上的任何適合薄膜層15足以引發一預定壓縮力、拉伸力或一壓縮且拉伸力。 圖3A及圖3B中繪示替代方法。在圖3A中，薄膜層15經圖案化以形成該薄膜層之長條帶，其為應變改質效應提供一主導軸(dominant axis)，無論選擇該薄膜層15以在半導體晶圓1之相鄰表面10上施加壓縮力或拉伸力。此可實用於彎曲度或翹曲度係圍繞一單個軸或主要圍繞一單個軸時。然而，若彎曲度或翹曲度係圍繞兩個軸(但不相等)，則可如圖3B中所展示圍繞一第二軸沈積且定向一第二圖案化薄膜層15。亦應注意，亦可藉由簡單選擇圖3A中之層15之條帶寬度而獲得不相等應變。亦在圖3B中，垂直及水平條帶可為相同或不同薄膜層材料。就彼而言，在一些情況中，彎曲度或翹曲度可在相反方向上圍繞兩個軸，在此情況中將使用不同薄膜層材料，一薄膜層材料用以在相鄰半導體基板上引發壓縮力，且一薄膜層材料用以在相鄰基板上引發拉伸力。 可沈積於一半導體晶圓1表面上之許多適合薄膜層15材料係市售材料，其等材料為異種組合物且因而賦予足夠半導體晶圓表面應變，因此改變半導體晶圓1表面輪廓。氧化矽非常適合於此等應用，因為氧化矽易於沈積於一半導體晶圓1表面上且可在重新塑形半導體晶圓1之彎曲度及翹曲度的一應力狀態下生長，但在替代實施例中，可使用諸如氮化矽、陶瓷、金屬或金屬氧化物薄膜層15之材料且其視為屬於本發明之方法之範疇內。另外，上文參考之半導體晶圓1可被視為具有一通用形狀，且本發明之方法功能在於藉由沈積一應變改質或壓縮改質薄膜層15或薄膜於半導體晶圓1之第二表面10上而平面化任何一般基板形狀。因此，針對薄膜層之主要變數係材料、厚度及薄膜層圖案以及係材料之一特性之熱膨脹係數，其在一些情況中針對相同材料之所關注不同膜厚度係不同的。 在c平面藍寶石上GaN之上述較佳實施例中，如經觀察到磊晶表面向上之半導體晶圓1通常趨於相當均勻凸的，即，最高點朝向GaN表面之中心。在此等例項中，先前描述之將一毯覆壓縮氧化物薄膜層15沈積於半導體晶圓1之第二表面上尤其有效。然而，明確注意，經沈積薄膜層15無需受限於一SiO2 材料，且該經沈積薄膜層材料可係相較於GaN或半導體晶圓材料賦予半導體晶圓1一相對曲率之任何材料。 在其中半導體晶圓1係凹的之一例項中，如在前述提及向下凸非平面性中，而非將一壓縮薄膜層15施加至半導體晶圓之第二表面，可施加賦予藍寶石拉伸力的一經沈積薄膜層15。GaN自身係本發明之此實施例之一適合候選者。 在具有在不同晶向(諸如m-平面藍寶石上生長之半極性GaN)上之不同曲率的半導體晶圓1之通用情況中，本發明實現沿一個軸減小彎曲度但可在垂直方向上增加該彎曲度。 為解決此等擔憂，揭示一替代實施例，其中如在半導體技術中熟知之一「陰影遮罩」可用來將具有預定應變改質或拉伸特性之一應變改質薄膜層15選擇性地沈積於半導體晶圓1之第二表面10之不同部分或區域上。 藉由將一毯覆平面化薄膜層15沈積於半導體晶圓1之第二表面10上，使用具有一預定薄膜層15圖案(諸如圖4中繪示之例示圖案)之光微影來圖案化半導體晶圓1，且接著選擇性地移動該平面化薄膜層15之預定區域或部分以引發呈晶圓平面性之一所要改變，亦可實現一等效效應。 舉實例而非限制性，藉由使用具有在其上之一預定應變改質圖案的一陰影遮罩，一使用者可沈積作為由(例如)半導體晶圓區域之三分之二及(例如)在半導體晶圓1之中心三分之一上的一拉伸氮化物組成之條帶的一壓縮薄膜層15氧化物以沿不同軸不同地改質形狀(圖3A及圖3B)。 可基於一給定半導體晶圓形狀使用(例如)應變模型軟體判定不同或變化壓縮/拉伸層圖案以針對一特定半導體晶圓彎曲度而模型化一最佳改質薄膜層或層15組合圖案。 熟習此項技術者可進行替代方案或修改而未脫離本文中本發明之方法之精神及範疇。因此，須理解已僅出於實例之目的闡釋所繪示之實施例，且其在主張本申請案之優先權之任何後續申請案中不應被視為限制如由任何請求項定義之本發明。 舉例而言，儘管事實上可在一特定組合中闡釋此一請求項之元件，但須明確理解本發明包含更少、更多或不同元件之其他組合，其在上文經揭示甚至並未在此等組合中初始主張。 在本說明書中用以描述本發明及其之各種實施例之字詞不僅在其等之通常定義之含義的意義上被理解，而且包含藉由在超出通常定義之含義之範疇的本說明書結構、材料或動作中之特定定義來理解。因此，若一元件在本說明書之背景內容中被理解為包含一種以上含義，則其在一隨後申請專利範圍中使用該元件一定被理解為對由說明書及由字詞自身所支持之所有可能含義係通用的。 因此，在主張本說明之優先權的任何後續申請案中之任何請求項的字詞或元件之定義應被定義為不僅包含經字面闡釋之元件的組合，而且包含用於以實質上相同方式執行後續實質上相同功能的所有有效結構、材料或動作以獲得實質上相同結果。因此，在此意義上，可預期可針對在下文請求項中之該等元件之任一者做出兩個或兩個以上元件之一等效替代或可針對在此一請求項中之兩個或兩個以上元件替代一單個元件。 儘管在上文可將元件描述為作用於特定組合中且甚至隨後如此要求，然應明確地理解來自一經要求之組合之一或多個元件可在一些情況中自該組合刪去且彼經要求之組合可指向一子組合或一子組合之變動。 現在已知或隨後可經設計的如一般技術者觀看之來自任何後續經要求之標的之非實質改變明確地被視為在此請求項之範疇內係等效的。因此，一般技術者現在已知或隨後將知之明顯替代被定義為在該等經定義元件之範疇內。 因此，在主張本申請案之優先權之任何後續申請案中的任何請求項被理解為包含上文經明確繪示及描述、概念上等效、可明顯經替代及亦實質上併入本發明之基本理念。
1‧‧‧半導體晶圓 10‧‧‧第二表面/相鄰表面 15‧‧‧薄膜層/平面化薄膜層/氧化物薄膜層/層/壓縮薄膜層/第二圖案化薄膜層/應變改質薄膜層/改質薄膜層
圖1A係本發明之方法之一組較佳步驟的一程序流程圖。 圖1B係具有一凸翹曲度或彎曲度之一半導體晶圓之一橫截面。 圖1C係在將一薄膜層沈積於其之第二表面上之後的半導體晶圓之一橫截面。 圖1D繪示根據本發明之方法之已處理且經熔合接合以形成一半導體晶圓總成的一對半導體晶圓。 圖2A係根據本發明之方法之尚未處理之具有一翹曲度或彎曲度的一半導體晶圓之一晶圓平面性圖。 圖2B係根據本發明之方法之在經處理之後的圖2A之半導體晶圓之一晶圓平面性圖。 圖3A係根據本發明之方法之已使用一薄膜層圖案化的一半導體晶圓之一第二表面。 圖3B係根據本發明之另一方法之已使用兩個薄膜層圖案化的一半導體晶圓之一第二表面。

Claims (18)

  1. 一種用於減小在一半導體晶圓中之翹曲度(warp)或彎曲度(bow)之方法，其包括：提供具有一第一表面及一第二表面之一半導體晶圓，其中一半導體晶圓表面輪廓(profile)包括一翹曲度或彎曲度；跨該半導體晶圓之一表面來量測該翹曲度或彎曲度；及將具有一預定厚度之一第一應變改質層(strain-modifying layer)沈積於該第二表面上以在該第二表面上引發一預定壓縮力(compressive force)，並將具有一預定厚度之一第二應變改質層沈積於該第二表面上以在該第二表面上引發一預定拉伸力(tensile force)，從而與在沈積該第一及第二應變改質層之前之在該半導體晶圓表面輪廓中之該翹曲度或彎曲度相比，該預定壓縮力及該預定拉伸力減小在該半導體晶圓表面輪廓中之該翹曲度或彎曲度。
  2. 如請求項1之方法，其中該第一或第二應變改質層預定厚度係基於在該半導體晶圓表面輪廓中之該經量測翹曲度或彎曲度。
  3. 如請求項1之方法，其中該第一或第二應變改質層係一氧化物層。
  4. 如請求項3之方法，其中在一PECVD程序中沈積該氧化物層。
  5. 如請求項3之方法，其中按每5μm至8μm翹曲度或彎曲度，該氧化 物層具有一1μm厚度。
  6. 如請求項1之方法，其中該半導體晶圓係藍寶石上GaN晶圓、基板或模板。
  7. 如請求項1之方法，其中該第一或第二應變改質層係一氮化矽層。
  8. 如請求項1之方法，其中該第一或第二應變改質層係一金屬氧化物材料。
  9. 如請求項1之方法，其中該第一或第二應變改質層係一III族氮化物。
  10. 如請求項7之方法，其中於一PECVD程序中沈積該第一或第二應變改質層。
  11. 如請求項1之方法，其中於一物理氣相沈積程序中沈積該第一或第二應變改質層。
  12. 如請求項1之方法，其中按每約5μm至8μm翹曲度或彎曲度，該第一或第二應變改質層具有一1μm厚度。
  13. 如請求項1之方法，其中該第一或第二應變改質層經圖案化。
  14. 如請求項1之方法，進一步包括將該半導體晶圓熔合接合至亦已經受請求項1之方法的一或多個其他半導體晶圓。
  15. 一種半導體晶圓，其包括：一半導體晶圓，其具有一第一表面及一第二表面，及在該第二表面上之一第一應變改質層，其在該第二表面上引發一壓縮力，及在該第二表面上之一第二應變改質層，其在該第二表面上引發一拉伸力，該壓縮力及該拉伸力將該半導體晶圓的一翹曲度或彎曲度減小至低於在施加該第一及第二應變改質層之前之該半導體晶圓的該翹曲度或彎曲度。
  16. 如請求項15之半導體晶圓，其中該第一應變改質層經圖案化以形成在該半導體晶圓上之一第一方向上延伸之複數個長形層片段(elongated layer segments)，且該第二應變改質層經圖案化以形成在該半導體晶圓上之一第二方向上延伸之複數個長形層片段。
  17. 如請求項15之半導體晶圓，其中該第一或第二應變改質層係選自由SiO2、氮化矽、一金屬氧化物材料或一Ⅲ族氮化物組成之群組。
  18. 如請求項15之半導體晶圓，其中該半導體晶圓係一藍寶石上GaN晶圓、基板或模板，且該第一或第二應變改質層係一SiO2層。
TW105141940A 2015-12-16 2016-12-16 用以改善晶圓平面性之方法及由其所製造之接合晶圓總成 TWI765874B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562268262P 2015-12-16 2015-12-16
US62/268,262 2015-12-16
US15/379,759 2016-12-15
US15/379,759 US9978582B2 (en) 2015-12-16 2016-12-15 Methods for improving wafer planarity and bonded wafer assemblies made from the methods

Publications (2)

Publication Number Publication Date
TW201732874A TW201732874A (zh) 2017-09-16
TWI765874B true TWI765874B (zh) 2022-06-01

Family

ID=59057725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141940A TWI765874B (zh) 2015-12-16 2016-12-16 用以改善晶圓平面性之方法及由其所製造之接合晶圓總成

Country Status (6)

Country Link
US (1) US9978582B2 (zh)
JP (2) JP6952697B2 (zh)
KR (1) KR20180095609A (zh)
CN (1) CN108604572A (zh)
TW (1) TWI765874B (zh)
WO (1) WO2017106788A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015084851A1 (en) * 2013-12-04 2015-06-11 3M Innovative Properties Company Flexible light emitting semiconductor device with large area conduit
US10847419B2 (en) * 2018-03-14 2020-11-24 Raytheon Company Stress compensation and relief in bonded wafers
CN108649021B (zh) * 2018-07-19 2024-07-26 长江存储科技有限责任公司 晶圆翘曲调整结构及其形成方法
CN109155235A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 使用背面补偿结构的晶圆平整度控制
JP2020047617A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 基板処理装置、半導体装置の製造方法、および被加工基板
US10896821B2 (en) * 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition
KR20230160963A (ko) * 2018-09-28 2023-11-24 램 리써치 코포레이션 비대칭 웨이퍼 보우 보상
JP2020161685A (ja) * 2019-03-27 2020-10-01 東京エレクトロン株式会社 成膜装置および成膜方法
JP7259527B2 (ja) * 2019-04-26 2023-04-18 富士電機株式会社 半導体基板の製造方法および半導体装置の製造方法
US10790296B1 (en) * 2019-05-21 2020-09-29 Sandisk Technologies Llc Distortion-compensated wafer bonding method and apparatus using a temperature-controlled backside thermal expansion layer
KR20210044654A (ko) * 2019-10-15 2021-04-23 에스케이하이닉스 주식회사 웨이퍼 지지 구조체
CN111048429B (zh) * 2019-12-23 2022-05-27 武汉新芯集成电路制造有限公司 一种晶圆键合方法
FR3121548B1 (fr) * 2021-03-30 2024-02-16 Soitec Silicon On Insulator Procede de preparation d’un substrat avance, notamment pour des applications photoniques
CN116018889A (zh) 2021-06-30 2023-04-25 长江存储科技有限责任公司 三维存储器装置及其形成方法
CN115867970A (zh) 2021-06-30 2023-03-28 长江存储科技有限责任公司 三维存储器装置及其形成方法
WO2023272592A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
CN115836387A (zh) 2021-06-30 2023-03-21 长江存储科技有限责任公司 三维存储器装置及其形成方法
WO2023028729A1 (en) * 2021-08-30 2023-03-09 Yangtze Memory Technologies Co., Ltd. Wafer stress control and semiconductor structure
CN115036204A (zh) * 2022-05-07 2022-09-09 上海华力集成电路制造有限公司 通过降低晶圆翘曲度提高bsi工艺稳定性的方法
US20240105641A1 (en) * 2022-09-28 2024-03-28 Applied Materials, Inc. Correction of global curvature during stress management
US20240266230A1 (en) * 2023-02-08 2024-08-08 Applied Materials, Inc. Optimized film deposition and ion implantation for mitigation of stress and deformation in substrates
CN118263137A (zh) * 2024-05-29 2024-06-28 浙江创芯集成电路有限公司 半导体结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314725A1 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Stress Balance Layer on Semiconductor Wafer Backside
US20140374879A1 (en) * 2013-06-25 2014-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate wrap

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4790920A (en) 1985-12-20 1988-12-13 Intel Corporation Method for depositing an al2 O3 cap layer on an integrated circuit substrate
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
JPH01256126A (ja) * 1988-04-06 1989-10-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US5286671A (en) 1993-05-07 1994-02-15 Kulite Semiconductor Products, Inc. Fusion bonding technique for use in fabricating semiconductor devices
JPH08111409A (ja) * 1994-10-12 1996-04-30 Rohm Co Ltd 半導体装置の製法
JPH08227834A (ja) * 1995-02-21 1996-09-03 Sony Corp 半導体ウェーハ及びその製造方法
EP1097782B1 (en) 1999-01-20 2006-11-15 Shin-Etsu Handotai Co., Ltd Wire saw and cutting method
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US20070194342A1 (en) 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
US7880278B2 (en) * 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
US8557681B2 (en) * 2006-10-30 2013-10-15 International Rectifier Corporation III-nitride wafer fabrication
US8664747B2 (en) 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
JP5447682B2 (ja) * 2010-09-28 2014-03-19 株式会社村田製作所 圧電デバイスの製造方法
JP5522263B2 (ja) * 2010-09-28 2014-06-18 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP2013542599A (ja) * 2010-09-30 2013-11-21 フリースケール セミコンダクター インコーポレイテッド 半導体ウェハを処理するための方法、半導体ウェハおよび半導体デバイス
JP5642628B2 (ja) * 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
US8900969B2 (en) * 2012-01-27 2014-12-02 Skyworks Solutions, Inc. Methods of stress balancing in gallium arsenide wafer processing
KR20140104062A (ko) * 2013-02-15 2014-08-28 삼성전자주식회사 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
CN105448762A (zh) * 2014-08-28 2016-03-30 中国科学院微电子研究所 一种衬底翘曲度的调整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100314725A1 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Stress Balance Layer on Semiconductor Wafer Backside
US20140374879A1 (en) * 2013-06-25 2014-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate wrap

Also Published As

Publication number Publication date
US20170178891A1 (en) 2017-06-22
TW201732874A (zh) 2017-09-16
JP2022008584A (ja) 2022-01-13
JP7025589B2 (ja) 2022-02-24
KR20180095609A (ko) 2018-08-27
JP2019504490A (ja) 2019-02-14
WO2017106788A1 (en) 2017-06-22
CN108604572A (zh) 2018-09-28
JP6952697B2 (ja) 2021-10-20
US9978582B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
TWI765874B (zh) 用以改善晶圓平面性之方法及由其所製造之接合晶圓總成
JP6777029B2 (ja) シリコンウェーハ及びその製造方法
US10910328B2 (en) Silicon wafer manufacturing method
JP6085371B2 (ja) 半導体デバイス用基板
US9233844B2 (en) Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
JP7204917B2 (ja) ダイヤモンド基板の製造方法
US10056453B2 (en) Semiconductor wafers with reduced bow and warpage
TWI636165B (zh) 磊晶晶圓
KR102606186B1 (ko) SiC 기판 및 SiC 에피택셜 웨이퍼
CN111509095B (zh) 复合式基板及其制造方法
JP2023177253A (ja) ＳｉＣエピタキシャルウェハ
TWI671801B (zh) 磊晶結構
TW201634381A (zh) 微奈米化晶片及其製造方法
KR20220041139A (ko) 반도체 웨이퍼 및 그 제조 방법
US10504725B2 (en) Material selective regrowth structure and method
JP6834816B2 (ja) シリコンウェーハの加工方法
TWI784189B (zh) 採用蝕刻後圖案包覆的方法
KR100920885B1 (ko) 에픽텍셜 웨이퍼의 제작 방법
JP2016222525A (ja) 単結晶基板から層を移動させるための方法
TWI509686B (zh) 控制半導體之一區域的表面輪廓的方法，關於控制的表面輪廓的半導體之區域
CN108109911A (zh) 一种形成倾斜的坡面结构的方法
TW201812852A (zh) 半導體磊晶基板及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees