TWI735428B - 攝像元件及其製造方法、以及電子機器 - Google Patents

攝像元件及其製造方法、以及電子機器 Download PDF

Info

Publication number
TWI735428B
TWI735428B TW105105995A TW105105995A TWI735428B TW I735428 B TWI735428 B TW I735428B TW 105105995 A TW105105995 A TW 105105995A TW 105105995 A TW105105995 A TW 105105995A TW I735428 B TWI735428 B TW I735428B
Authority
TW
Taiwan
Prior art keywords
electrode
pixel
imaging element
photoelectric conversion
separation portion
Prior art date
Application number
TW105105995A
Other languages
English (en)
Other versions
TW201703149A (zh
Inventor
太田和伸
佐藤充
若野壽史
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201703149A publication Critical patent/TW201703149A/zh
Application granted granted Critical
Publication of TWI735428B publication Critical patent/TWI735428B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明技術係關於一種在具備有機光電變換膜之背面照射型之攝像元件中，能夠防止混色且能夠確保動態範圍之攝像元件及其製造方法、以及電子機器。
本發明技術之一個層面之攝像元件具有：光電變換膜，其設置於半導體基板之一個面側；像素分離部，其形成於像素間區域；及貫通電極，其形成於像素間區域，且將與藉由在光電變換膜處之光電變換而獲得之電荷相對應之信號傳送至形成於半導體基板之另一面側之配線層。本發明技術可應用於背面照射型之CMOS圖像感測器。

Description

攝像元件及其製造方法、以及電子機器
本發明技術係關於一種攝像元件及其製造方法、以及電子機器，特別是關於一種在具備有機光電變換膜之背面照射型之攝像元件中，能夠防止混色且能夠確保動態範圍之攝像元件及其製造方法、以及電子機器。
按，業界已知一種從與半導體基板上之形成有配線層之側為相反側照射光之背面照射型的攝像元件。在專利文獻1中，揭示有下述技術：藉由將該背面照射型之攝像元件與具有光電變換機能之有機膜相組合，而能夠實現一種偽色少、且解析度高之攝像元件。
專利文獻1所記載之攝像元件具有在較半導體基板之背面(光之入射面側)更靠上層處積層有機光電變換膜之構造。在有機光電變換膜處經光電變換之電荷係經由貫通半導體基板而形成之貫通電極被傳送至表面之配線層。在配線層上，設置有放大電晶體等之讀出元件。
在專利文獻2中，揭示有藉由在背面照射型之攝像元件之像素間的區域即像素間區域埋入絕緣膜而形成像素分離部之技術。藉由將各像素電性分離而能夠防止光或電子從相鄰像素漏入即所謂之「混色」。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-187544號公報
[專利文獻2]日本特開2013-175494號公報
在將上述之具有貫通電極之攝像元件細微化時，難以兼顧攝像特性之中的混色之防止與動態範圍(電荷蓄積量)之確保。假設在為了防止混色而將像素分離部設置於像素間時，光電二極體之區域會變窄而不能確保動態範圍。
本發明技術係鑑於上述狀況而完成者，其係在具備有機光電變換膜之背面照射型之攝像元件中，能夠防止混色且能夠確保動態範圍者。
本發明技術之一個層面之攝像元件具備像素，該像素具有：光電變換膜，其設置於半導體基板之一個面側；像素分離部，其形成於像素間區域；及貫通電極，其形成於像素間區域，且將與藉由在前述光電變換膜處之光電變換而獲得之電荷相對應之信號傳送至形成於前述半導體基板之另一面側之配線層。
可將前述像素分離部與前述貫通電極以前述像素分離部之絕緣膜與被覆前述貫通電極之周圍的絕緣膜相接之方式而形成。
可將前述貫通電極經由在形成於前述半導體基板之元件分離部上所形成的多晶矽電極與前述配線層之讀出元件連接。
可於前述多晶矽電極之上部設置矽化物。
可於前述貫通電極與前述多晶矽電極之間設置高介電係數閘極絕緣膜。
可將前述貫通電極在前述多晶矽電極之形成時，藉由將成為前述多晶矽電極之材料之摻雜雜質之多晶矽埋入貫通孔而形成。
可將前述像素分離部在前述一個面側之加工時，以前述像素分 離部之絕緣膜與被覆前述貫通電極之周圍的絕緣膜相接之方式形成。
可將由摻雜雜質之多晶矽而形成之前述貫通電極，經由電極插塞與前述光電變換膜之電極連接，在前述貫通電極與前述電極插塞之間設置高介電係數閘極絕緣膜。
可進一步設置覆蓋相位差檢測用像素即前述像素之受光區域之一部分的遮光膜。該情形下，可以將前述貫通電極之上端部以覆蓋包含被覆前述貫通電極之周圍的絕緣膜上之範圍的方式形成。
在前述像素分離部之中，可將金屬用於如下材料：構成與被覆前述貫通電極之周圍的絕緣膜不相接之部分的材料。
可進一步設置形成於前述像素分離部上之遮光膜。該情形下，可將前述貫通電極之上端部覆蓋於被覆前述貫通電極之周圍之絕緣膜之上、且前述貫通電極之上端部與前述遮光膜隔開而形成。
可在相鄰之2個前述像素之間的前述像素間區域形成複數個前述貫通電極。
根據本發明技術，在具備有機光電變換膜之背面照射型之攝像元件中，能夠防止混色且能夠確保動態範圍。
又，不一定限於此處所記載之效果，只要係在本揭示中所記載之任一效果皆可為本發明之效果。
10:攝像元件
21:像素陣列部
22:垂直驅動電路
23:行信號處理電路
24:水平驅動電路
25:輸出電路
26:控制電路
31:像素
31-1:像素
31-2:像素
31-3:像素
31-4:像素
31-11:像素
31-12:像素
41:像素驅動配線
42:垂直信號線
43:水平信號線
51A:像素分離部
51B:像素分離部
51C:像素分離部
51D:像素分離部
51E:像素分離部
51F:像素分離部
51G:像素分離部
51H:像素分離部
51I:像素分離部
51J:像素分離部
52-1:貫通孔
52-2:貫通孔
52-3:貫通孔
61-1:遮光膜
61-2:遮光膜
62-1:上端部
62-2:上端部
62-3:上端部
101:支持基板
102:配線層
103:受光層
104:光電變換膜層
105:晶片上透鏡
121:多晶矽電極
121A:貫通電極
122:矽化物
123:接觸件
124:配線
125:接觸件
126:重設電晶體
131:半導體基板
131A:貫通孔
131A(52-1):貫通孔
131A(52-2):貫通孔
131A(52-3):貫通孔
131B:溝渠
132:PD(光電二極體)
133:PD(光電二極體)
134:FD(浮動擴散部)
141:抗反射膜
142:絕緣膜
143:絕緣膜
151:上部電極
152:有機光電變換膜
153:下部電極
171:貫通電極
171A:上端部
171A(62-1):上端部
171A(62-2):上端部
171A(62-3):上端部
172:絕緣膜
173:STI(淺溝渠隔離部)
181:像素分離部
181(51D):像素分離部
181(51F):像素分離部
182:遮光膜
201:抗蝕劑
202:抗蝕劑
203:抗蝕劑
211:电极插頭
221:遮光膜
222:遮光膜
231:插頭(遮光膜)
232:插頭(遮光膜)
300:電子機器
301:DSP電路
302:圖框記憶體
303:顯示部
304:記錄部
305:操作部
306:電源部
307:匯流排線
A-A:線
B-B:線
L1:虛線
L2:虛線
S1:步驟
S2:步驟
S3:步驟
S4:步驟
S5:步驟
S6:步驟
S7:步驟
S8:步驟
S9:步驟
S10:步驟
S11:步驟
S12:步驟
S13:步驟
S14:步驟
#1:箭頭
圖1係顯示本發明技術之一個實施形態之攝像元件之構成例的圖。
圖2係將像素放大而顯示的圖。
圖3係顯示圖2之A-A線之攝像元件之剖面的圖。
圖4係顯示圖2之B-B線之攝像元件之剖面的圖。
圖5係說明攝像元件之第1製造方法之流程圖。
圖6A、圖6B係顯示表面工序後之半導體基板之狀態的圖。
圖7A、圖7B係顯示開口前處理後之半導體基板之狀態的圖。
圖8A、圖8B係顯示乾式蝕刻後之半導體基板之狀態的圖。
圖9A、圖9B係顯示抗蝕劑除去後之半導體基板之狀態的圖。
圖10A、圖10B係顯示抗反射膜形成後之半導體基板之狀態的圖。
圖11A、圖11B係顯示絕緣膜形成後之半導體基板之狀態的圖。
圖12A、圖12B係顯示貫通孔形成前處理後之半導體基板之狀態的圖。
圖13A、圖13B係顯示乾式蝕刻後之半導體基板之狀態的圖。
圖14A、圖14B係顯示抗蝕劑除去後之半導體基板之狀態的圖。
圖15A、圖15B係顯示貫通電極形成後之半導體基板之狀態的圖。
圖16A、圖16B係顯示上端部形成前處理後之半導體基板之狀態的圖。
圖17A、圖17B係顯示乾式蝕刻後之半導體基板之狀態的圖。
圖18A、圖18B係顯示抗蝕劑除去後之半導體基板之狀態的圖。
圖19係顯示其他之背面工序後之半導體基板之狀態的圖。
圖20係顯示像素之其他之構成例的圖。
圖21係顯示像素之另一其他之構成例的圖。
圖22係顯示攝像元件之剖面之變化例的圖。
圖23係顯示相位差檢測用像素之例的圖。
圖24係顯示相位差檢測用像素之遮光膜之配置之例的圖。
圖25係顯示攝像元件之剖面之變化例的圖。
圖26係顯示具有攝像元件之電子機器之構成例的方塊圖。
圖27係顯示攝像元件之使用例的圖。
以下，針對用於實施本發明技術之形態予以說明。說明依以下之順序進行。
1.攝像元件之構成例
2.像素之詳細構造
3.第1製造方法
4.第2製造方法
5.貫通電極之配置之例
6.變化例
<1.攝像元件之構成例>
圖1係顯示本發明技術之一個實施形態之攝像元件之構成例的圖。
攝像元件10係CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)圖像感測器等之攝像元件。攝像元件10經由光學透鏡接受來自被攝體之入射光，並將其變換為電氣信號而輸出像素信號。
如後述般，攝像元件10係以形成有配線層之面為半導體基板之表面，且自相反側之背面照射光之背面照射型之攝像元件。在構成攝像元件10之各像素中，具有光電變換機能之有機膜係設置於較半導體基板更靠上層處。
攝像元件10包含：像素陣列部21、垂直驅動電路22、行信號處理電路23、水平驅動電路24、輸出電路25、及控制電路26。
在像素陣列部21內二維陣列狀地配列有像素31。像素31具有作為光電變換元件之光電變換膜及PD(Photo Diode，光電二極體)、與複數個像素電晶體。
垂直驅動電路22由例如移位暫存器構成。垂直驅動電路22藉由 將用於驅動像素31之脈衝提供至特定之像素驅動配線41，而以列單位驅動像素31。垂直驅動電路22以列單位在垂直方向上依次掃描像素陣列部21之各像素31，並將與在各像素31中所獲取之信號電荷相對應之像素信號經由垂直信號線42提供至行信號處理電路23。
行信號處理電路23係就像素31之每一行而配置，對自1列份之像素31輸出之信號就每一像素行進行處理。例如，行信號處理電路23進行用於除去像素固有之固定圖案雜訊之CDS(Correlated Double Sampling，相關雙取樣)及AD(Analog Digital，類比數位)變換等之信號處理。
水平驅動電路24由例如移位暫存器構成。水平驅動電路24藉由將水平掃描脈衝依次輸出而依次選擇行信號處理電路23，從而將像素信號輸出至水平信號線43。
輸出電路25對從各自之行信號處理電路23經由水平信號線43而被提供之信號實施信號處理，並輸出實施信號處理而獲得之信號。輸出電路25可存在只進行緩衝之情形，亦可存在進行黑色位準調整、行不均一修正、各種數位信號處理等情形。
控制電路26將時脈信號或控制信號輸出至垂直驅動電路22、行信號處理電路23、及水平驅動電路24，而控制各部分之動作。
<2.像素之詳細構造>
圖2係將像素31放大顯示的圖。
在圖2中顯示有相鄰之2個像素31即像素31-2、31-3之整體、與像素31-2相鄰之像素31-1之一部分、及與像素31-3相鄰之像素31-4之一部分。圖2所示之構成，並非是在攝像元件10之背面側所直接顯現之構成，在該構成之上，積層而設置有機光電變換膜等之構成。換言之，圖2並非顯示像素31之平面圖，而是顯示自背面側觀察像素31之特定層之構成之狀態的圖。雖然主要係說明像素31-2之周圍之構成， 但就其他之像素亦相同。
在像素31-2與和其上方相鄰之像素31之間的區域即像素間區域形成有像素分離部51A。像素分離部51A藉由在具有特定之深度、大致一定寬度之溝渠內設置絕緣膜等而構成。其他之像素分離部亦具有相同之構成。藉由像素分離部51A，像素31-2與和其上方相鄰之像素31電性分離。
同樣地，在像素31-2與和其下方相鄰之像素31之間的像素間區域形成有像素分離部51B。藉由像素分離部51B，像素31-2與和其下方相鄰像素31電性分離。
在像素31-2與和其左側相鄰之像素31-1之間的像素間區域，夾隔貫通孔52-1在上側形成有像素分離部51C，在下側形成有像素分離部51D。貫通孔52-1之直徑較像素分離部51C、51D之寬度寬出若干。
如後述般，在貫通孔52-1埋入電極材料而形成貫通電極。貫通電極之周圍覆蓋有絕緣膜。形成於貫通孔52-1之貫通電極係用於將與藉由在像素31-2之有機光電變換膜處進行光電變換而獲得之電荷相對應之信號傳送至像素31-2之配線層的電極。
在該例中，針對1個像素31，設置有綠色等之1色部分之有機光電變換膜。1個像素31具有1個貫通電極。針對藍色、紅色之光，係在設置於半導體基板之PD處檢測出。
像素分離部51C、51D之絕緣膜係與被覆形成於貫通孔52-1之貫通電極之周圍的絕緣膜一體地形成，且彼此相接。藉由像素分離部51C、51D、及被覆形成於貫通孔52-1之貫通電極之周圍的絕緣膜，像素31-2與左側之像素31-1電性分離。
在像素31-2與和其右側相鄰之像素31-3之間的像素間區域，夾隔貫通孔52-2在上側形成有像素分離部51E，在下側形成有像素分離部51F。貫通孔52-2之直徑較像素分離部51E、51F之寬度寬出若干。
與貫通孔52-1相同，在貫通孔52-2內形成有周圍被覆絕緣膜之貫通電極。形成於貫通孔52-2之貫通電極係用於將與藉由在像素31-3之有機光電變換膜處進行光電變換而獲得之電荷相對應之信號傳送至像素31-3之配線層的電極。
像素分離部51E、51F之絕緣膜係與被覆形成於貫通孔52-2之貫通電極之周圍的絕緣膜一體地形成，且彼此相接。藉由像素分離部51E、51F、及被覆形成於貫通孔52-2之貫通電極之周圍的絕緣膜，像素31-2與右側之像素31-3電性分離。
在像素分離部51A、51C、51E之上配設有遮光膜61-1，在像素分離部51B、51D、51E之上配設有遮光膜61-2。
形成於貫通孔52-1之貫通電極之上端部62-1的直徑較貫通孔52-1之直徑大。上端部62-1藉由自上方覆蓋被覆形成於貫通孔52-1之貫通電極之周圍的絕緣膜，而作為遮光膜發揮機能。
形成於貫通孔52-2之貫通電極之上端部62-2的直徑較貫通孔52-2之直徑大。上端部62-2藉由自上方覆蓋被覆形成於貫通孔52-2之貫通電極之周圍的絕緣膜，而作為遮光膜發揮機能。
像素分離部51A至51F、上端部62-1及62-2之內側成為像素31-2之受光區域。又，為了防止貫通電極彼此之短路，遮光膜61-1、61-2與上端部62-1係隔開而形成。同樣地，遮光膜61-1、61-2與上端部62-2亦隔開而形成。
如此般，在攝像元件10中，在各像素之左右之像素間區域設置有貫通電極。又，像素分離部與貫通電極之周圍之絕緣膜係成為一體，且各像素自相鄰像素電性分離。
藉由將各像素自相鄰像素光學性、電性分離，能夠防止光或電子自相鄰像素漏入(混色)。
此外，藉由將貫通電極設置在各像素之像素間區域，能夠寬廣 地確保像素內之電子蓄積區域，且能夠確保大的動態範圍。在電子蓄積區域設置有PD。假設將貫通電極設置在與像素間區域不同之區域時，與其相應地會導致PD之區域變窄從而動態範圍變小，但本構成可防止上述情形發生。
換言之，在具備有機光電變換膜之背面照射型之攝像元件即攝像元件10中，能夠防止混色且能夠確保動態範圍。
圖3係顯示圖2之A-A線之攝像元件10之剖面的圖。
如圖3所示，在構成受光層103之半導體基板131的表面側(圖3之下側)，形成有配線層102與支持基板101，在半導體基板131之背面側(圖3之上側)，形成有夾隔特定之層的光電變換膜層104。在光電變換膜層104之上設置有晶片上透鏡105。
在配線層102內，在形成於半導體基板131上之元件分離部即STI(Shallow Trench Isolation，淺溝渠隔離部)173之上形成有多晶矽電極121。在多晶矽電極121之上配置有矽化物122，多晶矽電極121與配線124經由矽化物122與接觸件123而連接。半導體基板131之FD(浮動擴散部)134經由接觸件125與配線124連接。在配線層102內設置有重設電晶體126。
圖3係僅顯示作為配線層102之構成之用於將與在背面側之有機光電變換膜152處所獲得之電荷相對應的信號傳送至FD的構成，但是實際上除了選擇電晶體以外，亦可設置成用於傳送與矽基板中之PD處所獲得之電荷相對應之信號的構成。在用於傳送信號之構成中，包含傳送電晶體、重設電晶體、放大電晶體、及選擇電晶體。
受光層103之半導體基板131包含例如P型之矽(Si)。在半導體基板131內埋設有PD 132與PD 133。例如PD 132主要係接受藍色光而進行光電變換之光電變換元件。PD 133主要係接受紅色光而進行光電變換之光電變換元件。在半導體基板131之表面側形成有FD 134。
在半導體基板131之上(背面側)設置有抗反射膜141，在其上設置有絕緣膜142、143。
光電變換膜層104係以由上部電極151與下部電極153夾隔有機光電變換膜152之方式積層而構成。於上部電極151被施加電壓，在有機光電變換膜152中所發生之載子朝下部電極153側移動。有機光電變換膜152接受例如綠色光而進行光電變換。上部電極151及下部電極153係由例如氧化銦錫(ITO)膜、氧化銦鋅膜等之透明導電膜而形成。
此處，作為顏色之組合，雖然係將有機光電變換膜152作為綠色光之受光用、將PD 132作為藍色光之受光用、將PD 133作為紅色光之受光用，但顏色之組合係任意。例如亦可將有機光電變換膜152作為紅色或藍色光之受光用，將PD 132、PD 133作為其他顏色的光之受光用。又，除了有機光電變換膜152以外，亦可積層吸收並進行光電變換與有機光電變換膜152不同之顏色的光之另外一層之有機光電變換膜，而可將矽中之PD僅設置為1層。
在像素間區域形成有貫通半導體基板131之貫通孔131A。在貫通孔131A內形成有貫通電極171，貫通電極171之周圍由絕緣膜172被覆。貫通電極171之上端部171A係連接於下部電極153。另一方面，下端部連接於多晶矽電極121。在貫通孔131A之半導體基板131之表面側，與貫通孔131A一體地形成STI 173。
像素31-1與像素31-2之間之貫通孔131A係對應於圖2之貫通孔52-1，在像素31-1與像素31-2之間之貫通孔131A內形成的貫通電極171之上端部171A係對應於圖2之上端部62-1。又，像素31-2與像素31-3之間之貫通孔131A係對應於圖2之貫通孔52-2，在像素31-2與像素31-3之間之貫通孔131A內形成的貫通電極171之上端部171A係對應於圖2之上端部62-2。像素31-3與像素31-4之間之貫通孔131A係對應於圖2之貫通孔52-3，在像素31-3與像素31-4之間之貫通孔131A內形成的貫 通電極171之上端部171A係對應於圖2之上端部62-3。
在具有如上述般構造之像素31中，自半導體基板131之背面側入射之光中，具有綠色之波長的光係在有機光電變換膜152處進行光電變換，藉由光電變換而獲得之電荷係蓄積於下部電極153側。
下部電極153之電位之變動經由貫通電極171傳導至配線層102側，與電位之變動相對應之電荷被傳送至FD 134。被傳送至FD 134之電荷量由重設電晶體126檢測出，與所檢測到之電荷量相對應的信號經由未圖示之選擇電晶體等作為綠色之像素信號被送出至垂直信號線42。如此般，貫通電極171經由多晶矽電極121與讀出元件連接。
另一方面，具有藍色之波長的光主要係在PD 132處進行光電變換，並蓄積藉由光電變換而獲得之電荷。又，具有紅色之波長的光，主要係由PD 133進行光電變換，並蓄積藉由光電變換而獲得之電荷。與設置於配線層102之未圖示之傳送電晶體成為導通相對應，蓄積於PD 132、PD 133之電荷被傳送至相對應之FD。與傳送至各自之FD的電荷量相對應之信號，分別作為藍色之像素信號、紅色之像素信號經由放大電晶體、選擇電晶體等被送出至垂直信號線42。
圖4係顯示圖2之B-B線之攝像元件10之剖面的圖。對與參照圖3所說明之構成相同的構成賦予相同之符號。針對重複之說明予以適宜省略。
在像素間區域內形成有溝渠131B。藉由將構成絕緣膜之材料埋入溝渠131B內而構成像素分離部181。又，像素分離部181之中，亦可將金屬用於如下材料：與被覆貫通電極171之周圍的絕緣膜172不相接之部分的材料。
像素31-1與像素31-2之間所形成的像素分離部181係對應於圖2之像素分離部51D。又，像素31-2與像素31-3之間所形成的像素分離部181係對應於圖2之像素分離部51F。像素31-3與像素31-4之間所形成 的像素分離部181係對應於圖2之形成於貫通孔52-3之下之像素分離部。在各個像素分離部181之上形成有遮光膜182。
<3.第1製造方法>
參照圖5之流程圖，針對具備具有上述之構成之像素的攝像元件10之第1製造方法予以說明。第1製造方法係將像素分離部用之溝渠與貫通電極用之貫通孔以相同工序形成之方法。
在步驟S1中進行表面工序。表面工序包含在半導體基板131之表面形成配線層102之處理與貼附支持基板101之處理。直至背面工序為止，進行與先前之背面照射型之攝像元件之製造處理相同的處理。
圖6係顯示表面工序後之半導體基板131之狀態的圖。
圖6A係顯示將右側之圖6B所示之虛線L2之位準之1個像素31之周圍的剖面自背面側所觀察到的狀態。另一方面，圖6B係顯示左側之圖6A所示之虛線L1之2個像素31之間的像素間區域之剖面的狀態。為便於說明，在圖6B中，省略支持基板101之圖式，且僅顯示配線層102之一部分之構成。在後述之圖7至圖18中亦相同。
如圖6B所示，表面工序後，在P型摻雜之半導體基板131之表面之像素間區域的位置形成有STI 173。在STI 173之上形成有多晶矽電極121。
多晶矽電極121之上表面亦可由與SiO之蝕刻比高之矽化物122覆蓋。矽化物122之材料有WSi、TiSi、CoSi2、NiSi等。
在步驟S2中進行開口前處理。開口前處理包含塗佈用於使貫通電極用之貫通孔與像素分離部用之溝渠開口之抗蝕劑並進行曝光之處理。如參照圖2所說明般，採用以貫通電極用之貫通孔的開口寬度較像素分離部用之溝渠之開口寬度更寬之方式形成的佈局進行抗蝕劑之塗佈、曝光。
圖7係顯示開口前處理後之半導體基板131之狀態的圖。如圖7B 所示般，與貫通電極用之貫通孔和像素分離部用之溝渠相對應之佈局的抗蝕劑201被塗佈於半導體基板131之背面。
在步驟S3中進行乾式蝕刻。此處，係選擇開口率越大之區域則蝕刻越深之微負載效應大之蝕刻條件。例如在電漿之加速電壓低且增大電漿壓力之蝕刻條件下微負載效應會提高。
圖8係顯示乾式蝕刻後之半導體基板131之狀態的圖。如圖8A所示般，貫通電極用之貫通孔131A與像素分離部用之溝渠131B形成於像素31之周圍。開口率大之區域即貫通孔131A係如圖8B所示般自半導體基板131之背面直至貫通STI 173為止而形成，與此相對，溝渠131B以不貫通至半導體基板131之表面而具有特定的深度之形狀而形成。
亦可採用下述方式而形成貫通孔131A與溝渠131B：預先輕度蝕刻形成貫通孔131A之區域，接著蝕刻形成貫通孔131A之區域與形成溝渠131B之區域。
此外，在圖8A中，以包圍1個像素31之方式，呈封閉之形狀而形成溝渠131B，但實際上，係呈與相鄰之像素之像素分離部用之溝渠連接之形狀而形成。
在步驟S4中除去抗蝕劑。圖9係顯示除去抗蝕劑201後之半導體基板131之狀態的圖。
在步驟S5中進行抗反射膜形成處理。抗反射膜形成處理係在半導體基板131之表面形成抗反射膜141之處理。抗反射膜141之形成係以在貫通孔131A之底面與溝渠131B之底面不積層材料之方式，使用例如濺鍍法般之指向性高之積層方法而進行。抗反射膜141之材料有例如SiN、HfO、TaO。
圖10係顯示抗反射膜形成處理後之半導體基板131之狀態的圖。如圖10B所示，在貫通孔131A之底面不堆積材料，而在半導體基板 131之表面形成抗反射膜141。
在步驟S6中進行絕緣膜形成處理。絕緣膜形成處理係在半導體基板131之表面(抗反射膜141之上)、與貫通孔131A和溝渠131B之內部積層SiO之絕緣膜的處理。採用例如埋入性佳之方法即ALD法積層絕緣膜。
在形成貫通電極171時所用之鎢等之材料在進入例如溝渠131B之間隙時，會有在相鄰像素之貫通電極171之間發生短路之情形。藉由採用埋入性佳之方法而在溝渠131B內無間隙地埋入絕緣膜，能夠防止如上述之情形。
圖11係顯示絕緣膜形成處理後之半導體基板131之狀態的圖。如圖11A所示，在貫通孔131A之內面與溝渠131B之整體形成有SiO之絕緣膜。如圖11B所示，SiO亦在貫通孔131A之底面堆積。
在步驟S7中進行貫通孔形成前處理。貫通孔形成前處理係用於蝕刻在貫通孔131A之底面所堆積之SiO的前處理。
圖12係顯示貫通孔形成前處理後之半導體基板131之狀態的圖。藉由貫通孔形成前處理，利用光微影術形成具有僅在貫通孔131A之附近開口之圖案的抗蝕劑202。此時，由於使貫通孔131A之內部之抗蝕劑曝光事屬困難，故使用負性抗蝕劑進行圖案化。
在步驟S8中進行乾式蝕刻。藉由此處之乾式蝕刻，除去貫通孔131A之底面之SiO(在步驟S6中利用ALD法等所積層之SiO與STI 173之SiO)。
此時，選擇SiO與抗反射膜141之選擇比高的蝕刻條件(SiO之蝕刻速率快、抗反射膜141之蝕刻速率慢之條件)，以不致切削到貫通孔131A附近之半導體基板131。選擇例如電漿電場弱、利用化學反應予以蝕刻之成分多之蝕刻條件。蝕刻係除去貫通孔131A之底面之SiO，一直進行至多晶矽電極121於貫通孔131A之內部露出為止。
圖13係顯示乾式蝕刻後之半導體基板131之狀態的圖。如圖13B所示，貫通孔131A之底面的SiO與貫通孔131A之開口部附近的SiO被除去。因包含STI 173之貫通孔131A之底面的SiO被除去，多晶矽電極121於貫通孔131A之內部露出。為降低貫通電極171與多晶矽電極121之接觸電阻，亦可於界面形成薄的高-K膜(高介電係數閘極絕緣膜)。
在步驟S9中除去抗蝕劑。圖14係顯示除去抗蝕劑202後之半導體基板131之狀態的圖。
在步驟S10中進行貫通電極形成處理。貫通電極形成處理係將形成貫通電極171之電極材料埋入貫通孔131A之處理。電極材料有例如TiN/W、TaN/Al、TaN/AlCu。
圖15係顯示貫通電極形成處理後之半導體基板131之狀態的圖。如圖15A、圖15B所示，將鎢(W)等之電極材料埋入貫通孔131A。
在步驟S11中進行上端部形成前處理。上端部形成前處理係用於利用蝕刻而形成上端部171A之前處理。
圖16係顯示上端部形成前處理後之半導體基板131之狀態的圖。利用上端部形成前處理之光微影術，形成具有覆蓋貫通電極171之上之圖案的抗蝕劑203。
又，可將電極材料用作為用於形成像素間遮光膜的材料、用於形成相位差檢測用像素之遮光膜的材料、或用於形成覆蓋黑色位準檢測用之參照像素之遮光膜的材料。在該情形下，在配置各自之遮光膜之位置形成抗蝕劑203。
在步驟S12中進行乾式蝕刻。利用此處之乾式蝕刻，除去無抗蝕劑203之區域的電極材料。
圖17係顯示乾式蝕刻後之半導體基板131之狀態的圖。如圖17B所示，半導體基板131表面之電極材料之中，抗蝕劑203所覆蓋位置以外的電極材料被除去，而形成上端部171A。
在步驟S13中除去抗蝕劑。圖18係顯示除去抗蝕劑203後之半導體基板131之狀態的圖。
藉由以上之處理，貫通孔131A與溝渠131B以相同工序形成，藉由埋入特定的材料而形成貫通電極171與像素分離部181。
在步驟S14中進行為了形成其他之構成的其他之背面工序。藉由其他之背面工序，在絕緣膜142之上形成絕緣膜143，在絕緣膜143之上形成光電變換膜層104。在將晶片上透鏡105形成於光電變換膜層104之上後，像素31之製造工序結束。圖19係顯示其他之背面工序後之半導體基板131之狀態的圖。
藉由以上之一系列處理，能夠製成可防止混色且可確保動態範圍之具備有機光電變換膜的背面照射型之攝像元件10。
<4.第2製造方法>
貫通孔131A與溝渠131B亦可不是以相同之工序而形成，而是分別以不同之工序而形成。
該情形下，用於形成貫通孔131A之光微影術及蝕刻、與用於形成溝渠131B之光微影術及蝕刻係分別進行。可設定為先形成貫通孔131A，亦可設定為先形成溝渠131B。
在將貫通孔131A與溝渠131B分別以不同之工序形成後，藉由施加CDE(Chemical Dry Etching，化學乾式蝕刻)等之各向同性蝕刻，貫通孔131A與溝渠131B連接，從而可將像素31自相鄰像素分離。
<5.貫通電極之配置之例>
圖20係顯示像素31之其他之構成例的圖。在圖20所示之構成中，對與參照圖2所說明之構成相同的構成賦予相同之符號。
亦可如圖20所示般，在相鄰之2個像素31之間的像素間區域內，並排形成各個像素31之貫通電極。
在圖20之例中，係以包圍像素31-2與像素31-3之方式形成像素分 離部51G。藉由像素分離部51G將像素31-2與和其上、下、及左邊相鄰之像素31電性分離。又，藉由像素分離部51G將像素31-3與和其上、下、及右邊相鄰之像素31電性分離。
在像素31-2與像素31-3之間的像素間區域內，並排形成有貫通孔52-1與貫通孔52-2。在貫通孔52-1之上側形成有像素分離部51H，在貫通孔52-1與貫通孔52-2之間形成有像素分離部51I。又，在貫通孔52-2之下側形成有像素分離部51J。
形成於貫通孔52-1之貫通電極係用於將與藉由在像素31-2之有機光電變換膜處進行光電變換而獲得之電荷相對應之信號傳送至像素31-2之配線層的電極。又，形成於貫通孔52-2之貫通電極係用於將與藉由在像素31-3之有機光電變換膜處進行光電變換而獲得之電荷相對應之信號傳送至像素31-3之配線層的電極。
像素分離部51H、51I、51J之絕緣膜與被覆形成於貫通孔52-1、52-2之貫通電極之周圍的絕緣膜係一體地形成且彼此連接。藉由像素分離部51H、51I、51J、及被覆形成於貫通孔52-1、52-2之貫通電極之周圍的絕緣膜，將像素31-2與像素31-3電性分離。
如此般，亦可在包圍像素31之四方之像素間區域中之一方，形成複數個貫通電極。
圖21係顯示像素31之另一其他之構成例的圖。
雖然在圖2之例中，係在各像素31之像素間區域之長度方向大致中央之位置形成貫通電極，但亦可在像素間區域之交叉之位置形成貫通電極。
在圖21之例中，係在各像素31之四個角隅形成貫通電極。在圖21之像素31-2與其左下方之像素31之間的像素間區域形成貫通孔52-1。形成於貫通孔52-1之貫通電極係用於將與藉由在像素31-2之有機光電變換膜處進行光電變換而獲得之電荷相對應之信號傳送至像素 31-2之配線層的電極。
又，在像素31-3與其左下方之像素31之間的像素間區域形成貫通孔52-2。形成於貫通孔52-2之貫通電極係用於將與藉由在像素31-3之有機光電變換膜處進行光電變換而獲得之電荷相對應之信號傳送至像素31-3之配線層的電極。
如此般，亦可在像素間區域之交叉位置形成貫通電極。
<6.變化例>
˙變化例1
圖22係顯示攝像元件10之剖面之變化例的圖。在圖22所示之構成中，對與參照圖3所說明之構成相同的構成賦予相同之符號。
在圖22之例中，由摻雜雜質之多晶矽形成貫通電極121A。貫通電極121A與多晶矽電極121一體地形成。貫通電極121A之周圍係由絕緣膜172被覆。貫通電極121A經由電極插塞211與下部電極153連接。
貫通電極121A例如在表面工序中形成。換言之，在表面工序中，形成貫通孔131A，並將成為絕緣膜172之材料的SiO埋入貫通孔131A。又，在埋入貫通孔131A之SiO內形成貫通電極121A用之貫通孔。
在多晶矽電極121之形成時，將與多晶矽電極121相同材料之摻雜雜質之多晶矽埋入貫通電極121A用之貫通孔，而形成貫通電極121A。在貫通電極121A與多晶矽電極121形成後，在表面工序中形成配線層102之其他構成及支持基板101。
電極插塞211係在背面工序中形成。在背面工序中，採用如上述般方式形成溝渠131B，藉由埋入絕緣膜而形成像素分離部181。像素分離部181係以像素分離部181之絕緣膜與被覆貫通電極121A之周圍之絕緣膜172相接之方式形成。
繼像素分離部181之形成，在採用如上述之方式形成抗反射膜 141與絕緣膜142後形成電極插塞211用之溝渠，將構成電極插塞211之材料埋入該溝渠內。電極插塞211之材料有Ti/W、Ti/TiN/W等。為降低接觸電阻，亦可利用薄的高-k膜與鎢(W)之積層構造形成電極插塞211。
在電極插塞211形成後，形成背面側之其他之構成，從而製成具有如圖22所示之像素31的攝像元件10。
˙變化例2
針對構成攝像元件10之相位差檢測用像素予以說明。可將在像素間區域具有貫通電極之上述之像素用作相位差檢測用像素。
圖23係顯示相位差檢測用像素之例的圖。
相鄰且並排之像素31-11與像素31-12係相位差檢測用像素。在相位差檢測用像素之像素31-11之受光區域整體內，大致一半之部分被遮光膜221覆蓋。又，在像素31-12之受光區域整體之中，大致一半之部分被遮光膜222覆蓋。
圖24係顯示相位差檢測用像素之遮光膜之配置之例的圖。
在圖24之上段中，像素31之受光區域整體之中，除左右之貫通孔131A之附近以外，大致上半部分由遮光膜221覆蓋。因不能利用遮光膜221將貫通孔131A之附近遮光，該情形下，會導致相位差檢測性能劣化。
如箭頭#1之前端所示般，以覆蓋左右之貫通孔131A之附近的方式形成插塞231、232(遮光膜)。插塞231、232使用例如與貫通電極171相同之材料而形成於上端部171A之上。
在圖24中具有大致正方形之形狀的插塞231，以其中心位置自像素31之左側之貫通電極171之位置偏移之方式形成。又，插塞232以其中心位置自像素31之右側之貫通電極171之位置偏移之方式形成。插塞231、232之位置係能夠實現所期望之相位差檢測性能之位置。
圖25係顯示具有圖24之像素31之攝像元件10之剖面之例的圖。在圖25所示之構成中，對與參照圖3所說明之構成相同的構成賦予相同之符號。
在圖25之例中，以覆蓋像素31-1之受光區域之一部分之方式，在與貫通電極171之上端部171A相同層上形成遮光膜221。遮光膜221以例如與貫通電極171相同之工序形成於遠離上端部171A之位置。又，在圖25之例中，上端部171A之形狀與圖3所示之形狀不同。上端部171A之形狀可予以適宜變更。
在上端部171A之上形成有插塞231。插塞231具有朝形成有遮光膜221之像素31-1側突出之形狀。藉由將上端部171A與遮光膜221之間以插塞231覆蓋，能夠防止光自上端部171A與遮光膜221之間進入像素31-1側，從而可抑制相位差檢測性能之劣化。
˙應用於電子機器之例
攝像元件10可搭載於具有光學透鏡系等之相機模組、具有攝像機能之可攜式終端機裝置(例如智慧型手機或平板型終端機)、或將攝像元件用於圖像讀取部之影印機等之具有攝像元件的所有電子機器。
圖26係顯示具有攝像元件之電子機器之構成例的方塊圖。
圖26之電子機器300係例如數位靜態相機或視訊攝影機等之攝像元件、或智慧型手機或平板型終端機等之可攜式終端機裝置等之電子機器。
電子機器300之構成包含攝像元件10、DSP電路301、圖框記憶體302、顯示部303、記錄部304、操作部305、及電源部306。DSP電路301、圖框記憶體302、顯示部303、記錄部304、操作部305、及電源部306經由匯流排線307相互連接。
攝像元件10經由光學透鏡系(未圖示)擷取入來自被攝體之入射光(像光)，且將在攝像面上成像之入射光的光量以像素單位變換為電氣 信號並作為像素信號輸出。
DSP電路301係處理自攝像元件10提供之信號的相機信號處理電路。圖框記憶體302以圖框單位暫時地保持經DSP電路301處理之圖像資料。
顯示部303包含例如液晶面板或有機EL(Electro Luminescence，電致發光)面板等之面板型顯示裝置，且顯示由攝像元件10拍攝之動畫或靜畫。記錄部304係將由攝像元件10拍攝之動畫或靜畫之圖像資料記錄於半導體記憶體或硬碟等之記錄媒體。
操作部305遵循使用者之操作，發出關於電子機器300所具有之各種機能之操作指令。電源部306將電源提供至各部。
圖27係顯示攝像元件10之使用例的圖。
攝像元件10可使用於例如下述之感測可視光或紅外光、紫外光、X線等光之各種情況。亦即，如圖27所示般，不僅是在上述之拍攝供鑑賞用之圖像之鑑賞領域，亦可在例如交通領域、家電領域、醫療或健康照護領域、保全領域、美容領域、體育運動領域，或在農業領域中所使用之裝置中使用攝像元件10。
具體而言，如上述般，可在鑑賞領域內，在例如數位相機或智慧型手機、附帶相機機能之行動電話等之拍攝供鑑賞用之圖像的裝置(例如圖26之電子機器300)中，使用攝像元件10。
可在交通領域內，在例如為了自動停止等之安全駕駛、或駕駛者狀態之識別等而拍攝汽車之前方或後方、周圍、車內等之車載用感測器、監視行駛車輛或道路之監視相機、進行車輛之間等之測距之測距感測器等之供交通用之裝置中，使用攝像元件10。
可在家電領域內，在例如為了拍攝使用者之手勢且根據該手勢進行機器操作而供TV或冰箱、空氣調節機等之家電用之裝置中，使用攝像元件10。又，可在醫療或健康照護領域內，在例如內視鏡或利 用紅外光之受光進行血管攝影之裝置等之供醫療或健康照護用之裝置中，使用攝像元件10。
可在保全領域內，在例如防止犯罪用之監視相機或人物認證用之相機等之供保全用之裝置中，使用攝像元件10。此外，可在美容領域內，在例如拍攝肌膚之肌膚測定器或拍攝頭皮之顯微鏡等之供美容用之裝置中，使用攝像元件10。
可在體育運動領域內，在例如針對體育運動用途等之運動攝影機或可佩戴相機等之供體育用之裝置中，使用攝像元件10。另外，可在農業領域內，在例如用於監視田地或作物之狀態之相機等之供農業用之裝置中，使用攝像元件10。
又，本發明技術之實施形態並非限定於上述之實施形態者，在不脫離本發明技術之要旨之範圍內可進行各種變更。
另外，本說明書所記載之效果終極而言僅為例示而並非限定者，亦可具有其他之效果。
˙構成之組合例
本發明技術亦可採用以下之構成。
(1)
一種攝像元件，其具備像素，該像素具有：光電變換膜，其設置於半導體基板之一個面側；像素分離部，其形成於像素間區域；及貫通電極，其形成於前述像素間區域，且將與藉由在前述光電變換膜處之光電變換而獲得之電荷相對應之信號傳送至形成於前述半導體基板之另一面側之配線層。
(2)
如前述(1)之攝像元件，其中前述像素分離部與前述貫通電極以前述像素分離部之絕緣膜與被覆前述貫通電極周圍之絕緣膜相接之方 式形成。
(3)
如前述(1)或(2)之攝像元件，其中前述貫通電極係經由形成於前述半導體基板之元件分離部上所形成的多晶矽電極與前述配線層之讀出元件連接。
(4)
如前述(3)之攝像元件，其中前述多晶矽電極之上部設置有矽化物。
(5)
如前述(3)或(4)之攝像元件，其中在前述貫通電極與前述多晶矽電極之間設置有高介電係數閘極絕緣膜。
(6)
如前述(3)或(4)之攝像元件，其中前述貫通電極係在前述多晶矽電極之形成時，藉由將成為前述多晶矽電極之材料之摻雜雜質之多晶矽埋入貫通孔而形成。
(7)
如前述(6)之攝像元件，其中前述像素分離部係在前述一個面側之加工時，以前述像素分離部之絕緣膜與被覆前述貫通電極之周圍之絕緣膜相接之方式形成。
(8)
如前述(6)或(7)之攝像元件，其中由摻雜雜質之多晶矽所形成之前述貫通電極經由電極插塞與前述光電變換膜之電極連接，且在前述貫通電極與前述電極插塞之間設置有高介電係數閘極絕緣膜。
(9)
如前述(1)至(8)中任一項之攝像元件，其中進一步具備覆蓋相位 差檢測用像素即前述像素之受光區域之一部分的遮光膜，且前述貫通電極之上端部以覆蓋包含被覆前述貫通電極之周圍的絕緣膜上之範圍的方式形成。
(10)
如前述(1)至(9)中任一項之攝像元件，其中在前述像素分離部之中，將金屬用於如下材料：構成與被覆前述貫通電極之周圍的絕緣膜不相接之部分的材料。
(11)
如前述(1)至(10)中任一項之攝像元件，其中進一步具備形成於前述像素分離部上之遮光膜，且前述貫通電極之上端部覆蓋於被覆前述貫通電極之周圍的絕緣膜之上，且前述貫通電極之上端部與前述遮光膜隔開而形成。
(12)
如前述(1)至(11)中任一項之攝像元件，其中在相鄰之2個前述像素之間的前述像素間區域形成有複數個前述貫通電極。
(13)
一種攝像元件之製造方法，該方法包含下述步驟：表面工序，其進行將包含配線層之構成形成於半導體基板上；作為前述半導體基板之背面工序，包含：形成溝渠，其用於將像素分離部在像素間區域形成；且形成貫通孔，其用於在前述像素間區域形成將與藉由在光電變換膜處之光電變換而獲得之電荷相對應之信號傳送至前述配線層的貫通電極；在前述溝渠內形成前述像素分離部；在前述貫通孔內形成前述貫通電極；及形成前述光電變換膜。
(14)
如前述(13)之製造方法，其中前述溝渠與前述貫通孔係以相同之工序形成。
(15)
如前述(13)之製造方法，其中前述溝渠與前述貫通孔係以不同之工序形成。
(16)
一種電子機器，其係具備包含透鏡之光學部、攝像元件及信號處理部者；其中該攝像元件經由前述光學部接受入射光且具備像素，該像素具有：光電變換膜，其設置於半導體基板之一個面側；像素分離部，其形成於像素間區域；及貫通電極，其形成於前述像素間區域，且將與藉由在前述光電變換膜處之光電變換而獲得之電荷相對應之信號傳送至形成於前述半導體基板之另一面側之配線層；且該信號處理部處理自前述攝像元件輸出之像素資料。
31-1‧‧‧像素
31-2‧‧‧像素
31-3‧‧‧像素
31-4‧‧‧像素
51A‧‧‧像素分離部
51B‧‧‧像素分離部
51C‧‧‧像素分離部
51D‧‧‧像素分離部
51E‧‧‧像素分離部
51F‧‧‧像素分離部
52-1‧‧‧貫通孔
52-2‧‧‧貫通孔
52-3‧‧‧貫通孔
61-1‧‧‧遮光膜
61-2‧‧‧遮光膜
62-1‧‧‧上端部
62-2‧‧‧上端部
62-3‧‧‧上端部
A-A‧‧‧線
B-B‧‧‧線

Claims (19)

  1. 一種攝像元件，其具備：複數個像素；光電變換膜，其設置於半導體基板之一個面側；像素分離部，其形成於包圍前述複數個像素之各者之一部分之像素間區域；及貫通電極，其形成於前述像素分離部之外之前述像素間區域，且將與藉由在前述光電變換膜處之光電變換而獲得之電荷相對應之信號傳送至形成於前述半導體基板之另一面側之配線層。
  2. 如請求項1之攝像元件，其中前述像素分離部與前述貫通電極以前述像素分離部之絕緣膜與被覆前述貫通電極周圍之絕緣膜相接之方式形成。
  3. 如請求項1之攝像元件，其中前述貫通電極係經由形成於前述半導體基板之元件分離部上所形成的多晶矽電極而與前述配線層之讀出元件連接。
  4. 如請求項3之攝像元件，其中前述多晶矽電極之上部設置有矽化物。
  5. 如請求項3之攝像元件，其中在前述貫通電極與前述多晶矽電極之間設置有高介電係數閘極絕緣膜。
  6. 如請求項3之攝像元件，其中前述貫通電極係在前述多晶矽電極之形成時，藉由將成為前述多晶矽電極之材料之摻雜雜質之多晶矽埋入貫通孔而形成。
  7. 如請求項6之攝像元件，其中前述像素分離部係在前述一個面側之加工時，以前述像素分離部之絕緣膜與被覆前述貫通電極之 周圍之絕緣膜相接之方式形成。
  8. 如請求項6之攝像元件，其中由摻雜雜質之多晶矽所形成之前述貫通電極經由電極插塞與前述光電變換膜之電極連接，且在前述貫通電極與前述電極插塞之間設置有高介電係數閘極絕緣膜。
  9. 如請求項1之攝像元件，其中進一步具備覆蓋相位差檢測用像素即前述像素之受光區域之一部分的遮光膜，且前述貫通電極之上端部以覆蓋包含被覆前述貫通電極之周圍的絕緣膜上之範圍的方式形成。
  10. 如請求項1之攝像元件，其中在前述像素分離部之中，將金屬用於如下材料：構成與被覆前述貫通電極之周圍的絕緣膜不相接部分的材料。
  11. 如請求項1之攝像元件，其中進一步具備形成於前述像素分離部上之遮光膜，且前述貫通電極之上端部覆蓋於被覆前述貫通電極之周圍的絕緣膜之上，且前述貫通電極之上端部與前述遮光膜隔開而形成。
  12. 如請求項1之攝像元件，其中在前述複數個像素之相鄰之2個像素之間的前述像素間區域形成有複數個前述貫通電極。
  13. 如請求項1之攝像元件，其中前述像素分離部形成於設置於前述像素間區域之溝渠。
  14. 如請求項13之攝像元件，其中絕緣膜設置於前述溝渠。
  15. 如請求項14之攝像元件，其中前述溝渠具有特定之深度及大致一定寬度。
  16. 一種攝像元件之製造方法，該方法包含下述步驟：表面工序，其進行將包含配線層之構成形成於半導體基板 上；作為前述半導體基板之背面工序，包含：形成複數個像素；形成溝渠，其用於將像素分離部在包圍前述複數個像素之各者之一部分之像素間區域形成；且形成貫通孔，其用於在前述像素分離部之外之前述像素間區域形成將與藉由在光電變換膜處之光電變換而獲得之電荷相對應之信號傳送至前述配線層的貫通電極；在前述溝渠內形成前述像素分離部；在前述貫通孔內形成前述貫通電極；及形成前述光電變換膜。
  17. 如請求項16之製造方法，其中前述溝渠與前述貫通孔係以相同之工序形成。
  18. 如請求項16之製造方法，其中前述溝渠與前述貫通孔以不同之工序形成。
  19. 一種電子機器，其係具備包含透鏡之光學部、攝像元件及信號處理部者；其中該攝像元件經由前述光學部接受入射光且具備：複數個像素；光電變換膜，其設置於半導體基板之一個面側；像素分離部，其形成於包圍前述複數個像素之各者之一部分之像素間區域；及貫通電極，其形成於前述像素分離部之外之前述像素間區域，且將與藉由在前述光電變換膜處之光電變換而獲得之電荷相對應之信號傳送至形成於前述半導體基板之另一面側之配線層；且該信號處理部處理自前述攝像元件輸出之像素資料。
TW105105995A 2015-03-09 2016-02-26 攝像元件及其製造方法、以及電子機器 TWI735428B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-045906 2015-03-09
JP2015045906 2015-03-09

Publications (2)

Publication Number Publication Date
TW201703149A TW201703149A (zh) 2017-01-16
TWI735428B true TWI735428B (zh) 2021-08-11

Family

ID=56880132

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105995A TWI735428B (zh) 2015-03-09 2016-02-26 攝像元件及其製造方法、以及電子機器

Country Status (6)

Country Link
US (1) US20180240847A1 (zh)
JP (1) JP6800839B2 (zh)
KR (2) KR102682983B1 (zh)
CN (1) CN107431076B (zh)
TW (1) TWI735428B (zh)
WO (1) WO2016143531A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800851B2 (ja) * 2015-07-16 2020-12-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子機器
JP6706482B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
TWI841030B (zh) 2016-01-27 2024-05-01 日商新力股份有限公司 固體攝像元件及電子機器
US11037972B2 (en) 2016-11-02 2021-06-15 Sony Semiconductor Solutions Corporation Imaging device, imaging apparatus, and electronic device
WO2018135320A1 (ja) * 2017-01-19 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子、および、撮像装置
WO2018180575A1 (ja) * 2017-03-31 2018-10-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、並びに製造方法
JP7026336B2 (ja) * 2017-06-06 2022-02-28 パナソニックＩｐマネジメント株式会社 撮像装置、および、カメラシステム
JP7451029B2 (ja) 2017-11-09 2024-03-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
US11587968B2 (en) * 2017-11-09 2023-02-21 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
KR102427639B1 (ko) * 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자
US10522579B2 (en) * 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Light blocking layer for image sensor device
KR102506885B1 (ko) 2018-02-27 2023-03-06 삼성전자주식회사 이미지 센서
TWI834644B (zh) * 2018-05-18 2024-03-11 日商索尼半導體解決方案公司 攝像元件及電子機器
KR102643624B1 (ko) 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
TWI827636B (zh) * 2018-07-26 2024-01-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之製造方法
KR102498503B1 (ko) * 2018-09-05 2023-02-09 삼성전자주식회사 이미지 센서
TWI814902B (zh) * 2018-09-21 2023-09-11 日商索尼半導體解決方案公司 攝像裝置
JP2020085666A (ja) * 2018-11-26 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 生体由来物質検出用チップ、生体由来物質検出装置及び生体由来物質検出システム
EP4027196B1 (en) 2019-09-06 2024-03-27 Sony Semiconductor Solutions Corporation Imaging element and imaging device
KR20210044364A (ko) 2019-10-14 2021-04-23 삼성전자주식회사 이미지 센서
KR20220034973A (ko) * 2020-09-11 2022-03-21 삼성전자주식회사 이미지 센서
WO2022131041A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
WO2022131090A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出システム、電子機器および移動体
WO2023079835A1 (ja) * 2021-11-05 2023-05-11 ソニーセミコンダクタソリューションズ株式会社 光電変換装置
TW202329435A (zh) * 2021-11-30 2023-07-16 日商索尼半導體解決方案公司 光檢測裝置、電子機器及光檢測系統

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110216212A1 (en) * 2010-03-05 2011-09-08 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device, method of driving solid-state imaging device, and electronic apparatus
US20110272772A1 (en) * 2010-05-06 2011-11-10 Kabushiki Kaisha Toshiba Solid state imaging device
US20140008755A1 (en) * 2012-07-03 2014-01-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20140054662A1 (en) * 2011-03-02 2014-02-27 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
TW201507122A (zh) * 2013-05-16 2015-02-16 Sony Corp 固態影像拾取裝置、製造固態影像拾取裝置之方法及電子設備

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20100063269A (ko) * 2008-12-03 2010-06-11 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5671789B2 (ja) * 2009-08-10 2015-02-18 ソニー株式会社 固体撮像装置とその製造方法および撮像装置
JP5537905B2 (ja) * 2009-11-10 2014-07-02 富士フイルム株式会社 撮像素子及び撮像装置
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
JP5680927B2 (ja) * 2010-10-01 2015-03-04 シャープ株式会社 可変抵抗素子、及び、不揮発性半導体記憶装置
JP2013016676A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置及びその製造方法、電子機器
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP2013128036A (ja) * 2011-12-19 2013-06-27 Sony Corp 撮像素子、撮像装置、並びに、製造装置および方法
JP2013183056A (ja) * 2012-03-02 2013-09-12 Sony Corp 光電変換素子、光電変換素子の製造方法、固体撮像装置および電子機器
JP6128494B2 (ja) * 2012-06-27 2017-05-17 パナソニックＩｐマネジメント株式会社 固体撮像装置
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
JP2014078673A (ja) * 2012-09-20 2014-05-01 Sony Corp 固体撮像装置および固体撮像装置の製造方法ならびに電子機器
KR102095494B1 (ko) * 2013-07-01 2020-03-31 삼성전자주식회사 씨모스 이미지 센서
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
US20200098819A1 (en) * 2015-05-28 2020-03-26 Semiconductor Components Industries, Llc Image sensors with heating effect and related methods
US20170125241A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. Low temp single precursor arc hard mask for multilayer patterning application

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110216212A1 (en) * 2010-03-05 2011-09-08 Sony Corporation Solid-state imaging device, method of fabricating solid-state imaging device, method of driving solid-state imaging device, and electronic apparatus
US20110272772A1 (en) * 2010-05-06 2011-11-10 Kabushiki Kaisha Toshiba Solid state imaging device
US20140054662A1 (en) * 2011-03-02 2014-02-27 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US20140008755A1 (en) * 2012-07-03 2014-01-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
TW201507122A (zh) * 2013-05-16 2015-02-16 Sony Corp 固態影像拾取裝置、製造固態影像拾取裝置之方法及電子設備

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A1 *

Also Published As

Publication number Publication date
CN107431076A (zh) 2017-12-01
WO2016143531A1 (ja) 2016-09-15
JPWO2016143531A1 (ja) 2017-12-28
KR102536429B1 (ko) 2023-05-25
KR20170124548A (ko) 2017-11-10
JP6800839B2 (ja) 2020-12-16
KR20230074836A (ko) 2023-05-31
CN107431076B (zh) 2021-05-14
TW201703149A (zh) 2017-01-16
KR102682983B1 (ko) 2024-07-09
US20180240847A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
TWI735428B (zh) 攝像元件及其製造方法、以及電子機器
US10727264B2 (en) Imaging element, electronic device, manufacturing apparatus, and manufacturing method
US10236311B2 (en) Solid-state imaging element and electronic device to improve quality of an image
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
US10560652B2 (en) Stacked solid-state image sensor comprising vertical transistor for generating a pixel signal, switching between first and second driving methods thereof, and electronic apparatus
CN107851649B (zh) 成像设备、制造方法、半导体设备和电子设备
US10942304B2 (en) Solid-state imaging element, manufacturing method of the same, and electronic device
JP5061915B2 (ja) 固体撮像素子及び撮像装置
JP2016100347A (ja) 固体撮像装置及びその製造方法、並びに電子機器
CN108352395B (zh) 固态摄像装置和电子设备
WO2021033556A1 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
WO2017145815A1 (ja) 撮像装置
KR20190086660A (ko) 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 촬상 장치
CN108701705B (zh) 固态成像元件及其制造方法和电子设备
JP2016162917A (ja) 固体撮像素子および電子機器
JP2022016576A (ja) 固体撮像素子、および電子装置
JP2021034598A (ja) 撮像素子、製造方法、および電子機器
JP6816014B2 (ja) 固体撮像素子、製造方法、および電子機器
WO2017010311A1 (ja) 固体撮像素子、製造方法、および電子機器
WO2021193084A1 (ja) 固体撮像装置、及び、固体撮像装置の製造方法
WO2017018216A1 (ja) 固体撮像装置及びその製造方法、並びに電子機器
JP7126826B2 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
WO2024162013A1 (ja) 固体撮像素子および製造方法、並びに電子機器
WO2023153300A1 (ja) 固体撮像素子および製造方法、並びに電子機器
WO2023157620A1 (ja) 固体撮像装置および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees