KR102536429B1 - 촬상 소자 및 그 제조 방법 및 전자 기기 - Google Patents

촬상 소자 및 그 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR102536429B1
KR102536429B1 KR1020177024050A KR20177024050A KR102536429B1 KR 102536429 B1 KR102536429 B1 KR 102536429B1 KR 1020177024050 A KR1020177024050 A KR 1020177024050A KR 20177024050 A KR20177024050 A KR 20177024050A KR 102536429 B1 KR102536429 B1 KR 102536429B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
insulating film
hole
photoelectric conversion
Prior art date
Application number
KR1020177024050A
Other languages
English (en)
Other versions
KR20170124548A (ko
Inventor
카즈노부 오타
미츠루 사토
토시후미 와카노
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority to KR1020237016959A priority Critical patent/KR20230074836A/ko
Publication of KR20170124548A publication Critical patent/KR20170124548A/ko
Application granted granted Critical
Publication of KR102536429B1 publication Critical patent/KR102536429B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 기술은 유기 광전변환 막을 갖는 이면 조사형의 촬상 소자에서 혼색을 방지함과 함께, 다이내믹 레인지를 확보할 수 있도록 하는 촬상 소자 및 그 제조 방법 및 전자 기기에 관한 것이다. 본 기술의 한 측면인 촬상 소자는 반도체 기판의 일방의 면측에 마련된 광전변환 막과 화소 사이 영역에 형성된 화소 분리부와 광전변환 막에서의 광전변환에 의해 얻어진 전하에 응한 신호를 반도체 기판의 타방의 면측에 형성된 배선층에 전송하는 화소 사이 영역에 형성된 관통 전극을 갖는다. 본 기술은 이면 조사형의 CMOS 이미지 센서에 적용할 수 있다.

Description

촬상 소자 및 그 제조 방법 및 전자 기기
본 기술은 촬상 소자 및 그 제조 방법 및 전자 기기에 관한 것으로, 특히, 유기 광전변환 막을 갖는 이면 조사형의 촬상 소자에서 혼색을 방지함과 함께, 다이내믹 레인지를 확보할 수 있도록 하는 촬상 소자 및 그 제조 방법 및 전자 기기에 관한 것이다.
반도체 기판상의 배선층이 형성되는 측과는 반대측부터 광을 조사하는 이면 조사형의 촬상 소자가 알려져있다. 특허 문헌 1에는 이 이면 조사형의 촬상 소자와 광전변환 기능을 갖는 유기막을 조합시킴에 의해 위색이 적고 해상도가 높은 촬상 소자를 실현할 수 있는 것이 개시되어 있다.
특허 문헌 1에 기재된 촬상 소자는 반도체 기판의 이면(광의 입사면측)보다 상층에 유기 광전변환 막을 적층하는 구조를 갖고 있다. 유기 광전변환 막에서 광전변환된 전하는 반도체 기판을 관통하여 형성된 관통 전극을 통하여 표면의 배선층에 전송되도록 이루어져 있다. 배선층에는 앰프 트랜지스터 등의 판독 소자가 마련된다.
특허 문헌 2에는 이면 조사형의 촬상 소자의 화소 사이의 영역인 화소 사이 영역에 절연막을 매입함으로써 화소 분리부를 형성하는 기술이 개시되어 있다. 각 화소를 전기적으로 분리함에 의해 인접 화소로부터 광이나 전자가 누입(漏入)되는 이른바 「혼색」을 방지하는 것이 가능해진다.
특허 문헌 1 : 일본 특개2011-187544호 공보 특허 문헌 2 : 일본 특개2013-175494호 공보
상술한 관통 전극을 갖는 촬상 소자를 미세화하는 경우, 촬상 특성 중, 혼색의 방지와 다이내믹 레인지(전하 축적량)의 확보를 양립시키는 것이 곤란해진다. 가령, 혼색을 방지하기 위해 화소 분리부를 화소 사이에 마련한 경우, 포토 다이오드의 영역이 좁아져서 다이내믹 레인지를 확보할 수가 없다.
본 기술은 이와 같은 상황을 감안하여 이루어진 것으로, 유기 광전변환 막을 갖는 이면 조사형의 촬상 소자에서 혼색을 방지함과 함께, 다이내믹 레인지를 확보할 수 있도록 하는 것이다.
본 기술의 한 측면인 촬상 소자는 반도체 기판의 일방의 면측에 마련된 광전변환 막과 화소 사이 영역에 형성된 화소 분리부와 상기 광전변환 막에서의 광전변환에 의해 얻어진 전하에 응한 신호를 상기 반도체 기판의 타방의 면측에 형성된 배선층에 전송하는 상기 화소 사이 영역에 형성된 관통 전극을 갖는 화소를 구비한다.
상기 화소 분리부와 상기 관통 전극을, 상기 화소 분리부의 절연막과 상기 관통 전극의 주위를 피복하는 절연막이 접하도록 형성할 수 있다.
상기 관통 전극을, 상기 반도체 기판에 형성된 소자 분리부상에 형성된 폴리실리콘 전극을 통하여 상기 배선층의 판독 소자에 접속할 수 있다.
상기 폴리실리콘 전극의 상부에 실리사이드가 마련될 수 있다.
상기 관통 전극과 상기 폴리실리콘 전극의 사이에 고유전율 게이트 절연막을 마련할 수 있다.
상기 관통 전극을, 상기 폴리실리콘 전극의 형성시에 상기 폴리실리콘 전극의 재료가 되는 불순물을 도프한 폴리실리콘을 관통구멍에 매입함에 의해 형성할 수 있다.
상기 화소 분리부를 상기 일방의 면측의 가공시에 상기 화소 분리부의 절연막과 상기 관통 전극의 주위를 피복하는 절연막이 접하도록 형성할 수 있다.
불순물을 도프한 폴리실리콘에 의해 형성된 상기 관통 전극을, 전극 플러그를 통하여 상기 광전변환 막의 전극에 접속하고 상기 관통 전극과 상기 전극 플러그의 사이에 고유전율 게이트 절연막을 마련할 수 있다.
위상차 검출용 화소인 상기 화소의 수광 영역의 일부를 덮는 차광막을 또한 마련할 수 있다. 이 경우, 상기 관통 전극의 상단부를 상기 관통 전극의 주위를 피복하는 절연막의 위를 포함하는 범위를 덮도록 형성할 수 있다.
상기 화소 분리부 중, 상기 관통 전극의 주위를 피복하는 절연막과 접하지 않는 부분을 구성하는 재료에 금속을 사용할 수 있다.
상기 화소 분리부상에 형성된 차광막을 또한 마련할 수 있다. 이 경우, 상기 관통 전극의 상단부를 상기 관통 전극의 주위를 피복하는 절연막의 위를 덮고 상기 차광막과 분리되어 형성할 수 있다.
인접하는 2개의 상기 화소의 사이의 상기 화소 사이 영역에 복수의 상기 관통 전극이 형성할 수 있다.
본 기술에 의하면, 유기 광전변환 막을 갖는 이면 조사형의 촬상 소자에서 혼색을 방지함과 함께, 다이내믹 레인지를 확보할 수 있다.
또한 여기에 기재된 효과는 반드시 한정되는 것이 아니고 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 본 기술의 한 실시 형태에 관한 촬상 소자의 구성례를 도시하는 도면.
도 2는 화소를 확대하여 도시하는 도면.
도 3은 도 2의 A-A선에서의 촬상 소자의 단면을 도시하는 도면.
도 4는 도 2의 B-B선에서의 촬상 소자의 단면을 도시하는 도면.
도 5는 촬상 소자의 제1의 제조 방법에 관해 설명하는 플로우 차트.
도 6은 표면 공정 후의 반도체 기판의 상태를 도시하는 도면.
도 7은 개구 전처리 후의 반도체 기판의 상태를 도시하는 도면.
도 8은 드라이 에칭 후의 반도체 기판의 상태를 도시하는 도면.
도 9는 레지스트 제거 후의 반도체 기판의 상태를 도시하는 도면.
도 10은 반사방지막 형성 후의 반도체 기판의 상태를 도시하는 도면.
도 11은 절연막 형성 후의 반도체 기판의 상태를 도시하는 도면.
도 12는 관통구멍 형성 전처리 후의 반도체 기판의 상태를 도시하는 도면.
도 13은 드라이 에칭 후의 반도체 기판의 상태를 도시하는 도면.
도 14는 레지스트 제거 후의 반도체 기판의 상태를 도시하는 도면.
도 15는 관통 전극 형성 후의 반도체 기판의 상태를 도시하는 도면.
도 16은 상단부 형성 전처리 후의 반도체 기판의 상태를 도시하는 도면.
도 17은 드라이 에칭 후의 반도체 기판의 상태를 도시하는 도면.
도 18은 레지스트 제거 후의 반도체 기판의 상태를 도시하는 도면.
도 19는 다른 이면 공정 후의 반도체 기판의 상태를 도시하는 도면.
도 20은 화소의 다른 구성례를 도시하는 도면.
도 21은 화소의 또 다른 구성례를 도시하는 도면.
도 22는 촬상 소자의 단면의 변형례를 도시하는 도면.
도 23은 위상차 검출용 화소의 예를 도시하는 도면.
도 24는 위상차 검출용 화소의 차광막의 배치의 예를 도시하는 도면.
도 25는 촬상 소자의 단면의 변형례를 도시하는 도면.
도 26은 촬상 소자를 갖는 전자 기기의 구성례를 도시하는 블록도.
도 27은 촬상 소자의 사용례를 도시하는 도면.
이하, 본 기술을 실시하기 위한 형태에 관해 설명한다. 설명은 이하의 순서로 행한다.
1. 촬상 소자의 구성례
2. 화소의 상세 구조
3. 제1의 제조 방법
4. 제2의 제조 방법
5. 관통 전극의 배치의 예
6. 변형례
<1. 촬상 소자의 구성례>
도 1은 본 기술의 한 실시 형태에 관한 촬상 소자의 구성례를 도시하는 도면이다.
촬상 소자(10)는 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 촬상 소자이다. 촬상 소자(10)는 피사체로부터의 입사광을 광학 렌즈를 통하여 수광하고 전기 신호로 변환하여 화소 신호를 출력한다.
후술하는 바와 같이, 촬상 소자(10)는 배선층이 형성되는 면을 반도체 기판의 표면으로 하여 반대측의 이면부터 광을 조사하는 이면 조사형의 촬상 소자이다. 촬상 소자(10)를 구성하는 각 화소에는 광전변환 기능을 갖는 유기막이 반도체 기판보다 상층에 마련된다.
촬상 소자(10)는 화소 어레이부(21), 수직 구동 회로(22), 칼럼 신호 처리 회로(23), 수평 구동 회로(24), 출력 회로(25) 및 제어 회로(26)를 포함한다.
화소 어레이부(21)에는 화소(31)가 2차원 어레이 형상으로 배열된다. 화소(31)는 광전변환 소자로서의 광전변환 막 및 PD(Photo Diode)와 복수의 화소 트랜지스터를 갖는다.
수직 구동 회로(22)는 예를 들면 시프트 레지스터에 의해 구성된다. 수직 구동 회로(22)는 화소(31)를 구동하기 위한 펄스를 소정의 화소 구동 배선(41)에 공급함에 의해 화소(31)를 행 단위로 구동시킨다. 수직 구동 회로(22)는 화소 어레이부(21)의 각 화소(31)를 행 단위로 수직 방향으로 순차적으로 주사하고 각 화소(31)에서 얻어진 신호 전하에 응한 화소 신호를 수직 신호선(42)을 통하여 칼럼 신호 처리 회로(23)에 공급시킨다.
칼럼 신호 처리 회로(23)는 화소(31)의 열마다 배치되어 있고 1행분의 화소(31)로부터 출력되는 신호를 화소열마다 처리한다. 예를 들면, 칼럼 신호 처리 회로(23)는 화소 고유의 고정 패턴 노이즈를 제거하기 위한 CDS(Correlated Double Sampling : 상관 2중 샘플링) 및 AD(Analog Digital) 변환 등의 신호 처리를 행한다.
수평 구동 회로(24)는 예를 들면 시프트 레지스터에 의해 구성된다. 수평 구동 회로(24)는 수평 주사 펄스를 순차적으로 출력함에 의해 칼럼 신호 처리 회로(23)를 순서로 선택하여 화소 신호를 수평 신호선(43)에 출력시킨다.
출력 회로(25)는 각각의 칼럼 신호 처리 회로(23)로부터 수평 신호선(43)을 통하여 공급된 신호에 대해 신호 처리를 시행하고 신호 처리를 시행하여 얻어진 신호를 출력한다. 출력 회로(25)는 버퍼링만을 행하는 경우도 있고 흑레벨 조정, 열(列) 편차 보정, 각종 디지털 신호 처리 등을 행하는 경우도 있다.
제어 회로(26)는 클록 신호나 제어 신호를 수직 구동 회로(22), 칼럼 신호 처리 회로(23) 및 수평 구동 회로(24)에 출력하여 각 부분의 동작을 제어한다.
<2. 화소의 상세 구조>
도 2는 화소(31)를 확대하여 도시하는 도면이다.
도 2에는 인접하는 2개의 화소(31)인 화소(31-2, 31-3)의 전체와 화소(31-2)에 인접하는 화소(31-1)의 일부 및 화소(31-3)에 인접하는 화소(31-4)의 일부가 도시되어 있다. 도 2에 도시하는 구성은 촬상 소자(10)의 이면측에 직접 나타나는 구성이 아니라, 이 구성의 위에 유기 광전변환 막 등의 구성이 적층하여 마련된다. 즉, 도 2는 화소(31)의 평면도가 아니라, 화소(31)의 소정의 층의 구성을 이면측에서 본 상태를 도시하는 도면이다. 화소(31-2)의 주위의 구성을 주로 설명하지만, 다른 화소에 대해서도 마찬가지이다.
화소(31-2)와 그 위에 인접하는 화소(31) 사이의 영역인 화소 사이 영역에는 화소 분리부(51A)가 형성된다. 화소 분리부(51A)는 소정의 깊이를 가지며, 개략 일정폭의 홈에 절연막 등이 마련됨에 의해 구성된다. 다른 화소 분리부도 마찬가지의 구성을 갖는다. 화소 분리부(51A)에 의해 화소(31-2)와 그 위에 인접하는 화소(31)는 전기적으로 분리된다.
마찬가지로, 화소(31-2)와 그 아래에 인접하는 화소(31) 사이의 화소 사이 영역에는 화소 분리부(51B)가 형성된다. 화소 분리부(51B)에 의해 화소(31-2)와 그 아래에 인접하는 화소(31)는 전기적으로 분리된다.
화소(31-2)와 그 왼쪽에 인접하는 화소(31-1) 사이의 화소 사이 영역에는 관통구멍(52-1)을 끼우고 상측에 화소 분리부(51C)가 형성되고 하측에 화소 분리부(51D)가 형성된다. 관통구멍(52-1)의 직경은 화소 분리부(51C, 51D)의 폭보다 약간 넓다.
후술하는 바와 같이, 관통구멍(52-1)에는 전극 재료가 매입되어, 관통 전극이 형성된다. 관통 전극의 주위는 절연막으로 덮여진다. 관통구멍(52-1)에 형성된 관통 전극은 화소(31-2)의 유기 광전변환 막에서 광전변환이 행하여짐에 의해 얻어진 전하에 응한 신호를 화소(31-2)의 배선층에 전송하기 위한 전극이다.
이 예에서는 하나의 화소(31)에 대해 녹색 등의 1색분의 유기 광전변환 막이 마련된다. 하나의 화소(31)는 하나의 관통 전극을 갖는다. 청색, 적색의 광에 관해서는 반도체 기판에 마련된 PD에서 검출된다.
화소 분리부(51C, 51D)의 절연막과 관통구멍(52-1)에 형성된 관통 전극의 주위를 피복하는 절연막은 일체적으로 형성되고 접하여 있다. 화소 분리부(51C, 51D) 및 관통구멍(52-1)에 형성된 관통 전극의 주위를 피복하는 절연막에 의해 화소(31-2)와 좌측의 화소(31-1)는 전기적으로 분리된다.
화소(31-2)와 그 오른쪽에 인접하는 화소(31-3) 사이의 화소 사이 영역에는 관통구멍(52-2)을 끼우고 상측에 화소 분리부(51E)가 형성되고 하측에 화소 분리부(51F)가 형성된다. 관통구멍(52-2)의 직경은 화소 분리부(51E, 51F)의 폭보다 약간 넓다.
관통구멍(52-1)과 마찬가지로, 관통구멍(52-2)에는 절연막으로 주위가 피복된 관통 전극이 형성된다. 관통구멍(52-2)에 형성된 관통 전극은 화소(31-3)의 유기 광전변환 막에서 광전변환이 행하여짐에 의해 얻어진 전하에 응한 신호를 화소(31-3)의 배선층에 전송하기 위한 전극이다.
화소 분리부(51E, 51F)의 절연막과 관통구멍(52-2)에 형성된 관통 전극의 주위를 피복하는 절연막은 일체적으로 형성되고 접하여 있다. 화소 분리부(51E, 51F) 및 관통구멍(52-2)에 형성된 관통 전극의 주위를 피복하는 절연막에 의해 화소(31-2)와 우측의 화소(31-3)는 전기적으로 분리된다.
화소 분리부(51A, 51C, 51E)의 위에는 차광막(61-1)이 배설되고 화소 분리부(51B, 51D, 51E)의 위에는 차광막(61-2)이 배설된다.
관통구멍(52-1)에 형성된 관통 전극의 상단부(62-1)의 직경은 관통구멍(52-1)의 직경보다 크다. 상단부(62-1)는 관통구멍(52-1)에 형성된 관통 전극의 주위를 피복하는 절연막을 위에서 덮음에 의해 차광막으로서 기능한다.
관통구멍(52-2)에 형성된 관통 전극의 상단부(62-2)의 직경은 관통구멍(52-2)의 직경보다 크다. 상단부(62-2)는 관통구멍(52-2)에 형성된 관통 전극의 주위를 피복하는 절연막을 위에서 덮음에 의해 차광막으로서 기능한다.
화소 분리부(51A 내지 51F), 상단부(62-1 및 62-2)의 내측이, 화소(31-2)의 수광 영역이 된다. 또한 관통 전극 사이의 쇼트를 막기 위해 차광막(61-1, 61-2)과 상단부(62-1)는 분리되어 형성된다. 마찬가지로, 차광막(61-1, 61-2)과 상단부(62-2)는 분리되어 형성된다.
이와 같이, 촬상 소자(10)에서는 각 화소의 좌우의 화소 사이 영역에 관통 전극이 마련된다. 또한 화소 분리부와 관통 전극의 주위의 절연막이 일체가 되어, 각 화소가 인접 화소로부터 전기적으로 분리된다.
각 화소를 인접 화소로부터 광학적·전기적으로 분리함에 의해 인접 화소로부터 광이나 전자가 누입되는 것(혼색)을 막는 것이 가능해진다.
또한 관통 전극을 각 화소의 화소 사이 영역에 마련함에 의해 화소내의 전자 축적 영역을 넓게 확보할 수 있고 다이내믹 레인지를 크게 확보하는 것이 가능해진다. 전자 축적 영역에는 PD가 마련된다. 가령, 화소 사이 영역과는 다른 영역에 관통 전극을 마련한다고 한 경우, 그 정도만큼 PD의 영역이 좁아지고 다이내믹 레인지가 작아져 버리지만 그와 같은 것을 막는 것이 가능해진다.
즉, 유기 광전변환 막을 갖는 이면 조사형의 촬상 소자인 촬상 소자(10)에서 혼색을 방지함과 함께, 다이내믹 레인지를 확보할 수 있다.
도 3은 도 2의 A-A선에서의 촬상 소자(10)의 단면을 도시하는 도면이다.
도 3에 도시하는 바와 같이, 수광층(103)을 구성하는 반도체 기판(131)의 표면측(도 3의 하측)에는 배선층(102)과 유지 기판(101)이 형성되고 반도체 기판(131)의 이면측(도 3의 상측)에는 소정의 층을 끼우고 광전변환 막층(104)이 형성된다. 광전변환 막층(104)의 위에는 온 칩 렌즈(105)가 마련된다.
배선층(102)에는 반도체 기판(131)에 형성된 소자 분리부인 STI(Shallow Trench Isolation)(173)의 위에 폴리실리콘 전극(121)이 형성된다. 폴리실리콘 전극(121)의 위에는 실리사이드(122)가 배치되고 실리사이드(122)와 콘택트(123)를 통하여 폴리실리콘 전극(121)과 배선(124)이 접속된다. 배선(124)에는 반도체 기판(131)의 FD(플로팅 디퓨전)(134)가 콘택트(125)를 통하여 접속된다. 배선층(102)에는 리셋 트랜지스터(126)가 마련된다.
도 3에는 배선층(102)의 구성으로서 이면측의 유기 광전변환 막(152)에서 얻어진 전하에 응한 신호의 FD까지의 전송에 이용되는 구성만을 나타내고 있지만, 실제로는 선택 트랜지스터 외, 실리콘 기판 중의 PD에서 얻어진 전하에 응한 신호의 전송에 이용되는 구성도 마련된다. 신호의 전송에 이용되는 구성에는 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터가 포함된다.
수광층(103)의 반도체 기판(131)은 예를 들면 P형의 실리콘(Si)에 의해 구성된다. 반도체 기판(131)에는 PD(132)와 PD(133)가 매설된다. 예를 들면, PD(132)는 주로 청색의 광을 수광하여 광전변환을 행하는 광전변환 소자이다. PD(133)는 주로 적색의 광을 수광하여 광전변환을 행하는 광전변환 소자이다. 반도체 기판(131)의 표면측에는 FD(134)가 형성된다.
반도체 기판(131)의 위(이면측)에는 반사방지막(141)이 마련되고 그 위에는 절연막(142, 143)이 마련된다.
광전변환 막층(104)은 유기 광전변환 막(152)을, 상부 전극(151)과 하부 전극(153)으로 끼우도록 적층하여 구성된다. 상부 전극(151)에는 전압이 인가되고 유기 광전변환 막(152) 중에서 발생한 캐리어가 하부 전극(153)측으로 이동한다. 유기 광전변환 막(152)은 예를 들면 녹색의 광을 수광하여 광전변환을 행한다. 상부 전극(151) 및 하부 전극(153)은 예를 들면, 산화인듐주석(ITO)막, 산화인듐아연막 등의 투명 도전막으로 형성된다.
여기서는 색의 조합으로서 유기 광전변환 막(152)을 녹색 광의 수광용, PD(132)를 청색 광의 수광용, PD(133)를 적색 광의 수광용으로 하고 있지만, 색의 조합은 임의이다. 예를 들면, 유기 광전변환 막(152)을 적색 또는 청색 광의 수광용으로 하고 PD(132), PD(133)를 다른 색 광의 수광용으로 하는 것도 가능하다. 또한 유기 광전변환 막(152)에 더하여 유기 광전변환 막(152)과는 다른 색의 광을 흡수·광전변환하는 또 한층의 유기 광전변환 막을 적층하고 실리콘 중의 PD를 1 층만으로 하는 것도 가능하다.
화소 사이 영역에는 반도체 기판(131)을 관통하는 관통구멍(131A)이 형성된다. 관통구멍(131A)에는 관통 전극(171)이 형성되고 관통 전극(171)의 주위는 절연막(172)에 의해 피복된다. 관통 전극(171)의 상단부(171A)는 하부 전극(153)에 접속된다. 한편, 하단부는 폴리실리콘 전극(121)에 접속된다. 관통구멍(131A)의 반도체 기판(131)의 표면측에는 관통구멍(131A)과 일체적으로 STI(173)가 형성된다.
화소(31-1)와 화소(31-2)의 사이에 있는 관통구멍(131A)이 도 2의 관통구멍(52-1)에 대응하고 화소(31-1)와 화소(31-2)의 사이에 있는 관통구멍(131A)에 형성된 관통 전극(171)의 상단부(171A)가 도 2의 상단부(62-1)에 대응한다. 또한 화소(31-2)와 화소(31-3)의 사이에 있는 관통구멍(131A)이 도 2의 관통구멍(52-2)에 대응하고 화소(31-2)와 화소(31-3)의 사이에 있는 관통구멍(131A)에 형성된 관통 전극(171)의 상단부(171A)가 도 2의 상단부(62-2)에 대응한다. 화소(31-3)와 화소(31-4)의 사이에 있는 관통구멍(131A)이 도 2의 관통구멍(52-3)에 대응하고 화소(31-3)와 화소(31-4)의 사이에 있는 관통구멍(131A)에 형성된 관통 전극(171)의 상단부(171A)가 도 2의 상단부(62-3)에 대응한다.
이와 같은 구조를 갖는 화소(31)에서는 반도체 기판(131)의 이면측에서 입사한 광 중, 녹색의 파장을 갖는 광은 유기 광전변환 막(152)에서 광전변환되고 광전변환에 의해 얻어진 전하가 하부 전극(153)측에 축적된다.
하부 전극(153)의 전위의 변동은 관통 전극(171)을 통하여 배선층(102)측에 전도되고 전위의 변동에 응한 전하가 FD(134)에 전송된다. FD(134)에 전송된 전하량이 리셋 트랜지스터(126)에 의해 검출되고 검출된 전하량에 응한 신호가 도시하지 않은 선택 트랜지스터 등을 통하여 녹색의 화소 신호로서 수직 신호선(42)에 송출된다. 이와 같이, 관통 전극(171)은 폴리실리콘 전극(121)을 통하여 판독 소자에 접속된다.
한편, 청색의 파장을 갖는 광은 주로 PD(132)에서 광전변환되고 광전변환에 의해 얻어진 전하가 축적된다. 또한 적색의 파장을 갖는 광은 주로 PD(133)에 의해 광전변환되고 광전변환에 의해 얻어진 전하가 축적된다. PD(132), PD(133)에 축적된 전하는 배선층(102)에 마련된 도시하지 않은 전송 트랜지스터가 온으로 되는 것에 응하여 대응하는 FD에 전송된다. 각각의 FD에 전송된 전하량에 응한 신호가 각각, 청색의 화소 신호, 적색의 화소 신호로서 증폭 트랜지스터·선택 트랜지스터 등을 통하여 수직 신호선(42)에 송출된다.
도 4는 도 2의 B-B선에서의 촬상 소자(10)의 단면을 도시하는 도면이다. 도 3을 참조하여 설명한 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
화소 사이 영역에는 홈(131B)이 형성된다. 홈(131B)에는 절연막을 구성하는 재료가 매입됨에 의해 화소 분리부(181)가 구성되다. 또한 화소 분리부(181) 중, 관통 전극(171)의 주위를 피복하는 절연막(172)과 접하지 않는 부분의 재료에 금속을 사용한 것도 가능하다.
화소(31-1)와 화소(31-2)의 사이에 형성된 화소 분리부(181)가 도 2의 화소 분리부(51D)에 대응한다. 또한 화소(31-2)와 화소(31-3)의 사이에 형성된 화소 분리부(181)가 도 2의 화소 분리부(51F)에 대응한다. 화소(31-3)와 화소(31-4)의 사이에 형성된 화소 분리부(181)가 도 2의 관통구멍(52-3)의 아래에 형성된 화소 분리부에 대응한다. 각각의 화소 분리부(181)의 위에는 차광막(182)이 형성된다.
<3. 제1의 제조 방법>
도 5의 플로우 차트를 참조하여 이상과 같은 구성을 갖는 화소를 구비하는 촬상 소자(10)의 제1의 제조 방법에 관해 설명한다. 제1의 제조 방법은 화소 분리부용의 홈과 관통 전극용의 관통구멍을 같은 공정에서 형성하는 방법이다.
스텝 S1에서 표면 공정이 행하여진다. 표면 공정은 반도체 기판(131)의 표면에 배선층(102)을 형성하는 처리와 유지 기판(101)을 부착하는 처리를 포함한다. 이면 공정에 이를 때까지는 종래의 이면 조사형의 촬상 소자의 제조 처리와 마찬가지의 처리가 행하여진다.
도 6은 표면 공정 후의 반도체 기판(131)의 상태를 도시하는 도면이다.
도 6의 A는 우측의 도 6의 B에 도시하는 파선(L2)의 레벨에서 하나의 화소(31)의 주위의 단면을, 이면측에서 본 상태를 나타낸다. 한편, 도 6의 B는 좌측의 도 6의 A에 도시하는 파선(L1)으로, 2개의 화소(31) 사이의 화소 사이 영역의 단면의 상태를 나타낸다. 설명의 편의상, 도 6의 B에서는 유지 기판(101)의 도시를 생략함과 함께, 배선층(102)의 일부의 구성만을 나타내고 있다. 후술하는 도 7 내지 도 18에서도 마찬가지이다.
도 6의 B에 도시하는 바와 같이, 표면 공정 후, P형으로 도핑된 반도체 기판(131)의 표면의 화소 사이 영역의 위치에는 STI(173)가 형성된다. STI(173)의 위에는 폴리실리콘 전극(121)이 형성된다.
폴리실리콘 전극(121)의 상면은 SiO와 에칭비가 높은 실리사이드(122)로 덮이여 있어도 좋다. 실리사이드(122)의 재료로는 WSi, TiSi, CoSi2, NiSi 등이 있다.
스텝 S2에서 개구 전처리가 행하여진다. 개구 전처리는 관통 전극용의 관통구멍과 화소 분리부용의 홈을 개구하기 위한 레지스트를 도포하고 노광하는 처리를 포함한다. 도 2를 참조하여 설명한 바와 같이, 화소 분리부용의 홈의 개구폭보다, 관통 전극용의 관통구멍의 개구폭의 쪽이 넓게 되는 레이아웃으로 레지스트의 도포, 노광이 행하여진다.
도 7은 개구 전처리 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 도 7의 B에 도시하는 바와 같이, 관통 전극용의 관통구멍과 화소 분리부용의 홈에 응한 레이아웃의 레지스트(201)가 반도체 기판(131)의 이면에 도포된다.
스텝 S3에서 드라이 에칭이 행하여진다. 여기서는 개구율이 큰 영역일수록 깊게 에칭되는 마이크로 로딩 효과가 큰 에칭 조건이 선택된다. 예를 들면, 플라즈마의 가속 전압이 낮고 플라즈마 압력을 올린 에칭 조건에서 마이크로 로딩 효과가 높아진다.
도 8은 드라이 에칭 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 도 8의 A에 도시하는 바와 같이, 관통 전극용의 관통구멍(131A)과 화소 분리부용의 홈(131B)이 화소(31)의 주위에 형성된다. 개구율이 큰 영역인 관통구멍(131A)은 도 8의 B에 도시하는 바와 같이 반도체 기판(131)의 이면부터 STI(173)까지 관통하여 형성됨에 대해 홈(131B)은 반도체 기판(131)의 표면까지 관통하지 않고 소정의 깊이를 갖는 형태로 형성된다.
관통구멍(131A)을 형성하는 영역을 미리 가볍게 에칭하고 계속해서 관통구멍(131A)을 형성한 영역과 홈(131B)을 형성하는 영역을 에칭함으로써, 관통구멍(131A)과 홈(131B)을 형성하도록 하여도 좋다.
또한 도 8의 A에서는 하나의 화소(31)를 둘러싸도록 닫은(閉じた) 형태로 홈(131B)이 형성되어 있지만, 실제로는 인접하는 화소의 화소 분리부용의 홈과 연결되는 형태로 형성된다.
스텝 S4에서 레지스트가 제거된다. 도 9는 레지스트(201)의 제거 후의 반도체 기판(131)의 상태를 도시하는 도면이다.
스텝 S5에서 반사방지막 형성 처리가 행하여진다. 반사방지막 형성 처리는 반도체 기판(131)의 표면에 반사방지막(141)을 형성하는 처리이다. 반사방지막(141)의 형성은 관통구멍(131A)의 저면과 홈(131B)의 저면에 재료가 적층되지 않도록, 예를 들면 스퍼터법과 같이 지향성이 높은 적층 방법을 이용하여 행하여진다. 반사방지막(141)의 재료로는 예를 들면 SiN, HfO, TaO가 있다.
도 10은 반사방지막 형성 처리 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 도 10의 B에 도시하는 바와 같이, 관통구멍(131A)의 저면에는 재료가 퇴적되지 않고 반도체 기판(131)의 표면에 반사방지막(141)이 형성된다.
스텝 S6에서 절연막 형성 처리가 행하여진다. 절연막 형성 처리는 반도체 기판(131)의 표면(반사방지막(141)의 위)과 관통구멍(131A)과 홈(131B)의 내부에 SiO의 절연막을 적층하는 처리이다. 예를 들면, 매입성이 좋은 방법인 ALD법으로 절연막이 적층된다.
관통 전극(171)의 형성시에 사용하는 텅스텐 등의 재료가 예를 들면 홈(131B)의 틈 사이에 들어갔던 경우, 인접하는 화소의 관통 전극(171)의 사이에서 쇼트가 일어나는 일이 있다. 매입성이 좋은 방법을 채용하고 홈(131B)에 절연막을 간극 없이 매입함에 의해 그와 같은 것을 막는 것이 가능해진다.
도 11은 절연막 형성 처리 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 도 11의 A에 도시하는 바와 같이, 관통구멍(131A)의 내면과 홈(131B)의 전체에 SiO의 절연막이 형성된다. 도 11의 B에 도시하는 바와 같이, SiO는 관통구멍(131A)의 저면에도 퇴적한다.
스텝 S7에서 관통구멍 형성 전처리가 행하여진다. 관통구멍 형성 전처리는 관통구멍(131A)의 저면에 퇴적한 SiO를 에칭하기 위한 전처리이다.
도 12는 관통구멍 형성 전처리 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 관통구멍 형성 전처리에 의해 관통구멍(131A)의 부근만을 개구하는 패턴을 갖는 레지스트(202)가 리소그래피로 형성된다. 이때, 관통구멍(131A)의 내부의 레지스트를 노광하는 것은 곤란하기 때문에 네가 레지스트를 사용하여 패터닝이 행하여진다.
스텝 S8에서 드라이 에칭이 행하여진다. 여기서의 드라이 에칭에 의해 관통구멍(131A)의 저면의 SiO(스텝 S6에서 ALD법 등에 의해 적층된 SiO와 STI(173)의 SiO)가 제거된다.
이때, 관통구멍(131A) 부근의 반도체 기판(131)이 깎여지지 않도록, SiO와 반사방지막(141)에서 선택비가 높은 에칭 조건(SiO의 에칭 레이트가 빠르고 반사방지막(141)의 에칭 레이트가 느린 조건)이 선택된다. 예를 들면, 플라즈마 전계(電界)가 약하고 화학 반응으로 에칭하는 성분이 많은 에칭 조건이 선택된다. 에칭은 관통구멍(131A)의 저면의 SiO가 제거되고 폴리실리콘 전극(121)이 관통구멍(131A)의 내부에 노출할 때까지 행하여진다.
도 13은 드라이 에칭 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 도 13의 B에 도시하는 바와 같이, 관통구멍(131A)의 저면의 SiO와 관통구멍(131A)의 개구부 부근의 SiO가 제거된다. STI(173)를 포함하는 관통구멍(131A)의 저면의 SiO가 제거됨에 의해 폴리실리콘 전극(121)이 관통구멍(131A)의 내부에서 노출한다. 관통 전극(171)과 폴리실리콘 전극(121)의 콘택트 저항을 내리기 위해 얇은 High-K막(고유전율 게이트 절연막)을 계면에 형성하도록 하여도 좋다.
스텝 S9에서 레지스트가 제거된다. 도 14는 레지스트(202)의 제거 후의 반도체 기판(131)의 상태를 도시하는 도면이다.
스텝 S10에서 관통 전극 형성 처리가 행하여진다. 관통 전극 형성 처리는 관통 전극(171)을 형성하는 전극 재료를 관통구멍(131A)에 매입하는 처리이다. 전극 재료로는 예를 들면 TiN/W, TaN/Al, TaN/AlCu가 있다.
도 15는 관통 전극 형성 처리 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 도 15의 A, B에 도시하는 바와 같이, 관통구멍(131A)에 텅스텐(W) 등의 전극 재료가 매입된다.
스텝 S11에서 상단부 형성 전처리가 행하여진다. 상단부 형성 전처리는 상단부(171A)를 에칭에 의해 형성하기 위한 전처리이다.
도 16은 상단부 형성 전처리 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 상단부 형성 전처리의 리소그래피에 의해 관통 전극(171)의 위를 덮는 패턴을 갖는 레지스트(203)가 형성된다.
또한 전극 재료를 화소 사이 차광막을 형성하기 위한 재료, 위상차 검출용 화소의 차광막을 형성하기 위한 재료, 또는 흑레벨 검출용의 참조 화소를 덮는 차광막을 형성하기 위한 재료로서 사용하는 것도 가능하다. 이 경우, 각각의 차광막을 배치하는 위치에 레지스트(203)가 형성된다.
스텝 S12에서 드라이 에칭이 행하여진다. 여기서의 드라이 에칭에 의해 레지스트(203)가 없는 영역의 전극 재료가 제거된다.
도 17은 드라이 에칭 후의 반도체 기판(131)의 상태를 도시하는 도면이다. 도 17의 B에 도시하는 바와 같이, 반도체 기판(131) 표면의 전극 재료 중, 레지스트(203)가 덮는 위치 이외의 전극 재료는 제거되고 상단부(171A)가 형성된다.
스텝 S13에서 레지스트가 제거된다. 도 18은 레지스트(203)의 제거 후의 반도체 기판(131)의 상태를 도시하는 도면이다.
이상의 처리에 의해 관통구멍(131A)과 홈(131B)이 같은 공정에서 형성되고 소정의 재료로 메움에 의해 관통 전극(171)과 화소 분리부(181)가 형성된다.
스텝 S14에서 다른 구성을 형성하기 위한 다른 이면 공정이 행하여진다. 다른 이면 공정에 의해 절연막(142)의 위에 절연막(143)이 형성되고 절연막(143)의 위에 광전변환 막층(104)이 형성된다. 광전변환 막층(104)의 위에 온 칩 렌즈(105)가 형성된 후, 화소(31)의 제조 공정이 종료된다. 도 19는 다른 이면 공정 후의 반도체 기판(131)의 상태를 도시하는 도면이다.
이상의 일련의 처리에 의해 혼색을 방지함과 함께, 다이내믹 레인지를 확보하는 것이 가능한 유기 광전변환 막을 갖는 이면 조사형의 촬상 소자(10)를 생성할 수 있다.
<4. 제2의 제조 방법>
관통구멍(131A)과 홈(131B)을 같은 공정에서 형성하는 것이 아니라, 각각 다른 공정에서 형성한 것도 가능하다.
이 경우, 관통구멍(131A)을 형성하기 위한 리소그래피 및 에칭과 홈(131B)을 형성하기 위한 리소그래피 및 에칭이 각각 행하여진다. 관통구멍(131A)을 먼저 형성하여도 좋고 홈(131B)을 먼저 형성하도록 하여도 좋다.
관통구멍(131A)과 홈(131B)을 각각 다른 공정에서 형성한 후, CDE(Chemical Dry Etching) 등의 등방성 에칭을 가함에 의해 관통구멍(131A)과 홈(131B)이 접속하고 화소(31)를 인접 화소로부터 분리하는 것이 가능해진다.
<5. 관통 전극의 배치의 예>
도 20은 화소(31)의 다른 구성례를 도시하는 도면이다. 도 20에 도시하는 구성 중, 도 2를 참조하여 설명한 구성과 같은 구성에는 같은 부호를 붙이고 있다.
도 20에 도시하는 바와 같이, 인접하는 2개의 화소(31) 사이의 화소 사이 영역에 각각의 화소(31)의 관통 전극을 나열하여 형성하는 것도 가능하다.
도 20의 예에서는 화소(31-2)와 화소(31-3)를 둘러싸도록 화소 분리부(51G)가 형성된다. 화소 분리부(51G)에 의해 화소(31-2)와 그 위, 아래 및 왼쪽에 인접하는 화소(31)는 전기적으로 분리된다. 또한 화소 분리부(51G)에 의해 화소(31-3)와 그 위, 아래 및 오른쪽에 인접하는 화소(31)는 전기적으로 분리된다.
화소(31-2)와 화소(31-3) 사이의 화소 사이 영역에는 관통구멍(52-1)과 관통구멍(52-2)이 나열하여 형성된다. 관통구멍(52-1)의 상측에 화소 분리부(51H)가 형성되고 관통구멍(52-1)과 관통구멍(52-2)의 사이에 화소 분리부(51I)가 형성된다. 또한 관통구멍(52-2)의 하측에 화소 분리부(51J)가 형성된다.
관통구멍(52-1)에 형성된 관통 전극은 화소(31-2)의 유기 광전변환 막에서 광전변환이 행하여짐에 의해 얻어진 전하에 응한 신호를 화소(31-2)의 배선층에 전송하기 위한 전극이다. 또한 관통구멍(52-2)에 형성된 관통 전극은 화소(31-3)의 유기 광전변환 막에서 광전변환이 행하여짐에 의해 얻어진 전하에 응한 신호를 화소(31-3)의 배선층에 전송하기 위한 전극이다.
화소 분리부(51H, 51I, 51J)의 절연막과 관통구멍(52-1, 52-2)에 형성된 관통 전극의 주위를 피복하는 절연막은 일체적으로 형성되고 접속된다. 화소 분리부(51H, 51I, 51J) 및 관통구멍(52-1, 52-2)에 형성된 관통 전극의 주위를 피복하는 절연막에 의해 화소(31-2)와 화소(31-3)는 전기적으로 분리된다.
이와 같이, 화소(31)를 둘러싸는 사방의 화소 사이 영역 중의 하나에 복수의 관통 전극을 형성하는 것도 가능하다.
도 21은 화소(31)의 또 다른 구성례를 도시하는 도면이다.
도 2의 예에서는 각 화소(31)의 화소 사이 영역의 길이 방향 거의 중앙의 위치에 관통 전극이 형성된 것으로 하였지만, 화소 사이 영역이 교차한 위치에 관통 전극이 형성되도록 하여도 좋다.
도 21의 예에서는 각 화소(31)의 네모퉁이에 관통 전극이 형성된다. 도 21의 화소(31-2)와 그 좌하의 화소(31) 사이의 화소 사이 영역에는 관통구멍(52-1)이 형성된다. 관통구멍(52-1)에 형성된 관통 전극은 화소(31-2)의 유기 광전변환 막에서 광전변환이 행하여짐에 의해 얻어진 전하에 응한 신호를 화소(31-2)의 배선층에 전송하기 위한 전극이다.
또한 화소(31-3)와 그 좌하의 화소(31) 사이의 화소 사이 영역에는 관통구멍(52-2)이 형성된다. 관통구멍(52-2)에 형성된 관통 전극은 화소(31-3)의 유기 광전변환 막에서 광전변환이 행하여짐에 의해 얻어진 전하에 응한 신호를 화소(31-3)의 배선층에 전송하기 위한 전극이다.
이와 같이, 화소 사이 영역이 교차하는 위치에 관통 전극을 형성하는 것도 가능하다.
<6. 변형례>
·변형례 1
도 22는 촬상 소자(10)의 단면의 변형례를 도시하는 도면이다. 도 22에 도시하는 구성 중, 도 3을 참조하여 설명한 구성과 같은 구성에는 같은 부호를 붙이고 있다.
도 22의 예에서는 불순물을 도프한 폴리실리콘에 의해 관통 전극(121A)이 형성된다. 관통 전극(121A)은 폴리실리콘 전극(121)과 일체적으로 형성된다. 관통 전극(121A)의 주위는 절연막(172)에 의해 피복된다. 관통 전극(121A)은 전극 플러그(211)를 통하여 하부 전극(153)에 접속된다.
관통 전극(121A)은 예를 들면 표면 공정에서 형성된다. 즉, 표면 공정에서는 관통구멍(131A)이 형성되고 절연막(172)의 재료가 되는 SiO가 관통구멍(131A)에 매입된다. 또한 관통구멍(131A)에 매입된 SiO에 관통 전극(121A)용의 관통구멍이 형성된다.
폴리실리콘 전극(121)의 형성시, 폴리실리콘 전극(121)과 같은 재료의 불순물을 도프한 폴리실리콘이 관통 전극(121A)용의 관통구멍에 매입되어, 관통 전극(121A)이 형성된다. 관통 전극(121A)과 폴리실리콘 전극(121)이 형성된 후, 배선층(102)의 다른 구성이나 유지 기판(101)이 표면 공정에서 형성된다.
전극 플러그(211)는 이면 공정에서 형성된다. 이면 공정에서는 상술한 바와 같이 하여 홈(131B)이 형성되고 절연막이 매입됨에 의해 화소 분리부(181)가 형성된다. 화소 분리부(181)는 화소 분리부(181)의 절연막과 관통 전극(121A)의 주위를 피복하는 절연막(172)이 접하도록 형성된다.
화소 분리부(181)에 계속해서 반사방지막(141)과 절연막(142)이 상술한 바와 같이 하여 형성된 후, 전극 플러그(211)용의 홈이 형성되고 그 홈에 전극 플러그(211)를 구성하는 재료가 매입된다. 전극 플러그(211)의 재료로는 Ti/W, Ti/TiN/W 등이 있다. 콘택트 저항을 저감하기 위해 얇은 High-k막과 텅스텐(W)의 적층 구조에 의해 전극 플러그(211)를 형성하도록 하여도 좋다.
전극 플러그(211)가 형성된 후, 이면측의 다른 구성이 형성되어, 도 22에 도시하는 화소(31)를 갖는 촬상 소자(10)가 제조된다.
·변형례 2
촬상 소자(10)를 구성하는 위상차 검출용 화소에 관해 설명한다. 화소 사이 영역에 관통 전극을 갖는 상술한 화소를 위상차 검출용 화소로서 이용하는 것도 가능하다.
도 23은 위상차 검출용 화소의 예를 도시하는 도면이다.
인접하여 나열하는 화소(31-11)와 화소(31-12)는 위상차 검출용 화소이다. 위상차 검출용 화소인 화소(31-11)의 수광 영역 전체 중, 개략 반분은 차광막(221)으로 덮여진다. 또한 화소(31-12)의 수광 영역 전체 중, 개략 반분은 차광막(222)으로 덮여진다.
도 24는 위상차 검출용 화소의 차광막의 배치의 예를 도시하는 도면이다.
도 24의 상단에서는 화소(31)의 수광 영역 전체 중, 좌우의 관통구멍(131A)의 부근을 제외하는 개략 상반분이 차광막(221)에 의해 덮히여 있다. 차광막(221)에 의해서는 관통구멍(131A)의 부근을 차광할 수가 없고 이 경우, 위상차 검출 성능이 열화되게 된다.
화살표 #1의 앞에 도시하는 바와 같이, 좌우의 관통구멍(131A)의 부근을 덮도록 플러그(231, 232)(차광막)가 형성된다. 플러그(231, 232)는 예를 들면, 관통 전극(171)과 동일한 재료를 사용하여 상단부(171A)의 위에 형성된다.
도 24에서 개략 정방형의 형상을 갖는 플러그(231)는 그 중심 위치가 화소(31)의 좌측의 관통 전극(171)의 위치로부터 어긋나도록 형성되어 있다. 또한 플러그(232)는 그 중심 위치가 화소(31)의 우측의 관통 전극(171)의 위치로부터 어긋나도록 형성되어 있다. 플러그(231, 232)의 위치는 소망하는 위상차 검출 성능을 실현 가능한 위치가 된다.
도 25는 도 24의 화소(31)를 갖는 촬상 소자(10)의 단면의 예를 도시하는 도면이다. 도 25에 도시하는 구성 중, 도 3을 참조하여 설명한 구성과 같은 구성에는 같은 부호를 붙이고 있다.
도 25의 예에서는 화소(31-1)의 수광 영역의 일부를 덮도록, 관통 전극(171)의 상단부(171A)와 동일어 층에 차광막(221)이 형성되어 있다. 차광막(221)은 예를 들면 관통 전극(171)과 같은 공정에서 상단부(171A)로부터 떨어진 위치에 형성된다. 또한 도 25의 예에서는 상단부(171A)의 형상이 도 3에 도시하는 것과 다르다. 상단부(171A)의 형상은 적절히 변경 가능하다.
상단부(171A)의 위에는 플러그(231)가 형성된다. 플러그(231)는 차광막(221)이 형성되어 있는 화소(31-1)측으로 돌출하는 형상을 갖는다. 상단부(171A)와 차광막(221)의 사이를 플러그(231)로 덮음에 의해 상단부(171A)와 차광막(221)의 사이에서 화소(31-1)측에 광이 들어가는 것을 막을 수가 있어서 위상차 검출 성능의 열화를 억제하는 것이 가능해진다.
·전자 기기에 적용한 예
촬상 소자(10)는 광학 렌즈계 등을 갖는 카메라 모듈, 촬상 기능을 갖는 휴대 단말 장치(예를 들면 스마트 폰이나 태블릿형 단말), 또는 화상 판독부에 촬상 소자를 이용하는 복사기 등 촬상 소자를 갖는 전자 기기 전반에 탑재 가능하다.
도 26은 촬상 소자를 갖는 전자 기기의 구성례를 도시하는 블록도이다.
도 26의 전자 기기(300)는 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 소자나, 스마트 폰이나 태블릿형 단말 등의 휴대 단말 장치 등의 전자 기기이다.
전자 기기(300)는 촬상 소자(10), DSP 회로(301), 프레임 메모리(302), 표시부(303), 기록부(304), 조작부(305) 및 전원부(306)로 구성된다. DSP 회로(301), 프레임 메모리(302), 표시부(303), 기록부(304), 조작부(305) 및 전원부(306)는 버스 라인(307)을 통하여 상호 접속되어 있다.
촬상 소자(10)는 광학 렌즈계(부도시)를 통하여 피사체로부터의 입사광(상광)을 취입하여 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다.
DSP 회로(301)는 촬상 소자(10)로부터 공급되는 신호를 처리하는 카메라 신호 처리 회로이다. 프레임 메모리(302)는 DSP 회로(301)에 의해 처리된 화상 데이터를 프레임 단위로 일시적으로 유지한다.
표시부(303)는 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고 촬상 소자(10)에서 촬상된 동화 또는 정지화를 표시한다. 기록부(304)는 촬상 소자(10)에서 촬상된 동화 또는 정지화의 화상 데이터를 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다.
조작부(305)는 유저에 의한 조작에 따라, 전자 기기(300)가 갖는 각종의 기능에 관한 조작 지령을 발한다. 전원부(306)는 전원을 각 부분에 공급한다.
도 27은 촬상 소자(10)의 사용례를 도시하는 도면이다.
촬상 소자(10)는 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다. 즉, 도 27에 도시하는 바와 같이, 상술한 감상용으로 제공되는 화상을 촬영하는 감상의 분야뿐만 아니라, 예를 들면, 교통의 분야, 가전의 분야, 의료나 헬스케어의 분야, 시큐리티의 분야, 미용의 분야, 스포츠의 분야, 또는 농업의 분야에서 사용되는 장치에서도, 촬상 소자(10)를 사용할 수 있다.
구체적으로는 상술한 바와 같이, 감상의 분야에서 예를 들면, 디지털 카메라나 스마트 폰, 카메라 기능 부착의 휴대 전화기 등의 감상용으로 제공되는 화상을 촬영하기 위한 장치(예를 들면 도 26의 전자 기기(300))에서 촬상 소자(10)를 사용할 수 있다.
교통의 분야에서 예를 들면, 자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정을 행하는 거리측정 센서 등의 교통용으로 제공되는 장치에서 촬상 소자(10)를 사용할 수 있다.
가전의 분야에서 예를 들면, 유저의 제스처를 촬영하고 그 제스처에 따른 기기 조작을 행하기 위해 텔레비전 수상기나 냉장고 에어 컨디셔너 등의 가전에 제공되는 장치에서 촬상 소자(10)를 사용할 수 있다. 또한 의료나 헬스케어의 분야에서 예를 들면, 내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의 의료나 헬스케어용으로 제공되는 장치에서 촬상 소자(10)를 사용할 수 있다.
시큐리티의 분야에서 예를 들면, 방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의 시큐리티용으로 제공되는 장치에서 촬상 소자(10)를 사용할 수 있다. 또한 미용의 분야에서 예를 들면, 피부를 촬영한 피부 측정기나, 두피를 촬영한 마이크로스코프 등의 미용용으로 제공되는 장치에서 촬상 소자(10)를 사용할 수 있다.
스포츠의 분야에서 예를 들면, 스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의 스포츠용으로 제공되는 장치에서 촬상 소자(10)를 사용할 수 있다. 또한 농업의 분야에서 예를 들면, 밭이나 작물의 상태를 감시하기 위한 카메라 등의 농업용으로 제공되는 장치에서 촬상 소자(10)를 사용할 수 있다.
또한 본 기술의 실시의 형태는 상술한 실시의 형태로 한정되는 것이 아니고 본 기술의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
또한 본 명세서에 기재된 효과는 어디까지나 예시이고 한정되는 것이 아니고 또 다른 효과가 있어도 좋다.
·구성의 조합례
본 기술은 이하와 같은 구성을 취할 수도 있다.
(1) 반도체 기판의 일방의 면측에 마련된 광전변환 막과, 화소 사이 영역에 형성된 화소 분리부와, 상기 광전변환 막에서의 광전변환에 의해 얻어진 전하에 응한 신호를 상기 반도체 기판의 타방의 면측에 형성된 배선층에 전송하는 상기 화소 사이 영역에 형성된 관통 전극을 갖는 화소를 구비하는 촬상 소자.
(2) 상기 화소 분리부와 상기 관통 전극은 상기 화소 분리부의 절연막과 상기 관통 전극의 주위를 피복하는 절연막이 접하도록 형성되는 상기 (1)에 기재된 촬상 소자.
(3) 상기 관통 전극은 상기 반도체 기판에 형성된 소자 분리부상에 형성된 폴리실리콘 전극을 통하여 상기 배선층의 판독 소자에 접속되는 상기 (1) 또는 (2)에 기재된 촬상 소자.
(4) 상기 폴리실리콘 전극의 상부에는 실리사이드가 마련되는 상기 (3)에 기재된 촬상 소자.
(5) 상기 관통 전극과 상기 폴리실리콘 전극의 사이에 고유전율 게이트 절연막이 마련되는 상기 (3) 또는 (4)에 기재된 촬상 소자.
(6) 상기 관통 전극은 상기 폴리실리콘 전극의 형성시에 상기 폴리실리콘 전극의 재료가 되는 불순물을 도프한 폴리실리콘을 관통구멍에 매입함에 의해 형성되는 상기 (3) 또는 (4)에 기재된 촬상 소자.
(7) 상기 화소 분리부는 상기 일방의 면측의 가공시에 상기 화소 분리부의 절연막과 상기 관통 전극의 주위를 피복하는 절연막이 접하도록 형성되는 상기 (6)에 기재된 촬상 소자.
(8) 불순물을 도프한 폴리실리콘에 의해 형성된 상기 관통 전극은 전극 플러그를 통하여 상기 광전변환 막의 전극에 접속되고, 상기 관통 전극과 상기 전극 플러그의 사이에 고유전율 게이트 절연막이 마련되는 상기 (6) 또는 (7)에 기재된 촬상 소자.
(9) 위상차 검출용 화소인 상기 화소의 수광 영역의 일부를 덮는 차광막을 또한 구비하고, 상기 관통 전극의 상단부는 상기 관통 전극의 주위를 피복하는 절연막의 위를 포함하는 범위를 덮도록 형성되는 상기 (1) 내지 (8)의 어느 하나에 기재된 촬상 소자.
(10) 상기 화소 분리부 중, 상기 관통 전극의 주위를 피복하는 절연막과 접하지 않는 부분을 구성하는 재료에 금속을 사용하는 상기 (1) 내지 (9)의 어느 하나에 기재된 촬상 소자.
(11) 상기 화소 분리부상에 형성된 차광막을 또한 구비하고, 상기 관통 전극의 상단부는 상기 관통 전극의 주위를 피복하는 절연막의 위를 덮고 상기 차광막과 분리되어 형성되는 상기 (1) 내지 (10)의 어느 하나에 기재된 촬상 소자.
(12) 인접하는 2개의 상기 화소의 사이의 상기 화소 사이 영역에 복수의 상기 관통 전극이 형성되는 상기 (1) 내지 (11)의 어느 하나에 기재된 촬상 소자.
(13) 배선층을 포함하는 구성을 반도체 기판상에 형성한 표면 공정을 행하고, 상기 반도체 기판의 이면 공정으로서, 화소 분리부를 화소 사이 영역에 형성하기 위한 홈과 광전변환 막에서의 광전변환에 의해 얻어진 전하에 응한 신호를 상기 배선층에 전송하는 관통 전극을 상기 화소 사이 영역에 형성하기 위한 관통구멍을 형성하고, 상기 홈에 상기 화소 분리부를 형성하고, 상기 관통구멍에 상기 관통 전극을 형성하고, 상기 광전변환 막을 형성하는 스텝을 포함하는 촬상 소자의 제조 방법.
(14) 상기 홈과 상기 관통구멍을 같은 공정에서 형성하는 상기 (13)에 기재된 제조 방법.
(15) 상기 홈과 상기 관통구멍을 다른 공정에서 형성하는 상기 (13)에 기재된 제조 방법.
(16) 렌즈를 포함하는 광학부와,
상기 광학부를 통하여 입사된 광을 수광하는 반도체 기판의 일방의 면측에 마련된 광전변환 막과, 화소 사이 영역에 형성된 화소 분리부와, 상기 광전변환 막에서의 광전변환에 의해 얻어진 전하에 응한 신호를 상기 반도체 기판의 타방의 면측에 형성된 배선층에 전송하는 상기 화소 사이 영역에 형성된 관통 전극을 갖는 화소를 구비하는 촬상 소자와, 상기 촬상 소자로부터 출력된 화소 데이터를 처리하는 신호 처리부를 구비하는 전자 기기.
10 : 촬상 소자
31 : 화소
131 : 반도체 기판
171 : 관통 전극
181 : 화소 분리부

Claims (16)

  1. 반도체 기판의 일방의 면측에 마련된 광전변환 막과,
    인접하는 상하 좌우의 화소와의 사이의 각각의 화소 사이 영역에 형성된 화소 분리부와,
    상기 광전변환 막에서의 광전변환에 의해 얻어진 전하에 응한 신호를 상기 반도체 기판의 타방의 면측에 형성된 배선층에 전송하는, 인접하는 하나의 화소와의 사이의 상기 화소 사이 영역에 형성된 관통 전극을 갖고,
    상기 화소 분리부의 폭이 상기 관통 전극과 상기 관통 전극의 주위를 피복하는 절연막이 형성되는 관통구멍의 직경보다도 좁고,
    상기 관통 전극의 주위를 피복하는 절연막과, 상기 인접하는 하나의 화소와의 사이의 상기 화소 사이 영역의 상기 화소 분리부가 일체로 형성되고,
    상기 관통구멍의 둘레 측면의 일부에 의해, 상기 화소 분리부에 둘러싸인 화소 영역이 화소의 소정의 층에서 볼 때 원호 형상으로 오목하게 형성되는
    화소를 구비하는 것을 특징으로 하는 촬상 소자.
  2. 제1항에 있어서,
    상기 화소 분리부와 상기 관통 전극은 상기 화소 분리부의 절연막과 상기 관통 전극의 주위를 피복하는 절연막이 접하도록 형성되는 것을 특징으로 하는 촬상 소자.
  3. 제1항에 있어서,
    상기 관통 전극은 상기 반도체 기판에 형성된 소자 분리부상에 형성된 폴리실리콘 전극을 통하여 상기 배선층의 판독 소자에 접속되는 것을 특징으로 하는 촬상 소자.
  4. 제3항에 있어서,
    상기 폴리실리콘 전극의 상부에는 실리사이드가 마련되는 것을 특징으로 하는 촬상 소자.
  5. 제3항에 있어서,
    상기 관통 전극과 상기 폴리실리콘 전극의 사이에 고유전율 게이트 절연막이 마련되는 것을 특징으로 하는 촬상 소자.
  6. 제3항에 있어서,
    상기 관통 전극은 상기 폴리실리콘 전극의 형성시에 상기 폴리실리콘 전극의 재료가 되는 불순물을 도프한 폴리실리콘을 상기 관통구멍에 매입함에 의해 형성되는 것을 특징으로 하는 촬상 소자.
  7. 제6항에 있어서,
    상기 화소 분리부는 상기 일방의 면측의 가공시에 상기 화소 분리부의 절연막과 상기 관통 전극의 주위를 피복하는 절연막이 접하도록 형성되는 것을 특징으로 하는 촬상 소자.
  8. 제6항에 있어서,
    불순물을 도프한 폴리실리콘에 의해 형성된 상기 관통 전극은 전극 플러그를 통하여 상기 광전변환 막의 전극에 접속되고,
    상기 관통 전극과 상기 전극 플러그의 사이에 고유전율 게이트 절연막이 마련되는 것을 특징으로 하는 촬상 소자.
  9. 제1항에 있어서,
    위상차 검출용 화소인 상기 화소의 수광 영역의 일부를 덮는 차광막을 또한 구비하고,
    상기 관통 전극의 상단부는 상기 관통 전극의 주위를 피복하는 절연막의 위를 포함하는 범위를 덮도록 형성되는 것을 특징으로 하는 촬상 소자.
  10. 제1항에 있어서,
    상기 화소 분리부 중, 상기 관통 전극의 주위를 피복하는 절연막과 접하지 않는 부분을 구성하는 재료에 금속을 사용하는 것을 특징으로 하는 촬상 소자.
  11. 제1항에 있어서,
    상기 화소 분리부상에 형성된 차광막을 또한 구비하고,
    상기 관통 전극의 상단부는 상기 관통 전극의 주위를 피복하는 절연막의 위를 덮고 상기 차광막과 분리되어 형성되는 것을 특징으로 하는 촬상 소자.
  12. 제1항에 있어서,
    인접하는 2개의 상기 화소의 사이의 상기 화소 사이 영역에 복수의 상기 관통 전극이 형성되는 것을 특징으로 하는 촬상 소자.
  13. 배선층을 포함하는 구성을 반도체 기판상에 형성한 표면 공정을 행하고,
    상기 반도체 기판의 이면 공정으로서,
    화소 분리부를 인접하는 상하 좌우의 화소와의 사이의 각각의 화소 사이 영역에 형성하기 위한 홈과, 광전변환 막에서의 광전변환에 의해 얻어진 전하에 응한 신호를 상기 배선층에 전송하는 관통 전극 및 상기 관통 전극의 주위를 피복하는 절연막을 인접하는 하나의 화소와의 사이의 상기 화소 사이 영역에 형성하기 위한 관통구멍을, 상기 홈의 폭이 상기 관통구멍의 직경보다도 좁고, 상기 관통구멍의 둘레 측면의 일부에 의해, 상기 홈에 둘러싸인 영역이 화소의 소정의 층에서 볼 때 원호 형상으로 오목하게 형성하고,
    상기 홈에 상기 화소 분리부를 형성하고,
    상기 관통 전극의 주위를 피복하는 절연막과, 상기 인접하는 하나의 화소와의 사이의 상기 화소 사이 영역의 상기 화소 분리부가 일체로 되도록, 상기 관통구멍에 상기 관통 전극과, 상기 절연막을 형성하고,
    상기 광전변환 막을 형성하는
    스텝을 포함하는 것을 특징으로 하는 촬상 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 홈과 상기 관통구멍을 같은 공정에서 형성하는 것을 특징으로 하는 제조 방법.
  15. 제13항에 있어서,
    상기 홈과 상기 관통구멍을 다른 공정에서 형성하는 것을 특징으로 하는 제조 방법.
  16. 렌즈를 포함하는 광학부와,
    상기 광학부를 통하여 입사된 광을 수광하는 반도체 기판의 일방의 면측에 마련된 광전변환 막,
    인접하는 상하 좌우의 화소와의 사이의 각각의 화소 사이 영역에 형성된 화소 분리부 및,
    상기 광전변환 막에서의 광전변환에 의해 얻어진 전하에 응한 신호를 상기 반도체 기판의 타방의 면측에 형성된 배선층에 전송하는, 인접하는 하나의 화소와의 사이의 상기 화소 사이 영역에 형성된 관통 전극을 갖고,
    상기 화소 분리부의 폭이 상기 관통 전극과 상기 관통 전극의 주위를 피복하는 절연막이 형성되는 관통구멍의 직경보다도 좁고,
    상기 관통 전극의 주위를 피복하는 절연막과, 상기 인접하는 하나의 화소와의 사이의 상기 화소 사이 영역의 상기 화소 분리부가 일체로 형성되고,
    상기 관통구멍의 둘레 측면의 일부에 의해, 상기 화소 분리부에 둘러싸인 화소 영역이 화소의 소정의 층에서 볼 때 원호 형상으로 오목하게 형성되는
    화소를 구비하는 촬상 소자와,
    상기 촬상 소자로부터 출력된 화소 데이터를 처리하는 신호 처리부를 구비하는 것을 특징으로 하는 전자 기기.
KR1020177024050A 2015-03-09 2016-02-25 촬상 소자 및 그 제조 방법 및 전자 기기 KR102536429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237016959A KR20230074836A (ko) 2015-03-09 2016-02-25 촬상 소자 및 그 제조 방법 및 전자 기기

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-045906 2015-03-09
JP2015045906 2015-03-09
PCT/JP2016/055567 WO2016143531A1 (ja) 2015-03-09 2016-02-25 撮像素子及びその製造方法、並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237016959A Division KR20230074836A (ko) 2015-03-09 2016-02-25 촬상 소자 및 그 제조 방법 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20170124548A KR20170124548A (ko) 2017-11-10
KR102536429B1 true KR102536429B1 (ko) 2023-05-25

Family

ID=56880132

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177024050A KR102536429B1 (ko) 2015-03-09 2016-02-25 촬상 소자 및 그 제조 방법 및 전자 기기
KR1020237016959A KR20230074836A (ko) 2015-03-09 2016-02-25 촬상 소자 및 그 제조 방법 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237016959A KR20230074836A (ko) 2015-03-09 2016-02-25 촬상 소자 및 그 제조 방법 및 전자 기기

Country Status (6)

Country Link
US (1) US20180240847A1 (ko)
JP (1) JP6800839B2 (ko)
KR (2) KR102536429B1 (ko)
CN (1) CN107431076B (ko)
TW (1) TWI735428B (ko)
WO (1) WO2016143531A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851648B (zh) * 2015-07-16 2022-08-16 索尼半导体解决方案公司 固态摄像元件、制造方法和电子装置
JP6706482B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
TWI731017B (zh) * 2016-01-27 2021-06-21 日商新力股份有限公司 固體攝像元件及電子機器
WO2018083990A1 (ja) * 2016-11-02 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、並びに電子機器
KR102531774B1 (ko) * 2017-01-19 2023-05-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 거리측정 소자
DE112018001649T5 (de) 2017-03-31 2019-12-24 Sony Semiconductor Solutions Corporation Halbleiter-bilderzeugungselement, elektronische vorrichtung und herstellungsverfahren
JP7026336B2 (ja) * 2017-06-06 2022-02-28 パナソニックＩｐマネジメント株式会社 撮像装置、および、カメラシステム
WO2019093151A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP7451029B2 (ja) 2017-11-09 2024-03-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
KR102427639B1 (ko) * 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자
US10522579B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Light blocking layer for image sensor device
KR102506885B1 (ko) 2018-02-27 2023-03-06 삼성전자주식회사 이미지 센서
TWI834644B (zh) * 2018-05-18 2024-03-11 日商索尼半導體解決方案公司 攝像元件及電子機器
KR102643624B1 (ko) 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
TWI827636B (zh) * 2018-07-26 2024-01-01 日商索尼股份有限公司 固態攝像元件、固態攝像裝置及固態攝像元件之製造方法
KR102498503B1 (ko) * 2018-09-05 2023-02-09 삼성전자주식회사 이미지 센서
TWI814902B (zh) * 2018-09-21 2023-09-11 日商索尼半導體解決方案公司 攝像裝置
JP2020085666A (ja) * 2018-11-26 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 生体由来物質検出用チップ、生体由来物質検出装置及び生体由来物質検出システム
TW202118279A (zh) 2019-09-06 2021-05-01 日商索尼股份有限公司 攝像元件及攝像裝置
KR20210044364A (ko) 2019-10-14 2021-04-23 삼성전자주식회사 이미지 센서
KR20220034973A (ko) * 2020-09-11 2022-03-21 삼성전자주식회사 이미지 센서
WO2022131090A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出システム、電子機器および移動体
US20240023353A1 (en) * 2020-12-16 2024-01-18 Sony Semiconductor Solutions Corporation Imaging device and imaging apparatus
WO2023079835A1 (ja) * 2021-11-05 2023-05-11 ソニーセミコンダクタソリューションズ株式会社 光電変換装置
TW202329435A (zh) * 2021-11-30 2023-07-16 日商索尼半導體解決方案公司 光檢測裝置、電子機器及光檢測系統

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029337A (ja) * 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011103335A (ja) * 2009-11-10 2011-05-26 Fujifilm Corp 撮像素子及び撮像装置
JP2011187544A (ja) * 2010-03-05 2011-09-22 Sony Corp 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014011438A (ja) * 2012-07-03 2014-01-20 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20100063269A (ko) * 2008-12-03 2010-06-11 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5671789B2 (ja) * 2009-08-10 2015-02-18 ソニー株式会社 固体撮像装置とその製造方法および撮像装置
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
JP5534927B2 (ja) * 2010-05-06 2014-07-02 株式会社東芝 固体撮像装置
JP5680927B2 (ja) * 2010-10-01 2015-03-04 シャープ株式会社 可変抵抗素子、及び、不揮発性半導体記憶装置
JP2013016676A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置及びその製造方法、電子機器
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP2013128036A (ja) * 2011-12-19 2013-06-27 Sony Corp 撮像素子、撮像装置、並びに、製造装置および方法
CN104380467B (zh) * 2012-06-27 2017-11-17 松下知识产权经营株式会社 固体摄像装置
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
JP2014078673A (ja) * 2012-09-20 2014-05-01 Sony Corp 固体撮像装置および固体撮像装置の製造方法ならびに電子機器
JP6221341B2 (ja) * 2013-05-16 2017-11-01 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
KR102095494B1 (ko) * 2013-07-01 2020-03-31 삼성전자주식회사 씨모스 이미지 센서
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
US20200098819A1 (en) * 2015-05-28 2020-03-26 Semiconductor Components Industries, Llc Image sensors with heating effect and related methods
US20170125241A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. Low temp single precursor arc hard mask for multilayer patterning application

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029337A (ja) * 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011103335A (ja) * 2009-11-10 2011-05-26 Fujifilm Corp 撮像素子及び撮像装置
JP2011187544A (ja) * 2010-03-05 2011-09-22 Sony Corp 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2013175494A (ja) * 2011-03-02 2013-09-05 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014011438A (ja) * 2012-07-03 2014-01-20 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20170124548A (ko) 2017-11-10
US20180240847A1 (en) 2018-08-23
TW201703149A (zh) 2017-01-16
JP6800839B2 (ja) 2020-12-16
WO2016143531A1 (ja) 2016-09-15
KR20230074836A (ko) 2023-05-31
JPWO2016143531A1 (ja) 2017-12-28
CN107431076A (zh) 2017-12-01
TWI735428B (zh) 2021-08-11
CN107431076B (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
KR102536429B1 (ko) 촬상 소자 및 그 제조 방법 및 전자 기기
US10236311B2 (en) Solid-state imaging element and electronic device to improve quality of an image
JP7006268B2 (ja) 撮像素子、電子機器、並びに、製造装置および方法
KR102214822B1 (ko) 고체 촬상 소자 및 그의 제조 방법, 및 전자 기기
CN107851649B (zh) 成像设备、制造方法、半导体设备和电子设备
US20200092505A1 (en) Solid-state image sensor, driving method, and electronic apparatus
TWI497702B (zh) Solid state camera device
JP5061915B2 (ja) 固体撮像素子及び撮像装置
US11838662B2 (en) Solid-state imaging device and electronic apparatus
CN114695413A (zh) 光检测器件和电子设备
JP7403993B2 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2018100998A1 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
JP2016162917A (ja) 固体撮像素子および電子機器
US20220285410A1 (en) Semiconductor apparatus and device
JP6816014B2 (ja) 固体撮像素子、製造方法、および電子機器
US8618623B2 (en) Solid-state image pickup device and method for manufacturing same, and image pickup apparatus
WO2023157620A1 (ja) 固体撮像装置および電子機器
WO2023153300A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JP2011066685A (ja) 固体撮像素子及びその駆動方法並びに撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant