TWI732070B - 放大器及使用放大器的半導體裝置 - Google Patents

放大器及使用放大器的半導體裝置 Download PDF

Info

Publication number
TWI732070B
TWI732070B TW106140547A TW106140547A TWI732070B TW I732070 B TWI732070 B TW I732070B TW 106140547 A TW106140547 A TW 106140547A TW 106140547 A TW106140547 A TW 106140547A TW I732070 B TWI732070 B TW I732070B
Authority
TW
Taiwan
Prior art keywords
feedback
signal
circuit
output
buffers
Prior art date
Application number
TW106140547A
Other languages
English (en)
Other versions
TW201903553A (zh
Inventor
金東鉉
崔恩志
鄭堯韓
姜舜求
姜宇珍
孫琯琇
李賢培
黃泰鎮
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201903553A publication Critical patent/TW201903553A/zh
Application granted granted Critical
Publication of TWI732070B publication Critical patent/TWI732070B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45014—Indexing scheme relating to differential amplifiers the addition of two signals being made in the tail circuit of a differential amplifier for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

一種放大器可以包括：差分對電路，其被配置為根據第一輸入信號和第二輸入信號來產生輸出信號；多個電流吸收器，其耦接在接地端子與差分對電路之間；以及回饋電路，其被配置為感測輸出信號的位準並產生回饋信號。多個電流吸收器中的至少一個根據回饋信號來控制。

Description

放大器及使用放大器的半導體裝置
本發明主張的優先權為在2017年4月10日在韓國智慧財產權局提出的申請案，其韓國專利申請號為10-2017-0045944，在此併入其全部內容。
各種實施例總體而言關於一種半導體電路，更具體地，關於一種放大器及使用放大器的半導體裝置。
半導體裝置可以包括被配置為將輸入信號放大到半導體裝置中可識別的位準的放大器。
放大器可以被應用到緩衝器，例如輸入/輸出緩衝器，並且透過放大具有相反相位的差分信號(以下，稱作為差分輸入信號)或偽差分信號(以下，稱作為偽差分輸入信號)來產生輸出信號，該差分信號或偽差分信號中一個具有固定位準，而另一個位準變化。
因此，由於放大器使用差分輸入信號或偽差分輸入信號來操作，所以共模範圍、共模抑制比(CMRR)等可以用作影響放大器效能的重要因素。
各種實施例關於具有改進的操作效能的放大器及使用放大器的半導體裝置。
在一個實施例中，一種放大器可以包括：差分對電路，其被配置為根據第一輸入信號和第二輸入信號來產生輸出信號；多個電流吸收器，其耦接在接地端子與差分對電路之間；以及回饋電路，其被配置為感測輸出信號的位準並產生回饋信號。可以根據回饋信號來控制多個電流吸收器中的至少一個。
在一個實施例中，一種半導體裝置可以包括：多個資料輸入/輸出端子；多個緩衝器，其耦接至相應的資料輸入/輸出端子；以及回饋電路，其被配置為感測多個緩衝器的任意一個輸出信號的位準並產生回饋信號。可以根據回饋信號來控制多個緩衝器中的每個緩衝器的多個電流吸收器中的至少一個。
10:放大器
10-1:偽差分放大器
10-2:差分放大器
11:放大器電路
20:放大器
21:放大器電路
31:半導體裝置
32:半導體裝置
101:差分對電路
102:第一負載
103:第一電流吸收器
107:回饋電路
107-1:回饋電路
107-2:回饋電路
108:第二負載
109:第二電流吸收器
111:第一電晶體
112:第二電晶體
121:第三電晶體
122:第四電晶體
131:第五電晶體
132:第六電晶體
141:第七電晶體
142:第八電晶體
201:複製電路
202:運算放大器
211:電晶體
212:電晶體
213:電晶體
214:電晶體
215:電晶體
216:電晶體
217:電晶體
218:電晶體
219:電晶體
220:電晶體
301:感測電路
311:分配電阻
312:分配電阻
410:第二負載
420:第二電流吸收器
430:模數轉換器
501:緩衝器
502:回饋電路
511:複製緩衝器
512:運算放大器
513:濾波器
520:運算放大器
530:濾波器
600:反相器
700:資料輸入/輸出端子
701:內部電路
CODE:碼信號
EN:路徑選擇信號
IN:命令信號
INB:資料
REF:參考電壓
OUT:位址信號
OUTB:時脈信號
VB:偏置電壓
VCMFB:路徑選擇信號
VO:輸出信號
VOB:輸出信號
圖1是示出根據一個實施例的放大器10的配置的圖。
圖2是示出根據一個實施例的偽差分放大器10-1的配置的圖。
圖3是示出圖2中的放大器10-1的電路配置的示例的圖。
圖4是示出根據一個實施例的差分放大器10-2的配置的圖。
圖5是示出圖4的共模感測電路301的配置的示例的圖。
圖6是示出根據另一個實施例的放大器20的配置的圖。
圖7是示出根據一個實施例的半導體裝置31的配置的圖。
圖8是示出根據另一個實施例的半導體裝置32的配置的圖。
在下文中，將參照附圖詳細地描述本公開的實施例。
如圖1所示，根據一個實施例的放大器10可以包括放大器電路11和回饋電路(CMFB)107。
放大器電路11可以包括：差分對電路(差分對)101、第一負載(負載1)102、第二負載(負載2)108、第一電流吸收器(尾部1)103和第二電流吸收器(尾部2)109。
差分對電路101可以根據第一輸入信號IN和第二輸入信號INB或REF中的至少一個而產生第一輸出信號OUT和第二輸出信號OUTB中的至少一個。
根據一個實施例的放大器10可以根據輸入信號而具有彼此不同的差分類型配置和偽差分類型配置中的任意一個。
例如，在第二輸入信號是具有與第一輸入信號IN的相位相反變化的相位的信號INB的情況下，放大器10可以具有差分類型配置。
在第二輸入信號INB是固定為恆定位準的參考電壓REF的情況下，放大器10可以具有偽差分類型配置。
第一負載102和第二負載108可以在電源端子與差分對電路101之間彼此並聯耦接。
耦接在接地端子與差分對電路101之間的第一電流吸收器103和第二電流吸收器109可以彼此並聯耦接。
可以根據致能信號EN來致能第一電流吸收器103。
致能信號EN可以具有固定的電壓位準，例如與電源電壓位準VDD相同的電壓位準。因此，當放大器10被致能時，可以根據具有固定位準的電壓來控制多個電流吸收器103和109中的任意一個。
可以根據回饋信號VCMFB來調整第二負載108和第二電流吸收器109中的至少一個的電流驅動力。
回饋電路107可以被設計為以共模回饋方式來操作。
回饋電路107可以感測第一輸出信號OUT和第二輸出信號OUTB中的任意一個位準，並改變回饋信號VCMFB的電壓位準，以及回饋電路107產生回饋信號VCMFB。
回饋電路107可以被設計為使得根據放大器10是否具有差分類型配置或偽差分類型配置，而以不同的方式來操作。
在一個實施例中，第二電流吸收器109的電流驅動力和第二負載108的電流驅動力也被調整為對應於輸出電壓，從而可以降低共模抑制比(CMRR)的損耗，並且低電壓操作是可能的。
回饋電路107可以根據放大器10是否具有差分類型配置或偽差分類型配置而直接或間接感測第一輸出信號OUT和第二輸出信號OUTB中的任意一個的位準，例如第一輸出信號OUT的位準，從而改變回饋信號VCMFB的電壓位準。將參考圖2至圖5來描述該操作。
如圖2所示，根據一個實施例的偽差分放大器10-1可以包括放大器電路11和回饋電路107-1。
放大器電路11可以具有與圖1的放大器電路11相同的配置。
回饋電路107-1可以被配置為間接感測第一輸出信號OUT的位準並改變回饋信號VCMFB的電壓位準。
回饋電路107-1可以包括複製電路201和運算放大器(OPA)202。
這裡，描述了複製電路201的輸出可以被直接用於傳送回饋信號VCMFB而運算放大器202可以被另外用於穩定回饋信號VCMFB的示例。
複製電路201可以透過複製放大器電路11來配置。
運算放大器202可以透過根據偏置電壓VB放大複製電路201的輸出電壓來產生回饋信號VCMFB。
偽差分放大器10-1可以具有如圖3所示的電路配置。
差分對電路101可以包括第一電晶體111和第二電晶體112。
第一電晶體111可以透過其閘極端子接收第二輸入信號，即參考電壓REF。
第二電晶體112可以透過其閘極端子接收第一輸入信號IN。
第一負載102可以包括第三電晶體121和第四電晶體122。
在第三電晶體121中，其源極端子可以與電源端子耦接，並且其汲極端子可以與第一電晶體111的源極端子耦接。
在第四電晶體122中，其源極端子可以與電源端子耦接，並且其汲極端子可以與第二電晶體112的源極端子耦接。
第三電晶體121和第四電晶體122的閘極端子可以與第一輸出信號(OUT)端子共同耦接。
第二負載108還可以包括第五電晶體至第八電晶體131、132、141和142。
第五電晶體131和第六電晶體132可以被配置為作為負載工作。
第五電晶體131和第六電晶體132可以與第一電晶體111和第二電晶體112耦接，該第一電晶體111和第二電晶體112與第三電晶體121和第四電晶體122並聯。
第七電晶體141和第八電晶體142可以被配置為根據回饋信號VCMFB來形成從電源端子到第五電晶體131和第六電晶體132的電流路徑。
第一電流吸收器103可以由如下的電晶體形成，該電晶體耦接在接地端子與差分對電路101之間，並且響應於致能信號EN而被致能。
第二電流吸收器109可以由如下的電晶體形成，該電晶體與在接地端子與差分對電路101之間的第一電流吸收器103並聯耦接，並且回應於回饋信號VCMFB而被操作。
這裡，構成第一負載102的電晶體可以被設計成與構成第二負載108的電晶體在尺寸上不同，從而其基本電流驅動力可以被設定為不同的值，並且可以回應於回饋信號VCMFB而另外調整第二負載108的電流驅動力。
第一電流吸收器103和第二電流吸收器109也可以被設計為在其電晶體的尺寸上彼此不同，從而其基本電流驅動力可以被設定為不同的值，並且可以回應於回饋信號VCMFB而另外調整第二電流吸收器109的電流驅動力。
複製電路201可以包括多個電晶體211至220。由於複製電路201具有透過複製放大器電路11形成的配置，所以多個電晶體211至220的耦接配置可以與放大器電路11的耦接配置相同。
由於複製電路201透過電流鏡像來操作，即以與放大器電路11的電流量相同的電流量來操作，所以其輸出電壓的位準可以與放大器電路11的輸出信號的電壓相同。
運算放大器202可以透過根據偏置電壓VB放大複製電路201的輸出電壓來產生回饋信號VCMFB。
如圖4所示，根據一個實施例的差分放大器10-2可以包括放大器電路11和回饋電路107-2。
放大器電路11可以具有與圖1的放大器電路11相同的配置。
回饋電路107-2可以被配置為直接感測第一輸出信號OUT的位準並改變回饋信號VCMFB的電壓位準。
回饋電路107-2可以包括感測電路(CMSC)301和運算放大器302。
這裡，描述了感測電路301的輸出可以被直接用作回饋信號VCMFB而運算放大器302可以被另外用於穩定回饋信號VCMFB的示例。
感測電路301可以檢測第一輸出信號OUT與第二輸出信號OUTB之間的中間電壓位準，並輸出檢測的中間電壓位準。
運算放大器302可以透過根據偏置電壓VB放大感測電路301的輸出電壓來產生回饋信號VCMFB。
如圖5所示，感測電路301可以包括分配電阻311和312。
分配電阻311和312可以在其一個端部接收第一輸出信號OUT，而在其另一個端部收第二輸出信號OUTB，並且可以透過它們之間的耦接節點來將第一輸出信號OUT與第二輸出信號OUTB之間的中間電壓位準輸出到運算放大器302。因此，感測電路301可以根據分配電壓來產生回饋信號VCMFB，該分配電壓透過使用由分配電阻311和312形成的分佈電阻分配第一輸出信號OUT和第二輸出信號OUTB中的至少一個的電壓位準而形成。
如圖6所示，根據另一個實施例的放大器20可以包括：放大器電路21、回饋電路107以及模數轉換器(ADC)430。
回饋電路107可以具有與參考圖1、圖2和圖4所述的回饋電路相同的配置。
模數轉換器430可以將從回饋電路107輸出的回饋信號VCMFB轉換為被產生為碼信號CODE<N-1：0>的數位信號。
在放大器電路21中，除了第二負載410和第二電流吸收器420之外，其餘的部件，即差分對電路101、第一負載102和第一電流吸收器103可以具有與圖1的實施例的差分對電路101、第一負載102和第一電流吸收器103相同的配置。
第二負載410可以包括與第一負載102並聯耦接的N個單位負載(參考圖3的“108”)。
由於代替回饋信號VCMFB的碼信號CODE<N-1：0>的位元以一對一的方式被輸入到N個單位負載的各個電晶體的閘極(參考圖3的“141”和“142”)，因此可以以數位方式來控制第二負載410的電流驅動力。
第二電流吸收器420可以包括與第一電流吸收器103並聯耦接的N個單位電流吸收器(參考圖3的“109”)。
由於代替回饋信號VCMFB的碼信號CODE<N-1：0>的位元以一對一的方式被輸入到N個單位電流吸收器的各個電晶體的閘極，因此可以以數位方式來控制第二電流吸收器420的電流驅動力。
如圖7所示，根據一個實施例的半導體裝置31可以包括：多個資料輸入/輸出端子700、多個緩衝器501和回饋電路502。
多個資料輸入/輸出端子700可以包括多個輸入/輸出焊盤DQ。
多個緩衝器501中的每個緩衝器可以包括圖1的放大器電路11的配置。
多個緩衝器501可以根據參考電壓REF和透過多個資料輸入/輸出端子700輸入的各個輸入信號IN<7：0>而產生輸出信號OUT<7：0>和OUTB<7：0>。多個緩衝器501可以耦接到相應的資料輸入/輸出端子700。
多個緩衝器501的輸出信號OUTB<7：0>可以透過反相器600的陣列被提供給半導體裝置31的內部電路701。
內部電路701可以包括儲存單元陣列區，以及耦接到透過其使輸出信號OUTB<7：0>傳輸到儲存單元陣列區的路徑的各種電路元件。
如參考圖1至圖6所述，在多個緩衝器501中，可以根據回饋信號VCMFB來控制負載和至少一個電流吸收器的電流驅動力。因此，當多個緩衝器501中的任意一個被致能時，可以根據具有固定位準的電壓來控制多個電流吸收器中的任意一個，並且可以根據回饋信號VCMFB來控制其它的電流吸收器。
回饋電路502可以將透過直接或間接感測多個緩衝器501中的任意一個的輸出信號所產生的回饋信號VCMFB共同地提供給多個緩衝器501。在圖7的情況下，示出了透過間接感測多個緩衝器501中的任意一個的輸出來產生回饋信號VCMFB的示例。
回饋電路502可以包括：至少一個複製緩衝器511、至少一個運算放大器512和至少一個濾波器(LPF)513。
複製緩衝器511可以透過複製多個緩衝器501中的任意一個的電路結構來配置。
複製緩衝器511可以根據多個輸入信號IN<7：0>中的任意一個(例如，IN<0>)、參考電壓REF和回饋信號VCMFB來產生輸出信號VO和VOB中的至少一個。
運算放大器512可以根據偏置電壓VB來放大並輸出複製緩衝器511的輸出信號VO。
濾波器513可以去除運算放大器12的輸出的高頻分量，並將其輸出為回饋信號VCMFB。
如圖8所示，根據一個實施例的半導體裝置32可以包括：多個資料輸入/輸出端子700、多個緩衝器501和回饋電路503。
多個資料輸入/輸出端子700可以包括多個輸入/輸出焊盤DQ。
多個緩衝器501中的每個緩衝器可以包括圖1的放大器電路11的配置。
多個緩衝器501可以根據參考電壓REF和透過多個資料輸入/輸出端子700輸入的各個輸入信號IN<7：0>來產生輸出信號OUT<7：0>和OUTB<7：0>。多個緩衝器501可以耦接到相應的資料輸入/輸出端子700。
多個緩衝器501的輸出信號OUTB<7：0>可以透過反相器600的陣列被提供給半導體裝置32的內部電路701。
如參考圖1至圖6所述，可以根據多個回饋信號VCMFB來控制電流吸收器和多個緩衝器501的負載的電流驅動力。因此，當多個緩衝器501被致能時，可以根據具有固定位準的電壓來控制多個電流吸收器中的任意一個，並且根據多個回饋信號VCMFB來控制其它的電流吸收器。
回饋電路503可以將透過直接或間接感測多個緩衝器501的各個輸出信號產生的至少一個回饋信號VCMFB共同地提供給多個緩衝器501。在圖8的情況下，示出了透過直接感測多個緩衝器501的各個輸出來產生多個回饋信號VCMFB的示例。
回饋電路503可以包括多個運算放大器(OPA<7：0>)520和多個濾波器(LPF<7：0>)530。
多個運算放大器520可以根據偏置電壓VB來放大多個緩衝器501的各個輸出信號OUT<7：0>和OUTB<7：0>，並輸出放大的輸出信號。
多個濾波器530可以去除多個運算放大器520的輸出的各個高頻分量，並將結果輸出為多個回饋信號VCMFB<7：0>。
儘管上面已經描述了各種實施例，但是本發明所屬技術領域中具有通常知識者將理解的是，所述的實施例僅是示例。因此，本文所述的資料儲存裝置及其操作方法不應該基於所描述的實施例進行限制。
10:放大器
11:放大器電路
101:差分對電路
102:第一負載
103:第一電流吸收器
107:回饋電路
108:第二負載
109:第二電流吸收器
EN:路徑選擇信號
IN:命令信號
INB:資料
OUT:位址信號
OUTB:時脈信號
VCMFB:路徑選擇信號

Claims (18)

  1. 一種放大器，其包括：差分對電路，其被配置為根據第一輸入信號和第二輸入信號來產生輸出信號；多個負載，其耦接在電源端子與所述差分對電路之間；多個電流吸收器，其耦接在接地端子與所述差分對電路之間；以及回饋電路，其被配置為感測所述輸出信號的位準並產生回饋信號，其中，根據所述回饋信號來控制所述多個電流吸收器中的至少一個，其中，所述多個負載中的至少一個根據所述回饋信號來控制。
  2. 如請求項1所述的放大器，其中，當所述放大器被致能時，根據具有固定位準的電壓來控制所述多個電流吸收器中的任一個。
  3. 如請求項1所述的放大器，其中，所述多個電流吸收器被配置為具有不同的電流驅動力。
  4. 如請求項1所述的放大器，其中，所述多個負載被配置為具有不同的電流驅動力。
  5. 如請求項1所述的放大器，其中，所述第一輸入信號和所述第二輸入信號中的任意一個是參考電壓，以及 其中，所述回饋電路包括分配電阻，並且被配置為根據透過使用所述分配電阻分配所述輸出信號的電壓位準而形成的分配電壓來產生所述回饋信號。
  6. 如請求項1所述的放大器，其中，所述第一輸入信號和所述第二輸入信號是具有相反相位的差分輸入信號，以及其中，所述回饋電路是透過複製所述差分對電路和所述多個負載而形成的複製電路，並且被配置為根據所述複製電路的輸出電壓來產生所述回饋信號。
  7. 如請求項6所述的放大器，其中，所述回饋電路還包括運算放大器，其被配置為根據偏置電壓和所述複製電路的輸出來產生所述回饋信號。
  8. 如請求項1所述的放大器，還包括：類比數位轉換器，其被配置為透過將所述回饋信號轉換為數位信號來產生碼信號，其中，根據所述碼信號來控制所述多個電流吸收器中的至少一個。
  9. 一種半導體裝置，其包括：多個資料輸入/輸出端子；多個緩衝器，其耦接至相應的資料輸入/輸出端子；以及回饋電路，其被配置為感測所述多個緩衝器中的任意一個輸出信號的位準並產生回饋信號， 其中，所述多個緩衝器中的每個緩衝器的多個電流吸收器中的至少一個根據所述回饋信號來控制，其中，所述多個緩衝器中的每個緩衝器的多個負載中的至少一個根據所述回饋信號來控制。
  10. 如請求項9所述的半導體裝置，其中，所述多個緩衝器包括：差分對電路，其被配置為根據經由所述多個資料輸入/輸出端子輸入的輸入信號來產生輸出信號；以及多個電流吸收器，其耦接在接地端子與所述差分對電路之間。
  11. 如請求項10所述的半導體裝置，其中，當所述多個緩衝器中的任意一個被致能時，根據具有固定位準的電壓來控制所述多個電流吸收器中的任意一個，並且根據回饋信號來控制其它的電流吸收器。
  12. 如請求項9所述的半導體裝置，其中，所述回饋電路是透過複製所述多個緩衝器中的任意一個而形成的複製電路，並且被配置為根據所述複製電路的輸出電壓來產生所述回饋信號，以及將所述回饋信號共同地提供給所述多個緩衝器。
  13. 如請求項12所述的半導體裝置，其中，所述回饋電路還包括運算放大器，其被配置為透過根據偏置電壓放大所述複製電路的輸出電壓來產生所述回饋信號。
  14. 如請求項9所述的半導體裝置，其中，所述回饋電路直接接收所述多個緩衝器的輸出信號中的每個輸出信號，以及 其中，所述回饋電路包括多個運算放大器，其被配置為透過根據偏置電壓放大所述多個緩衝器的各個輸出信號來產生多個回饋信號。
  15. 一種半導體裝置，其包括：多個資料輸入/輸出端子；多個緩衝器，其耦接至相應的資料輸入/輸出端子；以及回饋電路，其被配置為感測所述多個緩衝器的各個輸出信號的位準並產生多個回饋信號，其中，根據所述多個回饋信號中的任意一個來控制所述多個緩衝器中的每個緩衝器的多個電流吸收器中的至少一個，其中，根據所述多個回饋信號中的任意一個來控制所述多個緩衝器中的每個緩衝器的多個負載中的至少一個。
  16. 如請求項15所述的半導體裝置，其中，所述多個緩衝器包括：差分對電路，其被配置為根據經由所述多個資料輸入/輸出端子輸入的輸入信號來產生輸出信號；以及多個電流吸收器，其耦接在接地端子與所述差分對電路之間。
  17. 如請求項15所述的半導體裝置，其中，當所述多個緩衝器被致能時，根據具有固定位準的電壓來控制所述多個電流吸收器中的任意一個，並且根據所述多個回饋信號中的任意一個來控制其它的電流吸收器。
  18. 如請求項15所述的半導體裝置， 其中，所述回饋電路直接接收所述多個緩衝器的輸出信號中的每個輸出信號，以及其中，所述回饋電路包括多個運算放大器，其被配置為透過根據偏置電壓放大所述多個緩衝器的各個輸出信號來產生所述多個回饋信號。
TW106140547A 2017-04-10 2017-11-22 放大器及使用放大器的半導體裝置 TWI732070B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0045944 2017-04-10
KR10-2017-0045944 2017-04-10
KR1020170045944A KR20180114561A (ko) 2017-04-10 2017-04-10 증폭기 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
TW201903553A TW201903553A (zh) 2019-01-16
TWI732070B true TWI732070B (zh) 2021-07-01

Family

ID=63711891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140547A TWI732070B (zh) 2017-04-10 2017-11-22 放大器及使用放大器的半導體裝置

Country Status (4)

Country Link
US (1) US10284156B2 (zh)
KR (1) KR20180114561A (zh)
CN (1) CN108694962B (zh)
TW (1) TWI732070B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348534B1 (en) * 2018-01-08 2019-07-09 Micron Technology, Inc. Memory decision feedback equalizer bias level generation
KR102600629B1 (ko) * 2018-12-24 2023-11-10 에스케이하이닉스 주식회사 반도체 장치의 버퍼 회로
KR20210040552A (ko) 2019-10-04 2021-04-14 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 포함하는 입력 버퍼
KR20210142908A (ko) 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 버퍼 회로, 버퍼 회로를 포함하는 리시버 회로 및 리시버 회로를 포함하는 반도체 장치
WO2022172404A1 (ja) * 2021-02-12 2022-08-18 日本電信電話株式会社 差動増幅回路
CN117334229A (zh) * 2022-06-23 2024-01-02 长鑫存储技术有限公司 数据接收电路、数据接收系统以及存储装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251216A1 (en) * 2008-04-04 2009-10-08 Infineon Technologies Ag Common mode control circuitry for multi-stage operational amplifiers
US20090295479A1 (en) * 2008-06-02 2009-12-03 Nec Electronics Corporation Amplifier and offset regulating circuit
WO2016072252A1 (ja) * 2014-11-07 2016-05-12 ソニー株式会社 差動増幅器、受信器及び回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429700B1 (en) * 2001-04-17 2002-08-06 International Business Machines Corporation Driver circuit with output common mode voltage control
AU2003212606A1 (en) * 2002-04-08 2003-10-20 Koninklijke Philips Electronics N.V. A differential amplifier
KR100574968B1 (ko) 2004-02-10 2006-04-28 삼성전자주식회사 옵셋 보상회로를 갖는 연산증폭기
KR100744028B1 (ko) * 2005-09-29 2007-07-30 주식회사 하이닉스반도체 차동증폭장치
KR101162719B1 (ko) * 2011-05-25 2012-07-05 서강대학교산학협력단 증폭회로 및 그를 구비한 아날로그 디지털 변환회로
JP5503671B2 (ja) * 2012-01-30 2014-05-28 株式会社半導体理工学研究センター 差動増幅回路
KR20130124749A (ko) * 2012-05-07 2013-11-15 에스케이하이닉스 주식회사 감지 증폭 회로 및 이를 이용하는 반도체 장치
US9467109B2 (en) * 2014-06-03 2016-10-11 Texas Instruments Incorporated Differential amplifier with high-speed common mode feedback
US9473075B2 (en) * 2014-07-25 2016-10-18 Analog Devices, Inc. Dynamic current source for amplifier integrator stages
US9628028B2 (en) * 2014-09-09 2017-04-18 Stmicroelectronics S.R.L. Common-mode feedback circuit, corresponding signal processing circuit and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251216A1 (en) * 2008-04-04 2009-10-08 Infineon Technologies Ag Common mode control circuitry for multi-stage operational amplifiers
US20090295479A1 (en) * 2008-06-02 2009-12-03 Nec Electronics Corporation Amplifier and offset regulating circuit
WO2016072252A1 (ja) * 2014-11-07 2016-05-12 ソニー株式会社 差動増幅器、受信器及び回路

Also Published As

Publication number Publication date
TW201903553A (zh) 2019-01-16
CN108694962A (zh) 2018-10-23
US10284156B2 (en) 2019-05-07
CN108694962B (zh) 2022-03-15
KR20180114561A (ko) 2018-10-19
US20180294784A1 (en) 2018-10-11

Similar Documents

Publication Publication Date Title
TWI732070B (zh) 放大器及使用放大器的半導體裝置
US20030132872A1 (en) Tail current node equalization for a variable offset amplifier
US9160323B2 (en) Differential amplifier and dual mode comparator using the same
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
JP2007281876A (ja) 比較回路及びその増幅回路
JP6228662B2 (ja) クロスポイントメモリ用の高分散電流基準のための低電力な高精度電流基準に係る電流基準ソース、タイル基準ジェネレータ、装置、及び基準電流を生成するための方法
US20080048728A1 (en) Stable sense amplifier
JP2008172311A (ja) ピークホールド回路とこれを用いた信号強度検出回路
GB2553019A (en) High current low-cost DC coupled DAC follower low pass filter headphone amplifier
US7262638B2 (en) Current sense amplifier
JP2007251463A (ja) 半導体集積回路装置
JP6063643B2 (ja) 半導体装置および通信装置
TWI681623B (zh) 差動反相放大器總成、差動反相放大器及實施差動反相放大器拓撲之方法
JP2012503436A (ja) 電圧クランプ
JP5483424B2 (ja) レベル変換回路
JP4711608B2 (ja) 負荷駆動能力可変型増幅回路
US20180375544A1 (en) Receiving device, transmitting device, and semiconductor device and system using the same
KR102644012B1 (ko) 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치
US11848649B2 (en) Low power VB class AB amplifier with local common mode feedback
KR102409877B1 (ko) 수신 회로 및 이를 이용하는 집적 회로 시스템
US20150171808A1 (en) Small signal amplifier circuit
JP2010213043A (ja) トラックアンドホールド回路及びａ／ｄコンバータ
TWI573391B (zh) 可變增益放大電路
KR20070041964A (ko) 전류 미러형 단일 출력 차동 증폭기
US8963582B2 (en) Signal amplification circuit and method