KR102644012B1 - 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치 - Google Patents

출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치 Download PDF

Info

Publication number
KR102644012B1
KR102644012B1 KR1020160157290A KR20160157290A KR102644012B1 KR 102644012 B1 KR102644012 B1 KR 102644012B1 KR 1020160157290 A KR1020160157290 A KR 1020160157290A KR 20160157290 A KR20160157290 A KR 20160157290A KR 102644012 B1 KR102644012 B1 KR 102644012B1
Authority
KR
South Korea
Prior art keywords
output
block
amplifier
signal
control unit
Prior art date
Application number
KR1020160157290A
Other languages
English (en)
Other versions
KR20180058886A (ko
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160157290A priority Critical patent/KR102644012B1/ko
Priority to US15/817,527 priority patent/US10291186B2/en
Publication of KR20180058886A publication Critical patent/KR20180058886A/ko
Application granted granted Critical
Publication of KR102644012B1 publication Critical patent/KR102644012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/441—Protection of an amplifier being implemented by clamping means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30084—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull circuit of the SEPP amplifier being a cascode circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30117—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push circuit of the SEPP amplifier being a cascode circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45186—Indexing scheme relating to differential amplifiers the differential amplifier contains clamping components in the load circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45552—Indexing scheme relating to differential amplifiers the IC comprising clamping means, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 기술은 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치에 관한 것으로, 증폭기의 두 입력의 차이에 따라서 증폭기의 출력 변동이 매우 커짐으로 인하여 야기되는 노이즈 발생, 전력 소모 증가 등과 같은 파생적인 역효과 문제를 해결하기 위하여, 증폭기의 출력단에 출력 범위를 제한하기 위한 상한 및 하한 클램핑 전압을 사용하여 증폭기의 출력 범위를 제어하는, 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치를 제공한다. 이러한 증폭기는, 제 1 및 제 2 차동 신호를 입력받아 차동 증폭하기 위한 차동 증폭 블럭; 상기 차동 증폭 블럭에서 차동 증폭되어 출력되는 두 신호의 상태에 따라 출력 신호를 결정하기 위한 출력 블럭; 및 상한 및 하한 클램핑 신호를 이용하여 상기 출력 블럭에서 출력되는 신호의 출력 범위를 제어하여 제한하기 위한 출력 범위 제한 블럭을 포함할 수 있다.

Description

출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치{Amplifier With Output Range Control Function, and Multi-Stage Amplifier Using That}
본 발명의 몇몇 실시예들은 입력 신호를 증폭하여 출력하기 위한 증폭기 및 그를 이용한 다단 증폭 장치에 관한 것으로, 더욱 상세하게는 출력 임피던스(Output Impedance) 값을 기존의 증폭기와 거의 유사하게 유지하면서(즉, 증폭기의 이득 값의 감소 없이) 증폭기의 출력 범위를 제한할 수 있도록 한, 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치에 관한 것이다.
일반적으로 증폭기의 이득은 무한대로 클수록 좋지만, 출력 전압은 적용되는 회로에 따라서 꼭 무한대로 큰 것이 좋다고 볼 수는 없다. 가장 이상적인 증폭기는 차동 입력에 대한 이득은 무한대이면서 출력 전압을 감지하여 출력 범위를 조절할 수 있는 것이라고 볼 수 있다.
한편, 일반적으로 매우 작은 신호를 증폭하여 데이터를 처리하기 위하여, 증폭기를 복수의 단(Stage)으로 연결하여 다단 증폭하는 다단 증폭 장치가 많이 사용되고 있다.
이때, 각각의 증폭기의 출력 전압의 범위는 그 이전단 증폭기의 입력 차이의 크기에 의해서 결정되는데, 이전단 증폭기의 입력 차이의 크기가 일정 수준(이전단 증폭기의 출력 전압이 후단 증폭기에 입력되어 후단 증폭기의 출력 전압이 접지 전압 값과 공급 전압 값 사이 값으로 출력되도록 하는 입력 차이) 미만인 경우에는 후단의 각 증폭기들의 출력 전압이 공급 전압(VDD) 내지 접지 전압(VSS) 사이에 존재하지만, 이전단 증폭기의 입력 차이의 크기가 일정 수준(이전단 증폭기의 출력 전압이 후단 증폭기에 입력되어 후단 증폭기의 출력 전압이 접지 전압 값과 공급 전압 값을 초과하게 되는 경우의 입력 차이)을 초과하여 발생하면 후단의 각 증폭기들의 출력 전압은 전원 전압(VDD, VSS)에 의해 클램핑(Clamping)되어 공급 전압(VDD) 또는 접지 전압(VSS)의 값을 가지게 된다.
두 입력의 차이에 의하여 출력 전압의 변위 값이 과도하게 커지게 되면 동작 과정에서 많은 전류가 흐르게 되어 전력 소모가 증가하고, 이러한 과도한 전류로 인하여 노이즈(Noise)가 유발되게 된다.
이렇게 발생된 노이즈는 커플링 기생 커패시터(Coupling Parasitic Capacitor)에 의해 커플링 노이즈(Coupling Noise)로 입력되며, 또한 과도한 전류에 의한 아이알 드랍(IR Drop)에 의하여 파워 노이즈(Power Noise) 등이 유발되게 된다.
한편, 예를 들어 씨모스 이미지 센서(CIS)와 같이 컬럼 패러럴 출력을 위해 수천 개의 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter)가 존재하는 경우 전술한 바와 같은 노이즈가 인접 컬럼의 데이터 변환에 영향을 주는 경우가 발생할 수 있다.
본 발명의 실시예는 증폭기의 두 입력의 차이에 따라서 증폭기의 출력 변동이 매우 커짐으로 인하여 야기되는 노이즈 발생, 전력 소모 증가 등과 같은 파생적인 역효과 문제를 해결하기 위하여, 증폭기의 출력단에 출력 범위를 제한하기 위한 상한 및 하한 클램핑 전압을 사용하여 증폭기의 출력 범위를 제어하는, 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치를 제공한다.
본 발명의 실시예에 따른 증폭기는, 제 1 및 제 2 차동 신호를 입력받아 차동 증폭하기 위한 차동 증폭 블럭; 상기 차동 증폭 블럭에서 차동 증폭되어 출력되는 두 신호의 상태에 따라 출력 신호를 결정하기 위한 출력 블럭; 및 상한 및 하한 클램핑 신호를 이용하여 상기 출력 블럭에서 출력되는 신호의 출력 범위를 제어하여 제한하기 위한 출력 범위 제한 블럭을 포함할 수 있다.
상기 증폭기는, 제 1 및 제 2 제어 신호에 따라 상기 출력 범위 제한 블럭의 출력 범위 제한 기능을 회피하기 위한 출력 범위 제한 회피 블럭을 더 포함할 수 있다.
본 발명의 실시예에 따른 다단 증폭 장치는, 제 1 및 제 2 차동 신호를 입력받아 차동 증폭하여 출력하되, 상한 및 하한 클램핑 신호를 이용하여 출력 신호의 출력 범위를 제어하여 제한하기 위한 1단 증폭기; 이전단 증폭기로부터 차동 신호를 입력받아 차동 증폭하여 출력하되, 상한 및 하한 클램핑 신호를 이용하여 출력 신호의 출력 범위를 제어하여 제한하기 위한 n단(n은 자연수)의 증폭기; 및 각 단의 증폭기의 출력 신호를 모니터링하여 출력 전압 상태에 따라 상한 및 하한 클램핑 신호를 결정하여 상응하는 증폭기로 인가하기 위한 제어부를 포함할 수 있다.
본 발명의 실시예에 따르면, 증폭기의 과도한 출력 변동을 제어함으로써 커플링 노이즈(Coupling Noise)와 파워 노이즈(Power Noise)의 발생을 억제할 수 있을 뿐만 아니라, 전력 소모도 감소시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 입력 차이의 크기가 일정 수준 이하의 차동 입력에 대해서는 기존의 출력과 같은 높은 출력 저항 특성을 그대로 활용하면서, 차동 입력 차이의 크기가 일정 수준을 초과하여 큰 증폭 이득이 필요하지 않으면서 출력 변동의 크기가 작은 것이 유리한 회로에 효율적으로 적용할 수 있다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 다단 증폭 장치의 구성도,
도 1b는 본 발명의 실시예에 대한 이해를 돕기 위한 증폭기의 구성도,
도 1c는 본 발명의 실시예에 대한 이해를 돕기 위한 증폭기의 입력 신호 및 출력 신호를 나타내는 도면,
도 2a는 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 증폭기의 구성도,
도 2b는 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 증폭기의 입력 신호 및 출력 신호를 나타내는 도면,
도 3은 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 증폭기의 다른 예시도,
도 4는 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 다단 증폭 장치의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 다단 증폭 장치의 구성도이고, 도 1b는 본 발명의 실시예에 대한 이해를 돕기 위한 증폭기의 구성도이며, 도 1c는 본 발명의 실시예에 대한 이해를 돕기 위한 증폭기의 입력 신호 및 출력 신호를 나타내는 도면이다.
도 1a에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 다단 증폭 장치는, 제 1 및 제 2 입력 신호(VIN, VIP)에 대하여 직류 차단 기능 및 그 적용 회로에 필요한 기능(예를 들어, 씨모스 이미지 센서에 적용된 경우 상호상관 이중 샘플링(CDS : Correlated Double Sampling) 기능)을 수행하는 제 1 커패시터 블럭(111), 제 1 커패시터 블럭(111)으로부터의 차동 입력을 증폭하기 위한 1단 증폭기(112), 1단 증폭기(112)에서 증폭된 신호에 대하여 직류 차단 기능을 수행하는 제 2 커패시터 블럭(113), 제 2 커패시터 블럭(113)으로부터의 차동 입력을 증폭하기 위한 2단 증폭기(114), 2단 증폭기(114)에서 증폭된 신호에 대하여 직류 차단 기능을 수행하는 제 3 커패시터 블럭(115), 및 제 3 커패시터 블럭(115)으로부터의 차동 입력을 증폭하여 제 1 및 제 2 출력 신호(OUTP, OUTN)를 출력하기 위한 3단 증폭기(116)를 포함한다.
이때, 매우 작은 신호를 증폭하여 데이터를 처리하기 위하여, 증폭기를 복수의 단(도 1a에서는 3단으로 연결한 경우를 예를 들어 설명하고 있으나, n단(n은 2이상의 자연수)으로 연결할 수도 있음)으로 연결하여 다단 증폭을 수행하도록 하는 경우, 각 증폭기 내의 각 스위치(SW)가 온(On)되었을 때 각 단의 증폭기는 초기화되고, 이후에 제 1 및 제 2 입력 신호와 같은 차동 입력이 인가되면 이 차동 입력 값에 따라서 각 단의 증폭기별로 증폭 기능을 수행하여 제 1 및 제 2 출력 신호를 출력한다.
그런데, 차동 입력의 차이는 일정 수준 이하일 수도 있고, 또는 일정 수준을 초과할 수도 있다. 이는 각 단의 증폭기에서 출력 범위가 각각 다를 수 있다는 것을 의미한다. 이러한 다단 증폭 장치 구조에서는 차동 입력의 차이에 따라서 출력 변동이 매우 커짐으로 인하여 노이즈 발생, 전력 소모 증가 등과 같은 파생적인 역효과 문제가 발생할 수 있다.
한편, 도 1b에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 증폭기는, 제 1 및 제 2 차동 신호를 입력받아 차동 증폭하기 위한 차동 증폭 블럭(121), 및 차동 증폭 블럭(121)에서 차동 증폭되어 출력되는 두 신호의 상태에 따라 출력 전압(Output)을 결정하기 위한 출력 블럭(122)을 포함한다.
여기서, 차동 증폭 블럭(121)은 공지의 차동 증폭 회로로 구현될 수 있다. 그리고 출력 블럭(122)은 소오스 단자로 공급 전압(VDD)을 인가받고 드레인 단자가 출력 단자에 연결되어 게이트 단자로 인가되는 차동 증폭 블럭(121)의 일측 출력 신호에 따라 동작하는 피모스 트랜지스터(MP), 및 소오스 단자가 접지 전압(VSS)에 연결되고 드레인 단자가 출력 단자에 연결되어 게이트 단자로 인가되는 차동 증폭 블럭(121)의 타측 출력 신호에 따라 동작하는 엔모스 트랜지스터(MN)를 포함한다.
그리고 도 1b의 증폭기는 그 자체로 하나의 증폭기로 사용될 수도 있고, 도 1a의 다단 증폭 장치의 어느 한 단의 증폭기로 사용될 수도 있다.
이때, 도 1b에 도시된 증폭기는, 출력 임피던스가 상대적으로 큰 구조로서, 차동 증폭 블럭(121)에서 차동 증폭되어 출력된 두 신호의 상태에 따라서 출력 전압이 접지 전압(VSS)부터 공급 전압(VDD)까지 변동이 가능한데, 일부 경우를 제외하고는 출력 전압이 접지 전압(VSS) 또는 공급 전압(VDD)의 값을 가질 확률이 높다.
한편, 도 1c에 도시된 바와 같이, 증폭기의 차동 입력의 차이가 일정 수준 이하일 경우(231)에 증폭기의 출력 전압(232)은 "(제2차동신호-제1차동신호)x증폭 이득 값"만큼 증폭되어 출력되게 된다.
그리고 증폭기의 차동 입력의 차이가 일정 수준을 초과할 경우(233)에도 증폭기의 출력 전압(234)이 원래 "(제2차동신호-제1차동신호)x증폭 이득 값"만큼 증폭되어 출력되어야 하지만, 전원 전압(VDD, VSS)에 의해 클램핑되어 최대 출력 전압(VOH)이 공급 전압(VDD)으로 제한되어 출력되고 최소 출력 전압(VOL)이 접지 전압(VSS)으로 제한되어 출력되게 된다.
다시, 도 1a에 도시된 다단 증폭 장치를 예를 들어 살펴보면, 1단 증폭기(112)의 출력 전압이 일정 수준을 초과하면, 2단 증폭기(114)의 출력 전압은 전원 전압(VDD, VSS)에 의해 클램핑되어 공급 전압(VDD) 또는 접지 전압(VSS)으로 출력되게 됨을 알 수 있다. 즉, 1단 증폭기(112)의 출력 전압이 일정 수준을 초과하게 되는 차동 입력 차이는 후단 증폭기(114, 116)가 증폭기 이득의 크기와 무관해 지도록 함을 알 수 있다.
따라서 차동 입력 차이가 일정 수준을 초과하는 경우에는 출력 범위를 굳이 접지 전압(VSS) 내지 공급 전압(VDD) 값보다 크게 설계하지 않아도 동일한 특성을 얻을 수 있다는 결론을 쉽게 얻을 수 있다.
따라서 해당 증폭기에 필요한 출력 범위보다 더 큰 과도한 출력 변화는 지양하는 것이 바람직하다. 왜냐하면, 차동 입력의 차이에 의하여 출력 전압의 변위 값이 과도하게 커지게 되면 동작 과정에서 많은 전류가 흐르게 되어 전력 소모가 증가하고, 이러한 과도한 전류로 인하여 노이즈(Noise)가 유발되게 된다.
이렇게 발생된 노이즈는 커플링 기생 커패시터에 의해 커플링 노이즈로 입력되며, 또한 과도한 전류에 의한 아이알 드랍(IR Drop)에 의하여 파워 노이즈 등이 유발되게 된다.
한편, 예를 들어 씨모스 이미지 센서(CIS)와 같이 컬럼 패러럴 출력을 위해 수천 개의 아날로그-디지털 변환 장치(ADC)가 존재하는 경우 전술한 바와 같은 노이즈가 인접 컬럼의 데이터 변환에 영향을 주는 경우가 발생할 수 있으며, 전술한 바와 같은 전력 소모의 증가로 인하여 아날로그-디지털 변환 장치(ADC)의 특성을 악화시키고 칩(Chip)의 발열에 의한 특성 저하 및 신뢰성 문제 등을 야기할 수 있다.
따라서 본 발명의 실시예에서는 증폭기의 출력단에 출력 범위를 제한하기 위한 상한 및 하한 클램핑 전압을 사용하여 증폭기의 출력 범위를 제어함으로써, 증폭기의 두 입력의 차이에 따라서 증폭기의 출력 변동이 매우 커짐으로 인하여 야기되는 노이즈 발생, 전력 소모 증가 등과 같은 역효과 문제를 해결하고자 하고자 한다. 이를 도 2 내지 도 4를 참조하여 상세히 설명하면 다음과 같다.
도 2a는 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 증폭기의 구성도이고, 도 2b는 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 증폭기의 입력 신호 및 출력 신호를 나타내는 도면이다.
도 2a에 도시된 바와 같이, 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 증폭기는, 제 1 및 제 2 차동 신호를 입력받아 차동 증폭하기 위한 차동 증폭 블럭(210), 차동 증폭 블럭(210)에서 차동 증폭되어 출력되는 두 신호의 상태에 따라 출력 신호를 결정하기 위한 출력 블럭(220), 및 상한 및 하한 클램핑 신호를 이용하여 출력 블럭(220)에서 출력되는 신호의 출력 범위를 제어하여 제한하기 위한 출력 범위 제한 블럭(230)을 포함한다.
여기서, 차동 증폭 블럭(210)은 공지의 차동 증폭 회로를 이용하여 구현할 수 있다. 그리고 출력 블럭(220)은 소오스 단자로 공급 전압(VDD)을 인가받고 드레인 단자가 출력 범위 제한 블럭(230)의 상한 제어부(231)에 연결되어 게이트 단자로 인가되는 차동 증폭 블럭(210)의 일측 출력 신호에 따라 동작하는 피모스 트랜지스터(MP), 및 소오스 단자가 접지 전압(VSS)에 연결되고 드레인 단자가 출력 범위 제한 블럭(230)의 하한 제어부(232)에 연결되어 게이트 단자로 인가되는 차동 증폭 블럭(210)의 타측 출력 신호에 따라 동작하는 엔모스 트랜지스터(MN)를 포함한다.
그리고 출력 범위 제한 블럭(230)은 제어부로부터의 상한 클램핑 신호(VH-Clamp)에 따라 출력 블럭(220)에서 출력되는 신호의 상한 출력 값을 제어하여 제한하기 위한 상한 제어부(231), 및 제어부로부터의 하한 클램핑 신호(VL-Clamp)에 따라 출력 블럭(220)에서 출력되는 신호의 하한 출력 값을 제어하여 제한하기 위한 하한 제어부(232)를 포함한다.
이때, 상한 제어부(231)는 드레인 단자가 출력 블럭(220)에 연결되고 소오스 단자가 출력 단자에 연결되어 제어부로부터 게이트 단자로 인가되는 상한 클램핑 신호(VH-Clamp)에 따라 동작하여 출력 블럭(220)에서 출력되는 신호의 상한 출력 값을 제어하여 제한하는 엔모스 트랜지스터(MNC)를 포함한다. 그리고 하한 제어부(232)는 드레인 단자가 출력 블럭(220)에 연결되고 소오스 단자가 출력 단자에 연결되어 제어부로부터 게이트 단자로 인가되는 하한 클램핑 신호(VL-Clamp)에 따라 동작하여 출력 블럭(220)에서 출력되는 신호의 하한 출력 값을 제어하여 제한하는 피모스 트랜지스터(MPC)를 포함한다.
여기서, 상한 클램핑 신호 및 하한 클램핑 신호는 상한 출력 값 및 하한 출력 값을 제한하여 출력 범위를 결정하는 값으로서, 초기 세팅 과정에서　출력 신호를 감지하여 설정되거나 출력 신호를 지속적으로 모니터링(Monitoring)하여 출력 전압 상태에 따라 결정되는 값일 수 있다. 그리고 상한 클램핑 신호 및 하한 클램핑 신호는 외부의 제어부(예를 들어, 타이밍 제너레이터) 또는 내부의 제어부(후술되는 도 4 참조)로부터 인가받도록 구현을 수 있다.
한편, 도 2b에 도시된 바와 같이, 출력 범위 제어 기능이 없는 증폭기의 경우에는 제 1 및 제 2 차동 신호가 입력되면 출력 범위의 제한이 없기 때문에 출력 신호 "VOUT"가 출력되나, 출력 범위 제어 기능을 가지는 증폭기의 경우에는 제 1 및 제 2 차동 신호가 입력되면 상한 클램핑 신호 및 하한 클램핑 신호에 따라 출력 범위가 제한되기 때문에 출력 범위 제한 출력 신호 "VOUT_CLAMP"가 출력된다.
즉, 출력 신호의 전압 값이 최대 값을 초과하려고 하면 상한 클램핑 신호에 의해 제어되는 엔모스 트랜지스터 "MNC"가 오프(Off)되어 출력 전압의 상승을 막고, 출력 신호의 전압 값이 최소 값 미만으로 가려고 하면 하한 클램핑 신호에 의해 제어되는 피모스 트랜지스터 "MPC"가 오프되어 출력 전압의 하강을 막는다.
이때, 출력 신호의 최대 값(Output Max)은 "상한 클램핑 신호(VH-Clamp)-엔모스 트랜지스터(MNC)의 임계 전압값(Vthn)"에 의해 결정되고, 출력 신호의 최소 값(Output Min)은 "하한 클램핑 신호(VL-Clamp)-피모스 트랜지스터(MPC)의 임계 전압값(Vthp)"에 의해 결정된다.
한편, 출력 단자의 임피던스 값은 엔모스 트랜지스터 "MNC"와 피모스 트랜지스터 "MPC"를 추가한 값만큼 더해지기 때문에 약간 증가하나, 이 증가 값은 기존의 증폭기의 출력 임피던스에 비하여 상대적으로 무시할 수 있을 정도로 적은 값이기 때문에 결과적으로 출력 임피던스 값은 기존의 증폭기와 거의 유사하게 유지된다(즉, 증폭기의 이득 값의 감소가 거의 없다).
도 3은 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 증폭기의 다른 예시도로서, 입력 차이의 크기가 일정 수준 이하의 차동 입력에 대해서 기존의 출력과 같은 높은 출력 저항 특성을 그대로 활용하기 위하여, 도 2a의 증폭기에 "제 1 및 제 2 제어 신호에 따라 출력 범위 제한 블럭(230)의 출력 범위 제한 기능을 회피하기 위한 출력 범위 제한 회피 블럭(310)"을 더 포함한 경우를 나타내고 있다.
따라서 차동 증폭 블럭(210), 출력 블럭(220), 및 출력 범위 제한 블럭(230)은 전술한 바와 같이 구현할 수 있으므로, 여기서는 더 이상 설명하지 않기로 한다.
여기서, 출력 범위 제한 회피 블럭(310)은 제 1 및 제 2 제어 신호에 따라 스위칭되어 출력 범위 제한 블럭(230)의 출력 범위 제한 기능을 회피하는 경로를 출력 블럭(220)과 출력 단자 사이에 설정하는 스위칭 블럭(MPO, MNO)을 사용하여 구현할 수 있다.
이때, 스위칭 블럭(MPO, MNO)은 소오스 단자가 출력 블럭(220)에 연결되고 드레인 단자가 출력 단자에 연결되어 외부 제어부(예를 들어, 타이밍 제너레이터)로부터 게이트 단자로 인가되는 제 1 제어 신호에 따라 동작하는 피모스 트랜지스터(MPO), 및 소오스 단자가 출력 블럭(220)에 연결되고 드레인 단자가 출력 단자에 연결되어 외부 제어부로부터 게이트 단자로 인가되는 제 2 제어 신호에 따라 동작하는 엔모스 트랜지스터(MNO)를 포함한다.
이처럼, 본 발명의 실시예에서는 출력 범위 제한 회피 블럭(310)을 추가함으로써, 증폭기의 용도에 따라 출력 범위의 제어 여부를 결정할 수 있다.
도 4는 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 다단 증폭 장치의 구성도이다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 출력 범위 제어 기능을 가지는 다단 증폭 장치는, 제 1 및 제 2 차동 신호를 입력받아 차동 증폭하여 출력하되, 상한 및 하한 클램핑 신호를 이용하여 출력 신호의 출력 범위를 제어하여 제한하기 위한 1단 증폭기(410), 이전단 증폭기로부터 차동 신호를 입력받아 차동 증폭하여 출력하되, 상한 및 하한 클램핑 신호를 이용하여 출력 신호의 출력 범위를 제어하여 제한하기 위한 n단(n은 자연수)의 증폭기(420), 및 각 증폭기의 출력 신호를 모니터링하여 출력 전압 상태에 따라 상한 및 하한 클램핑 신호를 결정하여 상응하는 증폭기로 인가하기 위한 제어부(430)를 포함한다.
이때, 제어부(430)는 출력 신호를 모니터링하여 출력 신호의 전압 값이 최대 값을 초과하려고 하면 출력 전압의 상승을 방지하도록 상한 클램핑 신호를 결정하고, 출력 신호의 전압 값이 최소 값 미만으로 가려고 하면 출력 전압의 하강을 방지하도록 하한 클램핑 신호를 결정한다. 이처럼, 출력 신호를 모니터링하여 출력 범위를 제어함으로써, 보다 정확하게 출력 범위를 제어할 수 있다.
한편, 초기 세팅 과정에서　출력 신호를 감지하여 상한 및 하한 클램핑 신호를 설정하는 경우에는 제어부(430)를 포함하지 않고, 외부의 제어부(예를 들어, 타이밍 제너레이터)를 이용하여 구현할 수도 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210 : 차동 증폭 블럭 220 : 출력 블럭
230 : 출력 범위 제한 블럭

Claims (16)

  1. 제 1 및 제 2 차동 신호를 입력받아 차동 증폭하기 위한 차동 증폭 블럭;
    상기 차동 증폭 블럭에서 차동 증폭되어 출력되는 두 신호의 상태에 따라 출력 신호를 결정하기 위한 출력 블럭;
    상한 및 하한 클램핑 신호를 이용하여 상기 출력 블럭에서 출력되는 신호의 출력 범위를 제어하여 제한하기 위한 출력 범위 제한 블럭; 및
    제 1 및 제 2 제어 신호에 따라 상기 출력 범위 제한 블럭의 출력 범위 제한 기능을 회피하기 위한 출력 범위 제한 회피 블럭
    을 포함하는 증폭기.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 출력 범위 제한 블럭은,
    제어부로부터의 상한 클램핑 신호에 따라 상기 출력 블럭에서 출력되는 신호의 상한 출력 값을 제어하여 제한하기 위한 상한 제어부; 및
    상기 제어부로부터의 하한 클램핑 신호에 따라 상기 출력 블럭에서 출력되는 신호의 하한 출력 값을 제어하여 제한하기 위한 하한 제어부
    를 포함하는 증폭기.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 상한 제어부는,
    드레인 단자가 상기 출력 블럭에 연결되고 소오스 단자가 출력 단자에 연결되어 상기 제어부로부터 게이트 단자로 인가되는 상한 클램핑 신호에 따라 동작하여 상기 출력 블럭에서 출력되는 신호의 상한 출력 값을 제어하여 제한하는 엔모스 트랜지스터
    를 포함하는 증폭기.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 하한 제어부는,
    드레인 단자가 상기 출력 블럭에 연결되고 소오스 단자가 출력 단자에 연결되어 상기 제어부로부터 게이트 단자로 인가되는 하한 클램핑 신호에 따라 동작하여 상기 출력 블럭에서 출력되는 신호의 하한 출력 값을 제어하여 제한하는 피모스 트랜지스터
    를 포함하는 증폭기.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서,
    상기 상한 클램핑 신호 및 하한 클램핑 신호는,
    초기 세팅 과정에서　출력 신호를 감지하여 설정되거나 출력 신호를 지속적으로 모니터링하여 출력 전압 상태에 따라 결정되는, 증폭기.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 출력 범위 제한 회피 블럭은,
    제 1 및 제 2 제어 신호에 따라 스위칭되어 상기 출력 범위 제한 블럭의 출력 범위 제한 기능을 회피하는 경로를 상기 출력 블럭과 출력 단자 사이에 설정하는 스위칭 블럭
    을 포함하는 증폭기.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 스위칭 블럭은,
    소오스 단자가 상기 출력 블럭에 연결되고 드레인 단자가 출력 단자에 연결되어 외부 제어부로부터 게이트 단자로 인가되는 제 1 제어 신호에 따라 동작하는 피모스 트랜지스터; 및
    소오스 단자가 상기 출력 블럭에 연결되고 드레인 단자가 상기 출력 단자에 연결되어 상기 외부 제어부로부터 게이트 단자로 인가되는 제 2 제어 신호에 따라 동작하는 엔모스 트랜지스터
    를 포함하는 증폭기.
  9. 제 1 및 제 2 차동 신호를 입력받아 차동 증폭하여 출력하되, 상한 및 하한 클램핑 신호를 이용하여 출력 신호의 출력 범위를 제어하여 제한하기 위한 1단 증폭기;
    이전단 증폭기로부터 차동 신호를 입력받아 차동 증폭하여 출력하되, 상한 및 하한 클램핑 신호를 이용하여 출력 신호의 출력 범위를 제어하여 제한하기 위한 n단(n은 자연수)의 증폭기; 및
    각 단의 증폭기의 출력 신호를 모니터링하여 출력 전압 상태에 따라 상한 및 하한 클램핑 신호를 결정하여 상응하는 증폭기로 인가하기 위한 제어부
    를 포함하며,
    상기 각 단의 증폭기는,
    제 1 및 제 2 차동 신호를 입력받아 차동 증폭하기 위한 차동 증폭 블럭;
    상기 차동 증폭 블럭에서 차동 증폭되어 출력되는 두 신호의 상태에 따라 출력 신호를 결정하기 위한 출력 블럭;
    상기 제어부로부터의 상한 및 하한 클램핑 신호를 이용하여 상기 출력 블럭에서 출력되는 신호의 출력 범위를 제어하여 제한하기 위한 출력 범위 제한 블록; 및
    제 1 및 제 2 제어 신호에 따라 상기 출력 범위 제한 블럭의 출력 범위 제한 기능을 회피하기 위한 출력 범위 제한 회피 블럭
    을 포함하는 다단 증폭 장치.
  10. 삭제
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 출력 범위 제한 블럭은,
    상기 제어부로부터의 상한 클램핑 신호에 따라 상기 출력 블럭에서 출력되는 신호의 상한 출력 값을 제어하여 제한하기 위한 상한 제어부; 및
    상기 제어부로부터의 하한 클램핑 신호에 따라 상기 출력 블럭에서 출력되는 신호의 하한 출력 값을 제어하여 제한하기 위한 하한 제어부
    를 포함하는 다단 증폭 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 상한 제어부는,
    드레인 단자가 상기 출력 블럭에 연결되고 소오스 단자가 출력 단자에 연결되어 상기 제어부로부터 게이트 단자로 인가되는 상한 클램핑 신호에 따라 동작하여 상기 출력 블럭에서 출력되는 신호의 상한 출력 값을 제어하여 제한하는 엔모스 트랜지스터
    를 포함하는 다단 증폭 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 하한 제어부는,
    드레인 단자가 상기 출력 블럭에 연결되고 소오스 단자가 출력 단자에 연결되어 상기 제어부로부터 게이트 단자로 인가되는 하한 클램핑 신호에 따라 동작하여 상기 출력 블럭에서 출력되는 신호의 하한 출력 값을 제어하여 제한하는 피모스 트랜지스터
    를 포함하는 다단 증폭 장치.
  14. 삭제
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 출력 범위 제한 회피 블럭은,
    제 1 및 제 2 제어 신호에 따라 스위칭되어 상기 출력 범위 제한 블럭의 출력 범위 제한 기능을 회피하는 경로를 상기 출력 블럭과 출력 단자 사이에 설정하는 스위칭 블럭
    을 포함하는 다단 증폭 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15항에 있어서,
    상기 스위칭 블럭은,
    소오스 단자가 상기 출력 블럭에 연결되고 드레인 단자가 출력 단자에 연결되어 외부 제어부로부터 게이트 단자로 인가되는 제 1 제어 신호에 따라 동작하는 피모스 트랜지스터; 및
    소오스 단자가 상기 출력 블럭에 연결되고 드레인 단자가 상기 출력 단자에 연결되어 상기 외부 제어부로부터 게이트 단자로 인가되는 제 2 제어 신호에 따라 동작하는 엔모스 트랜지스터
    를 포함하는 다단 증폭 장치.
KR1020160157290A 2016-11-24 2016-11-24 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치 KR102644012B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160157290A KR102644012B1 (ko) 2016-11-24 2016-11-24 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치
US15/817,527 US10291186B2 (en) 2016-11-24 2017-11-20 Amplifier for contorlling output range and multi-stage amplification device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160157290A KR102644012B1 (ko) 2016-11-24 2016-11-24 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치

Publications (2)

Publication Number Publication Date
KR20180058886A KR20180058886A (ko) 2018-06-04
KR102644012B1 true KR102644012B1 (ko) 2024-03-08

Family

ID=62147335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160157290A KR102644012B1 (ko) 2016-11-24 2016-11-24 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치

Country Status (2)

Country Link
US (1) US10291186B2 (ko)
KR (1) KR102644012B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108989715B (zh) * 2017-06-01 2021-02-12 飞瑞菲尼克斯公司 图像传感器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645926B1 (ko) 2004-09-24 2006-11-15 매그나칩 반도체 유한회사 공통모드 궤환 회로를 이용한 완전 차동 증폭 회로
TWI407694B (zh) * 2010-01-27 2013-09-01 Novatek Microelectronics Corp 可抑制電壓過衝之輸出緩衝電路及方法
KR20110093151A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 전압 발생 회로 및 전압 발생 회로를 구비하는 장치

Also Published As

Publication number Publication date
US20180145639A1 (en) 2018-05-24
US10291186B2 (en) 2019-05-14
KR20180058886A (ko) 2018-06-04

Similar Documents

Publication Publication Date Title
US9143119B2 (en) Comparator and analog-to-digital converter using the same
CN107104648B (zh) 一种放大电路
US9160323B2 (en) Differential amplifier and dual mode comparator using the same
CN107370465B (zh) 高精度宽带可编程增益放大器
US10284156B2 (en) Amplifier and semiconductor apparatus using the same
JP5645543B2 (ja) 撮像装置
US9331683B2 (en) Ramp signal generator with noise canceling function
US9178474B2 (en) Feedback amplifier
JP2007281876A (ja) 比較回路及びその増幅回路
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
KR20110124512A (ko) 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
US8604877B2 (en) Differential amplifier
US7474154B1 (en) Bias device clamping circuit for fast over-range recovery
KR102644012B1 (ko) 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치
US8330543B2 (en) Differential amplifier
US9160948B2 (en) Replica noise generator using pixel modeling and ramp signal generator including the same
US9543907B2 (en) Current-voltage conversion amplifier circuit including multiplier with a current offset removal unit and multi input amplifier
US10778155B2 (en) Dynamic differential amplifier with enhanced gain
JP2007159020A (ja) 電流電圧変換回路
US20180337645A1 (en) Inverter amplifier comparator
JP2015115881A (ja) 差動増幅回路およびマイクアンプシステム
US20180152157A1 (en) Programmable gain amplifier
US20170237415A1 (en) Buffer circuit
US10715758B2 (en) Amplification circuit performing primary and secondary amplifications
US11349443B2 (en) Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right