CN107370465B - 高精度宽带可编程增益放大器 - Google Patents

Abstract

本发明公开了一种高精度宽带可编程增益放大器，其包括两个输入电阻阵列、两个反馈电阻阵列、运算放大器和数字控制模块，数字控制模块分别与每一个输入电阻阵列、每一个反馈电阻阵列电性连接，运算放大器包括两个输入输出接口，每一个输入输出接口包括输入端和输出端，输入端与输出端之间跨接反馈电阻阵列，且输入端与输入电阻阵列连接；输入电阻阵列包括两个电阻R1、以及设置于两个电阻R1之间的CMOS开关SW1，反馈电阻阵列包括并联的N个支路，第i支路包括两个电阻Ri、以及设置于两个电阻Ri之间的CMOS开关SWi，其中，1≤i≤N，CMOS开关SWi的导通电阻为R_SWi，且

本发明提高了可编程增益放大器的增益精度和带宽。

Description

高精度宽带可编程增益放大器

技术领域

本发明涉及放大器技术领域，尤其涉及一种高精度宽带可编程增益放大器。

背景技术

在卫星导航系统中，接收机接收到的信号强度可能变化很大，为了正确解调强弱不同的卫星信号，接收机的增益需要根据信号强度进行自动调节，使接收机在接收弱信号时具有很高的增益，而在接收强信号时具有较低的增益。而实现这一功能的电路就是自动增益控制系统(AGC，Automatic Gain Control)，在AGC环路中，可编程增益放大器是其中的核心模块。

参见图1，图1展示了传统的可编程增益放大器的电路结构示意图。该可编程增益放大器通过改变反馈电阻R2，以致改变反馈电阻R2和输入电阻R1之间的比值，从而实现增益的变化，其中，增益Av＝R2/R1。具体地，若想改变反馈电阻R2，就需要引入MOS开关，而MOS开关的导通电阻则降低了可编程增益放大器的增益精度。

因此，为了控制可编程增益放大器的增益精度，传统的解决方法为：将MOS开关的尺寸做大(即：增大MOS管的W/L值)，以减小MOS开关的导通电阻。但是，将MOS开关的尺寸做大则会引入较大的寄生电容，从而降低了可编程增益放大器的带宽。

发明内容

本发明的目的在于提供一种高精度宽带可编程增益放大器，以达到既提升增益精度，也提高带宽的目的。

为了解决上述问题，本发明提供了一种宽带可编程增益放大器，其包括两个输入电阻阵列、两个反馈电阻阵列、运算放大器和数字控制模块，数字控制模块分别与每一个输入电阻阵列、每一个反馈电阻阵列电性连接，运算放大器包括两个输入输出接口，每一个输入输出接口包括输入端和输出端，输入端与输出端之间跨接一个反馈电阻阵列，且输入端与一个输入电阻阵列连接；输入电阻阵列包括两个电阻R1、以及设置于两个电阻R1之间的CMOS开关SW1，反馈电阻阵列包括并联的N个支路，第i支路包括两个电阻Ri、以及设置于两个电阻Ri之间的CMOS开关SWi，其中，1≤i≤N，CMOS开关SWi的导通电阻为R_SWi，且

作为本发明的进一步改进，CMOS开关SWi包括并联的PMOS管和NMOS管，并联后的一端与一个电阻Ri电性连接，并联后的另一端与另一个电阻Ri电性连接，数字控制模块分别与PMOS管、NMOS管电性连接，PMOS管、NMOS管根据数字控制模块的控制信号同时导通或同时断开。

作为本发明的进一步改进，运算放大器包括两级全差分运算放大器。

作为本发明的进一步改进，两级全差分运算放大器包括第一级差分放大器、与第一级差分放大器连接的第二级差分放大器、以及与第二级差分放大器连接的共模反馈电路，共模反馈电路用于稳定共模输出电压。

作为本发明的进一步改进，第一级差分放大器包括N型MOS管N1、N型MOS管N2、N型MOS管N3、P型MOS管P1和P型MOS管P2，N型MOS管N1的源极接地，N型MOS管N1的栅极接偏置电压Vbias，N型MOS管N1的漏极分别与N型MOS管N2的源极、N型MOS管N3的源极连接，N型MOS管N2的栅极接输入VINP，N型MOS管N2的漏极与P型MOS管P1的漏极连接，N型MOS管N3的栅极接输入VINN，N型MOS管N3的漏极与P型MOS管P2的漏极连接，电源VDD分别与P型MOS管P1的源极、P型MOS管P2的源极连接，P型MOS管P1的栅极与P型MOS管P2的栅极连接。

作为本发明的进一步改进，第二级差分放大器包括N型MOS管N4、N型MOS管N5、P型MOS管P3、P型MOS管P4，N型MOS管N4的源极、N型MOS管N5的源极均接地，N型MOS管N4的漏极分别与输出VOUTP、P型MOS管P3的漏极连接，N型MOS管N4的栅极接偏置电压Vbias，N型MOS管N5的漏极分别与输出VOUTN、P型MOS管P4的漏极连接，N型MOS管N5的栅极接偏置电压Vbias，电源VDD分别与P型MOS管P3的源极、P型MOS管P4的源极连接，P型MOS管P3的栅极分别与P型MOS管P1的漏极、N型MOS管N2的漏极连接，P型MOS管P4的栅极分别与P型MOS管P2的漏极、N型MOS管N3的漏极连接。

作为本发明的进一步改进，其还包括电容Cc1、电阻Rz1、电容Cc2、电阻Rz2，电容Cc1与电阻Rz1串联，串联后的一端分别与P型MOS管P3的漏极、N型MOS管N4的漏极连接，串联后的另一端分别与P型MOS管P3的栅极、P型MOS管P1的漏极、N型MOS管N2的漏极连接，电容Cc2与电阻Rz2串联，串联后的一端分别与P型MOS管P4的漏极、N型MOS管N5的漏极连接，串联后的另一端分别与P型MOS管P4的栅极、P型MOS管P2的漏极、N型MOS管N3的漏极连接。

作为本发明的进一步改进，共模反馈电路包括N型MOS管N6、N型MOS管N7、N型MOS管N8、N型MOS管N9、P型MOS管P5、P型MOS管P6以及电阻Rd，N型MOS管N6的源极、N型MOS管N7的源极均接地，N型MOS管N6的栅极、N型MOS管N7的栅极接偏置电压Vbias，N型MOS管N6的漏极与N型MOS管N8的源极连接，N型MOS管N7的漏极与N型MOS管N9的源极连接，电阻Rd分别与N型MOS管N6的漏极、N型MOS管N7的漏极、N型MOS管N8的源极、N型MOS管N9的源极连接，N型MOS管N8的漏极与P型MOS管P5的漏极连接，N型MOS管N9的栅极接参考电压VREF，N型MOS管N9的漏极与P型MOS管P6的漏极、栅极连接，P型MOS管P5的栅极与P型MOS管P6的栅极连接，电源VDD分别与P型MOS管P5的源极、P型MOS管P6的源极连接。

作为本发明的进一步改进，其还包括共模电压提取电路，共模电压提取电路包括电阻Rcml、电阻Rcm2，电阻Rcml的一端接输出VOUTP，电阻Rcm2的一端接输出VOUTN，N型MOS管N8的栅极分别与电阻Rcm1的另一端、电阻Rcm2的另一端连接。

作为本发明的进一步改进，其还包括补偿电路，补偿电路包括电阻Rz3和电容Cc3，电阻Rz3与电容Cc3串联，电容Cc3的一端接地，电阻Rz3的一端分别与P型MOS管P5的漏极、N型MOS管N8的漏极连接。

与现有技术相比，本发明的反馈电阻阵列的第i个支路的CMOS开关SWi导通时，

因此，CMOS开关SWi的导通电阻R_SWi与输入电阻阵列的CMOS开关SW1的导通电阻R_SW1的比值，与第i支路的电阻与输入电阻阵列的电阻的比值相同，以致降低了CMOS开关SWi的导通电阻R_SWi对增益精度的影响，从而显著提高了该高精度宽带可编程增益放大器的增益精度。此外，CMOS开关SWi处于两个电阻Ri之间，以致电阻Ri将CMOS开关SWi的寄生电容与运算放大器的输入输出隔离开来，显著减小了运算放大器的容性负载，在不增加电流耗损的情况下提高了运算放大器的带宽，从而显著提高了该高精度宽带可编程增益放大器的带宽。

附图说明

图1为传统宽带可编程增益放大器一个实施例的电路结构示意图；

图2为本发明高精度宽带可编程增益放大器一个实施例的电路结构示意图；

图3为图2中CMOS开关SWi一个实施例的电路结构示意图；

图4为图2中运算放大器一个实施例的电路结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用来限定本发明。

图2展示了本发明高精度宽带可编程增益放大器的一个实施例。在本实施例中，该高精度宽带可编程增益放大器包括两个输入电阻阵列1、两个反馈电阻阵列2、运算放大器3和数字控制模块4，数字控制模块4分别与每一个输入电阻阵列1、每一个反馈电阻阵列2电性连接。运算放大器3包括两个输入输出接口，每一个输入输出接口包括输入端和输出端，输入端与输出端之间跨接一个反馈电阻阵列2，且输入端与一个输入电阻阵列1连接。

具体地，一个输入输出接口包括输入端VINP和输出端VOUTP。输入端VINP与输出端VOUTP之间跨接一个反馈电阻阵列2，且输入端VINP与一个输入电阻阵列1连接。另一个输入输出接口包括输入端VINN和输出端VOUTN。输入端VINN与输出端VOUTN之间跨接一个反馈电阻阵列2，且输入端VINN与一个输入电阻阵列1连接。

输入电阻阵列1包括两个电阻R1、以及设置于两个电阻R1之间的CMOS开关SW1，反馈电阻阵列2包括并联的N个支路，第i支路包括两个电阻Ri、以及设置于两个电阻Ri之间的CMOS开关SWi，其中，1≤i≤N，CMOS开关SWi的导通电阻为R_SWi，且

为了更加详细说明本发明的技术方案，采用下面的示例说明对本案的技术方案进行详细说明。

反馈电阻阵列2中的CMOS开关SW1、CMOS开关SW2、……、CMOS开关SWN代表不同的开关尺寸。其中，CMOS开关SW1的开关尺寸最大，CMOS开关SW2的开关尺寸为CMOS开关SW1的开关尺寸的1/2，则CMOS开关SW2的导通电阻R_SW2为CMOS开关SW1的导通电阻R_SW1的2倍，同时，电阻R2是电阻R1的2倍。同理的，CMOS开关SW3的开关尺寸为CMOS开关SW1的开关尺寸的1/4，则CMOS开关SW3的导通电阻R_SW3为CMOS开关SW1的导通电阻R_SW1的4倍，同时，电阻R3是电阻R1的4倍。……，依次类推，CMOS开关SWi的开关尺寸为CMOS开关SW1的开关尺寸的

则CMOS开关SWi的导通电阻R_SWi为CMOS开关SW1的导通电阻R_SW1的2^i-1倍，同时，电阻Ri是电阻R1的2^i-1倍。……，CMOS开关SWN的开关尺寸为CMOS开关SW1的开关尺寸的

则CMOS开关SWN的导通电阻R_SWN为CMOS开关SW1的导通电阻R_SW1的2^N-1倍，同时，电阻RN是电阻R1的2^N-1倍。

该高精度宽带可编程增益放大器的增益是由第i支路的电阻与输入电阻阵列1的电组的比值决定，因此，数字制信号通过数字控制模块4来控制输入电阻阵列1和反馈电阻阵列2的CMOS开关的导通，从而实现不同增益的控制。

具体地，输入电阻阵列1包括两个固定电阻R1和一个CMOS开关SW1，CMOS开关SW1的导通电阻R_SW1，则输入电阻阵列1的电阻为R_入＝R_SW1+2R1。

假设反馈电阻阵列2导通的是第1支路，则第1支路的电阻为R_反＝R_SW1+2R1，则高精度宽带可编程增益放大器的增益

假设反馈电阻阵列2导通的是第2支路，则第2支路的电阻为R_反＝R_SW2+2R2＝2R_SW1+2*2R1，则高精度宽带可编程增益放大器的增益

依次类推，假设反馈电阻阵列2导通的是第i支路，则第2支路的电阻为R_反＝R_SWi+2Ri＝2^(i-1)R_SW1+2*2^(i-1)R1，则高精度宽带可编程增益放大器的增益

其中，2≤i≤N。

……，

假设反馈电阻阵列2导通的是第N支路，则第N支路的电阻为R_反＝R_SWN+2RN＝2^(N-1)R_SW1+2*2^(N-1)R1，则高精度宽带可编程增益放大器的增益

本实施例的反馈电阻阵列的第i个支路的CMOS开关SWi导通时，

因此，CMOS开关SWi的导通电阻R_SWi与输入电阻阵列的CMOS开关SW1的导通电阻R_SW1的比值，与第i支路的电阻与输入电阻阵列的电阻的比值相同，以致降低了CMOS开关SWi的导通电阻R_SWi对增益精度的影响，从而显著提高了该高精度宽带可编程增益放大器的增益精度。此外，CMOS开关SWi处于两个电阻Ri之间，以致电阻Ri将CMOS开关SWi的寄生电容与运算放大器的输入输出隔离开来，显著减小了运算放大器的容性负载，在不增加电流耗损的情况下提高了运算放大器的带宽，从而显著提高了该高精度宽带可编程增益放大器的带宽。

为了进一步降低CMOS开关SWi的导通电阻R_SWi对增益精度的影响，在上述实施例的基础上，其他实施例中，参见图3，CMOS开关SWi包括并联的PMOS管和NMOS管，并联后的一端与一个电阻Ri电性连接，并联后的另一端与另一个电阻Ri电性连接，数字控制模块4分别与PMOS管、NMOS管电性连接，PMOS管、NMOS管根据数字控制模块4的控制信号同时导通或同时断开。

当PMOS管、NMOS管根据数字控制模块4的控制信号同时导通时，PMOS管、NMOS管两者并联，从而降低了CMOS开关SWi的导通电阻。此外，CMOS开关SWi为由并联的PMOS管和NMOS管构成的CMOS互补开关，因此，可以不受输入输出信号大小的限制，降低了CMOS开关SWi随输入信号大小变化导致的导通电阻波动性，降低了CMOS开关SWi的非线性效应。

进一步地，运算放大器3包括两级全差分运算放大器3。具体地，参见图4，两级全差分运算放大器3包括第一级差分放大器、与第一级差分放大器连接的第二级差分放大器、以及与第二级差分放大器连接的共模反馈电路，共模反馈电路用于稳定共模输出电压。

本实施例通过共模反馈电路的输出反馈回第一级差分放大器，稳定了共模输出电压，解决了由于电路不对称引起的电流失配的问题。

其中，第一级差分放大器包括N型MOS管N1、N型MOS管N2、N型MOS管N3、P型MOS管P1和P型MOS管P2，N型MOS管N1的源极接地，N型MOS管N1的栅极接偏置电压Vbias，N型MOS管N1的漏极分别与N型MOS管N2的源极、N型MOS管N3的源极连接，N型MOS管N2的栅极接输入VINP，N型MOS管N2的漏极与P型MOS管P1的漏极连接，N型MOS管N3的栅极接输入VINN，N型MOS管N3的漏极与P型MOS管P2的漏极连接，电源VDD分别与P型MOS管P1的源极、P型MOS管P2的源极连接，P型MOS管P1的栅极与P型MOS管P2的栅极连接。

第二级差分放大器包括N型MOS管N4、N型MOS管N5、P型MOS管P3、P型MOS管P4，N型MOS管N4的源极、N型MOS管N5的源极均接地，N型MOS管N4的漏极分别与输出VOUTP、P型MOS管P3的漏极连接，N型MOS管N4的栅极接偏置电压Vbias，N型MOS管N5的漏极分别与输出VOUTN、P型MOS管P4的漏极连接，N型MOS管N5的栅极接偏置电压Vbias，电源VDD分别与P型MOS管P3的源极、P型MOS管P4的源极连接，P型MOS管P3的栅极分别与P型MOS管P1的漏极、N型MOS管N2的漏极连接，P型MOS管P4的栅极分别与P型MOS管P2的漏极、N型MOS管N3的漏极连接。

为了提高单位增益带宽且提高稳定性避免系统振荡，在上述实施例的基础上，其他实施例中，参见图4，该两级全差分运算放大器3还包括电容Cc1、电阻Rz1、电容Cc2、电阻Rz2，电容Cc1与电阻Rz1串联，串联后的一端分别与P型MOS管P3的漏极、N型MOS管N4的漏极连接，串联后的另一端分别与P型MOS管P3的栅极、P型MOS管P1的漏极、N型MOS管N2的漏极连接，电容Cc2与电阻Rz2串联，串联后的一端分别与P型MOS管P4的漏极、N型MOS管N5的漏极连接，串联后的另一端分别与P型MOS管P4的栅极、P型MOS管P2的漏极、N型MOS管N3的漏极连接。

电容Cc1/电容Cc2、电阻Rz1/电阻Rz2分别为密勒电容和调零电阻，密勒电容可以增大两级全差分运算放大器3的单位增益带宽积，调零电阻则保证两级全差分运算放大器3在所需带宽内具有良好的稳定性。

共模反馈电路包括N型MOS管N6、N型MOS管N7、N型MOS管N8、N型MOS管N9、P型MOS管P5、P型MOS管P6以及电阻Rd，N型MOS管N6的源极、N型MOS管N7的源极均接地，N型MOS管N6的栅极、N型MOS管N7的栅极接偏置电压Vbias，N型MOS管N6的漏极与N型MOS管N8的源极连接，N型MOS管N7的漏极与N型MOS管N9的源极连接，电阻Rd分别与N型MOS管N6的漏极、N型MOS管N7的漏极、N型MOS管N8的源极、N型MOS管N9的源极连接，N型MOS管N8的漏极与P型MOS管P5的漏极连接，N型MOS管N9的栅极接参考电压VREF，N型MOS管N9的漏极与P型MOS管P6的漏极、栅极连接，P型MOS管P5的栅极与P型MOS管P6的栅极连接，电源VDD分别与P型MOS管P5的源极、P型MOS管P6的源极连接。

为了进一步稳定共模输出电压，在上述实施例的基础上，其他实施例中，参见图4，该两级全差分运算放大器3还包括共模电压提取电路。该共模电压提取电路包括电阻Rcm1、电阻Rcm2，电阻Rcm1的一端接输出VOUTP，电阻Rcm2的一端接输出VOUTN，N型MOS管N8的栅极分别与电阻Rcm1的另一端、电阻Rcm2的另一端连接。

电阻Rcm1、电阻Rcm2用于提取运算放大器输出端VOUTP/VOUTN的直流电平，并与参考电压VREF电压比较，产生共模反馈电压Vcmfb到第一级差分放大器的P型MOS管P1/P型MOS管P2的栅极，从而使得运算放大器输出端VOUTP/VOUN的直流电平稳定在参考电压VREF。

为了提升共模反馈电路的稳定性，在上述实施例的基础上，其他实施例中，参见图4，该两级全差分运算放大器3还包括补偿电路。该补偿电路包括电阻Rz3和电容Cc3，电阻Rz3与电容Cc3串联，电容Cc3的一端接地，电阻Rz3的一端分别与P型MOS管P5的漏极、N型MOS管N8的漏极连接。

本实施例通过Rz3/Cc3补偿共模反馈电路的频率特性，保证共模反馈电路的稳定性。

以上对发明的具体实施方式进行了详细说明，但其只作为范例，本发明并不限制与以上描述的具体实施方式。对于本领域的技术人员而言，任何对该发明进行的等同修改或替代也都在本发明的范畴之中，因此，在不脱离本发明的精神和原则范围下所作的均等变换和修改、改进等，都应涵盖在本发明的范围内。

Claims (8)

1.一种高精度宽带可编程增益放大器，其特征在于，其包括两个输入电阻阵列、两个反馈电阻阵列、运算放大器和数字控制模块，所述数字控制模块分别与每一个输入电阻阵列、每一个反馈电阻阵列电性连接，所述运算放大器包括两个输入输出接口，每一个输入输出接口包括输入端和输出端，所述输入端与所述输出端之间跨接一个所述反馈电阻阵列，且所述输入端与一个所述输入电阻阵列连接；所述输入电阻阵列包括两个电阻R1、以及设置于所述两个电阻R1之间的CMOS开关SW1，所述反馈电阻阵列包括并联的N个支路，第i支路包括两个电阻Ri、以及设置于所述两个电阻Ri之间的CMOS开关SWi，其中，1≤i≤N，所述CMOS开关SWi的导通电阻为R_SWi，且

所述运算放大器包括两级全差分运算放大器；所述两级全差分运算放大器包括第一级差分放大器，所述第一级差分放大器包括N型MOS管N1、N型MOS管N2、N型MOS管N3、P型MOS管P1和P型MOS管P2，所述N型MOS管N1的源极接地，所述N型MOS管N1的栅极接偏置电压Vbias，所述N型MOS管N1的漏极分别与所述N型MOS管N2的源极、所述N型MOS管N3的源极连接，所述N型MOS管N2的栅极接输入VINP，所述N型MOS管N2的漏极与所述P型MOS管P1的漏极连接，所述N型MOS管N3的栅极接输入VINN，所述N型MOS管N3的漏极与所述P型MOS管P2的漏极连接，电源VDD分别与所述P型MOS管P1的源极、所述P型MOS管P2的源极连接，所述P型MOS管P1的栅极与所述P型MOS管P2的栅极连接。

2.根据权利要求1所述的高精度宽带可编程增益放大器，其特征在于，所述CMOS开关SWi包括并联的PMOS管和NMOS管，并联后的一端与一个电阻Ri电性连接，并联后的另一端与另一个电阻Ri电性连接，所述数字控制模块分别与所述PMOS管、所述NMOS管电性连接，所述PMOS管、所述NMOS管根据所述数字控制模块的控制信号同时导通或同时断开。

3.根据权利要求1所述的高精度宽带可编程增益放大器，其特征在于，所述两级全差分运算放大器还包括与所述第一级差分放大器连接的第二级差分放大器、以及与所述第二级差分放大器连接的共模反馈电路，所述共模反馈电路用于稳定共模输出电压。

4.根据权利要求3所述的高精度宽带可编程增益放大器，其特征在于，所述第二级差分放大器包括N型MOS管N4、N型MOS管N5、P型MOS管P3、P型MOS管P4，所述N型MOS管N4的源极、所述N型MOS管N5的源极均接地，所述N型MOS管N4的漏极分别与输出VOUTP、所述P型MOS管P3的漏极连接，所述N型MOS管N4的栅极接偏置电压Vbias，所述N型MOS管N5的漏极分别与输出VOUTN、所述P型MOS管P4的漏极连接，所述N型MOS管N5的栅极接偏置电压Vbias，电源VDD分别与所述P型MOS管P3的源极、所述P型MOS管P4的源极连接，所述P型MOS管P3的栅极分别与所述P型MOS管P1的漏极、所述N型MOS管N2的漏极连接，所述P型MOS管P4的栅极分别与所述P型MOS管P2的漏极、所述N型MOS管N3的漏极连接。

5.根据权利要求4所述的高精度宽带可编程增益放大器，其特征在于，其还包括电容Cc1、电阻Rz1、电容Cc2、电阻Rz2，所述电容Cc1与所述电阻Rz1串联，串联后的一端分别与所述P型MOS管P3的漏极、所述N型MOS管N4的漏极连接，串联后的另一端分别与所述P型MOS管P3的栅极、所述P型MOS管P1的漏极、所述N型MOS管N2的漏极连接，所述电容Cc2与所述电阻Rz2串联，串联后的一端分别与所述P型MOS管P4的漏极、所述N型MOS管N5的漏极连接，串联后的另一端分别与所述P型MOS管P4的栅极、所述P型MOS管P2的漏极、所述N型MOS管N3的漏极连接。

6.根据权利要求3所述的高精度宽带可编程增益放大器，其特征在于，所述共模反馈电路包括N型MOS管N6、N型MOS管N7、N型MOS管N8、N型MOS管N9、P型MOS管P5、P型MOS管P6以及电阻Rd，所述N型MOS管N6的源极、所述N型MOS管N7的源极均接地，所述N型MOS管N6的栅极、所述N型MOS管N7的栅极接偏置电压Vbias，所述N型MOS管N6的漏极与所述N型MOS管N8的源极连接，所述N型MOS管N7的漏极与所述N型MOS管N9的源极连接，所述电阻Rd分别与所述N型MOS管N6的漏极、所述N型MOS管N7的漏极、所述N型MOS管N8的源极、所述N型MOS管N9的源极连接，所述N型MOS管N8的漏极与所述P型MOS管P5的漏极连接，所述N型MOS管N9的栅极接参考电压VREF，所述N型MOS管N9的漏极与所述P型MOS管P6的漏极、栅极连接，所述P型MOS管P5的栅极与所述P型MOS管P6的栅极连接，电源VDD分别与所述P型MOS管P5的源极、所述P型MOS管P6的源极连接。

7.根据权利要求6所述的高精度宽带可编程增益放大器，其特征在于，其还包括共模电压提取电路，所述共模电压提取电路包括电阻Rcm1、电阻Rcm2，所述电阻Rcm1的一端接输出VOUTP，所述电阻Rcm2的一端接输出VOUTN，所述N型MOS管N8的栅极分别与所述电阻Rcm1的另一端、所述电阻Rcm2的另一端连接。

8.根据权利要求6所述的高精度宽带可编程增益放大器，其特征在于，其还包括补偿电路，所述补偿电路包括电阻Rz3和电容Cc3，所述电阻Rz3与所述电容Cc3串联，所述电容Cc3的一端接地，所述电阻Rz3的一端分别与所述P型MOS管P5的漏极、所述N型MOS管N8的漏极连接。

Images