TWI726260B - 二極體製造方法 - Google Patents

二極體製造方法 Download PDF

Info

Publication number
TWI726260B
TWI726260B TW107141520A TW107141520A TWI726260B TW I726260 B TWI726260 B TW I726260B TW 107141520 A TW107141520 A TW 107141520A TW 107141520 A TW107141520 A TW 107141520A TW I726260 B TWI726260 B TW I726260B
Authority
TW
Taiwan
Prior art keywords
sidewall
diode
active
trench
manufacturing
Prior art date
Application number
TW107141520A
Other languages
English (en)
Other versions
TW202020984A (zh
Inventor
沈主能
Original Assignee
全宇昕科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 全宇昕科技股份有限公司 filed Critical 全宇昕科技股份有限公司
Priority to TW107141520A priority Critical patent/TWI726260B/zh
Priority to CN201811617371.9A priority patent/CN111211158B/zh
Priority to US16/673,744 priority patent/US20200161444A1/en
Publication of TW202020984A publication Critical patent/TW202020984A/zh
Application granted granted Critical
Publication of TWI726260B publication Critical patent/TWI726260B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945Trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本發明提供一種二極體製造方法,其包括:(1)依序沉積磊晶層和氧化結構於基板上。(2)利用氧化結構的設置,蝕刻磊晶層而形成複數個主動溝槽和終止溝槽,終止溝槽具有第一側壁、第二側壁以及底部。(3)執行熱氧化程序,以沉積溝槽氧化層覆蓋各主動溝槽的側壁及底部、第一側壁、第二側壁以及底部。(4)沉積半導體層於各主動溝槽、第一側壁以及第二側壁,從而將半導體層填充於各主動溝槽及覆蓋第一側壁以及第二側壁。(5)沉積金屬矽化層於各主動溝槽上,且金屬矽化層部分覆蓋第一側壁及第二側壁的半導體層。

Description

二極體製造方法
本發明關於一種二極體製造方法,特別是,一種具有簡化製造流程之優點的二極體製造方法。
隨著電子技術的進步以及電子產品的小型化趨勢,越來越多電子元件利用積體電路製程的方式生產,然而,積體電路型式的電子元件需考慮許多層面,例如耐壓、相互干擾或抗雜訊之類的問題。
其中,二極體在電路中扮演相當重要的角色,因為二極體具備順向導通及逆向截止的特性,往往因為二極體的設計所需,導致二極體的製造方法過於繁瑣,如何解決前述癥結點,遂成為待解決的問題。
綜觀前所述,本發明之發明者思索並設計一種二極體製造方法,以期針對習知技術之缺失加以改善,進而增進產業上之實施利用。
有鑑於上述習知之問題,本發明的目的在於提供一種二極體製造方法,用以解決習知技術中所面臨之問題。
基於上述目的,本發明提供一種二極體製造方法,其包括:(1)依序沉積磊晶層和氧化結構於基板上。(2)利用氧化結構的設置,蝕刻磊晶層而形成複數個主動溝槽和終止溝槽,終止溝槽具有第一側壁、第二側壁以及底部。(3) 執行熱氧化程序,以沉積溝槽氧化層覆蓋各主動溝槽的側壁及底部、第一側壁、第二側壁以及底部。(4)沉積半導體層於各主動溝槽、第一側壁以及第二側壁,從而將半導體層填充於各主動溝槽及覆蓋第一側壁以及第二側壁。(5)沉積金屬矽化層於各主動溝槽上,且金屬矽化層覆蓋第一側壁及第二側壁的半導體層。本發明之二極體製造方法,相對於習知技術少了絕緣層設置的程序即完成二極體的製造,達到簡化二極體的製造程序以及降低製造成本。
較佳地,本發明之二極體製造方法更包括界定該複數個主動溝槽為主動區,第一側壁靠近主動區,第二側壁遠離主動區。
較佳地,本發明之二極體製造方法更包括沉積金屬電極於各主動溝槽的金屬矽化層上,且金屬電極部分覆蓋第一側壁及第二側壁的金屬矽化層。
較佳地,本發明之二極體製造方法更包括沉積背電極於基板下。
較佳地,氧化結構由複數個氧化遮罩組成。
較佳地,終止溝槽的寬度大於各主動溝槽的寬度。
承上所述,本發明之二極體製造方法,相對於習知技術少了絕緣層設置的程序即完成二極體的製造,達到簡化二極體的製造程序以及降低製造成本。
10:基板
20:磊晶層
30:氧化結構
31:氧化遮罩
40:主動溝槽
41:溝槽氧化層
42:半導體層
50:終止溝槽
60:金屬矽化層
70:金屬電極
80:背電極
BTM:底部
S1:第一側壁
S2:第二側壁
W1:主動溝槽的寬度
W2:終止溝槽的寬度
第1圖為本發明之二極體製造方法的流程圖。
本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解,且本發明可以不同形式來實現,故不應被理解僅限於此處所陳述的實施例,相反地,對所屬技術領域具有通常知 識者而言,所提供的實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇,且本發明將僅為所附加的申請專利範圍所定義。
請參閱第1圖,其為本發明之二極體製造方法的流程圖。如第1圖所示,本發明之二極體製造方法,其包括:(1)S11步驟:依序沉積磊晶層20和氧化結構30於基板10上,其中,氧化結構30由複數個氧化遮罩31組成,氧化結構30的設置可透過曝光顯影和光罩設置來完成,根據二極體設計的不同,各氧化遮罩31的間距也有所不同,於此因不加以限定氧化遮罩31的數目和其間距。(2)S12步驟:利用氧化結構30的設置,決定複數個主動溝槽40和終止溝槽50的位置,並界定複數個主動溝槽40為主動區及終止溝槽50為終止區,據此進行蝕刻磊晶層20而形成複數個主動溝槽40和終止溝槽50,終止溝槽50具有第一側壁S1、第二側壁S2以及底部(Bottom)BTM,第一側壁S1靠近主動區,第二側壁S2遠離主動區,其中,終止溝槽50的寬度W2大於各主動溝槽40的寬度W1;接續執行熱氧化程序,以沉積溝槽氧化層41覆蓋各主動溝槽40的側壁及底部、第一側壁S1、第二側壁S2以及底部BTM。(3)S13步驟:沉積半導體層42於各主動溝槽40、第一側壁S1以及第二側壁S2,從而將半導體層42填充於各主動溝槽40及覆蓋第一側壁S1以及第二側壁S2。(4)S14步驟:沉積金屬矽化層60於各主動溝槽40上,且金屬矽化層60部分覆蓋第一側壁S1及第二側壁S2的半導體層42。(5)S15步驟:沉積金屬電極70於各主動溝槽40的金屬矽化層60上,且金屬電極70部分覆蓋第一側壁S及第二側壁S2的金屬矽化層60,並沉積背電極80於基板10下。本發明之二極體製造方法,相對於習知技術少了絕緣層設置的程序即完成二極體的製造,達到簡化二極體的製造程序以及降低製造成本。
需說明的是,金屬電極70和背電極80的沉積也可透過無電電鍍達成,具體而言,由於終止溝槽50的溝槽氧化層41的設置,溝槽氧化層41的導電性差,金屬矽化層60的導電性相對較高,因此,透過無電電鍍的方法,金屬電 極70選擇性沉積主動溝槽40的金屬矽化層60上而非沉積於溝槽氧化層41上,背電極80沉積於基板10下。
此外,對於透過本發明之方法所製造的二極體可設定如下:在此實施例中,基板10為矽基板,磊晶層20可為n型或p型,n型和p型的達成則為在半導體材料摻入雜質,而半導體材料為矽及雜質為第三族元素或第五族元素,摻入雜質則可透過離子佈值或固體擴散源或液體擴散源在高溫下擴散雜質於半導體材料的方式達成;半導體層42的材料包括多晶矽;溝槽氧化層41和複數個氧化遮罩31的材料包括二氧化矽(SiO2);金屬矽化層60由金屬矽化物組成;金屬矽化層60的金屬材料、金屬電極70和背電極80的材料包括銦(In)、錫(Sn)、鋁(Al)、金(Au)、鉑(Pt)、銦(In)、鋅(Zn)、鍺(Ge)、銀(Ag)、鉛(Pb)、鈀(Pd)、銅(Cu)、鈹化金(AuBe)、鈹化鍺(BeGe)、鎳(Ni)、錫化鉛(PbSn)、鉻(Cr)、鋅化金(AuZn)、鈦(Ti)、鎢(W)以及鎢化鈦(TiW)等所組成材料中至少一種。
綜觀前述,本發明之二極體製造方法,相對於習知技術少了絕緣層設置的程序即完成二極體的製造,達到簡化二極體的製造程序以及降低製造成本,從而可將本發明之方法應用於半導體的製造業。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
S11~S15:步驟

Claims (6)

  1. 一種二極體製造方法,其包括:沉積一磊晶層於一基板上;沉積一氧化結構於該磊晶層上;利用該氧化結構的設置,蝕刻該磊晶層而形成複數個主動溝槽和一終止溝槽,該終止溝槽具有一第一側壁、一第二側壁以及一底部;執行熱氧化程序,以沉積一溝槽氧化層覆蓋各該主動溝槽的側壁及底部、該第一側壁、該第二側壁以及該底部;沉積一半導體層於各該主動溝槽、該第一側壁以及該第二側壁,從而將該半導體層填充於各該主動溝槽及覆蓋該第一側壁以及該第二側壁;以及沉積一金屬矽化層於各該主動溝槽上,且該金屬矽化層覆蓋該第一側壁及該第二側壁的該半導體層。
  2. 如申請專利範圍第1項所述之二極體製造方法,更包括界定該複數個主動溝槽為一主動區,該第一側壁靠近該主動區,該第二側壁遠離該主動區。
  3. 如申請專利範圍第1項所述之二極體製造方法,更包括沉積一金屬電極於各該主動溝槽的該金屬矽化層上,且該金屬電極部分覆蓋該第一側壁及該第二側壁的該金屬矽化層。
  4. 如申請專利範圍第1項所述之二極體製造方法,更包括沉積一背電極於該基板下。
  5. 如申請專利範圍第1項所述之二極體製造方法,其中,該氧化 結構由複數個氧化遮罩組成。
  6. 如申請專利範圍第1項所述之二極體製造方法,其中,該終止溝槽的寬度大於各該主動溝槽的寬度。
TW107141520A 2018-11-21 2018-11-21 二極體製造方法 TWI726260B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107141520A TWI726260B (zh) 2018-11-21 2018-11-21 二極體製造方法
CN201811617371.9A CN111211158B (zh) 2018-11-21 2018-12-28 二极管制造方法
US16/673,744 US20200161444A1 (en) 2018-11-21 2019-11-04 Manufacturing Method of Diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141520A TWI726260B (zh) 2018-11-21 2018-11-21 二極體製造方法

Publications (2)

Publication Number Publication Date
TW202020984A TW202020984A (zh) 2020-06-01
TWI726260B true TWI726260B (zh) 2021-05-01

Family

ID=70728387

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141520A TWI726260B (zh) 2018-11-21 2018-11-21 二極體製造方法

Country Status (3)

Country Link
US (1) US20200161444A1 (zh)
CN (1) CN111211158B (zh)
TW (1) TWI726260B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742902B (zh) * 2020-10-30 2021-10-11 台灣奈米碳素股份有限公司 利用電漿輔助原子層沉積技術製造半導體裝置的方法
TWI784335B (zh) * 2020-10-30 2022-11-21 台灣奈米碳素股份有限公司 三維半導體二極體裝置的製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414816A (zh) * 2007-09-05 2009-04-22 株式会社电装 具有内置二极管igbt的半导体器件和具有内置二极管dmos的半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491633B2 (en) * 2006-06-16 2009-02-17 Chip Integration Tech. Co., Ltd. High switching speed two mask schottky diode with high field breakdown
US8653587B2 (en) * 2012-02-13 2014-02-18 Force Mos Technology Co., Ltd. Trench MOSFET having a top side drain
CN105720109A (zh) * 2014-12-05 2016-06-29 无锡华润上华半导体有限公司 一种沟槽型肖特基势垒二极管及其制备方法
TWI576920B (zh) * 2015-11-20 2017-04-01 敦南科技股份有限公司 二極體元件及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414816A (zh) * 2007-09-05 2009-04-22 株式会社电装 具有内置二极管igbt的半导体器件和具有内置二极管dmos的半导体器件

Also Published As

Publication number Publication date
US20200161444A1 (en) 2020-05-21
CN111211158A (zh) 2020-05-29
CN111211158B (zh) 2023-06-16
TW202020984A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
US7646058B2 (en) Device configuration and method to manufacture trench MOSFET with solderable front metal
US20120060912A1 (en) Method of forming conductive electrode structure and method of manufacturing solar cell with the same, and solar cell manufactured by the method of manufacturing solar cell
JP5745974B2 (ja) 半導体装置およびその製造方法
TWI726260B (zh) 二極體製造方法
TW200406911A (en) Method for fabricating image sensor using salicide process
TW201322339A (zh) 蕭基二極體元件的製作方法
JP2016072498A (ja) 半導体装置
TW201442253A (zh) 半導體裝置及其終端區結構
US10796918B2 (en) Integrated circuits with backside metalization and production method thereof
WO2010095544A1 (ja) 半導体装置の製造方法および半導体装置
JP6296970B2 (ja) 半導体装置及びその製造方法
TWI434423B (zh) 使用掩罩形成平面二極體之方法
TWI451498B (zh) 具快速反應速度的金氧半p-n接面二極體及其製作方法
JP3498672B2 (ja) 半導体装置及び半導体装置の製造方法
JP5548527B2 (ja) 半導体装置の製造方法、及び半導体装置
JP2008085199A (ja) 半導体装置
JP2008135447A (ja) 炭化珪素半導体装置の製造方法
JP3858693B2 (ja) 半導体素子の製造方法
JP2019083293A (ja) 半導体装置とその製造方法
JP5037095B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP3823826B2 (ja) 半導体素子の製造方法
TWM572576U (zh) Diode hybrid termination structure
JP2008085190A (ja) 半導体装置
JP2023008517A (ja) 炭化珪素半導体装置の製造方法
CN115910775A (zh) 半导体的工艺