CN115910775A - 半导体的工艺 - Google Patents

半导体的工艺 Download PDF

Info

Publication number
CN115910775A
CN115910775A CN202211502635.2A CN202211502635A CN115910775A CN 115910775 A CN115910775 A CN 115910775A CN 202211502635 A CN202211502635 A CN 202211502635A CN 115910775 A CN115910775 A CN 115910775A
Authority
CN
China
Prior art keywords
photoresist layer
layer
opening
width
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211502635.2A
Other languages
English (en)
Inventor
李新国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Fuxin Semiconductor Co Ltd
Original Assignee
Hangzhou Fuxin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Fuxin Semiconductor Co Ltd filed Critical Hangzhou Fuxin Semiconductor Co Ltd
Priority to CN202211502635.2A priority Critical patent/CN115910775A/zh
Publication of CN115910775A publication Critical patent/CN115910775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种半导体的工艺，包括：形成金属层于衬底上；形成氧化层于金属层上；形成具有第一开口的光阻层于氧化层上；部分刻蚀氧化层，使第一开口贯穿氧化层，以暴露金属层，其中刻蚀后氧化层包括第一氧化区及第二氧化区，第一开口位于第一氧化区和第二氧化区之间；对光阻层执行调整工序，以暴露第一氧化区或第二氧化区，其中经调整工序后光阻层部分覆盖金属层；以及部分刻蚀金属层，使金属层具有第二开口，其中第二开口的宽度小于第一开口的宽度。透过氧化层和具有开口的光阻层的配置，可成功地刻蚀金属层以在金属层形成开口，以开口的宽度作为金属线宽，而无须碳层来辅助刻蚀金属层，从而降低金属线宽刻蚀的工艺难度及减少碳带来的污染。

Description

半导体的工艺
技术领域
本申请关于半导体技术领域，特别是一种半导体的工艺。
背景技术
随着电子装置小型化及功能需求增加，电晶体的尺寸需相应地缩小，电晶体金属线宽因而缩小。在现有半导体工艺中，常见的是通过碳层进行金属线宽的控制,也就是在金属层上形成碳层，进行部份刻蚀，借此来控制金属线宽。然而，碳层在半导体制造过程属于特殊的工艺，需要额外的沉积设备来形成碳层。况且，碳层的刻蚀需特定的刻蚀液，因此，无论是形成碳层和刻蚀碳层皆，对产线人员来说都是十分麻烦且困难的工艺。
发明内容
根据前述，本申请提供一种半导体的工艺，解决需碳层来控制金属线宽的问题，而可降低金属线宽刻蚀的工艺难度。
基于上述目的，本申请提供一种半导体的工艺，包括：形成金属层于衬底上；形成氧化层于金属层上；形成具有第一开口的光阻层于氧化层上；部分刻蚀氧化层，使第一开口贯穿氧化层，以暴露金属层，其中刻蚀后氧化层包括第一氧化区及第二氧化区，第一开口位于第一氧化区和第二氧化区之间；对光阻层执行调整工序，以暴露第一氧化区或第二氧化区，其中经调整工序后光阻层部分覆盖金属层；以及部分刻蚀金属层，使金属层具有第二开口，其中第二开口的宽度小于第一开口的宽度。
在本申请的实施例中，第二开口的宽度根据光阻层覆盖金属层的面积而定义。
在本申请的实施例中，光阻层包括第一光阻层及第二光阻层，第一开口位于第一光阻层和第二光阻层之间，第一光阻层位于第一氧化区上，第二光阻层位于第二氧化区上，对光阻层执行调整工序包括：对光阻层执行沉积程序，并部分刻蚀经过沉积程序后光阻层，使经过刻蚀后第一光阻层部分填充第一氧化区及第二氧化区之间的第一开口。
在本申请的实施例中，经过调整工序后第一光阻层投影于衬底的宽度大于第一氧化区投影于衬底的宽度。
在本申请的实施例中，经过调整工序后第一光阻层密封第一氧化区的侧边。
在本申请的实施例中，经过调整工序后第二光阻层投影于衬底的宽度小于第二氧化区投影于衬底的宽度。
在本申请的实施例中，光阻层包括第一光阻层及第二光阻层，第一开口位于第一光阻层和第二光阻层之间，第一光阻层位于第一氧化区上，第二光阻层位于第二氧化区上，对光阻层执行调整工序包括：形成第三光阻层以部分填充第一氧化区及第二氧化区之间的第一开口，并部份刻蚀第一光阻层或所述第二光阻层。
在本申请的实施例中，第三光阻层靠近第一光阻层或第二光阻层。
在本申请的实施例中，当第三光阻层靠近第一光阻层时，部份刻蚀第二光阻层；当第三光阻层靠近所述第二光阻层时，部份刻蚀第一光阻层。
在本申请的实施例中，第二开口的宽度范围30nm～60nm。
综上所述，本申请的半导体的工艺，透过光阻层和氧化层的配置，可成功地刻蚀金属层以在金属层形成开口，以开口的宽度作为金属线宽，而无须碳层来辅助刻蚀金属层，从而降低金属线宽刻蚀的工艺难度及减少碳带来的污染。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，并可依照说明书的内容予以实施，以下以本申请较佳的实施例并配合附图对本申请进行详细说明。
附图说明
图1为根据本申请一实施例绘示半导体的工艺的流程图。
图2A～图2F为根据本申请一实施例绘示半导体的工艺的各个阶段的截面图。
图3A和图3B为根据本申请另一实施例绘示调整工序的各个阶段的截面图。
附图标记说明：
10：衬底
20：金属层
30：氧化层
31：第一氧化区
32：第二氧化区
40：光阻层
41：第一光阻层
42：第二光阻层
50：第三光阻层
H1：第一开口
H2：第二开口
S11～S16：步骤
具体实施方式
以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所公开的内容轻易地了解本申请的其他优点及功效。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以互相组合。下面将参考附图并结合实施例来详细说明本申请。为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。此外，术语“包括”和“具有”以及他们的任何变形，意图在于包覆不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
请参阅图1，其为根据本申请一实施例绘示半导体的工艺的流程图。如图1所示，本申请的半导体的工艺，包括步骤S11～步骤S16。
步骤S11：形成金属层20于衬底10上。如图2A所示，透过溅镀或蒸镀，形成金属层20于衬底10上，以覆盖衬底10的表面。
衬底10的材料包括硅，衬底10可为第一掺杂类型；其中，第一掺杂类型是N型和P型中的一种，第二掺杂类型是N型和P型中的另一种。为了形成N型半导体层或区域，可以在衬底10中注入N型掺杂剂，N型掺杂剂可例如为磷(P)、砷(As)。为了形成P型半导体层或区域，可以在衬底10中掺入P型掺杂剂，P型掺杂剂例，如为硼(B)。在一个实施例中，衬底10是N型。
金属层20的材料可包括铟(In)、锡(Sn)、铝(Al)、金(Au)、铂(Pt)、铟(In)、锌(Zn)、锗(Ge)、银(Ag)、铅(Pb)、钯(Pd)、铜(Cu)、铍化金(AuBe)、铍化锗(BeGe)、镍(Ni)、锡化铅(PbSn)、铬(Cr)、锌化金(AuZn)、钛(Ti)、钨(W)或钨化钛(TiW)。
步骤S12：形成氧化层30于金属层20上。如图2B所示，氧化层30覆盖金属层20的表面。其中，形成氧化层30的方法可为化学气相沉积法(chemical vapor deposition，CVD)、原子层沉积法(atomic layer deposition，ALD)、物理气相沉积(physical vapordeposition，PVD)、电子束蒸发(e-beam evaporation)、溅镀(sputtering)或热氧化法。氧化层30的材料包括氧化硅(SiOx)、氮氧化硅(SiON)、碳氧化硅(SiOC)、氧化铝(AlOx)、二氧化铪(HfO2)或其组合物。
步骤S13：形成具有第一开口H1的光阻层40于氧化层30上。如图2C所示，以涂布方式形成具有第一开口H1的光阻层40于氧化层30上，光阻层40包括第一光阻层41及第二光阻层42，第一开口H1设置于第一光阻层41及第二光阻层42之间。
在一实施例中，第一光阻层41投影于衬底10的宽度大于第二光阻层42投影于衬底10的宽度。在另一实施例中，第一光阻层41投影于衬底10的宽度小于第二光阻层42投影于衬底10的宽度。
步骤S14：部分刻蚀氧化层30，使第一开口H1贯穿氧化层30，以暴露金属层20。如图2D所示，透过反应性离子刻蚀，部分刻蚀第一开口H1，使第一开口H1往衬底10的方向延伸并贯穿氧化层30及终止于金属层20的表面，从而暴露金属层20。由于第一开口H1的刻蚀，刻蚀后氧化层30包括第一氧化区31及第二氧化区32，第一光阻层41位于第一氧化区31上，第二光阻层42位于第二氧化区32上，第一开口H1位于第一氧化区31和第二氧化区32之间。
在一实施例中，第一氧化区31投影于衬底10的宽度大于第二氧化区32投影于衬底10的宽度。在另一实施例中，第一氧化区31投影于衬底10的宽度小于第二氧化区32投影于衬底10的宽度。
步骤S15：对光阻层40执行调整工序，以暴露第一氧化区31或第二氧化区32。具体而言，对光阻层40执行沉积程序(沉积程序可透过涂布方式达成)，并部分刻蚀经过沉积程序后光阻层40，使过刻蚀后光阻层40部份填充第一氧化区31及第二氧化区32之间的第一开口H1以部份覆盖金属层20，并暴露第一氧化区31或第二氧化区32。
在一实施态样中，如图2E所示，对第一光阻层41执行沉积程序，使第一光阻层41部份填充第一氧化区31及第二氧化区32之间的第一开口H1以部份覆盖金属层20，并部份刻蚀第二光阻层42，以暴露第二氧化区32。其中，经过调整工序后第一光阻层41密封第一氧化区31的侧边，经过调整工序后第一光阻层41投影于衬底10的宽度大于第一氧化区31投影于衬底10的宽度，经过调整工序后第二光阻层42投影于衬底10的宽度小于第二氧化区32投影于衬底的宽度。
在另一实施态样中，对第二光阻层42执行沉积程序，使第二光阻层42部份填充第一氧化区31及第二氧化区32之间的第一开口H1以部份覆盖金属层20，并部份刻蚀第一光阻层41，以暴露第一氧化区31。其中，经过调整工序后第二光阻层42密封第二氧化区32的侧边，经过调整工序后第二光阻层42投影于衬底10的宽度大于第二氧化区32投影于衬底10的宽度，经过调整工序后第一光阻层41投影于衬底10的宽度小于第一氧化区31投影于衬底的宽度。
步骤S16：部分刻蚀金属层20，使金属层20具有第二开口H2。如图2F所示，以经过调整工序后第一光阻层41靠近第一开口H1的侧边和第二氧化区32靠近第一开口H1的侧边之间的间距为基准，透过反应性离子刻蚀部分刻蚀金属层20，以形成第二开口H2，第二开口H2往衬底10方向延伸并终止于衬底10的表面。其中，第二开口H2的宽度范围为30nm～60nm。
由于经过调整工序后第一光阻层41部份覆盖第一开口H1，导致在金属层20所刻蚀的开口的尺寸小于在氧化层30所刻蚀的开口的尺寸，即第二开口H2的宽度小于第一开口H1的宽度，并以第二开口H2的宽度作为金属线宽。换言之，第二开口H2的宽度根据第一光阻层41覆盖金属层20的面积而定义，可透过调整第一光阻层41覆盖金属层20的面积来调整第二开口H2的宽度。
请参阅图3A和图3B，其为根据本申请另一实施例绘示调整工序的各个阶段的截面图；其中图3A和图3B为对应图1所示的步骤S15。
在一实施态样中，如图3A所示，以涂布方式形成第三光阻层50以部份填充第一氧化区31及第二氧化区32之间的第一开口H1，第三光阻层50靠近第二光阻层42，并部份刻蚀第一光阻层41，以暴露第一氧化区31。如图3B所示，以第一氧化区31靠近第一开口H1的侧边和第三光阻层50的侧边之间的间距为基准，透过反应性离子刻蚀部分刻蚀金属层20，以形成第二开口H2，第二开口H2往衬底10方向延伸并终止于衬底10的表面。其中，第二开口H2的宽度小于第一开口H1的宽度。
在另一实施态样中，以涂布方式形成第三光阻层50以部份填充第一氧化区31及第二氧化区32之间的第一开口H1，第三光阻层50靠近第一光阻层41，并部份刻蚀第二光阻层42，以暴露第二氧化区32。以第二氧化区32靠近第一开口H1的侧边和第三光阻层50的侧边之间的间距为基准，透过反应性离子刻蚀部分刻蚀金属层20，以形成第二开口H2，第二开口H2往衬底10方向延伸并终止于衬底10的表面。其中，第二开口H2的宽度小于第一开口H1的宽度。
综上所述，本申请的半导体的工艺，透过光阻层和氧化层的配置，可成功地刻蚀金属层以在金属层形成开口，以开口的宽度作为金属线宽，而无须碳层来辅助刻蚀金属层，从而降低金属线宽刻蚀的工艺难度及减少碳带来的污染。

Claims (10)

1.一种半导体的工艺，其特征在于，包括：
形成金属层(20)于衬底(10)上；
形成氧化层(30)于所述金属层(20)上；
形成具有第一开口(H1)的光阻层(40)于所述氧化层(30)上；
部分刻蚀所述氧化层(30)，使所述第一开口(H1)贯穿所述氧化层(30)，以暴露所述金属层(20)，其中刻蚀后所述氧化层(30)包括第一氧化区(31)及第二氧化区(32)，所述第一开口(H1)位于所述第一氧化区(31)和所述第二氧化区(32)之间；
对所述光阻层(40)执行调整工序，以暴露所述第一氧化区(31)或所述第二氧化区(32)，其中经所述调整工序后所述光阻层(40)部分覆盖所述金属层(20)；以及
部分刻蚀所述金属层(20)，使所述金属层(20)具有第二开口(H2)，其中所述第二开口(H2)的宽度小于所述第一开口(H1)的宽度。
2.根据权利要求1所述之半导体的工艺，其中所述第二开口(H2)的宽度根据所述光阻层(40)覆盖所述金属层(20)的面积而定义。
3.根据权利要求1所述之半导体的工艺，其中所述光阻层(40)包括第一光阻层(41)及第二光阻层(42)，所述第一开口(H1)位于所述第一光阻层(41)和所述第二光阻层(42)之间，所述第一光阻层(41)位于所述第一氧化区(31)上，所述第二光阻层(42)位于所述第二氧化区(32)上，对所述光阻层(40)执行所述调整工序包括：对所述光阻层(40)执行沉积程序，并部分刻蚀经过所述沉积程序后所述光阻层(40)，使经过刻蚀后所述第一光阻层(41)部分填充所述第一氧化区(31)及所述第二氧化区(32)之间的所述第一开口(H1)。
4.根据权利要求3所述之半导体的工艺，其中经过所述调整工序后所述第一光阻层(41)投影于所述衬底(10)的宽度大于所述第一氧化区(31)投影于所述衬底(10)的宽度。
5.根据权利要求3所述之半导体的工艺，其中经过所述调整工序后所述第一光阻层(41)密封所述第一氧化区(31)的侧边。
6.根据权利要求3所述之半导体的工艺，其中经过所述调整工序后所述第二光阻层(42)投影于所述衬底(10)的宽度小于所述第二氧化区(32)投影于所述衬底(10)的宽度。
7.根据权利要求1所述之半导体的工艺，其中所述光阻层(40)包括第一光阻层(41)及第二光阻层(42)，所述第一开口(H1)位于所述第一光阻层(41)和所述第二光阻层(42)之间，所述第一光阻层(41)位于所述第一氧化区(31)上，所述第二光阻层(42)位于所述第二氧化区(32)上，对所述光阻层(40)执行所述调整工序包括：形成第三光阻层(50)以部分填充所述第一氧化区(31)及所述第二氧化区(32)之间的所述第一开口(H1)，并部份刻蚀所述第一光阻层(41)或所述第二光阻层(42)。
8.根据权利要求7所述之半导体的工艺，其中所述第三光阻层(50)靠近所述第一光阻层(41)或所述第二光阻层(42)。
9.根据权利要求7所述之半导体的工艺，当所述第三光阻层(50)靠近所述第一光阻层(41)时，部份刻蚀所述第二光阻层(42)；当所述第三光阻层(50)靠近所述第二光阻层(42)时，部份刻蚀所述第一光阻层(41)。
10.根据权利要求1所述之半导体的工艺，其中所述第二开口(H2)的宽度范围30nm～60nm。
CN202211502635.2A 2022-11-28 2022-11-28 半导体的工艺 Pending CN115910775A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211502635.2A CN115910775A (zh) 2022-11-28 2022-11-28 半导体的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211502635.2A CN115910775A (zh) 2022-11-28 2022-11-28 半导体的工艺

Publications (1)

Publication Number Publication Date
CN115910775A true CN115910775A (zh) 2023-04-04

Family

ID=86490990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211502635.2A Pending CN115910775A (zh) 2022-11-28 2022-11-28 半导体的工艺

Country Status (1)

Country Link
CN (1) CN115910775A (zh)

Similar Documents

Publication Publication Date Title
US6696345B2 (en) Metal-gate electrode for CMOS transistor applications
TWI415197B (zh) 用於無鉛及少鉛之可控制坍塌晶片連接焊塊的無底切球限金屬製程
JPH04330720A (ja) Ｍｉｓ集積回路の活性層上に電気的接触を形成する方法
US6177334B1 (en) Manufacturing method capable of preventing corrosion of metal oxide semiconductor
US5210043A (en) Process for producing semiconductor device
WO2002009178A2 (en) Semiconductor device and a process for forming the same
EP0404372A2 (en) Method for forming polycrystalline silicon contacts
JPH08111527A (ja) 自己整合シリサイド領域を有する半導体デバイスの製造方法
CN115910775A (zh) 半导体的工艺
TWI726260B (zh) 二極體製造方法
EP1864331B1 (en) Process for forming a planar diode using one mask
US20080093631A1 (en) Contact structure for semiconductor devices
US6169025B1 (en) Method of fabricating self-align-contact
CN113707720B (zh) 半导体器件及其制造方法
EP2800126B1 (en) Diode with improved metal contacts and its manufacturing method
EP0589159A2 (en) Method for contacting a semiconductor device
US6159846A (en) Method of metallization in semiconductor devices
US10707167B2 (en) Contacts to semiconductor substrate and methods of forming same
KR100353550B1 (ko) 실리사이드 구조 및 그 형성방법
US20240105843A1 (en) Trench field-effect transistor and method for manufacturing trench fet
US20020011631A1 (en) Self-aligned metal silicide
KR100209716B1 (ko) 반도체 소자의 실리사이드 형성방법
US20240170342A1 (en) Transistor and method for fabricating the same
JPS5961147A (ja) 半導体装置の製造方法
CN115513157A (zh) 半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination