TWI717551B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI717551B
TWI717551B TW106130534A TW106130534A TWI717551B TW I717551 B TWI717551 B TW I717551B TW 106130534 A TW106130534 A TW 106130534A TW 106130534 A TW106130534 A TW 106130534A TW I717551 B TWI717551 B TW I717551B
Authority
TW
Taiwan
Prior art keywords
region
contact
trench
emitter electrode
semiconductor substrate
Prior art date
Application number
TW106130534A
Other languages
English (en)
Other versions
TW201826541A (zh
Inventor
松尾隆充
松浦仁
齊藤靖之
星野義典
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201826541A publication Critical patent/TW201826541A/zh
Application granted granted Critical
Publication of TWI717551B publication Critical patent/TWI717551B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Abstract

本發明之半導體裝置，在活性區域(ACR)，於溝槽(TRC)內配置了閘極電極(GEL)。與閘極電極(GEL)隔著距離，在溝槽(TRC)內配置了射極電極(EEL)。於活性區域(ACR)，形成了源極擴散層(SDR)與基極擴散層(BDR)。基極擴散層(BDR)的基極底部，以射極電極(EEL)側的基極底部的部分，位於比閘極電極(GEL)側的基極底部的部分更深的位置的態樣傾斜。接觸部(CCN)的接觸底部，以與射極電極(EEL)接觸的接觸底部的部分，位於比與基極擴散層(BDR)接觸的接觸底部的部分更深的位置的態樣傾斜。

Description

半導體裝置之製造方法
本發明係關於一種半導體裝置以及其製造方法，其係可適當應用於例如具備溝槽閘極IGBT的半導體裝置者。
在功率半導體裝置中，存在一種具備溝槽閘極IGBT(Insulated Gate Bipolar Transistor，絕緣閘極雙極電晶體)作為開關元件的功率半導體裝置。溝槽閘極IGBT，為了降低導通電壓，會被要求提高IE(Injection Enhancement，注入增強)功效。專利文獻1(日本特開2013-140885號公報)係以IE功效為目標的專利文獻之一。將該種溝槽閘極IGBT，記載為IE型溝槽閘極IGBT。
在IE型溝槽閘極IGBT中，活性區域與非活性區域係交替地配置。於活性區域形成了溝槽，在該溝槽內形成了閘極電極。在IE型溝槽閘極IGBT中，從集極側注入的電洞，被非活性區域阻止其流向射極側，因此，活性區域與集極側之 間的電洞的濃度會提高。當電洞的濃度提高時，會促進電子從射極(源極)側注入，電子的濃度也會提高。像這樣，載子的濃度提高(IE功效)，會引起傳導度調變，便可降低導通電壓。
具備IE型溝槽閘極IGBT的半導體裝置，為了降低導通電壓，會被要求提高IE功效，目前存在各種提案。
本發明一實施態樣之半導體裝置，係具備溝槽閘極雙極電晶體的半導體裝置，其具備：半導體基板、第1區域、第2區域、閘極電極、射極電極、源極區域、基極區域、浮動區域，以及接觸部。第1區域以及第2區域，以互相鄰接的方式被區劃於半導體基板。閘極電極，隔著第1絶緣膜，形成在從位於第1區域的半導體基板的第1表面到達第1深度的第1溝槽內。射極電極，以隔著位於第1區域的半導體基板的區域的態樣與閘極電極隔著距離，並隔著第2絶緣膜形成在從第1表面到達第1深度的第2溝槽內。源極區域，從位在閘極電極與射極電極之間的第1區域的半導體基板的第1表面形成到比第1深度更淺的第2深度。基極區域，從位在閘極電極與射極電極之間的第1區域的半導體基板的第2深度形成到比第2深度更深且比第1深度更淺的位置。浮動區域，從位於第2區域的半導體基板的第1表面形成到比第1深度更深的位置。接觸部，與射極電極、源極區域以及基極區域電連接。接觸部，以跨射極電極與基極區域的態樣形成。接觸部的 接觸底部，以與射極電極接觸的接觸底部的第1部分，位於比與基極區域接觸的接觸底部的第2部分更深的位置的態樣傾斜。
本發明另一實施態樣之半導體裝置，係具備溝槽閘極雙極電晶體的半導體裝置，其具備：半導體基板、第1區域、第2區域、閘極電極、源極區域、基極區域、包含射極電極在內的載子通流阻止部，以及接觸部。第1區域以及第2區域，以互相鄰接的方式被區劃於半導體基板。閘極電極，隔著第1絶緣膜，形成在從位於第1區域的半導體基板的第1表面到達第1深度的第1溝槽內。源極區域，從位在閘極電極與第2區域之間的半導體基板的第1表面形成到比第1深度更淺的第2深度。基極區域，從位在閘極電極與第2區域之間的半導體基板的第2深度形成到比第2深度更深的位置。包含射極電極在內的載子通流阻止部，以隔著位於第1區域的半導體基板的區域的態樣與閘極電極隔著距離，形成於位在第2區域的半導體基板的區域，阻止載子的流動。接觸部，與射極電極、源極區域以及基極區域電連接。接觸部的底部與射極電極接觸。接觸部的接觸側部與源極區域以及基極區域接觸。
本發明再另一實施態樣之半導體裝置的製造方法，係具備溝槽閘極雙極電晶體的半導體裝置的製造方法，其具備以下的步驟。於具有第1表面的第1導電型的半導體基板，區劃出互相鄰接的第1區域與第2區域。在從位於第1區域的半導體基板的第1表面到達第1深度的第1溝槽內隔著第1絶緣膜形成閘極電極，同時在與第1溝槽隔著距離並從半導體基板的第1表面到達第1深度的第2溝槽內隔著第2絶緣膜形成射極電極。對位於第2區域的半導體基板導入第2導電型的雜 質，以形成浮動區域。形成從位於閘極電極與射極電極之間的第1區域的半導體基板的第1表面到達第2深度的第1導電型的源極區域。形成從位於閘極電極與射極電極之間的第1區域的半導體基板的第2深度到達比第2深度更深且比第1深度更淺的位置的第2導電型的基極區域。以覆蓋第1區域以及第2區域的方式，形成接觸層間絶緣膜。對接觸層間絶緣膜實行蝕刻處理，藉此，以跨射極電極與源極區域的態樣，形成露出射極電極以及源極區域的開口部。以形成了開口部的接觸層間絶緣膜為蝕刻遮罩，對射極電極、源極區域以及基極區域實行蝕刻處理，以形成接觸開口部。將接觸開口部內的殘渣除去。在接觸開口部內，形成與射極電極、基極區域以及源極區域電連接的接觸部。
若根據本發明一實施態樣之半導體裝置，便可令IE功效提高。若根據本發明另一實施態樣之半導體裝置，亦可令IE功效提高。
若根據本發明再另一實施態樣之半導體裝置的製造方法，便可製造出可令IE功效提高的半導體裝置。其他問題與新穎性特徴，根據本說明書的記述以及所附圖式應可明瞭。
ACR:活性區域
BDR:基極擴散層
BEL:背面電極
BME:障蔽金屬膜
CCN:接觸部
CDR:集極擴散層
CER:單元形成區域
CIL:接觸層間絶緣膜
CNE、CNP:接觸部
COP:接觸開口部
EEL:射極電極
EIF:射極絶緣膜
FEL:鋁電極
FLP:場板
FPR:浮動擴散層
GEC:閘極接觸部
GEL:閘極電極
GEP:閘極襯墊
GIF:閘極絶緣膜
GUR:保護環
HBR:電洞障蔽層
HOP:開口部
IACR:非活性區域
IF、IFC、IFN:絶緣膜
III-III、IV-IV、X-X、XXVIII-XXVIII:剖面線
LG、LE:長度
MEE:金屬射極電極
MEP:金屬射極襯墊
MGE:閘極配線拉出部
MGI:金屬閘極配線
MGL:金屬閘極電極
MW:台面寬度
NBR:N型緩衝層
NR:N型區域
NSR:N型區域
PR:P型區域
PSF:多晶矽膜
RES:殘渣
RR:區域
SDR:源極擴散層
SED:半導體裝置
SOF1:矽氧化膜
SOF2:矽氧化膜
SUB:半導體基板
TEW、TGW:寬度
TRC、TRCW、TRCH:溝槽
X、Y:方向
[圖1]係表示各實施態樣之半導體裝置的平面構造的俯視圖。
[圖2]係實施態樣1之半導體裝置的部分俯視圖。
[圖3]係在同上實施態樣中，圖2所示之剖面線III-III的剖面圖。
[圖4]係在同上實施態樣中，圖2所示之剖面線IV-IV的剖面圖。
[圖5]係表示在同上實施態樣中，半導體裝置的製造方法的一步驟的剖面圖。
[圖6]係表示在同上實施態樣中，在圖5所示的步驟之後實行的步驟的剖面圖。
[圖7]係表示在同上實施態樣中，在圖6所示的步驟之後實行的步驟的剖面圖。
[圖8]係表示在同上實施態樣中，在圖7所示的步驟之後實行的步驟的剖面圖。
[圖9]係表示在同上實施態樣中，在圖8所示的步驟之後實行的步驟的剖面圖。
[圖10]係表示在同上實施態樣中，在圖9所示的步驟之後實行的步驟的剖面圖。
[圖11]係表示在同上實施態樣中，在圖10所示的步驟之後實行的步驟的剖面圖。
[圖12]係表示在同上實施態樣中，在圖11所示的步驟之後實行的步驟的剖面圖。
[圖13]係表示在同上實施態樣中，在圖12所示的步驟之後實行的步驟的剖面圖。
[圖14]係表示在同上實施態樣中，在圖13所示的步驟之後實行的步驟的剖面圖。
[圖15]係表示在同上實施態樣中，在圖14所示的步驟之後實行的步驟的剖面圖。
[圖16]係表示在同上實施態樣中，在圖15所示的步驟之後實行的步驟的剖面圖。
[圖17]係表示在同上實施態樣中，在圖16所示的步驟之後實行的步驟的剖面圖。
[圖18]係比較例之半導體裝置的部分剖面圖。
[圖19]係實施態樣2之半導體裝置的部分俯視圖。
[圖20]係在同上實施態樣中，圖19所示之剖面線XX-XX的剖面圖。
[圖21]係表示在同上實施態樣中，半導體裝置的製造方法的一步驟的剖面圖。
[圖22]係表示在同上實施態樣中，在圖21所示的步驟之後實行的步驟的剖面圖。
[圖23]係表示在同上實施態樣中，在圖22所示的步驟之後實行的步驟的剖面圖。
[圖24]係表示在同上實施態樣中，在圖23所示的步驟之後實行的步驟的剖面圖。
[圖25]係表示在同上實施態樣中，在圖24所示的步驟之後實行的步驟的剖面圖。
[圖26]係表示在同上實施態樣中，在圖25所示的步驟之後實行的步驟的剖面圖。
[圖27]係實施態樣3之半導體裝置的部分俯視圖。
[圖28]係在同上實施態樣中，圖27所示之剖面線XXVIII-XXVIII的剖面圖。
[圖29]係表示在同上實施態樣中，半導體裝置的製造方法的一步驟的剖面圖。
[圖30]係表示在同上實施態樣中，在圖29所示的步驟之後實行的步驟的剖面圖。
[圖31]係表示在同上實施態樣中，在圖30所示的步驟之後實行的步驟的剖面圖。
[圖32]係表示在同上實施態樣中，在圖31所示的步驟之後實行的步驟的剖面圖。
[圖33]係表示在同上實施態樣中，在圖32所示的步驟之後實行的步驟的剖面圖。
[圖34]係表示在同上實施態樣中，在圖33所示的步驟之後實行的步驟的剖面圖。
[圖35]係表示在同上實施態樣中，在圖34所示的步驟之後實行的步驟的剖面圖。
首先，針對IE型溝槽閘極IGBT的整體構造進行說明。如圖1所示的，以包圍形成了IE型溝槽閘極IGBT的單元區域CER的周圍的方式，互相隔著間隔，形成了複數個環狀的場板FLP。以包圍該場板FLP的方式，形成了環狀的保護環GUR。
以覆蓋單元區域CER的方式形成了金屬射極電極MEE。於金屬射極電極MEE的中央部位，配置了金屬射極襯墊MEP。於金屬射極襯墊MEP連結了導線(圖中未顯示)。
在單元區域CER與場板FLP之間，形成了金屬閘極配線MGI。金屬閘極配線MGI，與金屬閘極電極MGL電連接。於金屬閘極電極MGL的中央部位，配置了閘極襯墊GEP。於閘極襯墊GEP，連結了導線(圖中未顯示)。
以下，在各實施態樣中，針對形成於單元區域CER的IE型溝槽閘極IGBT的構造具體進行說明。另外，各實施態樣，代表性地，顯示出圖1所示之單元區域CER的外周圍部位與其附近的虛線框內所示之區域RR的構造。
[實施態樣1]
茲針對具備實施態樣1之IE型溝槽閘極IGBT的半導體裝置進行說明。
如圖2以及圖3所示的，於半導體基板SUB(單元區域CER)，交替地區劃出活性區域ACR(第1區域)與非活性區域IACR(第2區域)。活性區域ACR位在一個非活性區域IACR與另一個非活性區域IACR之間。在活性區域ACR，以在Y方向上延伸的方式配置了閘極電極GEL。閘極電極GEL，隔著閘極絶緣膜GIF，形成在溝槽TRC內。
以與閘極電極GEL夾著活性區域ACR(半導體基板SUB的區域)，在X方向上隔著距離，而與閘極電極GEL對向的方式，配置了射極電極EEL。射極電極EEL，在Y方向上延伸。射極電極EEL，隔著射極絶緣膜EIF，形成在溝槽TRC內。
於位在閘極電極GEL與射極電極EEL之間的活性區域ACR(半導體基板SUB的區域)，從半導體基板SUB的一側表面到達既定的深度，形成了n+型的源極擴散層SDR。從該源極擴散層SDR的底部更進一步到達既定的深度，形成了p型的基極擴散層BDR。基極擴散層BDR的基極底部，以射極電極EEL側的基極底部的部分，位於比閘極電極GEL側的基極底部的部分更深的位置的態樣傾斜。
從基極擴散層BDR的閘極電極GEL側的基極底部的部分到閘極電極GEL的下端為止的長度，比從基極擴散層BDR的射極電極EEL側的基極底部的部分到閘極電極GEL的下端為止的長度更長。從該基極擴散層BDR的底部更進一步到達既定的深度，形成了n型的電洞障蔽層HBR。電洞障蔽層HBR，形成到達閘極電極GEL的下端部的長度。
於非活性區域IACR，形成了p型的浮動擴散層FPR。浮動擴散層FPR，從半導體基板SUB的一側表面，形成到比射極電極EEL的下端部更深的位置。
以覆蓋閘極電極GEL、源極擴散層SDR以及射極電極EEL等的方式形成了接觸層間絶緣膜CIL。以貫通接觸層間絶緣膜CIL，並與射極電極EEL、基極擴散層BDR以及源極擴散層SDR接觸的方式，形成了接觸部CCN。
接觸部CCN，作為共通的接觸部，以跨射極電極EEL與基極擴散層BDR的態樣形成。接觸部CCN的接觸底部，以與射極電極EEL接觸的接觸底部的部分，位於比與基極擴散層BDR接觸的接觸底部的部分更深的位置的態樣傾斜。以與該接觸部CCN接觸的方式，形成了金屬射極電極MEE。金屬射極電極MEE，例如，由鋁膜所形成。
從半導體基板SUB的另一側表面到達既定的深度，形成了p型的集極擴散層CDR。從該集極擴散層CDR的底部更進一步到達既定的深度，形成了N型緩衝層NBR。以與集極擴散層CDR接觸的方式，形成了背面電極BEL(集極電極)。
接著，針對閘極電極GEL與金屬閘極配線MGI的連接構造進行說明。如圖2以及圖4所示的，閘極電極GEL，延伸到金屬閘極配線MGI所配置之區域的正下方。相鄰的一個閘極電極GEL的端部與另一個閘極電極GEL的端部，透過在X方向上延伸的閘極電極GEL的部分連結。
於金屬閘極配線MGI的正下方，形成了閘極配線拉出部MGE。閘極配線拉出部MGE，以與在X方向上延伸的閘極電極GEL的部分接觸的方式形成。閘極配線拉出部MGE，透過閘極接觸部GEC與金屬閘極配線MGI電連接。
像這樣，具備IE型溝槽閘極IGBT的半導體裝置，其射極電極EEL與基極擴散層BDR以及源極擴散層SDR，利用與射極電極EEL、基極擴散層BDR以及源極擴散層SDR接觸的共通的接觸部CCN電連接。該接觸部CCN的接觸底部，以與射極電極EEL接觸的接觸底部的部分，位於比與基極擴散層BDR接觸的接觸底部的部分更深的位置的態樣傾斜。
另外，在基極擴散層BDR中，基極擴散層BDR的基極底部，以射極電極EEL側的基極底部的部分，位於比閘極電極GEL側的基極底部的部分更深的位置的態樣傾斜。從基極擴散層BDR的閘極電極GEL側的基極底部的部分到閘極電極GEL的下端為止的長度，比從基極擴散層BDR的射極電極EEL側的基極底部的部分到閘極電極GEL的下端為止的長度更長。
上述的半導體裝置，在令IE型溝槽閘極IGBT導通時，藉由對閘極電極GEL施加閾值電壓以上的電壓，電子從源極擴散層SDR經由通道注入到半導體基板SUB的N型區域NSR，此時，N型區域NSR與集極擴散層CDR的PN接合形成順向偏壓的狀態，電洞從集極擴散層CDR注入到N型區域NSR。所注入之電洞，被非活性區域IACR阻止其流向源極擴散層SDR(射極)側，電洞累積於半導體基板SUB的N型區域NSR與浮動擴散層FPR，電洞的濃度提高。
當N型區域NSR等的電洞的濃度提高時，會促進電子從源極擴散層SDR(射極)注入，電子的濃度也會提高。像這樣，N型區域NSR等的載子的濃度提高，會引起傳導度調變，便可降低導通電壓。
接著，針對具備上述之IE型溝槽閘極IGBT的半導體裝置的製造方法的一例進行說明。
如圖5所示的，首先，以覆蓋半導體基板的一側表面的方式，形成矽氧化膜SOF1。接著，在形成了該矽氧化膜SOF1的狀態下，對非活性區域IACR注入p型的雜質，藉此，形成作為浮動擴散層的P型區域PR。接著，對活性區域ACR注入n型的雜質，藉此，形成作為電洞障蔽層的N型區域NR。
接著，形成用來形成溝槽的例如由矽氧化膜等所構成的硬遮罩(圖中未顯示)。接著，以該硬遮罩作為蝕刻遮罩，對半導體基板SUB實行蝕刻處理，藉此，形成溝槽TRC(參照圖6)。之後，硬遮罩被除去，如圖6所示的，形成了溝槽TRC的半導體基板SUB的表面便露出。
溝槽TRC的深度，例如，約3μm~5μm左右。溝槽TRC的寬度，例如，約0.4μm~0.5μm左右。相鄰的溝槽TRC之間的間隔，例如，約0.8μm~0.9μm左右。另外，該等數值僅為一例而已。
接著，實行既定的熱處理，以令P型區域PR的p型的雜質擴散，藉此，形成浮動擴散層FPR。另外，令N型區域NR的n型的雜質擴散，藉此，形成電洞障蔽層HBR。之後，如圖7所示的，例如，實行熱氧化處理，以於包含溝槽TRC的內壁面在內的半導體基板SUB的表面，形成作為閘極絶緣膜等的絶緣膜IF。
接著，如圖8所示的，例如，利用CVD(Chemical Vapor Deposition，化學氣相沉積)法，用填充溝槽TRC內部的態樣，以覆蓋半導體基板SUB的方式形成多晶矽膜PSF。
接著，對多晶矽膜PSF的整個表面實行蝕刻處理，藉此，位在半導體基板SUB的頂面上的多晶矽膜PSF的部分被除去。然後，對多晶矽膜PSF實行過度蝕刻處理。藉此，如圖9所示的，殘留在溝槽TRC內的多晶矽膜PSF的頂面，位於比半導體基板SUB的表面更低的位置。
接著，如圖10所示的，在半導體基板SUB的頂面上露出的絶緣膜IF被除去。藉此，在溝槽TRC內隔著閘極絶緣膜GIF形成閘極電極GEL，同時在溝槽TRC內隔著射極絶緣膜EIF形成射極電極EEL。
接著，如圖11所示的，以覆蓋半導體基板SUB的方式，形成矽氧化膜SOF2。接著，實行既定的照相製版處理，藉此，形成用來形成源極擴散層以及基極擴散層的光阻圖案(圖中未顯示)。接著，以該光阻圖案為注入遮罩，注入p型的 雜質。然後，以該光阻圖案為注入遮罩，注入n型的雜質。之後，光阻圖案被除去。
藉此，如圖11所示的，從位於活性區域ACR的半導體基板SUB的表面到達既定的深度，形成源極擴散層SDR。從該源極擴散層SDR的底部更進一步到達較深的位置，形成基極擴散層BDR。在此時點，基極擴散層BDR的底部，大致位於固定的深度。
接著，如圖12所示的，以覆蓋半導體基板SUB的方式，形成接觸層間絶緣膜CIL。接著，實行既定的照相製版處理，藉此，形成用來形成接觸部(接觸開口部)的光阻圖案(圖中未顯示)。接著，以該光阻圖案為蝕刻遮罩，對接觸層間絶緣膜CIL實行蝕刻處理，藉此，形成開口部HOP(參照圖13)。
此時，因為過度蝕刻，閘極絶緣膜GIF受到蝕刻，形成凹部。由於有必要形成最終並無局部高低差的接觸開口部，故在該接觸層間絶緣膜CIL的蝕刻處理，必須設定成考慮到之後的蝕刻處理的蝕刻量的條件。之後，光阻圖案被除去。
像這樣，如圖13所示的，形成了開口部HOP的接觸層間絶緣膜CIL便形成作為硬遮罩。開口部HOP，以跨源極擴散層SDR與射極電極EEL的方式形成。接著，如圖14所示的，以作為硬遮罩的接觸層間絶緣膜CIL為蝕刻遮罩，對露出之源極擴散層SDR(半導體基板SUB)以及射極電極EEL(多晶矽膜PSF)等實行蝕刻處理，藉此，形成接觸開口部COP。
此時，射極電極EEL(多晶矽膜PSF)的蝕刻速度，比源極擴散層SDR(半導體基板SUB)的蝕刻速度更高。因此，在接觸開口部COP，射極電極EEL側的深度，比基極擴散層BDR側的深度更深。
另外，除了射極電極EEL的蝕刻速度與基極擴散層BDR的蝕刻速度的差異之外，更在半導體基板SUB與射極電極EEL(多晶矽膜PSF)之間隔設著射極絶緣膜EIF，因此，射極絶緣膜EIF的一部分與矽(半導體基板SUB)的一部分等殘留作為殘渣RES。
接著，如圖15所示的，實行乾蝕刻處理，藉此，該殘渣RES被除去。然後，對射極電極EEL與基極擴散層BDR實行蝕刻處理，形成既定深度的接觸開口部COP。在接觸開口部COP，開口底面，以接觸開口部COP的射極電極EEL側的開口底面的部分，比基極擴散層BDR側的開口底面的部分更深的態樣傾斜。
接著，如圖16所示的，以形成了接觸開口部COP的接觸層間絶緣膜CIL為注入遮罩，對基極擴散層BDR注入p型的雜質。此時，係從接觸開口部COP注入p型的雜質，因此，在基極擴散層BDR，射極電極EEL側的部分，形成到比閘極電極GEL側的部分更深的位置。藉此，基極擴散層BDR的基極底部，便以射極電極EEL側的基極底部的部分，位於比閘極電極GEL側的基極底部的部分更深的位置的態樣傾斜。
接著，如圖17所示的，以覆蓋接觸開口部COP的內壁面的方式，在接觸層間絶緣膜CIL上，形成例如鈦鎢膜等的障蔽金屬膜BME。接著，用填充接觸開口部COP內部的態樣，以覆蓋障蔽金屬膜BME的方式，形成例如鋁膜。利用填充接觸開口部COP內部的障蔽金屬膜BME的部分與鋁膜的部分形成接觸部CCN。另外，形成與接觸部CCN電連接的金屬射極電極MEE。
另一方面，對半導體基板SUB的另一側表面注入n型的雜質，藉此，形成N型緩衝層NBR。接著，對半導體基板SUB的另一側表面注入p型的雜質，藉此，形成p型的集極擴散層CDR。之後，形成與集極擴散層CDR接觸的背面電極BEL，圖2以及圖3等所示之半導體裝置的主要部分便完成。
具備上述之IE型溝槽閘極IGBT的半導體裝置，可令IE功效更進一步提高。針對此點，與具備比較例之IE型溝槽閘極IGBT的半導體裝置比較並說明之。
如圖18所示的，比較例之半導體裝置，分別形成了與射極電極EEL電連接的接觸部CNE，還有，與源極擴散層SDR以及基極擴散層BDR電連接的接觸部CNP。另外，關於其以外之構造，與實施態樣1之半導體裝置相同的構件會附上相同的符號，除非有必要，其說明不重複為之。
一般而言，在具備IE型溝槽閘極IGBT的半導體裝置中，為了提高IE功效，以下的3個方法為有效。亦即，將閘極電極與射極電極的間隔(台面寬度)縮小(方法A)、將從基極擴散層到溝槽的下端(閘極電極的下端)的距離拉長(方 法B)，以及將非活性區域擴大(方法C)。在此，主要係從方法A的觀點來達到提高IE功效之目的。
比較例之半導體裝置，若將台面寬度MW縮小，則接觸部CNP會接近閘極電極GEL，接觸部CNP與閘極電極GEL會有電性短路之虞。因此，欲將台面寬度MW縮小有其限度。
相對於比較例之半導體裝置，實施態樣1之半導體裝置，係形成了共通的接觸部CCN，作為與射極電極EEL電連接的接觸部，還有，與源極擴散層SDR以及基極擴散層BDR電連接的接觸部。該接觸部CCN，以跨源極擴散層SDR、基極擴散層BDR以及射極電極EEL的方式形成。藉此，相較於比較例之半導體裝置，可將台面寬度MW(參照圖3)更進一步縮小。其結果，可令IE功效更進一步提高，並可令導通電壓下降。
另外，實施態樣之半導體裝置，其接觸開口部COP，以射極電極EEL與基極擴散層BDR於接觸開口部COP的底面露出，且基極擴散層BDR與源極擴散層SDR於接觸開口部COP的側面露出的方式形成。p型的雜質從該接觸開口部COP注入基極擴散層BDR，藉此，在基極擴散層BDR，射極電極EEL側的部分形成到比閘極電極GEL側的部分更深的位置。
藉此，可令基極擴散層BDR的閘極電極GEL側的深度，配合接觸開口部COP的底部的傾斜，形成得比較淺，如是便可將從基極擴散層BDR的閘極電極GEL 側的底部的部分到閘極電極GEL的下端為止的長度LG更進一步拉長(參照圖3，方法B)。其結果，可令IE功效更進一步提高。
另外，在令IE型溝槽閘極IGBT切斷時，累積於N型區域NSR的載子(電洞)，會流經基極擴散層BDR的射極電極EEL側的形成到較深之位置的部分，其可抑制因為電洞流經基極擴散層BDR的閘極電極GEL側的部分所形成之寄生電晶體的動作。
[實施態樣2]
茲針對可將台面寬度更進一步縮小的半導體裝置進行說明，作為具備實施態樣2之IE型溝槽閘極IGBT的半導體裝置。
如圖19以及圖20所示的，在活性區域ACR，以在Y方向上延伸的方式配置了閘極電極GEL。閘極電極GEL，隔著閘極絶緣膜GIF，形成在溝槽TRC內。
以與閘極電極GEL夾著活性區域ACR(半導體基板SUB的區域)，在X方向上隔著距離，而與閘極電極GEL對向的方式，配置了射極電極EEL。射極電極EEL，在Y方向上延伸。射極電極EEL，隔著射極絶緣膜EIF，形成在溝槽TRC內。射極電極EEL的寬度EW，形成得比閘極電極GEL的寬度GW更寬。
共通的接觸部CCN，在接觸部CCN的接觸底部與射極電極EEL接觸。另外，在接觸部CCN的接觸側部，與源極擴散層SDR以及基極擴散層BDR接觸。射極 電極EEL的頂面，位於比閘極電極GEL的頂面更下方的位置。另外，關於其以外之構造，與圖1~圖3所示之半導體裝置的構造相同，故相同的構件會附上相同的符號，除非有必要，其說明不重複為之。
接著，針對上述之半導體裝置的製造方法的一例進行說明。在經過與圖5以及圖6所示之步驟同樣的步驟之後，如圖21所示的，於半導體基板SUB，形成了既定深度的溝槽TRC與溝槽TRCW。形成射極電極的溝槽TRCW的寬度TEW，比形成閘極電極的溝槽TRC的寬度TGW更寬。
接著，如圖22所示的，用填充溝槽TRC內部以及溝槽TRCW內部的態樣，以覆蓋半導體基板SUB的方式形成多晶矽膜PSF。接著，對多晶矽膜PSF的整個表面實行蝕刻處理，藉此，位在半導體基板SUB的頂面上的多晶矽膜PSF的部分被除去。然後，對多晶矽膜PSF實行過度蝕刻處理。藉此，如圖23所示的，殘留於溝槽TRC的多晶矽膜PSF的頂面的位置，位於比半導體基板SUB的表面更低的位置。
另外，此時，填充寬度較寬之溝槽TRCW內部的多晶矽膜PSF的蝕刻率，會比填充寬度較窄之溝槽TRC內部的多晶矽膜PSF的蝕刻率更快。因此，藉由1次的蝕刻處理，便可令殘留在溝槽TRCW內的多晶矽膜PSF的頂面的位置，比殘留在溝槽TRC內的多晶矽膜PSF的頂面的位置更低。
另外，此時，亦可藉由形成光阻圖案，將殘留在溝槽TRCW內的多晶矽膜PSF與殘留在溝槽TRC內的多晶矽膜PSF分開實行蝕刻處理。
接著，經過與圖9~圖13所示之步驟同樣的步驟，如圖24所示的，以貫通接觸層間絶緣膜CIL的方式，形成接觸開口部COP。於接觸開口部COP的底面，射極電極EEL露出，於接觸開口部COP的側面，源極擴散層SDR與基極擴散層BDR露出。
接著，如圖25所示的，以形成了接觸開口部COP的接觸層間絶緣膜CIL為注入遮罩，對基極擴散層BDR注入p型的雜質。此時，係從接觸開口部COP注入p型的雜質，因此，在基極擴散層BDR，射極電極EEL側的部分，形成到比閘極電極GEL側的部分更深的位置。藉此，基極擴散層BDR的基極底部，便以射極電極EEL側的基極底部的部分，位於比閘極電極GEL側的基極底部的部分更深的位置的態樣傾斜。
接著，如圖26所示的，以覆蓋接觸開口部COP的內壁面的方式，在接觸層間絶緣膜CIL上形成障蔽金屬膜BME。接著，用填充接觸開口部COP內部的態樣，以覆蓋障蔽金屬膜BME的方式，形成鋁膜。利用填充接觸開口部COP內部的障蔽金屬膜BME的部分與鋁膜的部分形成接觸部CCN。另外，形成與接觸部CCN電連接的金屬射極電極MEE。
另一方面，於半導體基板SUB的另一側表面，形成N型緩衝層NBR以及p型的集極擴散層CDR。之後，形成與集極擴散層CDR接觸的背面電極BEL，圖19以及圖20所示之半導體裝置的主要部分便完成。
上述之半導體裝置，其射極電極EEL的寬度比閘極電極GEL的寬度更寬，接觸部CCN的整個底面與射極電極EEL接觸。此構造，相當於令實施態樣1之半導體裝置的射極電極EEL，更進一步接近閘極電極GEL側的構造。藉此，射極電極EEL與閘極電極GEL之間的台面寬度MW，便更進一步縮小(方法A)。其結果，可令IE功效更進一步提高。
另外，如前所述的，可將基極擴散層BDR的閘極電極GEL側的深度，配合接觸開口部COP的底部的傾斜，形成得比較淺，如是便可將從基極擴散層BDR的閘極電極GEL側的底部的部分到閘極電極GEL的下端為止的長度LG更進一步拉長(參照圖20，方法B)。其結果，有助於IE功效的提高。
另外，射極電極EEL的寬度形成得比閘極電極GEL的寬度更寬，藉此，便可提高形成接觸部CCN的接觸開口部COP的尺寸的自由度。因此，可降低接觸開口部COP的深寬比(深度/底部的尺寸)，並可改善障蔽金屬膜BME的覆蓋性，同時可確實地填充作為接觸部CCN的鋁膜。
[實施態樣3]
茲針對於非活性區域形成了射極電極的半導體裝置進行說明，作為具備實施態樣3之IE型溝槽閘極IGBT的半導體裝置。
如圖27以及圖28所示的，在活性區域ACR，以在Y方向上延伸的方式配置了閘極電極GEL。閘極電極GEL，隔著閘極絶緣膜GIF，形成在溝槽TRC內。
以與閘極電極GEL夾著活性區域ACR(半導體基板SUB的區域)，在X方向上隔著距離，且與閘極電極GEL對向的方式，配置了射極電極EEL。射極電極EEL，以跨非活性區域IACR的整個區域的方式形成。射極電極EEL，隔著射極絶緣膜EIF，形成在溝槽TRCH內。射極絶緣膜EIF的厚度，為了確保耐壓，形成得比閘極絶緣膜GIF的厚度更厚。
共通的接觸部CCN，在接觸部CCN的接觸底部與射極電極EEL接觸。另外，在接觸部CCM的接觸側部，與源極擴散層SDR以及基極擴散層BDR接觸。射極電極EEL的頂面，位於比閘極電極GEL的頂面更下方的位置。另外，關於其以外之構造，與圖1~圖3所示之半導體裝置的構造相同，故相同的構件會附上相同的符號，除非有必要，其說明不重複為之。
接著，針對上述之半導體裝置的製造方法的一例進行說明。在經過與圖5以及圖6所示之步驟同樣的步驟之後，如圖29所示的，於半導體基板SUB，形成既定深度的溝槽TRC與溝槽TRCH。形成射極電極的溝槽TRCH，以跨非活性區域IACR的整個區域的方式形成。
接著，如圖30所示的，實行熱氧化處理，藉此，於包含溝槽TRC以及溝槽TRCH的各自的內壁面在內的半導體基板SUB的表面，形成較厚的絶緣膜IFC。接著，實行既定的照相製版處理，藉此，形成露出形成在溝槽TRC內的絶緣膜IFC，並覆蓋位在溝槽TRCH內的絶緣膜IFC的光阻圖案(圖中未顯示)。
接著，以該光阻圖案為蝕刻遮罩，實行蝕刻處理，將形成在溝槽TRC內的絶緣膜IFC除去，藉此，令半導體基板SUB露出。
接著，如圖31所示的，實行熱氧化處理，藉此，於在溝槽TRC內露出之半導體基板SUB的表面，形成較薄的絶緣膜IFN。較薄的絶緣膜IFN，成為閘極絶緣膜，較厚的絶緣膜IFC，成為射極絶緣膜。
接著，以填充溝槽TRC以及溝槽TRCH的態樣，形成多晶矽膜(圖中未顯示)。接著，對多晶矽膜的整個表面實行蝕刻處理，藉此，位在半導體基板SUB的頂面上的多晶矽膜的部分被除去。然後，對多晶矽膜實行過度蝕刻處理。藉此，如圖32所示的，殘留於溝槽TRC的多晶矽膜PSF的頂面的位置，位於比半導體基板SUB的表面更低的位置。
此時，填充以跨非活性區域IACR的整個區域的方式形成的溝槽TRCH內部的多晶矽膜PSF的蝕刻率，比填充溝槽TRC內部的多晶矽膜PSF的蝕刻率更快。 因此，藉由1次的蝕刻處理，便可令殘留在溝槽TRCH內的多晶矽膜PSF的頂面的位置，比殘留在溝槽TRC內的多晶矽膜PSF的頂面的位置更低。
接著，經過與圖9~圖13所示之步驟同樣的步驟，如圖33所示的，以貫通接觸層間絶緣膜CIL的方式，形成接觸開口部COP。於接觸開口部COP的底面，射極電極EEL露出，於接觸開口部COP的側面，源極擴散層SDR與基極擴散層BDR露出。
接著，如圖34所示的，以形成了接觸開口部COP的接觸層間絶緣膜CIL為注入遮罩，對基極擴散層BDR注入p型的雜質。此時，係從接觸開口部COP注入p型的雜質，因此，在基極擴散層BDR，射極電極EEL側的部分，形成到比閘極電極GEL側的部分更深的位置。藉此，基極擴散層BDR的基極底部，便以射極電極EEL側的基極底部的部分，位於比閘極電極GEL側的基極底部的部分更深的位置的態樣傾斜。
接著，如圖35所示的，以覆蓋接觸開口部COP的內壁面的方式，在接觸層間絶緣膜CIL上形成障蔽金屬膜BME。接著，用填充接觸開口部COP內部的態樣，以覆蓋障蔽金屬膜BME的方式，形成鋁膜。利用填充接觸開口部COP內部的障蔽金屬膜BME的部分與鋁膜的部分形成接觸部CCN。另外，形成與接觸部CCN電連接的金屬射極電極MEE。
另一方面，於半導體基板SUB的另一側表面，形成N型緩衝層NBR以及p型的集極擴散層CDR。之後，形成與集極擴散層CDR接觸的背面電極BEL，圖27以及圖28所示之半導體裝置的主要部分便完成。
上述之半導體裝置，與前述之半導體裝置同樣，射極電極EEL與閘極電極GEL之間的台面寬度MW，會更進一步縮小(方法A)。其結果，便可令IE功效更進一步提高。另外，可令基極擴散層BDR的閘極電極GEL側的深度，配合接觸開口部COP的底部的傾斜，形成得比較淺，如是便可將從基極擴散層BDR的閘極電極GEL側的底部的部分到閘極電極GEL的下端為止的長度LG更進一步拉長(參照圖28，方法B)。其結果，有助於IE功效的提高。
再者，實施態樣3之半導體裝置，可獲得以下的功效。首先，以跨非活性區域IACR的整個區域的方式形成了射極電極EEL。藉此，便無須於非活性區域INACR形成浮動擴散層。
另外，從集極擴散層CDR注入的電洞，不會累積於浮動擴散層，會累積於N型區域NSR。藉此，由於並無累積於浮動擴散層的電洞，故在令IGBT切斷時，可更快速地令其切斷。
另外，由於並未形成浮動擴散層，故切斷時的電場會變得非常強。因此，將隔設在射極電極EEL與溝槽TRCH之間的射極絶緣膜EIF的膜厚，形成得比閘 極絶緣膜GIF的膜厚更厚，藉此，便可確保切斷時的耐壓。尤其，可相對於溝槽的角落部位的電場集中確保耐壓。
另外，可針對在各實施態樣中所說明之半導體裝置與其製造方法，因應需要實行各種組合。
以上，係根據實施態樣具體說明本發明人之發明，惟本發明並非僅限於該等實施態樣，在不超出其發明精神的範圍內可作出各種變更，自不待言。
上述之實施態樣2、3，包含以下的態樣。
(附註1)
一種半導體裝置的製造方法，該半導體裝置具備溝槽閘極雙極電晶體，該半導體裝置的製造方法的特徵為包含：於具有第1表面的第1導電型的半導體基板(SUB)，區劃出互相鄰接之第1區域(ACR)與第2區域(IACR)的步驟；形成從位於該第1區域(ACR)的該半導體基板(SUB)的該第1表面到達第1深度，並具有第1寬度的第1溝槽(TRC)，同時形成與該第1溝槽(TRC)隔著距離，從該半導體基板(SUB)的該第1表面到達該第1深度，並具有比該第1寬度更寬的第2寬度的第2溝槽(TRC)的步驟；在該第1溝槽(TRC)內隔著第1絶緣膜(GIF)形成閘極電極(GEL)，同時在該第2溝槽(TRC)內隔著第2絶緣膜(EIF)，形成具有比該閘極電極(GEL)的上端更低的上端的射極電極(EEL)的步驟；對該第2區域(IACR)導入第2導電型的雜質，以形成浮動擴散層的步驟；形成從位在該閘極電極(GEL)與該射極電極(EEL)之間的該半導體基板 (SUB)的該第1表面到達第2深度的第1導電型的源極區域(SDR)的步驟；形成從位在該閘極電極(GEL)與該射極電極(EEL)之間的該半導體基板(SUB)的該第2深度到達比該第2深度更深且比該第1深度更淺的位置的第2導電型的基極區域(BDR)的步驟；以覆蓋該第1區域(ACR)以及該第2區域(IACR)的方式，形成接觸層間絶緣膜(CIL)的步驟；對該接觸層間絶緣膜(CIL)實行蝕刻處理，以形成於底面露出該射極電極(EEL)，於側面露出該源極區域(SDR)以及該基極區域(BDR)的接觸開口部(COP)的步驟；以及在該接觸開口部(COP)內，形成具有接觸底部與接觸側部，該接觸底部與該射極電極(EEL)接觸，該接觸側部與該基極區域(BDR)以及該源極區域(SDR)接觸的接觸部(CCN)的步驟。
(附註2)
如附註1所記載之半導體裝置的製造方法，其中，形成該基極區域(BDR)的步驟，包含：經由該接觸開口部(COP)，對該基極區域(BDR)注入第2導電型的雜質並令其熱擴散，藉此，以該基極區域(BDR)的該射極電極(EEL)側的基極底部的第1部分，比該基極區域(BDR)的該閘極電極(GEL)側的該基極底部的第2部分更深的態樣，令該基極區域(BDR)的該基極底部傾斜的步驟。
(附註3)
如附註1之半導體裝置的製造方法，其中，形成該閘極電極(GEL)以及該射極電極(EEL)的步驟，包含：用填充該第1溝槽(TRC)內部以及該第2溝槽(TRC)內部的態樣，以覆蓋該半導體基板(SUB)的方式形成導電性膜的步驟； 對該導電性膜的整個表面實行蝕刻處理，以將位在該半導體基板(SUB)的該第1表面上的該導電性膜的部分除去，並令分別殘留在該第1溝槽(TRC)內以及該第2溝槽(TRC)內的該導電性膜的部分的頂面的位置，比該半導體基板(SUB)的該第1表面的位置更低的步驟；以及令殘留在該第2溝槽(TRC)內的該導電性膜的部分的頂面的位置，比殘留在該第1溝槽(TRC)內的該導電性膜的部分的頂面的位置更低的步驟。
(附註4)
一種半導體裝置的製造方法，該半導體裝置具備溝槽閘極雙極電晶體，該半導體裝置的製造方法的特徵為包含：於具有第1表面的第1導電型的半導體基板(SUB)，區劃出互相鄰接之第1區域(ACR)與第2區域(IACR)的步驟；形成從位於該第1區域(ACR)的該半導體基板(SUB)的該第1表面到達第1深度的第1溝槽(TRC)，同時形成與該第1溝槽(TRC)隔著距離，從位於該第2區域(IACR)的該半導體基板(SUB)的該第1表面到達該第1深度，並跨該第2區域(IACR)的整個區域的第2溝槽(TRC)的步驟；在該第1溝槽(TRC)內，形成具有第1膜厚的第1絶緣膜(GIF)，並在該第2溝槽(TRC)內，形成具有比該第1膜厚更厚的第2膜厚的第2絶緣膜(EIF)的步驟；在該第1溝槽(TRC)內隔著該第1絶緣膜(GIF)形成閘極電極(GEL)，同時在該第2溝槽(TRC)內隔著該第2絶緣膜(EIF)，形成具有比該閘極電極(GEL)的上端更低的上端的射極電極(EEL)的步驟；形成從位在該閘極電極(GEL)與該射極電極(EEL)之間的該第1區域(ACR)的該半導體基板(SUB)的該第1表面到達第2深度的第1導電型的源極區域(SDR)的步驟；形成從位在該閘極電極(GEL)與該射 極電極(EEL)之間的該第1區域(ACR)的該半導體基板(SUB)的該第2深度到達比該第2深度更深且比該第1深度更淺的位置的第2導電型的基極區域(BDR)的步驟；以覆蓋該第1區域(ACR)以及該第2區域(IACR)的方式，形成接觸層間絶緣膜(CIL)的步驟；對該接觸層間絶緣膜(CIL)實行蝕刻處理，以形成於底面露出該射極電極(EEL)，於側面露出該源極區域(SDR)以及該基極區域(BDR)的接觸開口部(COP)的步驟；以及在該接觸開口部(COP)內，形成具有接觸底部與接觸側部，該接觸底部與該射極電極(EEL)接觸，該接觸側部與該基極區域(BDR)以及該源極區域(SDR)接觸的接觸部(CCN)的步驟。
(附註5)
如附註4所記載之半導體裝置的製造方法，其中，形成該基極區域(BDR)的步驟，包含：經由該接觸開口部(COP)，對該基極區域(BDR)注入第2導電型的雜質並令其熱擴散，藉此，以該基極區域(BDR)的該射極電極(EEL)側的基極底部的第1部分，比該基極區域(BDR)的該閘極電極(GEL)側的該基極底部的第2部分更深的態樣，令該基極區域(BDR)的該基極底部傾斜的步驟。
(附註6)
如附註4所記載之半導體裝置的製造方法，其中，形成該閘極電極(GEL)以及該射極電極(EEL)的步驟，包含：用填充該第1溝槽(TRC)內部以及該第2溝槽(TRC)內部的態樣，以覆蓋該半導體基板(SUB)的方式形成導電性膜的步驟；對該導電性膜的整個表面實行蝕刻處理，以將位在該半導體基板 (SUB)的該第1表面上的該導電性膜的部分除去，並令分別殘留在該第1溝槽(TRC)內以及該第2溝槽(TRC)內的該導電性膜的部分的頂面的位置，比該半導體基板(SUB)的該第1表面的位置更低的步驟；以及令殘留在該第2溝槽(TRC)內的該導電性膜的部分的頂面的位置，比殘留在該第1溝槽(TRC)內的該導電性膜的部分的頂面的位置更低的步驟。
CER:單元形成區域
FLP:場板
GEP:閘極襯墊
GUR:保護環
MEE:金屬射極電極
MEP:金屬射極襯墊
MGI:金屬閘極配線
MGL:金屬閘極電極
RR:區域
SED:半導體裝置
SUB:半導體基板

Claims (3)

  1. 一種半導體裝置的製造方法，該半導體裝置具備溝槽閘極雙極電晶體，該半導體裝置的製造方法包含：於具有第1表面的第1導電型的半導體基板，區劃出互相鄰接之第1區域與第2區域的步驟；在從位於該第1區域的該半導體基板的該第1表面到達第1深度的第1溝槽內隔著第1絶緣膜形成閘極電極，同時在「與該第1溝槽隔著距離並從該半導體基板的該第1表面到達該第1深度的第2溝槽內」隔著第2絶緣膜形成射極電極的步驟；對位於該第2區域的該半導體基板導入第2導電型的雜質，以形成浮動區域的步驟；形成從位在該閘極電極與該射極電極之間的該第1區域的該半導體基板的該第1表面到達第2深度的第1導電型的源極區域的步驟；形成從位在該閘極電極與該射極電極之間的該第1區域的該半導體基板的該第2深度到達比該第2深度更深且比該第1深度更淺的位置的第2導電型的基極區域的步驟；以覆蓋該第1區域以及該第2區域的方式，形成接觸層間絶緣膜的步驟；對該接觸層間絶緣膜實行蝕刻處理，藉此，以跨該射極電極與該源極區域的態樣，形成露出該射極電極以及該源極區域的開口部的步驟；以形成有該開口部的該接觸層間絶緣膜為蝕刻遮罩，對該射極電極、該源極區域以及該基極區域實行蝕刻處理，以形成接觸開口部的步驟；將該接觸開口部內的殘渣除去的步驟；以及 在該接觸開口部內，形成與該射極電極、該基極區域以及該源極區域電連接之接觸部的步驟；其中，形成該基極區域的步驟，包含：經由該接觸開口部，對該基極區域注入第2導電型的雜質並令其熱擴散，藉此，以該基極區域的該射極電極側的基極底部的第1部分，比該基極區域的該閘極電極側的該基極底部的第2部分更深的態樣，令該基極底部傾斜的步驟。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，形成該閘極電極以及該射極電極的步驟，包含：用填充該第1溝槽內部以及該第2溝槽內部的態樣，以覆蓋該半導體基板的方式，形成第1導電性膜的步驟；以及對該第1導電性膜的整個表面實行蝕刻處理，以將位在該半導體基板的該第1表面上的該第1導電性膜的部分除去，並令分別殘留在該第1溝槽內以及該第2溝槽內的該第1導電性膜的部分的頂面的位置，比該半導體基板的該第1表面的位置更下方的步驟。
  3. 如申請專利範圍第2項之半導體裝置的製造方法，其中，形成該接觸開口部的步驟，包含：以該接觸開口部的該射極電極側的開口底面的第1部分，位於比該接觸開口部的該基極區域側的該開口底面的第2部分更深的位置的態樣，令該開口底面傾斜的步驟；形成該接觸部的步驟，包含： 以該接觸部的該射極電極側的接觸底部的第1部分，位於比該基極區域側的該接觸底部的第2部分更深的位置的態樣，令該接觸底部傾斜的步驟。
TW106130534A 2016-09-12 2017-09-07 半導體裝置之製造方法 TWI717551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016177746A JP6786316B2 (ja) 2016-09-12 2016-09-12 半導体装置の製造方法
JP2016-177746 2016-09-12

Publications (2)

Publication Number Publication Date
TW201826541A TW201826541A (zh) 2018-07-16
TWI717551B true TWI717551B (zh) 2021-02-01

Family

ID=59856402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130534A TWI717551B (zh) 2016-09-12 2017-09-07 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US10600896B2 (zh)
EP (2) EP3293770A1 (zh)
JP (1) JP6786316B2 (zh)
CN (2) CN107819032B (zh)
TW (1) TWI717551B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6786316B2 (ja) * 2016-09-12 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7125339B2 (ja) * 2018-12-26 2022-08-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3863062A1 (en) * 2020-02-07 2021-08-11 Infineon Technologies Austria AG Semiconductor transistor device and method of manufacturing the same
JP7475265B2 (ja) 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法
KR20220119821A (ko) 2021-02-22 2022-08-30 삼성전자주식회사 반도체 장치
CN113178474A (zh) * 2021-03-02 2021-07-27 华为技术有限公司 半导体器件及其制作方法、及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018029A1 (en) * 2009-07-21 2011-01-27 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4205128B2 (ja) * 1996-04-11 2009-01-07 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2007207930A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 残渣処理システム、残渣処理方法及び半導体装置の製造方法
KR101375035B1 (ko) * 2006-09-27 2014-03-14 맥스파워 세미컨덕터 인크. Ｍｏｓｆｅｔ 및 그 제조 방법
US20130164895A1 (en) * 2011-12-12 2013-06-27 Maxpower Semiconductor, Inc. Trench-Gated Power Devices with Two Types of Trenches and Reliable Polycidation
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
US8946002B2 (en) * 2012-07-24 2015-02-03 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a patterned gate dielectric and structure therefor
JP6190206B2 (ja) 2012-08-21 2017-08-30 ローム株式会社 半導体装置
JP6284314B2 (ja) * 2012-08-21 2018-02-28 ローム株式会社 半導体装置
JP5900243B2 (ja) * 2012-08-23 2016-04-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014075483A (ja) 2012-10-04 2014-04-24 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
US9666663B2 (en) * 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
JP6354458B2 (ja) * 2014-08-27 2018-07-11 富士電機株式会社 半導体装置
JP5758058B1 (ja) 2015-03-23 2015-08-05 株式会社コーチ・エィ コーチング支援システム、コーチング支援方法、およびコーチング支援プログラム
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6584893B2 (ja) 2015-09-25 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6786316B2 (ja) * 2016-09-12 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018029A1 (en) * 2009-07-21 2011-01-27 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone

Also Published As

Publication number Publication date
US10600896B2 (en) 2020-03-24
JP6786316B2 (ja) 2020-11-18
EP3293770A1 (en) 2018-03-14
US20180076308A1 (en) 2018-03-15
CN107819032B (zh) 2023-10-24
CN107819032A (zh) 2018-03-20
EP3483940A1 (en) 2019-05-15
EP3483940B1 (en) 2020-07-22
TW201826541A (zh) 2018-07-16
CN207474470U (zh) 2018-06-08
JP2018046053A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
TWI717551B (zh) 半導體裝置之製造方法
US20210126117A1 (en) Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
JP7010275B2 (ja) 半導体装置
JP6844147B2 (ja) 半導体装置
JP6406454B2 (ja) 半導体装置
JP7279770B2 (ja) 半導体装置
CN109256417B (zh) 半导体装置
CN107636835B (zh) 半导体装置及制造方法
JP6777245B2 (ja) 半導体装置
JP7435672B2 (ja) 半導体装置
JP2018110164A (ja) 半導体装置
JP2023099104A (ja) 半導体装置
JP7155641B2 (ja) 半導体装置
JP5512455B2 (ja) 半導体装置
JP7068994B2 (ja) 半導体装置
JP6733829B2 (ja) 半導体装置
JP2012238898A (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2018006648A (ja) 半導体装置
JP2019087730A (ja) 半導体装置
JP6058712B2 (ja) 半導体装置
JP5774744B2 (ja) 半導体装置
US20240097015A1 (en) Semiconductor device and method of manufacturing the same
KR101049446B1 (ko) 전력 반도체 소자
WO2023127253A1 (ja) 半導体装置
US20230378281A1 (en) Manufacturing method of semiconductor device