TWI702608B - 記憶體系統及對記憶體系統寫入的方法 - Google Patents

記憶體系統及對記憶體系統寫入的方法 Download PDF

Info

Publication number
TWI702608B
TWI702608B TW108111593A TW108111593A TWI702608B TW I702608 B TWI702608 B TW I702608B TW 108111593 A TW108111593 A TW 108111593A TW 108111593 A TW108111593 A TW 108111593A TW I702608 B TWI702608 B TW I702608B
Authority
TW
Taiwan
Prior art keywords
write
threshold voltage
memory
memory cells
voltage
Prior art date
Application number
TW108111593A
Other languages
English (en)
Other versions
TW202032572A (zh
Inventor
海波 李
文龍 梅
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI702608B publication Critical patent/TWI702608B/zh
Publication of TW202032572A publication Critical patent/TW202032572A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5622—Concurrent multilevel programming of more than one cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5624—Concurrent multilevel programming and programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種記憶體系統包含多個記憶體單元，並且記憶體單元為多電壓單元。記憶體系統執行寫入操作以對記憶體單元寫入。在每次寫入操作之後，執行至少一次閾值電壓測試，以判斷記憶體單元的閾值電壓是否大於驗證電壓。在確定第一記憶體單元的閾值電壓大於第一驗證電壓時，將禁止該第一記憶體單元在下一寫入操作期間被寫入。在確定第二記憶體單元的閾值電壓新近變得大於第二驗證電壓時，其中第二驗證電壓大於第一驗證電壓，將在下一寫入操作期間再次對第二記憶體單元寫入。

Description

記憶體系統及對記憶體系統寫入的方法
本發明涉及一種用於對記憶體系統寫入的方法，並且更具體而言，涉及一種用於對記憶體系統寫入以減少保留錯誤的方法。
NAND快閃記憶體是一種已經廣泛用於包含筆記本、行動電話和硬碟驅動器的很多領域中的非易失性存儲介質。不過，NAND快閃記憶體中存儲的資料可能並非一直穩定且固定。例如，在快閃記憶體單元隨時間推移而失去電荷時，快閃記憶體單元中存儲的資料可能會變化並變為無效。在快閃記憶體單元是多電壓單元(MLC)時，保留錯誤甚至更有害。
導致保留錯誤的原因之一被稱為暫態(或初始)閾值電壓(Vt)漂移(IVS)，這意味著由寫入操作提升的閾值電壓可能在寫入操作之後的短時間段內下降。有時，IVS可能會大到200mV到300mV。在該情況下，將會減小讀取裕量(margin)，並且一些快閃記憶體單元中存儲的資料可能變為無效。
本發明的一個實施例公開了一種用於對記憶體系統寫入的方法。記 憶體系統包含多個記憶體單元，並且多個記憶體單元為多電壓單元(multiple level cell，MLC)。
該方法包含：執行多次寫入操作，以對多個記憶體單元寫入，在多次寫入操作中的每次之後，執行至少一次閾值電壓測試，以判斷多個記憶體單元的閾值電壓是否大於至少一個驗證電壓，在確定第一記憶體單元的閾值電壓大於對應於低於預定寫入狀態的寫入狀態的驗證電壓時，禁止第一記憶體單元在下一寫入操作期間被寫入，並且在確定第二記憶體單元的閾值電壓新近變得大於對應於不低於預定寫入狀態的寫入狀態的驗證電壓時，在下一寫入操作期間保持對第二記憶體單元寫入。
本發明的另一個實施例公開了一種用於對記憶體系統寫入的方法。記憶體系統包含多個記憶體單元，並且多個記憶體單元為多電壓單元(MLC)。
該方法包含：執行多次寫入操作，以對多個記憶體單元寫入，在多次寫入操作中的每次之後，執行至少一次閾值電壓測試，以判斷多個記憶體單元的閾值電壓是否大於至少一個驗證電壓，在確定第一記憶體單元的閾值電壓大於第一驗證電壓時，禁止第一記憶體單元在下一寫入操作期間被寫入，並且在已經執行預定次數的寫入操作之後，提高要在後續閾值電壓測試中測試的驗證電壓。
本發明的另一個實施例公開了一種用於對記憶體系統寫入的方法。記憶體系統包含多個記憶體單元，並且多個記憶體單元為多電壓單元(MLC)。
該方法包含：執行多次寫入操作，以對多個記憶體單元寫入，在多次寫入操作中的每次之後，執行至少一次閾值電壓測試，以判斷多個記憶體單元的閾值電壓是否大於至少一個驗證電壓，在確定第一記憶體單元的閾值電壓大於第一驗證電壓時，禁止第一記憶體單元在下一寫入操作期間被寫入，並且在執行對應於多個記憶體單元的目標寫入狀態的閾值電壓測試之後，提高要在 後續閾值電壓測試中測試的對應於多個記憶體單元的所有寫入狀態的驗證電壓。
本發明的另一個實施例公開了一種記憶體系統。記憶體系統包含耦接到至少一個字元線的多個記憶體單元、以及耦接到至少一個字元線的控制電路。多個記憶體單元是多電壓單元(MLC)。
控制電路通過經由至少一個字元線提供寫入電壓而執行多次寫入操作以對多個記憶體單元寫入，在多次寫入操作中的每個之後，執行至少一次閾值電壓測試，以判斷多個記憶體單元的閾值電壓是否大於至少一個驗證電壓。在確定第一記憶體單元的閾值電壓大於對應於低於預定寫入狀態的寫入狀態的驗證電壓時，控制電路禁止第一記憶體單元在下一寫入操作期間被寫入。在確定第二記憶體單元的閾值電壓新近變得大於對應於不低於預定寫入狀態的寫入狀態的驗證電壓時，控制電路在下一寫入操作期間保持對第二記憶體單元寫入。
在閱讀各種附圖和繪圖中所示的優選實施例的以下具體實施方式之後，本發明的這些和其它目的將毫無疑義地對本領域普通技術人員顯而易見。
100:記憶體系統
110:控制電路
MCA(1,1)至MCA(M,N):記憶體單元
FT:浮閘電晶體
WL1至WLM:字元線
200、300:方法
S210至S280、S310至S380:步驟
第1圖示出了根據本發明的一個實施例的記憶體系統。
第2圖示出了根據本發明的一個實施例的用於操作第1圖中的記憶體系統的方法。
第3圖示出了根據本發明的另一個實施例的用於操作第1圖中的記憶體系統的方法。
第1圖示出了根據本發明的一個實施例的記憶體系統100。記憶體系統100包含多個記憶體單元MCA(1,1)到MCA(M,N)以及控制電路110，其中M和N為正整數。在本發明的一些實施例中，記憶體系統100可以是快閃記憶體，例如NAND型快閃記憶體。
在第1圖中，N個記憶體單元可以耦接到同一對應字元線。例如，記憶體單元MCA(1,1)到MCA(1,N)可以耦接到字元線WL1，並且記憶體單元MCA(M,1)到MCA(M,N)可以耦接到字元線WLM。而且，控制電路110耦接到字元線WL1到WLM，以用於控制記憶體單元MCA(M,1)到MCA(M,N)，以用於寫入操作。
在一些實施例中，可以通過經由字元線施加寫入電壓而同時對耦接到同一字元線的記憶體單元進行寫入。
在一些實施例中，記憶體單元MCA(1,1)到MCA(M,N)可以是多電壓單元(MLC)，包含四電壓單元(QLC)和三電壓單元(TLC)。亦即，記憶體單元MCA(1,1)到MCA(M,N)中的每者可以存儲多種位元狀態的資料。
例如，記憶體單元MCA(1,1)到MCA(M,N)中的每者可以包含浮閘電晶體FT。在記憶體單元MCA(1,1)到MCA(M,N)的寫入操作期間，記憶體單元MCA(1,1)到MCA(M,N)的浮閘電晶體FT的閘極端子可以從字元線WL1到WLM接收寫入電壓，並且記憶體單元MCA(1,1)到MCA(M,N)的浮閘電晶體FT的第一端子可以接收參考電壓。在一些實施例中，寫入電壓可以大於參考電壓，並且因而浮閘電晶體FT的閘極端子和第一端子之間的高交叉電壓將向浮閘電晶體FT的閘極結構注入電子，從而提高浮閘電晶體FT的閾值電壓。
通過向浮閘電晶體FT的閘極結構注入足夠的電子，浮閘電晶體FT的閾值電壓將被提高到期望電壓。因此，可以根據記憶體單元MCA(1,1)到MCA(M,N)的浮閘電晶體FT的閾值電壓的電壓來識別記憶體單元MCA(1,1)到 MCA(M,N)中存儲的資料的狀態。
例如，記憶體單元MCA(1,1)到MCA(M,N)能夠存儲八種不同的資料狀態。在該情況下，如果記憶體單元MCA(1,1)的閾值電壓小於第一驗證電壓，那麼可以將記憶體單元MCA(1,1)視為未被寫入，並且可以將記憶體單元MCA(1,1)視為具有第一寫入狀態。不過，如果記憶體單元MCA(1,1)的閾值電壓大於第一驗證電壓，那麼可以將記憶體單元MCA(1,1)視為被寫入為具有第二寫入狀態。而且，如果記憶體單元MCA(1,1)保持被寫入為使其閾值電壓大於第二編驗證電壓，該第二驗證電壓大於第一驗證電壓，那麼記憶體單元MCA(1,1)將被視為被寫入為具有第三寫入狀態，以此類推。在一些其它實施例中，記憶體單元MCA(1,1)到MCA(M,N)能夠存儲更多或更少的資料狀態，並且根據應用需要，資料狀態可以由具有不同級的閾值電壓表示。
不過，在將記憶體單元MCA(1,1)到MCA(M,N)寫入到閾值電壓的期望電壓之後，記憶體單元MCA(1,1)到MCA(M,N)的閾值電壓可以在短時間段內下降，這就是所謂的暫態閾值電壓漂移(或初始閾值電壓漂移)。暫態閾值電壓漂移可能導致記憶體單元MCA(1,1)到MCA(M,N)中的一些的閾值電壓下降到驗證電壓以下，由此導致記憶體單元MCA(1,1)到MCA(M,N)中的一些中存儲的資料出錯。
為了解決暫態閾值電壓漂移導致的問題，已經證實多次寫入是有效的。亦即，在已經將記憶體單元寫入為使其閾值電壓變得大於對應的驗證電壓之後，可以對記憶體單元執行附加的寫入操作以減小記憶體單元的暫態閾值電壓漂移。
第2圖示出了根據本發明的一個實施例的用於操作記憶體系統100的方法200。在一些實施例中，方法200可以包含第2圖所示的步驟S210到S280，但不限於第2圖中所示的順序。
S210：執行寫入操作以對記憶體單元MCA(1,1)到MCA(M,N)進行寫入；
S220：在寫入操作之後，執行至少一次閾值電壓測試，以判斷記憶體單元MCA(1,1)到MCA(M,N)的閾值電壓是否大於至少一個驗證電壓；
S230：如果已經執行了預定數量的寫入操作，前進到步驟S240，否則前進到步驟S250；
S240：如果確定記憶體單元的閾值電壓新近變得大於對應於不低於預定寫入狀態的寫入狀態的驗證電壓，前進到步驟S242，否則前進到步驟S250；
S242：在下一個寫入操作期間保持對記憶體單元寫入；
S250：如果確定記憶體單元大於對應的驗證電壓，禁止記憶體單元在下一寫入操作期間被寫入；
S260：如果有超過目標數量的記憶體單元尚未通過對應閾值電壓測試，則前進到步驟S270，否則前進到步驟S280；
S270：如果已經執行了最大數量的寫入操作，前進到步驟S272，否則前進到步驟S210；
S272：確定寫入過程已失敗。
S280：確定寫入過程已成功。
在一些實施例中，可以由控制電路110執行步驟S210到S280。即，控制電路110能夠根據寫入進度提供期望的寫入電壓。
在步驟S210中，可以執行寫入操作以提高記憶體單元MCA(1,1)到MCA(M,N)的閾值電壓，並且在每次執行寫入操作之後，可以執行至少一次閾值電壓測試，以判斷記憶體單元MCA(1,1)到MCA(M,N)的閾值電壓是否大於至少一個驗證電壓。例如，可以執行寫入操作以將記憶體單元MCA(1,1)寫入為具有 第二寫入狀態。在該情況下，將在步驟S220中執行對應於第二寫入狀態的閾值電壓測試。而且，同一寫入操作也可以將記憶體單元MCA(1,2)寫入為具有第三寫入狀態。在該情況下，也將在步驟S220中執行對應於第三寫入狀態的閾值電壓測試。
通常，如果記憶體單元MCA(1,1)意在被寫入為具有第二寫入狀態並且記憶體單元MCA(1,1)已經通過了對應於第二寫入狀態的閾值電壓測試，那麼在下一寫入操作期間會禁止記憶體單元MCA(1,1)，如步驟S250中所示。不過，如果記憶體單元MCA(1,1)未通過對應於第二寫入狀態的閾值電壓測試，意味著記憶體單元MCA(1,1)的閾值電壓仍然小於對應驗證電壓，那麼將在下一寫入操作期間對記憶體單元MCA(1,1)寫入以保持提升其閾值電壓。
在第2圖中，為了減小暫態閾值電壓漂移，在已經執行預定數量的寫入操作並確定記憶體單元的閾值電壓新近變得大於不小於預定驗證電壓的驗證電壓時，可以施加重新寫入方案。亦即，為了將記憶體單元寫入到更高寫入狀態，可以施加附加的寫入操作以進一步保證閾值電壓。
例如，在一些實施例中，預定驗證電壓可以對應於第六寫入狀態。在該情況下，如果記憶體單元MCA(1,2)意在被寫入到第六寫入狀態並且已經在步驟S220中被確定為新近變得大於對應於第六寫入狀態的驗證電壓，則記憶體單元MCA(1,2)將在下一寫入操作期間被再次寫入，而非被禁止。因此，可以減小暫態閾值電壓漂移對記憶體單元MCA(1,2)的影響。
對意在被寫入到較高寫入狀態的記憶體單元執行附加的寫入操作，因為在記憶體單元的閾值電壓變得更高時，暫態閾值電壓漂移的問題可能變得更顯著。而且，如果在記憶體單元具有較低寫入狀態時增加附加的寫入操作，那麼記憶體單元在它們被寫入為具有較高寫入狀態時可能被過度寫入，這可能會使記憶體單元劣化並導致不穩定。
因此，在步驟S230中，將在施加附加的寫入操作之前檢查所執行的寫入操作的數量，以防止過度寫入。例如，在一些實施例中，在第18次寫入操作之前，在下一寫入操作期間將始終禁止通過閾值電壓測試的記憶體單元，如步驟S250中所示。不過，在第17次寫入操作之後，將對被確定為新近變得大於對應於較高寫入狀態的驗證電壓的那些記憶體單元執行附加的寫入操作，如步驟S240和S242所示。
在該情況下，如果確定記憶體單元MCA(1,1)的閾值電壓大於對應於第一寫入狀態的驗證電壓，將在下一寫入操作期間禁止記憶體單元MCA(1,1)，如步驟S250中所示。在寫入操作已經執行了超過預定次數之後，例如，但不限於17次，如果確定記憶體單元MCA(1,2)的閾值電壓新近變得大於對應於第六寫入狀態的驗證電壓，將在下一寫入操作期間對記憶體單元MCA(1,2)再次寫入。不過，在寫入操作尚未執行超過17次之前，即使確定記憶體單元MCA(1,3)的閾值電壓新近變得大於對應於第六寫入狀態的驗證電壓，也將在下一寫入操作期間禁止記憶體單元MCA(1,3)。
此外，在一些實施例中，通過重新寫入，具有高寫入狀態的記憶體單元可能足以防止過度寫入。在該情況下，可以省略步驟S230，並將對已經被確定為新近變得大於對應於較高寫入狀態的驗證電壓的所有記憶體單元執行附加寫入操作，而不考慮已經執行的寫入操作的數量。
此外，為了改善寫入操作的效率，可以向方法200施加增量階躍脈衝寫入(ISPP)。例如，在方法200中，在第一寫入操作期間，可以生成第一寫入脈衝以對記憶體單元MCA(1,1)到MCA(M,N)寫入，而在第一寫入操作之後的第二寫入操作期間，可以生成第二寫入脈衝以對記憶體單元MCA(1,1)到MCA(M,N)寫入。在該情況下，第二寫入脈衝可以具有大於第一寫入脈衝的電壓，以說明在第二寫入操作中提高記憶體單元MCA(1,1)到MCA(M,N)的閾值電壓。
在步驟S240、S242和S250之後，可以執行步驟S260以判斷是否有超過目標數量的記憶體單元未通過對應的閾值電壓測試。如果有超過目標數量的記憶體單元尚未通過對應的閾值電壓測試，這可能暗示記憶體系統100尚未被成功寫入，並且可能需要更多次寫入操作。不過，如果有少於目標數量的記憶體單元尚未通過對應的閾值電壓測試，這可能暗示記憶體系統100已被成功寫入，如步驟S280中的結論那樣。
此外，在一些實施例中，寫入操作的總數量可以限於低於最大數量，以用於防止過度寫入和無休止的操作。因此，在步驟S270中，如果寫入操作已經執行了超過最大次數，那麼將在步驟S272中確定寫入過程已失敗。否則，將在步驟S210中執行下一寫入操作。
對於方法200而言，可以穩定地保證記憶體單元的閾值電壓，並且可以減少暫態閾值電壓漂移導致的保留錯誤。
第3圖示出了根據本發明的另一個實施例的用於操作記憶體系統100的方法300。在一些實施例中，方法300可以包含第3圖所示的步驟S310到S380，但不限於第3圖中所示的順序。
S310：執行寫入操作以對記憶體單元MCA(1,1)到MCA(M,N)進行寫入；
S320：在寫入操作之後，執行至少一次閾值電壓測試，以判斷記憶體單元MCA(1,1)到MCA(M,N)的閾值電壓是否大於至少一個驗證電壓；
S330：如果已經執行了預定數量的寫入操作，前進到步驟S340，否則前進到步驟S332；
S332：如果已經執行了對應於目標寫入狀態的閾值電壓測試，前進到步驟S340，否則前進到步驟S350；
S340：增大要在後續閾值電壓測試中測試的驗證電壓；
S350：如果確定記憶體單元大於對應驗證電壓，禁止記憶體單元在下一寫入操作期間被寫入；
S360：如果有超過目標數量的記憶體單元尚未通過對應閾值電壓測試，則前進到步驟S370，否則前進到步驟S380；
S370：如果已經執行了最大數量的寫入操作，前進到步驟S372，否則前進到步驟S310；
S372：確定寫入過程已失敗。
S380：確定寫入過程已成功。
在一些實施例中，可以由控制電路110執行步驟S310到S380。即，控制電路110能夠根據寫入進度提供期望的寫入電壓。
在方法300中，替代執行附加的寫入操作，可以提高驗證電壓以減小由暫態閾值電壓漂移導致的保留錯誤。
例如，在執行步驟S310中的寫入操作和步驟S320中的閾值電壓測試之後，步驟S330將判斷是否已經執行了預定數量的寫入操作。如果寫入操作已經執行了超過預定次數，例如但不限於17次，那麼將在步驟S340中提高在後續閾值電壓測試中測試的驗證電壓。亦即，為了通過對應於特定寫入狀態的閾值電壓，記憶體單元的閾值電壓必須要高於先前的標準電壓。因此，即使發生暫態閾值電壓漂移，記憶體單元的閾值電壓將仍然足夠高，以在讀取操作期間採集期望的寫入狀態。
而且，將在步驟S332中檢查閾值電壓測試的寫入狀態。在該情況下，如果已經執行了對應於目標寫入狀態(例如但不限於第六寫入狀態)的閾值電壓測試，那麼將在步驟S340中提高要在後續閾值電壓測試中測試的驗證電壓。因此，意在被寫入到較高寫入狀態並且更難以寫入的記憶體單元將在寫入過程期間受到更嚴格的測試，以防止暫態閾值電壓漂移導致保留錯誤。
在寫入過程一開始不提高驗證電壓的原因之一是保護記憶體單元MCA(1,1)到MCA(M,N)以使其不被過度寫入。不過，在一些實施例中，如果記憶體系統100的條件允許，可以省略步驟S330和S332之一。
總之，由本發明的實施例提供的記憶體系統和用於對記憶體系統寫入的方法能夠對新近通過閾值電壓測試的記憶體單元執行附加的寫入操作，或者可以提高閾值電壓測試中的對應於較高寫入狀態的驗證電壓。因此，可以將記憶體單元寫入為具有大於讀取操作中使用的驗證電壓的閾值電壓，並具有充分大的餘量，以防止暫態閾值電壓漂移導致的保留錯誤並保證讀取電壓裕量(margin)。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200:方法
S210至S280:步驟

Claims (12)

  1. 一種用於對記憶體系統寫入的方法，該記憶體系統包含多個記憶體單元，該方法包含：執行多次寫入操作以對該多個記憶體單元寫入；在該多次寫入操作中的每次寫入操作之後，執行至少一次閾值電壓測試，以判斷該多個記憶體單元的閾值電壓是否大於至少一驗證電壓；在確定一第一記憶體單元的一閾值電壓大於對應於低於一預定寫入狀態的一寫入狀態的一驗證電壓時，禁止該第一記憶體單元在下一寫入操作期間被寫入；以及在已經執行了預定數量的寫入操作後，當確定一第二記憶體單元的一閾值電壓新近變得大於對應於不低於一預定寫入狀態的一寫入狀態的一驗證電壓時，在下一寫入操作期間保持對該第二記憶體單元寫入；其中，該多個記憶體單元是多電壓單元(multiple level cell，MLC)。
  2. 根據請求項1所述的方法，另包含：在已經執行該預定數量的寫入操作之前，在確定第三記憶體單元的閾值電壓新近變得大於一第二驗證電壓時，禁止該第三記憶體單元在下一寫入操作期間被寫入。
  3. 根據請求項1所述的方法，另包含：在有超過目標數量的記憶體單元尚未通過對應閾值電壓測試時，執行下一寫入操作。
  4. 根據請求項1所述的方法，另包含： 在該多次寫入操作中的一第一寫入操作期間，生成一第一寫入脈衝以對該多個記憶體單元寫入；以及在該多次寫入操作中的該第一寫入操作之後的一第二寫入操作期間，生成一第二寫入脈衝以對該多個記憶體單元寫入；其中，該第二寫入脈衝具有大於該第一寫入脈衝的電壓。
  5. 一種用於對記憶體系統寫入的方法，該記憶體系統包含多個記憶體單元，該方法包含：執行多次寫入操作以對該多個記憶體單元寫入；在該多次寫入操作中的每次寫入操作之後，執行至少一次閾值電壓測試，以判斷該多個記憶體單元的閾值電壓是否大於至少一個驗證電壓；在確定一第一記憶體單元的一閾值電壓大於一第一驗證電壓時，禁止該第一記憶體單元在下一寫入操作期間被寫入；以及在已經執行了預定數量的寫入操作之後，提高要在後續閾值電壓測試中測試的驗證電壓；其中，該多個記憶體單元是多電壓單元(multiple level cell，MLC)。
  6. 根據請求項5所述的方法，另包含：在執行對應於該多個記憶體單元的一目標寫入狀態的一閾值電壓測試之後，提高要在後續閾值電壓測試中測試的對應於該多個記憶體單元的所有寫入狀態的驗證電壓。
  7. 根據請求項5所述的方法，另包含：在有超過一目標數量的記憶體單元尚未通過對應閾值電壓測試時，執行下 一寫入操作。
  8. 根據請求項5所述的方法，另包含：在該多次寫入操作中的一第一寫入操作期間，生成一第一寫入脈衝以對該多個記憶體單元寫入；在該多次寫入操作中的該第一寫入操作之後的一第二寫入操作期間，生成一第二寫入脈衝以對該多個記憶體單元寫入；其中，該第二寫入脈衝具有大於該第一寫入脈衝的電壓。
  9. 一種記憶體系統，包含：耦接到至少一個字元線的多個記憶體單元；以及耦接到該至少一個字元線的一控制電路，並且該控制電路被配置為：執行多次寫入操作以通過經由該至少一個字元線提供一寫入電壓而對該多個記憶體單元寫入；在該多次寫入操作中的每次寫入操作之後，執行至少一次閾值電壓測試，以判斷該多個記憶體單元的一閾值電壓是否大於至少一個驗證電壓；在確定一第一記憶體單元的一閾值電壓大於對應於低於一預定寫入狀態的寫入狀態的一驗證電壓時，禁止該第一記憶體單元在下一寫入操作期間被寫入；以及在已經執行了一預定數量的寫入操作後，當確定一第二記憶體單元的一閾值電壓新近變得大於對應於不低於一預定寫入狀態的一寫入狀態的一驗證電壓時，在下一寫入操作期間保持對該第二記憶體單元寫入；其中，該多個記憶體單元是多電壓單元(multiple level cell，MLC)。
  10. 根據請求項9所述的記憶體系統，其中，在確定一第三記憶體單元的一閾值電壓新近變得大於一第二驗證電壓時，並且在已經執行該預定數量的寫入操作之前，該控制電路被進一步配置為禁止在下一寫入操作期間對該第三記憶體單元寫入。
  11. 根據請求項9所述的記憶體系統，其中，該控制電路還被配置為：在有超過一目標數量的記憶體單元尚未通過對應閾值電壓測試時，執行下一寫入操作。
  12. 根據請求項9所述的記憶體系統，其中，該控制電路還被配置為：在該多次寫入操作中的一第一寫入操作期間，生成一第一寫入脈衝以對該多個記憶體單元寫入；以及在該多次寫入操作中的該第一寫入操作之後的一第二寫入操作期間，生成一第二寫入脈衝以對該多個記憶體單元寫入；其中，該第二寫入脈衝具有大於該第一寫入脈衝的電壓。
TW108111593A 2019-02-20 2019-04-02 記憶體系統及對記憶體系統寫入的方法 TWI702608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/075549 WO2020168478A1 (en) 2019-02-20 2019-02-20 Method for programming memory system
WOPCT/CN2019/075549 2019-02-20

Publications (2)

Publication Number Publication Date
TWI702608B true TWI702608B (zh) 2020-08-21
TW202032572A TW202032572A (zh) 2020-09-01

Family

ID=67243936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108111593A TWI702608B (zh) 2019-02-20 2019-04-02 記憶體系統及對記憶體系統寫入的方法

Country Status (7)

Country Link
US (3) US11037642B2 (zh)
EP (1) EP3853855B1 (zh)
JP (3) JP7148727B2 (zh)
KR (1) KR20210066899A (zh)
CN (1) CN110036446A (zh)
TW (1) TWI702608B (zh)
WO (1) WO2020168478A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7148727B2 (ja) * 2019-02-20 2022-10-05 長江存儲科技有限責任公司 メモリシステムをプログラムする方法
CN110970082B (zh) * 2019-11-29 2022-03-15 深圳大普微电子科技有限公司 降低闪存滞留错误的方法、装置及固态硬盘
CN113228186B (zh) * 2021-03-29 2023-09-29 长江存储科技有限责任公司 多遍编程中的负栅极应力操作机器存储器件
CN114913906A (zh) * 2021-06-17 2022-08-16 长江存储科技有限责任公司 存储器系统及其编程方法
US11790994B2 (en) 2021-09-22 2023-10-17 Western Digital Technologies, Inc. Non-volatile memory with reverse state program
CN114400035A (zh) * 2021-12-02 2022-04-26 长江存储科技有限责任公司 存储器的编程方法、存储器及存储系统
KR20240112940A (ko) 2021-12-02 2024-07-19 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 디바이스, 메모리 시스템 및 그 프로그램 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120140566A1 (en) * 2010-12-02 2012-06-07 Seiichi Aritome Programming method of non-volatile memory device
US20160118126A1 (en) * 2014-10-22 2016-04-28 Sungsu Moon Nonvolatile memory devices and program method thereof
TWI635499B (zh) * 2017-09-11 2018-09-11 旺宏電子股份有限公司 編程非揮發性記憶體的方法及記憶體系統

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066130A (ko) * 1998-01-21 1999-08-16 윤종용 불 휘발성 메모리 장치 및 그것의 프로그램 방법
DE102005009700B4 (de) * 2004-02-26 2009-02-05 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und nichtflüchtiger Speicher
KR100721012B1 (ko) * 2005-07-12 2007-05-22 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100851853B1 (ko) * 2006-11-22 2008-08-13 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법
US7548462B2 (en) * 2007-06-29 2009-06-16 Macronix International Co., Ltd. Double programming methods of a multi-level-cell nonvolatile memory
ITRM20080114A1 (it) 2008-02-29 2009-09-01 Micron Technology Inc Compensazione della perdita di carica durante la programmazione di un dispositivo di memoria.
KR101506655B1 (ko) * 2008-05-15 2015-03-30 삼성전자주식회사 메모리 장치 및 메모리 데이터 오류 관리 방법
US8223555B2 (en) 2009-05-07 2012-07-17 Micron Technology, Inc. Multiple level program verify in a memory device
US8248850B2 (en) * 2010-01-28 2012-08-21 Sandisk Technologies Inc. Data recovery for non-volatile memory based on count of data state-specific fails
US20150348633A1 (en) * 2010-02-11 2015-12-03 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of programming nonvolatile memory devices
KR101676816B1 (ko) * 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US8208310B2 (en) * 2010-05-04 2012-06-26 Sandisk Technologies Inc. Mitigating channel coupling effects during sensing of non-volatile storage elements
KR101211840B1 (ko) 2010-12-30 2012-12-12 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법
KR101855169B1 (ko) * 2011-10-13 2018-05-09 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템
KR101942863B1 (ko) * 2012-06-19 2019-01-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102083450B1 (ko) * 2012-12-05 2020-03-02 삼성전자주식회사 페이지 버퍼를 포함하는 불휘발성 메모리 장치 및 그것의 동작 방법
KR20140088386A (ko) * 2013-01-02 2014-07-10 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US8929142B2 (en) * 2013-02-05 2015-01-06 Sandisk Technologies Inc. Programming select gate transistors and memory cells using dynamic verify level
KR102112596B1 (ko) * 2013-03-15 2020-05-19 삼성전자주식회사 비휘발성 메모리 장치 및 이의 프로그래밍 방법
KR102175039B1 (ko) * 2013-06-25 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치의 데이터 기입 방법
KR102118979B1 (ko) * 2013-09-13 2020-06-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102285994B1 (ko) * 2014-05-13 2021-08-06 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR102290448B1 (ko) * 2014-09-04 2021-08-19 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 동작 방법
KR102396053B1 (ko) * 2015-04-20 2022-05-10 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
KR102274280B1 (ko) 2015-06-22 2021-07-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
KR102470606B1 (ko) * 2015-11-26 2022-11-28 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR102432483B1 (ko) * 2015-12-31 2022-08-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 이의 구동 방법
CN107633865B (zh) * 2016-07-19 2024-02-20 兆易创新科技集团股份有限公司 一种非易失性存储器的数据读取装置及方法
JP6652470B2 (ja) * 2016-09-07 2020-02-26 キオクシア株式会社 半導体記憶装置
KR102565888B1 (ko) * 2016-09-12 2023-08-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
CN107689245B (zh) * 2017-08-31 2019-02-22 长江存储科技有限责任公司 一种nand闪存装置的编程方法
JP2020038738A (ja) * 2018-09-03 2020-03-12 キオクシア株式会社 不揮発性メモリ及びメモリシステム
JP7148727B2 (ja) * 2019-02-20 2022-10-05 長江存儲科技有限責任公司 メモリシステムをプログラムする方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120140566A1 (en) * 2010-12-02 2012-06-07 Seiichi Aritome Programming method of non-volatile memory device
US20160118126A1 (en) * 2014-10-22 2016-04-28 Sungsu Moon Nonvolatile memory devices and program method thereof
TWI635499B (zh) * 2017-09-11 2018-09-11 旺宏電子股份有限公司 編程非揮發性記憶體的方法及記憶體系統

Also Published As

Publication number Publication date
JP2022511447A (ja) 2022-01-31
US11386970B2 (en) 2022-07-12
JP2022171971A (ja) 2022-11-11
EP3853855A4 (en) 2022-04-27
US20210264995A1 (en) 2021-08-26
US12033708B2 (en) 2024-07-09
EP3853855A1 (en) 2021-07-28
TW202032572A (zh) 2020-09-01
US20200342947A1 (en) 2020-10-29
JP2024019722A (ja) 2024-02-09
EP3853855B1 (en) 2023-07-12
JP7414921B2 (ja) 2024-01-16
CN110036446A (zh) 2019-07-19
US20200265904A1 (en) 2020-08-20
WO2020168478A1 (en) 2020-08-27
US11037642B2 (en) 2021-06-15
JP7148727B2 (ja) 2022-10-05
KR20210066899A (ko) 2021-06-07

Similar Documents

Publication Publication Date Title
TWI702608B (zh) 記憶體系統及對記憶體系統寫入的方法
JP4902002B1 (ja) 不揮発性半導体記憶装置
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
KR100926475B1 (ko) 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
CN102422362B (zh) 存储器装置中的多电平编程检验
JP2008047273A (ja) 半導体記憶装置およびその制御方法
JP2011513885A (ja) メモリ素子のプログラミング中の電荷損失補償
JP2013254542A (ja) 半導体メモリ
KR20080065832A (ko) 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법
TWI700699B (zh) 用於程式化記憶體系統的方法
JP2009151865A (ja) 不揮発性半導体記憶装置とその書き込み方法
KR100996108B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
CN108877863B (zh) 快闪存储器存储装置及其操作方法
TWI602055B (zh) 半導體儲存裝置及其編程方法
JP2006164408A (ja) 不揮発性半導体記憶装置及びそのデータ消去方法。
JP2007102923A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
US9478294B2 (en) Dummy memory erase or program method protected against detection
JP2012064290A (ja) 不揮発性半導体メモリ
JP2015176612A (ja) 不揮発性半導体記憶装置
CN114115701A (zh) 非易失性存储器及其写入方法及读取方法
CN111933209A (zh) 半导体装置
KR20120120752A (ko) 비휘발성 메모리의 동작방법
KR20100027781A (ko) 불휘발성 메모리 장치의 소거 방법 및 그를 이용한 동작 방법
KR20090048112A (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2010238360A (ja) 不揮発性半導体記憶装置及びそのデータ消去方法