TWI700782B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI700782B
TWI700782B TW106135973A TW106135973A TWI700782B TW I700782 B TWI700782 B TW I700782B TW 106135973 A TW106135973 A TW 106135973A TW 106135973 A TW106135973 A TW 106135973A TW I700782 B TWI700782 B TW I700782B
Authority
TW
Taiwan
Prior art keywords
layer
gate
polysilicon
polysilicon layer
dielectric
Prior art date
Application number
TW106135973A
Other languages
English (en)
Other versions
TW201820546A (zh
Inventor
吳偉成
鄧立峯
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201820546A publication Critical patent/TW201820546A/zh
Application granted granted Critical
Publication of TWI700782B publication Critical patent/TWI700782B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種半導體元件包括非揮發性記憶體。非揮發性記憶體包括設置於基底上的第一介電層、設置於介電層上的浮置閘極、控制閘極、設置於浮置閘極與控制閘極之間且具有氧化矽層、氮化矽層以及由氧化矽與氮化矽形成的多數層其中之一的第二介電層、抹除閘極以及選擇閘極。第二介電層。抹除閘極與選擇閘極包括底部多晶矽層與上部金屬層。

Description

半導體元件及其製造方法
本揭露是有關於一種半導體積體電路，且特別是有關於一種包括非揮發性記憶體(non-volatile memory，NVM)單元以及周邊電路的半導體元件及其製造方法。
為達到更高的元件密度、更佳的元件表現以及更低的製造成本，半導體產業已發展至奈米技術等級的製程節點。然而，隨著半導體產業的發展，在降低接觸電阻以及減少微影操作數量的方面面臨了挑戰。
本揭露實施例提供一種半導體元件的製造方法。半導體元件包括非揮發性記憶體。半導體元件的製造方法包括下列步驟。形成單元結構。單元結構包括堆疊結構與第三多晶矽層。堆疊結構包括設置於第一介電層上的第一多晶矽層、設置於第一多晶矽層 上的第二介電層以及設置於第二介電層上的第二多晶矽層。第三多晶矽層設置於堆疊結構的兩側。至少部分地移除第三多晶矽層，以形成抹除閘極空間以及選擇閘極空間。在抹除閘極空間與選擇閘極空間中形成導電材料。
本揭露實施例提供一種半導體元件的製造方法。半導體元件包括位於記憶體單元區域中的非揮發性記憶體以及位於邏輯電路區域中的場效電晶體。半導體元件的製造方法包括下列步驟。於記憶體單元區域中形成用於非揮發性記憶體的單元結構。單元結構包括堆疊結構與第三多晶矽層。堆疊結構包括設置於第一介電層上的第一多晶矽層、設置於第一多晶矽層上的第二介電層以及設置於第二介電層上的第二多晶矽層。第三多晶矽層設置於堆疊結構的兩側。在邏輯電路區域中形成用於場效電晶體的虛擬閘極結構。虛擬閘極結構包括設置於基底上的閘極介電層以及設置於閘極介電層上的由多晶矽形成的虛擬邏輯閘極。至少部分地移除第三多晶矽層與虛擬邏輯閘極，以在記憶體單元區域中形成抹除閘極空間與選擇閘極空間，並在邏輯電路區域中形成邏輯閘極空間。在抹除閘極空間、選擇閘極空間與邏輯閘極空間中形成導電材料。
本揭露實施例的半導體元件包括非揮發性記憶體。非揮發性記憶體包括第一介電層、浮置閘極、控制閘極、第二介電層、抹除閘極以及選擇閘極。第一介電層設置於基底上。浮置閘極設置於介電層上。第二介電層設置於浮置閘極與控制閘極之間。第二介 電層具有氧化矽層、氮化矽層以及由氧化矽與氮化矽形成的多數層其中之一。抹除閘極與選擇閘極包括底部多晶矽層與上部金屬層。
10:基底
12:墊氧化層
13:氮化物層
14:氧化矽層
15:氮化矽層
16:保護層
20:隔離絕緣層
21:第一介電層
22、63:閘極介電層
30:第一多晶矽層
35:第二介電層
40:第二多晶矽層
42、52、62:硬罩幕層
45:第一間隙壁
45-1、45-3:氧化矽層
45-2:氮化矽層
48:第二間隙壁
49:抹除閘極氧化層
50:第三多晶矽層
54:氮化物層
56:保護層
60:第四多晶矽層
61:界面層
68:第三間隙壁
69:第四間隙壁
70:覆蓋層
72:第一層間介電層
80、80’、80”:第一罩幕圖案
81、82、82”、83:開口
85:第一導電材料
86:第二罩幕圖案
88:第二導電材料層
90:第二層間介電層
95:接觸插塞
A1:區域
CG:控制閘極
DCG:虛擬控制閘極
DEG:虛擬抹除閘極
DG1:第一虛擬閘極
DG2:第二虛擬閘極
DSG:虛擬選擇閘極
EG:抹除閘極
LG:邏輯電路區域
LG1、LG2:閘極
SG:選擇閘極
MC:非揮發性記憶體單元區域
TR:過渡區域
結合附圖式閱讀以下詳細說明，會最好地理解本揭露的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖1D依照本揭露一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖2A至圖2D依照本揭露一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖3A至圖3C依照本揭露一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。圖3D繪示對應於圖3C的區域A1的堆疊結構的放大剖視圖。
圖4A至圖4C依照本揭露一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖5A至圖5C依照本揭露一實施例繪示包括非揮發性記憶體與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖6A至圖6C依照本揭露一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖7A至圖7C依照本揭露一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖8A至圖8C依照本揭露一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖9A至圖9C依照本揭露另一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖10A至圖10C依照本揭露另一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
圖11A至圖11C依照本揭露另一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。
以下公開內容提供用於實作本發明的不同特徵的許多不同的實施例或實例。以下闡述組件及設置形式的具體實例以簡化本公開內容。當然，這些僅為實例且不旨在進行限制。例如，單元的尺寸不限於所揭露的值或範圍，而是取決於製程條件及/或所期望的元件特性。再者，以下說明中將第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。以簡潔與清晰起見，可以不同的比例任意繪製各種特徵。
此外，為易於說明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。元件可具有其他取向(旋轉90度或其他取向)，且本文中所用的空間相對性用語可同樣相應地進行解釋。再者，本文中的用語“由...形成”亦可代表“包括”或“由...組成”。此外，本文中所述的多晶矽膜或介電膜是指進行圖案化或是平坦化操作之前的多晶矽層/材料或介電層/材料。經圖案化或是經平坦化操作的所述多晶矽膜或所述介電膜可稱為多晶矽層或介電層。
在本實施例中，半導體元件包括非揮發性記憶體(non-volatile memory，NVM)以及例如是邏輯電路的周邊電路。周邊電路亦可包括靜態隨機存取記憶體(static random access memory，SRAM)。一般而言，非揮發性記憶體單元需有多數層(例如是多晶矽層)堆疊於其中的堆疊結構。周邊邏輯電路一般包括具有單一多晶矽層的場效電晶體(field effect transistor，FET)。基於結構的差異，例如是當層間介電層(interlayer dielectric，ILD)形成於非揮發性記憶體單元與周邊邏輯線路上時，在非揮發性記憶體單元區域上的層間介電層與周邊邏輯電路區域上的層間介電層之間具有高低差。此高低差會影響對層間介電層所進行的化學機械研磨(chemical mechanical polishing，CMP)。
在本揭露中，於製造非揮發性記憶體單元以及周邊邏輯電路之前，蝕刻非揮發性記憶體單元區域中的基底，以形成位於非揮發性記憶體區域以及周邊邏輯電路區域之間的階梯(step)。階梯的高度相應於未形成此階梯的情況下層間介電層的高低差。此外，亦需注意避免將元件設置於階梯的附近。
圖1至圖8C依據本揭露一實施例大致繪示包括非揮發性記憶體單元以及周邊邏輯電路的製造流程的示例性剖視圖。可理解的是，可在圖1A至圖8C所示的製程之前、之間以及之後提供額外的操作。此外，對於此製造方法的額外實施例，可置換或省略如下所說明的某些操作。
如圖1A所示，於基底10上形成罩幕層。舉例而言，罩幕層包括墊氧化層12以及形成於墊氧化層12上的氮化物層13。藉由微影(lithography)操作在氮化物層13上形成光阻圖案(未繪示)，以覆蓋周邊邏輯電路區域LG。藉由使用光阻圖案做為蝕刻罩幕，非揮發性記憶體單元區域MC被暴露出來，而周邊邏輯電路區域LG被氮化物層13與墊氧化層12覆蓋。如圖1A所示，非揮發性記憶體單元區域MC與周邊邏輯電路區域LG之間存在有過渡區域(transition area)TR。
在一實施例中，基底10例如是具有雜質濃度在1×1015cm-3至1×1018cm-3的範圍的p型矽基底。在其他實施例中，基底為具有雜質濃度在1×1015cm-3至1×1018cm-3的範圍的n型矽基底。做為其他選擇，基底可包括其他的元素半導體，例如是鍺；化 合物半導體，包括例如是SiC與SiGe的IV-VI族化合物半導體以及例如是GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP的III-V族化合物半導體；或上述的組合。在一些實施例中，基底為絕緣體上覆矽(silicon-on-insulator，SOI)基底的矽層。在一些實施例中，墊氧化層12為藉由熱生成法成長的氧化矽，而氮化物層13為氮化矽。氧化矽以及氮化矽可藉由爐管(furnace)或化學氣相沈積法(chemical vapor deposition，CVD)形成。罩幕層的材料不限於氧化矽與氮化矽，任何適合做為罩幕層的材料均可使用。在一些實施例中，墊氧化層12的厚度範圍在約3nm至約50nm，而氮化物層13的厚度範圍在約30nm至約200nm。
在將罩幕層圖案化之後，以濕式氧化氧化非揮發性記憶體單元區域MC，以形成氧化層。接著，以濕式蝕刻移除氧化層，以在非揮發性記憶體單元區域MC與周邊邏輯電路區域LG之間形成階梯。如圖1B所示，接著移除氮化物層13與墊氧化層12。
在某些實施例中，以墊氧化層12與氮化物層13做為蝕刻罩幕，蝕刻非揮發性記憶體單元區域MC中的基底10，以形成階梯。
如圖1C所示，在形成階梯之後，形成隔離絕緣層20。隔離絕緣層亦可稱為淺溝槽隔離(shallow trench isolation，STI)。形成隔離絕緣層20的方法可包括在基底10上形成包括氧化矽層14與氮化矽層15的罩幕層，並藉由微影與蝕刻的操作將罩幕層圖案 化。之後，以圖案化的罩幕層做為蝕刻罩幕，蝕刻基底10，以形成溝槽。在一些實施例中，溝槽的深度範圍在約100nm至約1μm。
將絕緣材料(介電材料)(例如是氧化矽)填入溝渠，接著進行平坦化操作(例如是化學機械研磨或回蝕刻製程)，以移除絕緣材料層的上部，藉以形成隔離絕緣層20。以俯視角度觀之，未被蝕刻且被絕緣材料(例如是氧化矽)形成的淺溝槽隔離環繞或分離的基底為主動區域。在主動區域上形成有電晶體或其他半導體元件。如圖1C所示，非揮發性記憶體單元區域MC與周邊邏輯電路區域LG可藉由在過渡區域TR中的相對較大的隔離絕緣層20分隔。在一些實施例中，在形成隔離絕緣層20之後，仍保留單元區域與周邊邏輯電路區域之間的階梯。
如圖1D所示，在邏輯電路區域LG上覆蓋氮化矽所形成的保護層16，進一步移除在非揮發性記憶體單元區域MC中的罩幕層(包括氧化矽層14與氮化矽層15)。
隨後，如圖2A所示，在非揮發性記憶體單元區域MC的基底10上形成第一介電層21與第一多晶矽層30。第一介電層21被用做為非揮發性記憶體單元的穿遂氧化層(tunnel oxide layer)，且由氧化矽形成。在一些實施例中，第一介電層21的厚度範圍在約1nm至約50nm。第一介電層21可藉由熱氧化法或化學氣相沈積法形成。
第一多晶矽層30可藉由化學氣相沈積法形成。在一些實施例中，第一多晶矽層30的厚度範圍在約10nm至約300nm。之 後，藉由例如是化學機械研磨法或回蝕刻法的平坦化操作減少第一多晶矽層30的厚度。在一些實施例中，平坦化操作之後的第一多晶矽層30的厚度範圍在約10nm至約200nm。第一多晶矽層30以摻質適當地摻雜，可用於非揮發性記憶體單元的浮置閘極(floating gate，FG)。多晶矽層30可以非晶矽層置換。
如圖2B所示，在非揮發性記憶體單元區域MC中形成第一多晶矽層30之後，形成第二介電層35。第二介電層35包括氧化矽層、氮化矽層或由氧化矽與氮化矽形成的多數層。在一些實施例中，第二介電層的厚度範圍在約1nm至約100nm。第二介電層35可藉由化學氣相沈積法以及圖案化操作(包括微影與乾式蝕刻)形成。
在形成第二介電層35之後，在非揮發性記憶體單元區域MC與邏輯電路區域LG上形成第二多晶矽層40。第二多晶矽層40可藉由化學氣相沈積法形成。在一些實施例中，第二多晶矽層40的厚度範圍在約10nm至約100nm。
再者，如圖2C所示，在第二多晶矽層40上形成硬罩幕層42。在一些實施例中，硬罩幕層42是由化學氣相沈積法形成的氧化矽形成。硬罩幕層42的厚度範圍在約10nm至約200nm。
如圖2D所示，藉由使用包括微影與蝕刻的圖案化操作，以圖案化硬罩幕層42，並藉由使用圖案化的硬罩幕層做為蝕刻罩幕，以圖案化第二多晶矽層40。
在非揮發性記憶體單元區域MC中，對第二多晶矽層40 的蝕刻停止於第二介電層35。藉由此蝕刻操作，在非揮發性記憶體單元區域MC中形成由第二多晶矽層40所形成的虛擬控制閘極DCG。
在本揭露中，“虛擬(dummy)”通常表示形成之後被移除或被其他材料置換的層，或其並非做為主動電路的一部分的層。然而，即使未被稱為虛擬層，某些層仍可在形成之後被其他層/材料置換。
如圖3A所示，在對第二多晶矽層40進行圖案化操作之後，於非揮發性記憶體單元區域MC與邏輯電路區域LG中的圖案化的第二多晶矽層的兩側上形成第一間隙壁45。
在一些實施例中，第一間隙壁45由氧化矽形成。藉由例如是化學氣相沈積法於整個基底上形成氧化矽的毯覆層(blanket layer)，接著，進行非等向性蝕刻，以形成第一間隙壁45。在一些實施例中，第一間隙壁45的厚度範圍在約1nm至約20nm。
如圖3D所示，第一間隙壁45包括氧化矽/氮化矽/氧化矽膜(ONO film)。氧化矽/氮化矽/氧化矽膜具有兩層氧化矽層(氧化矽層45-1與氧化矽層45-3)以及夾置於兩層氧化矽層之間的氮化矽層45-2。圖3D為對應於圖3C的區域A1的放大剖視圖。在一些實施例中，氧化矽層45-1、氮化矽層45-2以及氧化矽層45-3的厚度範圍分別在約1nm至20nm、約1nm至30nm以及約1nm至20nm。在某些實施例中，第一間隙壁45為單層的氮化矽或氮氧化矽。
如圖3B所示，在形成第一間隙壁45之後，藉由使用乾式蝕刻操作以圖案化第二介電層35與第一多晶矽層30。第二介電層35為氧化矽層、氮化矽層以及由氧化矽與氮化矽形成的多數層其中之一。
如圖3C所示，形成第二間隙壁48與抹除閘極氧化層(erase-gate oxide)49。第二間隙壁48由一層或多層的介電材料形成。在一實施例中，第二間隙壁48由氮化矽形成。抹除閘極氧化層49由氧化矽形成。在一些實施例中，形成抹除閘極氧化層49的方法包括形成氧化矽層，接著圖案化氧化矽層以移除抹除閘極區域的氧化矽層。之後，進行濕式氧化。在某些實施例中，亦形成選擇閘的閘極介電層22。在一些實施例中，保留第一介電層21以做為閘極介電層22。
如圖4A所示，接著在基底上形成第三多晶矽層50，並進一步在第三多晶矽層上形成由氧化矽形成的硬罩幕層52。在一些實施例中，第三多晶矽層50的厚度範圍在約40nm至約200nm。
如圖4B所示，藉由圖案化操作，以在非揮發性記憶體單元區域MC中的堆疊結構之間形成抹除閘極(虛擬抹除閘極DEG)，並在堆疊結構的側邊(該側未形成抹除閘極)形成選擇閘極DSG(亦即字元線或虛擬選擇閘極DSG)，藉以形成記憶體單元結構。在本實施例中，由於抹除閘極(虛擬抹除閘極DEG)的第三多晶矽層50與選擇閘極(虛擬選擇閘極DSG)之後被金屬材料置換， 故上述的抹除閘極與選擇閘極均為虛擬閘極(dummy gate)。
如圖4C所示，隨後以氧化矽(或氮化物層54)以及保護層56覆蓋記憶體單元結構。保護層56由多晶矽或非晶矽形成。
如圖5A所示，移除在邏輯線路區域LG中的堆疊層。
如圖5B所示，在覆蓋非揮發性記憶體單元區域MC之後，在非揮發性記憶體單元區域MC與邏輯電路區域LG上形成閘極介電層63。
閘極介電層63包括一層或多層的高介電常數介電材料。高介電常數介電材料的介電常數大於氮化矽的介電常數。一般而言，高介電常數介電材料的介電常數大於或等於10。在一些實施例中，閘極介電層63包括Hf、Y、Ta、Ti、Al及Zr的一種或多種的氧化物或其他任何適合的介電材料。在某些實施例中，使用HfO2。在一些實施例中，在形成高介電常數介電層63之前形成由氧化矽形成的界面層(interfacial layer)61。
閘極介電層63可藉由化學氣相沈積法形成。在一些實施例中，閘極介電層63的厚度範圍在約1nm至約50nm。
如圖5B所示，進一步形成第四多晶矽層60，並在第四多晶矽層60上形成硬罩幕層62。在一些實施例中，第四多晶矽層60可藉由化學氣相沈積法形成，第四多晶矽層60的厚度範圍在約10nm至約100nm。在一些實施例中，硬罩幕層62為藉由化學氣相沈積法形成的氧化矽所形成，硬罩幕層62的厚度範圍在約10nm至約200nm。
如圖5C所示，藉由包括微影與蝕刻的圖案化操作，以圖案化硬罩幕層62，並以圖案化的硬罩幕層做為蝕刻罩幕，以圖案化第四多晶矽層60。藉由此蝕刻操作，在邏輯電路區域LC中形成均由第四多晶矽層60所形成的第一虛擬閘極DG1與第二虛擬閘極DG2。
如圖5C所示，在對第四多晶矽層60進行圖案化操作之後，於邏輯電路區域LC中的圖案化的第四多晶矽層的相對兩側上形成第三間隙壁68。
在一些實施例中，第三間隙壁68由氧化矽或氮化矽形成。在整個基底上藉由例如是化學氣相沈積法形成氧化矽的毯覆層。接著，進行非等向性蝕刻，以形成第三間隙壁68。在一些實施例中，第三間隙壁68的厚度範圍在約1nm至約20nm。
如圖6A所示，在形成具有第三間隙壁的虛擬閘極之後，移除非揮發性記憶體單元區域MC中的保護層56以及氧化矽或氮化物層54。
如圖6B所示，接著在非揮發性記憶體單元區域MC與邏輯電路區域LG兩者中形成第四間隙壁69。在一些實施例中，第四間隙壁69由氮化矽形成，且具有約1nm至約50nm的厚度。
如圖6C所示，進一步在非揮發性記憶體區域MC與邏輯電路區域LC上形成氮化矽覆蓋層70，且進一步在氮化矽覆蓋層70上形成第一層間介電層72。
在一些實施例中，氮化矽覆蓋層70可藉由化學氣相沈積 法形成，且具有約1nm至約50nm的厚度。第一層間介電層72包括一層或多層的SiO2、SiN、SiOC、SiCN、SiOCN或SiON，或包括其他適合的介電材料。此外，第一層間介電層72可藉由化學氣相沈積法形成。第一層間介電層72的厚度範圍在約50nm至約1000nm，以使非揮發性記憶體單元區域MC與邏輯電路區域LG上的結構完全嵌入於第一層間介電層72中。
如圖7A所示，在形成第一層間介電層72之後，藉由化學機械研磨法對非揮發性記憶體單元區域MC中的第一層間介電層以及記憶體單元結構的上部與邏輯電路區域LC中的虛擬閘極進行平坦化。如圖7A所示，藉由使用化學機械研磨法進行平坦化操作，暴露出由第三多晶矽層50所形成的虛擬抹除閘極DEG與虛擬選擇閘極DSG的上部、由第二多晶矽層40所形成的虛擬控制閘極DCG的上部以及由第四多晶矽層60所形成的第一虛擬閘極DG1與第二虛擬閘極DG2的上部。
請參照圖7B，接下來形成第一罩幕圖案80，以使第一罩幕圖案80暴露出虛擬控制閘極DCG、虛擬抹除閘極DEG以及虛擬選擇閘極DSG的上部與虛擬閘極DG2的上部。之後，移除虛擬抹除閘極DEG與虛擬選擇閘極DSG的第三多晶矽層50、虛擬控制閘極DCG的第二多晶矽層40以及虛擬閘極DG2的第四多晶矽層60，以分別形成開口82、開口81以及開口83。
如圖7B所示，在本實施例中，僅部分地移除虛擬抹除閘極DEG與虛擬選擇閘極DSG的第三多晶矽層50，且使第三多晶 矽層50保留於開口82的底部。由於第三多晶矽層50的厚度明顯大於用以形成虛擬控制閘極DCG的第二多晶矽層40的厚度與用以形成虛擬閘極DG2的第四多晶矽層60的厚度，因此當蝕刻完全移除第二多晶矽層與第四多晶矽層時，第三多晶矽層50保留在開口82的底部。
如圖7C所示，在形成開口82、開口81以及開口83之後，於這些開口中填入一層或多層的第一導電材料85，以形成金屬抹除閘極EG、金屬選擇閘極SG、金屬控制閘極CG以及金屬閘極LG2。由於保留第三多晶矽層50，第一導電材料85形成於保留的第三多晶矽層50上。換言之，金屬抹除閘極EG與金屬選擇閘極SG包括多晶矽層與金屬層。在一些實施例中，第一導電材料85包括功函數調整層與主體金屬層。
在本揭露中，第一虛擬閘極DG1用於p型通道場效電晶體與n型通道場效電晶體中的一者，而第二虛擬閘極DG2用於p型通道場效電晶體與n型通道場效電晶體中的另一者。對於n型通道場效電晶體，TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi以及TaSi中的一者或多者或其他適合的導電材料做為功函數調整層。對於p型通道場效電晶體，TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC以及Co中的一者或多者或其他適合的導電材料做為功函數調整層。在本實施例中，用於p型通道場效電晶體的功函數調整層與用於n型通道場效電晶體的功函數調整層彼此相異。用於p型通道場效電晶體與n型通道場效電晶體的主體金屬層可相 同或相異，且包括Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlC、TiAlN、TaN、NiSi以及CoSi以及其他適合的導電材料中的一者或多者。
在本揭露的一實施例中，第二虛擬閘極DG2用於p型通道場效電晶體。因此，用於控制閘極CG的第一導電材料85的結構相同於p型通道場效電晶體的閘極LG2的第一導電材料85的結構。
導電材料層(導電材料85)的形成方法可包括沈積厚的導電材料層，並進行例如是化學機械研磨的平坦化操作，以移除沈積在第一層間介電層72的上表面上的導電材料層。在化學機械研磨期間亦移除第一罩幕圖案80。
請參照圖8A，接下來形成第二罩幕圖案86，以使第二罩幕圖案86暴露出第一虛擬閘極DG1的上部。在一些實施例中，第二罩幕圖案86由光阻形成。在其他實施例中，第二罩幕圖案86由氮化矽、氧化鋁或過渡金屬的氮化物形成。接著，移除第一虛擬閘極DG1的第四多晶矽層60，以形成開口87。如圖8B所示，相似於圖7C所示的操作，在開口87中形成第二導電材料層88，以形成用於n型通道場效電晶體的金屬閘極LG1。
如圖8C所示，隨後在圖8B所示的結構上形成第二層間介電層90與接觸插塞95。第二層間介電層90包括由化學氣相沈積法形成的一層或多層的矽基絕緣材料或其他適合的介電材料。矽基絕緣材料例如是SiO2、SiN、SiOC、SiCN、SiOCN或SiON。在一些實施例中，第二層間介電層90的厚度範圍在約100nm至 約1000nm。接觸插塞95包括Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlC、TiAlN、TaN、NiSi以及CoSi中的一者或多者的導電材料以及其他適合的導電材料。儘管圖8C並未繪示，接觸插塞95亦設置於控制閘極上。
圖9A至圖9C依照本揭露另一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。在下述的實施例中，可以相似或相同於參照圖1A至圖8C所說明的前述實施例的配置、結構、材料、製程及/或操作，其詳細說明不再贅述。在下述的實施例中，完全移除虛擬抹除閘極DEG與虛擬選擇閘極DSG的第三多晶矽層。
如圖9A所示，相似於圖7B所示的步驟，在虛擬控制閘極DCG、虛擬抹除閘極DEG以及虛擬選擇閘極DSG的上部形成第二罩幕圖案80，第二罩幕圖案80暴露出第二虛擬閘極DG2的上部。如圖9A所示，移除虛擬抹除閘極DEG與虛擬選擇閘極DSG的第三多晶矽層50、虛擬控制閘極DCG的第二多晶矽層40以及第二虛擬閘極DG2的第四多晶矽層60，以分別形成開口82、開口81以及開口83。如圖9A所示，完全移除虛擬抹除閘極DEG與虛擬選擇閘極DSG的第三多晶矽層。
如圖9B所示，相似於圖7C所示的步驟，隨後將一層或多層的第一導電材料85填入於開口中，以形成用於p型通道場效電晶體的金屬抹除閘極EG、金屬選擇閘極SG、金屬控制閘極CG以及金屬閘極LG2。由於第三多晶矽50被完全移除，第一導電材 料85形成於抹除閘極與選擇閘極的閘極介電層22上。如圖9C所示，相似於圖8A與圖8B所示的操作，接著在開口87中形成第二導電材料層88，以形成用於n型通道場效電晶體的金屬閘極LG1。
如圖9C所示，相似於圖8C所示的步驟，隨後在圖9B所示的結構上形成第二層間介電層90與接觸插塞95。
圖10A至圖10C依照本揭露另一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。在下述的實施例中，可以相似或相同於參照圖1A至圖9B所說明的前述實施例的配置、結構、材料、製程及/或操作，其詳細說明將不再贅述。在下述的實施例中，抹除閘極與選擇閘極的多晶矽層未被第一導電材料85置換(亦即，其並非虛擬閘極)，且因此以多晶矽層50形成抹除閘極與選擇閘極。
如圖10A所示，形成第一罩幕圖案80’，以使得第一罩幕圖案80’暴露出虛擬控制閘極DCG的上部以及第二虛擬閘極DG2的上部。在一些實施例中，第一罩幕圖案80’由光阻形成。在其他實施例中，第一罩幕圖案80’由氮化矽、氧化鋁或過渡金屬的氮化物形成。如圖10A所示，之後移除虛擬控制閘極DCG的第二多晶矽層40與第二虛擬閘極DG2的第四多晶矽層60，以分別形成開口81與開口83。
如圖10B所示，在形成開口81與開口83之後，於開口中填入一層或多層的第一導電材料85。
如圖10C所示，相似於圖8A與圖8B所示的操作，接著 形成第二導電材料層88，以形成用於n型通道場效電晶體的金屬閘極LG1。之後，如圖10C所示，相似於圖8C所示的步驟，形成第二層間介電層90與接觸插塞95。
圖11A至圖11C依照本揭露另一實施例繪示包括非揮發性記憶體單元與周邊電路的半導體元件的製造流程的示例性剖視圖。在下述的實施例中，可以相似或相同於參照圖1A至圖10C所說明的前述實施例的配置、結構、材料、製程及/或操作，其詳細說明將不再贅述。在以下的實施例中，控制閘極的多晶矽層40未被第一導電材料85置換。因此，控制閘極是以多晶矽層40形成(亦即，多晶矽層40並非為虛擬閘極)。
如圖11A所示，相似於圖7B所示的步驟，形成第一罩幕圖案80”，以使得第一罩幕圖案80”暴露出虛擬抹除閘極DEG與虛擬選擇閘極DSG的上部以及第二虛擬閘極DG2的上部。如圖11A所示，隨後移除虛擬抹除閘極DEG與虛擬選擇閘極DSG的第三多晶矽層50與第二虛擬閘極DG2的第四多晶矽層60，以分別形成開口82”與開口83。如圖11A所示，在一實施例中，做為虛擬抹除閘極DEG與虛擬選擇閘極DSG的第三多晶矽層50被完全移除。在其他實施例中，相似於圖7B所示的步驟，做為虛擬抹除閘極DEG與虛擬選擇閘極DSG的第三多晶矽層50被部分地移除，且部分的第三多晶矽層50保留在開口的底部。
請參照圖11B，相似於圖7C或圖9B所示的步驟，隨後將一層或多層的第一導電材料85填入於開口82”與開口83”中， 以形成用於p型通道場效電晶體的金屬抹除閘極EG、金屬選擇閘極SG以及金屬閘極LG2。
之後，相似於圖8A與圖8B的操作，形成第二導電材料層88，以形成用於n型通道場效電晶體的金屬閘極LG1。如圖11C所示，相似於圖8C所示的步驟，隨後形成第二層間介電層90與接觸插塞95。
在上述的實施例中，閘極LG1用於n型通道場效電晶體，而閘極LG2用於p型通道場效電晶體。在某些實施例中，閘極LG1用於p型通道場效電晶體，而閘極LG2用於n型通道場效電晶體。在此情況下，使用相同的導電材料結構85做為非揮發性記憶體單元的閘極以及n型通道場效電晶體的閘極。換言之，非揮發性記憶體單元的金屬閘極與邏輯電路區域LG中的p型通道場效電晶體或n型通道場效電晶體具有相同的導電金屬結構。
需理解的是，在此並未說明所有的功效，並非所有實施例或實例皆有特定的功效，且其他實施例或實例可提供不同的功效。
根據本揭露的某些實施例，由於非揮發性記憶體單元的抹除閘極與選擇閘極由金屬材料形成，故可降低這些閘極的電阻以及閘極與接觸插塞之間的接觸電阻。此外，根據本揭露的某些實施例，由於非揮發性記憶體單元的控制閘極由金屬材料形成，因此可降低控制閘極的電阻。再者，由於同時對非揮發性記憶體單元區域與邏輯電路區域進行閘極置換製程，可將微影操作所增加的數量最小化。
根據本揭露的一個面向，在包括非揮發性記憶體的半導體元件的製造方法中，形成單元結構。單元結構包括堆疊結構與第三多晶矽層。堆疊結構包括設置於第一介電層上的第一多晶矽層、設置於第一多晶矽層上的第二介電層以及設置於第二介電層上的第二多晶矽層。第三多晶矽層設置於堆疊結構的兩側。移至少部分地移除第三多晶矽層，以形成抹除閘極空間以及選擇閘極空間。在抹除閘極空間與選擇閘極空間中形成導電材料。
在本揭露的實施例中，形成單元結構的方法包括下列步驟。在基底上形成第一介電層。在第一介電層上形成用於第一多晶矽層的第一多晶矽膜。在第一多晶矽膜上形成用於第二介電層的第二介電膜。在第二介電膜上形成用於第二多晶矽層的第二多晶矽膜。圖案化第二多晶矽膜，以形成第二多晶矽層。在形成第二多晶矽層之後，圖案化第二介電膜與第一多晶矽膜，以形成堆疊結構。在堆疊結構的兩側形成用於第三多晶矽層的第三多晶矽膜。對堆疊結構與第三多晶矽膜進行平坦化操作，以形成第三多晶矽層。
在本揭露的實施例中，半導體元件的製造方法更包括：在圖案化第二多晶矽膜以及在圖案化第二介電膜與第一多晶矽膜之前，在第二多晶矽層的兩側形成第一間隙壁。
在本揭露的實施例中，半導體元件的製造方法更包括：在圖案化第二介電膜與第一多晶矽膜之後形成第二間隙壁。
在本揭露的實施例中，第一間隙壁包括氧化矽/氮化矽/氧化矽膜，氧化矽/氮化矽/氧化矽膜具有兩氧化矽層以及夾置於兩氧 化矽層之間的氮化矽層。
在本揭露的實施例中，移除至少一部分的第三多晶矽層時，亦移除第二多晶矽層，以形成控制閘極空間。導電材料亦形成於控制閘極空間中。
在本揭露的實施例中，當進行至少部分地移除第三多晶矽層時，第三多晶矽層的底部保留於抹除閘極空間與選擇閘極空間中。導電材料形成於抹除閘極空間與選擇閘極空間中的保留的第三多晶矽層上。
在本揭露的實施例中，當進行至少部分地移除第三多晶矽層時，亦移除第二多晶矽層，以形成控制閘極空間。第二多晶矽層並未保留於控制閘極空間中。導電材料亦形成於控制閘極空間中的第二介電層上。
在本揭露的實施例中，保留的第三多晶矽層的厚度範圍為10nm至100nm。
在本揭露的實施例中，完全移除第三多晶矽層，且第三多晶矽層未保留於抹除閘極空間與選擇閘極空間中。導電材料形成於抹除閘極空間與選擇閘極空間中的介電層上。
根據本揭露的另一個面向，在半導體元件的製造方法中，在記憶體單元區域中形成用於非揮發性記憶體的單元結構。半導體元件包括位於記憶體單元區域中的非揮發性記憶體以及位於邏輯電路區域中的場效電晶體。單元結構包括堆疊結構與第三多晶矽層。堆疊結構包括設置於第一介電層上的第一多晶矽層、設置於 第一多晶矽層上的第二介電層以及設置於第二介電層上的第二多晶矽層。第三多晶矽層設置於堆疊結構的兩側。在邏輯電路區域中形成用於場效電晶體的虛擬閘極結構。虛擬閘極結構包括設置於基底上的閘極介電層以及設置於閘極介電層上的由多晶矽形成的虛擬邏輯閘極。至少部分地移除第三多晶矽層與虛擬邏輯閘極，以在記憶體單元區域中形成抹除閘極空間與選擇閘極空間，並在邏輯電路區域中形成邏輯閘極空間。在抹除閘極空間、選擇閘極空間與邏輯閘極空間中形成導電材料。
在本揭露的實施例中，形成單元結構的方法包括下列步驟。在基底上形成第一介電層。在第一介電層上形成用於第一多晶矽層的第一多晶矽膜。在第一多晶矽膜上形成用於第二介電層的第二介電膜。在第二介電膜上形成用於第二多晶矽層的第二多晶矽膜。圖案化第二多晶矽膜，以形成第二多晶矽層。在形成第二多晶矽層之後，圖案化第二介電膜與第一多晶矽膜，以形成堆疊結構。在堆疊結構的兩側形成用於形成第三多晶矽層的第三多晶矽膜。對堆疊結構與第三多晶矽膜進行平坦化操作，以形成第三多晶矽層。形成虛擬閘極結構的方法包括下列步驟。在形成記憶體單元結構之後，以覆蓋層覆蓋記憶體單元區域。以覆蓋層覆蓋記憶體單元區域，在基底上形成閘極介電層。在閘極介電層上形成用於虛擬邏輯閘極的第四多晶矽膜。圖案化第四多晶矽膜，以形成虛擬邏輯閘極。在形成虛擬邏輯閘極之後，移除覆蓋層。
在本揭露的實施例中，閘極介電層包括Hf、Y、Ta、Ti、 Al以及Zr中的一者或多者的氧化物。半導體元件的製造方法更包括在閘極介電層與第四多晶矽層之間形成過渡金屬氮化物層。
在本揭露的實施例中，第二介電層為氧化矽層、氮化矽層以及由氧化矽與氮化矽形成的多數層其中之一。虛擬邏輯閘極不包括第二介電層。
在本揭露的實施例中，當進行至少部分地移除第三多晶矽層時，亦移除第二多晶矽層，以形成控制閘極空間。導電材料亦形成於控制閘極空間中。
在本揭露的實施例中，當進行至少部分地移除第三多晶矽層時，在抹除閘極空間與選擇閘極空間中保留第三多晶矽層的底部。導電材料形成於抹除閘極空間與選擇閘極空間中的保留的第三多晶矽層上。
在本揭露的實施例中，當進行至少部分地移除第三多晶矽層時，亦移除第二多晶矽層，以形成控制閘極空間。第二多晶矽層並未保留於控制閘極空間中。導電材料亦形成於控制閘極空間中的第二介電層上。
在本揭露的實施例中，完全移除虛擬邏輯閘極的第四多晶矽層。
在本揭露的實施例中，保留的第三多晶矽層的厚度範圍為10nm至100nm。
根據本揭露的另一個面向，半導體元件包括非揮發性記憶體。非揮發性記憶體包括第一介電層、浮置閘極、控制閘極、第 二介電層、抹除閘極以及選擇閘極。第一介電層設置於基底上。浮置閘極設置於介電層上。第二介電層設置於浮置閘極與控制閘極之間。第二介電層具有氧化矽層、氮化矽層以及由氧化矽與氮化矽形成的多數層其中之一。抹除閘極與選擇閘極包括底部多晶矽層與上部金屬層。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
90‧‧‧第二層間介電層
95‧‧‧接觸插塞
LG‧‧‧邏輯電路區域
MC‧‧‧非揮發性記憶體單元區域
TR‧‧‧過渡區域

Claims (13)

  1. 一種半導體元件的製造方法，其中所述半導體元件包括非揮發性記憶體，所述半導體元件的製造方法包括：形成單元結構，所述單元結構包括：堆疊結構，包括設置於第一介電層上的第一多晶矽層、設置於所述第一多晶矽層上的第二介電層以及設置於所述第二介電層上的第二多晶矽層；以及第三多晶矽層，設置於所述堆疊結構的兩側；至少部分地移除第三多晶矽層，以形成抹除閘極空間以及選擇閘極空間；以及在所述抹除閘極空間與所述選擇閘極空間中形成導電材料，其中當進行所述至少部分地移除所述第三多晶矽層時，所述第三多晶矽層的底部保留於所述抹除閘極空間與所述選擇閘極空間中，其中所述保留的第三多晶矽層的厚度範圍為10nm至100nm，以及所述導電材料形成於所述抹除閘極空間與所述選擇閘極空間中的保留的第三多晶矽層上。
  2. 如申請專利範圍第1項所述的半導體元件的製造方法，其中所述形成所述單元結構的方法包括：在基底上形成第一介電層；在所述第一介電層上形成用於所述第一多晶矽層的第一多晶矽膜； 在所述第一多晶矽膜上形成用於所述第二介電層的第二介電膜；在所述第二介電膜上形成用於所述第二多晶矽層的第二多晶矽膜；圖案化所述第二多晶矽膜，以形成所述第二多晶矽層；在形成所述第二多晶矽層之後，圖案化所述第二介電膜與所述第一多晶矽膜，以形成所述堆疊結構；在所述堆疊結構的兩側形成用於所述第三多晶矽層的第三多晶矽膜；以及對所述堆疊結構與所述第三多晶矽膜進行平坦化操作，以形成所述第三多晶矽層。
  3. 如申請專利範圍第2項所述的半導體元件的製造方法，更包括：在圖案化所述第二多晶矽膜以及在圖案化所述第二介電膜與所述第一多晶矽膜之前，在所述第二多晶矽層的兩側形成第一間隙壁，其中所述第一間隙壁包括氧化矽/氮化矽/氧化矽膜，所述氧化矽/氮化矽/氧化矽膜具有兩氧化矽層以及夾置於所述兩氧化矽層之間的氮化矽層；或所述半導體元件的製造方法更包括在圖案化所述第二介電膜與所述第一多晶矽膜之後形成第二間隙壁。
  4. 如申請專利範圍第1項所述的半導體元件的製造方法，其中當進行所述至少部分地移除所述第三多晶矽層時，亦移除所述第二多晶矽層，以形成控制閘極空間，以及 所述導電材料亦形成於所述控制閘極空間中。
  5. 如申請專利範圍第1項所述的半導體元件的製造方法，其中當進行所述至少部分地移除所述第三多晶矽層時，亦移除所述第二多晶矽層，以形成控制閘極空間，所述第二多晶矽層並未保留於所述控制閘極空間中，以及所述導電材料亦形成於所述控制閘極空間中的所述第二介電層上。
  6. 如申請專利範圍第1項所述的半導體元件的製造方法，其中完全移除所述第三多晶矽層，且所述第三多晶矽層未保留於所述抹除閘極空間與所述選擇閘極空間中，以及所述導電材料形成於所述抹除閘極空間與所述選擇閘極空間中的介電層上。
  7. 一種半導體元件的製造方法，其中所述半導體元件包括位於記憶體單元區域中的非揮發性記憶體以及位於邏輯電路區域中的場效電晶體，所述半導體元件的製造方法包括：於所述記憶體單元區域中形成用於所述非揮發性記憶體的單元結構，所述單元結構包括：堆疊結構，包括設置於第一介電層上的第一多晶矽層、設置於所述第一多晶矽層上的第二介電層以及設置於所述第二介電層上的第二多晶矽層；以及第三多晶矽層，設置於所述堆疊結構的兩側； 在所述邏輯電路區域中形成用於所述場效電晶體的虛擬閘極結構，所述虛擬閘極結構包括：設置於基底上的閘極介電層；以及設置於所述閘極介電層上的由多晶矽所形成的虛擬邏輯閘極；至少部分地移除所述第三多晶矽層與所述虛擬邏輯閘極，以在所述記憶體單元區域中形成抹除閘極空間與選擇閘極空間，並在所述邏輯電路區域中形成邏輯閘極空間；以及在所述抹除閘極空間、所述選擇閘極空間與所述邏輯閘極空間中形成導電材料。
  8. 如申請專利範圍第7項所述的半導體元件的製造方法，其中所述形成所述單元結構的方法包括：在所述基底上形成所述第一介電層；在所述第一介電層上形成用於所述第一多晶矽層的第一多晶矽膜；在所述第一多晶矽膜上形成用於所述第二介電層的第二介電膜；在所述第二介電膜上形成用於所述第二多晶矽層的第二多晶矽膜；圖案化所述第二多晶矽膜，以形成所述第二多晶矽層；在形成所述第二多晶矽層之後，圖案化所述第二介電膜 與所述第一多晶矽膜，以形成所述堆疊結構；在所述堆疊結構的兩側形成用於形成所述第三多晶矽層的第三多晶矽膜；以及對所述堆疊結構與所述第三多晶矽膜進行平坦化操作，以形成所述第三多晶矽層；所述形成所述虛擬閘極結構的方法包括：在形成所述記憶體單元結構之後，以覆蓋層覆蓋所述記憶體單元區域；以所述覆蓋層覆蓋所述記憶體單元區域，在所述基底上形成所述閘極介電層，其中所述閘極介電層包括Hf、Y、Ta、Ti、Al以及Zr中的一者或多者的氧化物；在所述閘極介電層上形成用於所述虛擬邏輯閘極的第四多晶矽膜；以及圖案化所述第四多晶矽膜，以形成所述虛擬邏輯閘極；以及在形成所述虛擬邏輯閘極之後，移除所述覆蓋層；或所述半導體元件的製造方法更包括：在所述閘極介電層與所述第四多晶矽層之間形成過渡金屬氮化物層。
  9. 如申請專利範圍第7項所述的半導體元件的製造方法，其中所述第二介電層為氧化矽層、氮化矽層以及由氧化矽與氮化 矽形成的多數層其中之一，以及所述虛擬邏輯閘極不包括所述第二介電層。
  10. 如申請專利範圍第7項所述的半導體元件的製造方法，其中當進行所述至少部分地移除所述第三多晶矽層時，亦移除所述第二多晶矽層，以形成控制閘極空間，以及所述導電材料亦形成於所述控制閘極空間中。
  11. 如申請專利範圍第7項所述的半導體元件的製造方法，其中當進行所述至少部分地移除所述第三多晶矽層時，在所述抹除閘極空間與所述選擇閘極空間中保留所述第三多晶矽層的底部，以及所述導電材料形成於所述抹除閘極空間與所述選擇閘極空間中的保留的第三多晶矽層上；或所述半導體元件的製造方法更包括：當進行所述至少部分地移除所述第三多晶矽層時，亦移除所述第二多晶矽層，以形成控制閘極空間，其中所述第二多晶矽層並未保留於所述控制閘極空間中，且所述導電材料亦形成於所述控制閘極空間中的所述第二介電層上；或完全移除所述虛擬邏輯閘極的第四多晶矽層。
  12. 如申請專利範圍第11項所述的半導體元件的製造方法，其中所述保留的第三多晶矽層的厚度範圍為10nm至100nm。
  13. 一種半導體元件，包括非揮發性記憶體，所述非揮發性記憶體包括：第一介電層，設置於基底上；浮置閘極，設置於所述介電層上；控制閘極；第二介電層，設置於所述浮置閘極與所述控制閘極之間，且所述第二介電層具有氧化矽層、氮化矽層以及由氧化矽與氮化矽形成的多數層其中之一；以及抹除閘極與選擇閘極，其中所述抹除閘極與所述選擇閘極包括底部多晶矽層與上部金屬層，所述底部多晶矽層的厚度範圍為10nm至100nm。
TW106135973A 2016-11-29 2017-10-19 半導體元件及其製造方法 TWI700782B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427484P 2016-11-29 2016-11-29
US62/427,484 2016-11-29
US15/648,201 2017-07-12
US15/648,201 US10943996B2 (en) 2016-11-29 2017-07-12 Method of manufacturing semiconductor device including non-volatile memories and logic devices

Publications (2)

Publication Number Publication Date
TW201820546A TW201820546A (zh) 2018-06-01
TWI700782B true TWI700782B (zh) 2020-08-01

Family

ID=62117950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135973A TWI700782B (zh) 2016-11-29 2017-10-19 半導體元件及其製造方法

Country Status (5)

Country Link
US (3) US10943996B2 (zh)
KR (1) KR102112114B1 (zh)
CN (1) CN108172580B (zh)
DE (1) DE102017116221B4 (zh)
TW (1) TWI700782B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325918B2 (en) 2016-11-29 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10283512B2 (en) 2016-11-29 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10943996B2 (en) 2016-11-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including non-volatile memories and logic devices
DE102019113208B4 (de) * 2018-06-26 2022-08-25 Taiwan Semiconductor Manufacturing Co. Ltd. Integrierte Schaltung mit Grabengate-Hochvolttransistor für einen eingebetteten Speicher und Verfahren zu deren Herstellung
US11189628B2 (en) 2018-06-26 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Trench gate high voltage transistor for embedded memory
US11069693B2 (en) * 2018-08-28 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving control gate uniformity during manufacture of processors with embedded flash memory
US11164881B2 (en) * 2018-09-11 2021-11-02 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same
US11380769B2 (en) * 2019-10-01 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Select gate spacer formation to facilitate embedding of split gate flash memory
US11588031B2 (en) * 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same
US11968829B2 (en) * 2022-03-10 2024-04-23 Silicon Storage Technology, Inc. Method of forming memory cells, high voltage devices and logic devices on a semiconductor substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546842B (en) * 2002-05-17 2003-08-11 Winbond Electronics Corp Multiple-layers gate structure and manufacturing method thereof
US20150087123A1 (en) * 2013-09-20 2015-03-26 Globalfoundries Singapore Pte. Ltd. Contact strap for memory array
US20150137207A1 (en) * 2013-11-15 2015-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flash Memory Embedded with HKMG Technology
US20160141296A1 (en) * 2014-11-19 2016-05-19 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586072B2 (ja) 1997-07-10 2004-11-10 株式会社東芝 不揮発性半導体記憶装置
JPH11354759A (ja) * 1998-06-10 1999-12-24 Matsushita Electron Corp 半導体記憶装置およびその製造方法
US6894339B2 (en) * 2003-01-02 2005-05-17 Actrans System Inc. Flash memory with trench select gate and fabrication process
US20040256657A1 (en) 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
US7046552B2 (en) 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US20060108628A1 (en) * 2004-11-25 2006-05-25 Chih-Wei Hung Multi-level split-gate flash memory
US8809179B2 (en) 2006-04-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing topography of non-volatile memory and resulting memory cells
TWI304251B (en) 2006-06-09 2008-12-11 Powerchip Semiconductor Corp Method of manufacturing split gate flash device
WO2008001458A1 (en) * 2006-06-30 2008-01-03 Fujitsu Microelectronics Limited Semiconductor device and semiconductor manufacturing method
JP5142494B2 (ja) 2006-08-03 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TW200816391A (en) 2006-09-29 2008-04-01 Powerchip Semiconductor Corp Method of manufacturing split gate flash device
US7652318B2 (en) 2006-11-03 2010-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Split-gate memory cells and fabrication methods thereof
JP2008294220A (ja) * 2007-05-24 2008-12-04 Toshiba Corp 半導体メモリ装置
KR100871545B1 (ko) 2007-06-25 2008-12-01 주식회사 동부하이텍 플래쉬 메모리 소자 및 그 제조 방법
EP2063459A1 (en) 2007-11-22 2009-05-27 Interuniversitair Microelektronica Centrum vzw Interpoly dielectric for a non-volatile memory device with a metal or p-type control gate
US8008702B2 (en) 2008-02-20 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-transistor non-volatile memory element
JP2011232623A (ja) 2010-04-28 2011-11-17 Canon Chemicals Inc トナー供給ローラおよびその製造方法
US8101477B1 (en) 2010-09-28 2012-01-24 Infineon Technologies Ag Method for making semiconductor device
JP5734744B2 (ja) 2011-05-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8883592B2 (en) * 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency
JP6026913B2 (ja) 2013-02-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9484261B2 (en) * 2013-07-05 2016-11-01 Silicon Storage Technology, Inc. Formation of self-aligned source for split-gate non-volatile memory cell
US9159735B2 (en) * 2013-07-18 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Architecture to improve cell size for compact array of split gate flash cell with buried common source structure
US9123822B2 (en) * 2013-08-02 2015-09-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having a silicon-metal floating gate and method of making same
US9390927B2 (en) * 2013-08-16 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact formation for split gate flash memory
US9111867B2 (en) 2013-08-30 2015-08-18 Freescale Semiconductor, Inc. Split gate nanocrystal memory integration
CN104425387A (zh) * 2013-08-30 2015-03-18 北京兆易创新科技股份有限公司 Nor闪存单元的制作方法及nor闪存单元
US9583591B2 (en) 2014-03-14 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Si recess method in HKMG replacement gate technology
US9159842B1 (en) * 2014-03-28 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded nonvolatile memory
US9431257B2 (en) 2014-07-14 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Salicided structure to integrate a flash memory device with a high κ, metal gate logic device
US9349741B2 (en) 2014-07-14 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
US9543153B2 (en) 2014-07-16 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Recess technique to embed flash memory in SOI technology
JP6359386B2 (ja) 2014-08-28 2018-07-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102240022B1 (ko) 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN105655338A (zh) * 2014-12-04 2016-06-08 联华电子股份有限公司 非挥发性存储单元及其制作方法
US20160190146A1 (en) * 2014-12-29 2016-06-30 GLOBAL FOUNDRIES Singapore Pte. Ltd. Integrated circuits and methods for fabricating memory cells and integrated circuits
CN104465489B (zh) * 2014-12-30 2017-06-09 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
US9379121B1 (en) * 2015-01-05 2016-06-28 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
US9276006B1 (en) * 2015-01-05 2016-03-01 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal-enhanced gates and method of making same
TWI588992B (zh) * 2015-01-13 2017-06-21 Xinnova Tech Ltd Non-volatile memory components and methods of making the same
CN107251199B (zh) 2015-01-22 2020-10-30 硅存储技术公司 形成分裂栅存储器单元阵列及低和高电压逻辑器件的方法
WO2016118785A1 (en) * 2015-01-23 2016-07-28 Silicon Storage Technology, Inc. Method of forming self-aligned split-gate memory cell array with metal gates and logic devices
US9627392B2 (en) 2015-01-30 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve floating gate uniformity for non-volatile memory devices
JP6385873B2 (ja) 2015-03-30 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI594378B (zh) 2015-05-04 2017-08-01 北京芯盈速騰電子科技有限責任公司 非揮發性記憶體單元及其製作方法
US9793281B2 (en) * 2015-07-21 2017-10-17 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate logic device and metal-free erase gate, and method of making same
US9634019B1 (en) * 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
US9634020B1 (en) * 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
KR20180078291A (ko) 2015-11-03 2018-07-09 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 내에서의 금속 플로팅 게이트의 집적
US9842848B2 (en) 2015-12-14 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded HKMG non-volatile memory
US9583640B1 (en) 2015-12-29 2017-02-28 Globalfoundries Inc. Method including a formation of a control gate of a nonvolatile memory cell and semiconductor structure
US9947676B2 (en) 2016-07-08 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. NVM memory HKMG integration technology
US10164074B2 (en) * 2016-11-25 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate electrode embedded in substrate
US10325918B2 (en) 2016-11-29 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10943996B2 (en) 2016-11-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device including non-volatile memories and logic devices
US9966380B1 (en) 2016-12-12 2018-05-08 Texas Instruments Incorporated Select gate self-aligned patterning in split-gate flash memory cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546842B (en) * 2002-05-17 2003-08-11 Winbond Electronics Corp Multiple-layers gate structure and manufacturing method thereof
US20150087123A1 (en) * 2013-09-20 2015-03-26 Globalfoundries Singapore Pte. Ltd. Contact strap for memory array
US20150137207A1 (en) * 2013-11-15 2015-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flash Memory Embedded with HKMG Technology
US20160141296A1 (en) * 2014-11-19 2016-05-19 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device

Also Published As

Publication number Publication date
US20190097028A1 (en) 2019-03-28
US11594620B2 (en) 2023-02-28
US20210202721A1 (en) 2021-07-01
DE102017116221A1 (de) 2018-05-30
DE102017116221B4 (de) 2023-04-06
CN108172580B (zh) 2021-11-30
TW201820546A (zh) 2018-06-01
KR20180060946A (ko) 2018-06-07
KR102112114B1 (ko) 2020-05-19
US10943996B2 (en) 2021-03-09
US10950715B2 (en) 2021-03-16
CN108172580A (zh) 2018-06-15
US20180151707A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
TWI700782B (zh) 半導體元件及其製造方法
TWI653638B (zh) 半導體裝置及其製造方法
TWI701809B (zh) 積體晶片、記憶體結構及其形成方法
TWI663712B (zh) 半導體裝置及其製造方法
CN107833891B (zh) 半导体器件及其制造方法
TWI652803B (zh) 半導體裝置及其製造方法
US11158644B2 (en) Semiconductor device with field effect transistors of differing gate dielectric thickness on the same substrate and method of manufacturing the same
TW202131389A (zh) 半導體結構及其形成方法
JP2023552930A (ja) Ｎ／ｐ境界構造を有するナノシート半導体デバイス