TWI693628B - 磊晶層和三維反及記憶體的形成方法、退火設備 - Google Patents

磊晶層和三維反及記憶體的形成方法、退火設備 Download PDF

Info

Publication number
TWI693628B
TWI693628B TW108128012A TW108128012A TWI693628B TW I693628 B TWI693628 B TW I693628B TW 108128012 A TW108128012 A TW 108128012A TW 108128012 A TW108128012 A TW 108128012A TW I693628 B TWI693628 B TW I693628B
Authority
TW
Taiwan
Prior art keywords
annealing
silicon
insulating layer
forming
groove
Prior art date
Application number
TW108128012A
Other languages
English (en)
Other versions
TW202020931A (zh
Inventor
郭海峰
王孝進
宏斌 朱
賴琳
程騰
肖莉紅
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI693628B publication Critical patent/TWI693628B/zh
Publication of TW202020931A publication Critical patent/TW202020931A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種磊晶層和三維反及記憶體的形成方法、退火設備，其中所述磊晶層的形成方法，先進行第一退火，以消除堆疊結構中產生的應力，在進行第一退火時，所述凹槽的側壁和底部表面形成含矽的混合物，因而第一退火後，進行第二退火，以去除所述凹槽側壁和底部表面的含矽的混合物，使得後續在形成磊晶層時的生長界面為純淨的基底材料界面，防止凹槽中形成的磊晶層中產生孔洞缺陷。

Description

磊晶層和三維反及記憶體的形成方法、退火設備
本發明涉及半導體製作領域，尤其涉及一種磊晶層和三維(3D)反及(NAND)記憶體的形成方法、退火設備。
NAND快閃記憶體是一種比硬碟驅動器更好的存放裝置，隨著人們追求功耗低、品質輕和性能佳的非揮發性儲存產品，在電子產品中得到了廣泛的應用。目前，平面結構的3D NAND快閃記憶體已近實際擴展的極限，為了進一步的提高儲存容量，降低每位元的儲存成本，提出了3D結構的3D NAND記憶體。
在3D NAND記憶體結構中，採用垂直堆疊多層資料儲存單元的方式，實現堆疊式的3D NAND記憶體結構。現有3D NAND記憶體的形成過程一般包括：在基底上形成氮化矽層和氧化矽層交替層疊的堆疊層；蝕刻所述堆疊層，在堆疊層中形成通道孔，在形成通道孔後，蝕刻通道孔底部的基底，在基底中形成凹槽；在通道孔底部的凹槽中，透過選擇性磊晶生長(Selective Epitaxial Growth)形成磊晶矽結構，通常該磊晶矽結構也稱作SEG；在所述通道孔中形成儲存區；去除氮化矽層，在去除氮化矽層的位置形成閘極金屬。
現有的製程形成的磊晶矽結構(SEG)時，磊晶矽結構(SEG)的底部區域中容易產生孔洞缺陷，使得磊晶矽結構(SEG)與基底的電接觸性能較差，影響了3D NAND記憶體的性能。
發明所要解決的技術問題是怎樣防止形成的磊晶層(SEG)中形成孔洞缺陷，提高磊晶矽結構(SEG)與基底的電接觸性能。
為解決前述問題，本發明提供了一種磊晶層的形成方法，包括：
提供基底，所述基底上形成有第一絕緣層和第二絕緣層交替層疊的堆疊結構；蝕刻所述堆疊結構，形成貫穿堆疊結構的若干通道孔；沿通道孔蝕刻通道孔底部的基底，在基底中形成凹槽；在形成凹槽後，進行第一退火，在進行第一退火時，所述凹槽的側壁和底部表面形成含矽的混合物；在進行第一退火後，進行第二退火，以去除所述含矽的混合物；進行所述第二退火後，採用選擇性磊晶製程在所述凹槽中形成磊晶層，所述磊晶層填充滿所述凹槽。
可選的，所述含矽的混合物中除了還有矽元素外，還含有第一退火時採用氣體的所含元素、形成第一絕緣層的源氣體和/或副產物所含的元素、形成第二絕緣層的源氣體和/或副產物所含的元素中的一種或多種。
可選的，所述第一退火的氣體氛圍為氮氣(N2)，所述第二退火的氣體氛圍為氫氣(H2)。
可選的，所述第一絕緣層的材料和第二絕緣層的材料為氧化矽、氮化矽、氮氧化矽、氮碳化矽中的一種，且所述第一絕緣層的材料和第二絕緣層的材料不相同。
可選的，所述含矽的混合物中除了還有矽元素外，還包括N元素、C元素、H元素和O元素中的一種或多種。
可選的，所述第二退火時溫度為800~1200攝氏度，時間為1~10小時，腔室的壓強小於100托。
可選的，進行第二退火時，所述第二退火採用的氣體與含矽的混合物反應，形成氣態的反應物。
可選的，進行第二退火後，所述凹槽的側壁的晶面指數為(111)。
本發明還提供了一種3D NAND記憶體的形成方法，包括： 提供基底，所述基底上形成有第一絕緣層和第二絕緣層交替層疊的堆疊結構；蝕刻所述堆疊結構，形成貫穿堆疊結構的若干通道孔；沿通道孔蝕刻通道孔底部的基底，在基底中形成凹槽；在形成凹槽後，進行第一退火，在進行第一退火時，所述凹槽的側壁和底部表面形成含矽的混合物；在進行第一退火後，進行第二退火，以去除所述含矽的混合物；進行所述第二退火後，採用選擇性磊晶製程在所述凹槽中形成磊晶層，所述磊晶層填充滿所述凹槽；在所述磊晶層上的通道孔中形成儲存結構；去除所述第一絕緣層，在第一絕緣層被去除後對應的位置形成金屬閘極。
可選的，所述含矽的混合物中除了還有矽元素外，還含有第一退火時採用氣體的所含元素、形成第一絕緣層的源氣體和/或副產物所含的元素、形成第二絕緣層的源氣體和/或副產物所含的元素中的一種或多種。
可選的，所述第一退火的氣體氛圍為N2，所述第二退火的氣體氛圍為H2。
可選的，所述第一絕緣層的材料和第二絕緣層的材料為氧化矽、氮化矽、氮氧化矽、氮碳化矽中的一種，且所述第一絕緣層的材料和第二絕緣層的材料不相同。
可選的，所述含矽的混合物中除了還有矽元素外，還包括N元素、C元素和H元素中的一種或多種。
可選的，所述第二退火時溫度為800~1200攝氏度，時間為1~10小時，腔室的壓強小於100托。
可選的，進行第二退火時，所述第二退火採用的氣體與含矽的混合物反應，形成氣態的反應物。
可選的，進行第二退火後，所述凹槽的側壁的晶面指數為(111)。
本發明還提供了對前述的基底進行第二退火的退火設備，包括： 反應腔室；置於反應腔室中的晶舟，所述晶舟具有向內凹陷的舟體，舟體的內側壁上具有若干放置晶圓的支撐結構，所述晶舟的舟體的拐彎處以及支撐結構的厚度大於舟體其他部分的厚度；氣體供入端，用於向反應腔室供入製程氣體；加熱器，用於對反應腔室中的晶舟上的晶圓進行加熱。
可選的，所述舟體的拐彎處以及支撐結構的厚度比舟體其他部分的厚度大0.5~5公分。
可選的，所述舟體的拐彎處以及支撐結構的厚度為1.1~10公分。
可選的，加熱器加熱時反應腔室中的溫度為800~1200攝氏度，加熱的時間為1~10小時。可選的，所述供入的製程氣體包括H2。
可選的，所述退火設備還可以用於進行第一退火。
可選的，進行第一退火時，所述供入的製程氣體包括N2。
與現有技術相比，本發明技術方案具有以下優點：本發明的磊晶層的形成方法，在形成通道孔和凹槽後，先進行第一退火，以消除堆疊結構中產生的應力，在進行第一退火時，所述凹槽的側壁和底部表面會形成含矽的混合物，因而第一退火後，進行第二退火，以去除所述凹槽側壁和底部表面的含矽的混合物，使得後續在形成磊晶層時的生長界面為 純淨的基底材料界面，防止凹槽中形成的磊晶層中產生孔洞缺陷。
進一步，所述第一絕緣層的材料和第二絕緣層的材料為氧化矽、氮化矽、氮氧化矽、氮碳化矽中的一種，形成第一絕緣層和第二絕緣層時，部分源氣體(化學氣相沉積製程採用的氣體)元素(比如C、H、N、O)和副產物元素(比如C、H、N)會陷在(trap)或殘留在形成的第一絕緣層和第二絕緣層，在進行第一退火時，陷入(trap)或殘留的元素在高溫下會被釋放，而擴散到凹槽206底部和側壁表面，與凹槽底部和側壁表面的單晶基底材料反應形成複雜的含矽混合物，因而所述含矽的混合物中除了還有矽元素外，還包括N元素、C元素、H元素O元素中的一種或多種，透過含H2的第二退火能去除該含矽的混合物。
進一步，採用H2進行第二退火時，所述第二退火時溫度為800~1200攝氏度，時間為1~10小時，腔室的壓強小於100托，本實施例中採用高溫和長時間的退火，使得含矽的混合物能更乾淨和更高效的去除。
本發明的3D NAND記憶體的形成方法，進行第二退火，去除所述凹槽側壁和底部表面的含矽的混合物，使得在形成磊晶層時的生長界面為純淨的基底材料界面，防止凹槽中形成的磊晶層中產生孔洞缺陷，因而磊晶層與基底之間的導電性能不會受到影響，提高了3D NAND記憶體的性能。
本發明的退火設備，所述晶舟的舟體的拐彎處以及支撐結構的厚度大於舟體其他部分的厚度，以使得晶舟能經受高溫(大於800攝氏度)、長時間(大於1小時)的退火，防止晶舟舟體在脆弱的拐彎處(比如晶舟舟體的側壁和底部的交接處)以及支撐結構處產生裂痕或碎裂，即本申請的退火設備能實現 高溫、長時間的退火，而且可以實現批量晶圓的退火處理。因而採用本發明的退火設備能對前述方案中的晶圓(基底)進行第二退火時，在提高效率的同時，去除凹槽側壁和底部表面的含矽混合物的效果也較好。
31:第一退火
32:第二退火
100、200:基底
101:隔離層
102:氮化矽層
103:氧化矽層
104、204:堆疊結構
105、205:通道孔
106、206:凹槽
107、207:含矽混合物
108:孔洞缺陷
109:磊晶矽結構
201:底層絕緣層
202:第一絕緣層
203:第二絕緣層
210:磊晶層
211:金屬閘極
401:反應腔室
402:加熱器
403:晶舟
404:支撐結構
405:內部熱電偶
406:外部熱電偶
H2:氫氣
N2:氮氣
圖1-4為本發明一實施例磊晶層的形成過程的結構示意圖；圖5-9為本發明另一實施例磊晶層形成過程的結構示意圖；圖10-11為本發明另一實施例3D NAND記憶體的結構示意圖；圖12為本發明另一實施例退火設備的結構示意圖。
如背景技術所言，現有的製程形成的磊晶矽結構(SEG)的底部區域中容易產生孔洞缺陷，使得磊晶矽結構(SEG)與基底的電接觸性能較差，影響了3D NAND記憶體的性能。
研究發現，現有磊晶矽結構(SEG)的底部區域中容易產生孔洞缺陷的原因為：在3D NAND記憶體製作過程中，通道孔底部的凹槽的側壁和底部表面會形成複雜的含矽混合物，該含矽混合物使得凹槽側壁和底部不能保持純單晶矽的狀態，當採用選擇磊晶製程在凹槽中形成磊晶矽結構(SEG)時，由於含矽混合物表面和單晶矽表面的矽生長速率不同，使得形成磊晶矽結構(SEG)中容易產生孔洞缺陷。下面結合附圖1-4對前述原因產生的具體過程以及孔洞缺陷形成的具體過程進行詳細說明。
參考圖1，在基底100上形成氮化矽層102和氧化矽層103交替層疊的堆疊層104，所述堆疊結構104和基底100之間還可以形成隔離層101。
參考圖2，蝕刻所述堆疊層104，在堆疊層104中形成通道孔105，在形成通道孔105後，蝕刻通道孔105底部的基底100，在基底100中形成凹槽106。
結合參考圖3和圖4，在形成凹槽106後，在氮氣(N2)氛圍中對堆疊結構104進行退火，以釋放堆疊結構104中存在的應力。經過進一步研究發現，由於氮化矽層102和氧化矽層103是透過化學氣相沉積製程形成，在形成氮化矽層102和氧化矽層103時特別是多層堆疊的氮化矽層102和氧化矽層103時，部分源氣體(化學氣相沉積製程採用的氣體)元素(比如C、H、N、O)和副產物元素(比如C、H)會陷在(trap)或殘留在形成的氮化矽層102和氧化矽層103或堆疊結構104中，這些元素在進行退火時會從氮化矽層102和氧化矽層103或堆疊結構104中被釋放而擴散到凹槽106底部和側壁表面，與凹槽106底部和側壁表面的單晶基底材料(Si)反應形成複雜的含矽混合物107，含矽混合物107的存在使得後續透過選擇性磊晶生長形成磊晶矽結構時的界面不是純淨的單晶矽界面，因而選擇性磊晶生長(Selective Epitaxial Growth)矽時，複雜的含矽混合物107表面和單晶矽的表面的生長速率不一樣，使得凹槽中形成的磊晶矽結構109(參考圖4)具有孔洞缺陷108(參考圖4)，且該孔洞缺陷108主要存在於磊晶矽結構109於基底100接觸的界面上以及磊晶矽結構109與含矽混合物107的接觸界面上，或者如果凹槽很深，所述孔洞缺陷108還會存在於磊晶矽結構109中。
雖然在一些實施例中，在凹槽106中形成磊晶矽結構109結構之前會進行清洗製程，但是無論是濕式清洗還是乾式清洗都不能乾淨的去除含矽的混 合物，並且濕式清洗和乾式清洗均會引入新的雜質，使得採用選擇性磊晶生長形成磊晶矽結構109的界面仍不能為純淨的單晶矽，因而形成的磊晶矽結構109中仍會存在孔洞缺陷。
為此，本發明另一實施例中提供了一種磊晶層和3D NAND記憶體的形成方法、退火設備，其中所述磊晶層的形成方法，在形成通道孔和凹槽後，先進行第一退火，以消除堆疊結構中產生的應力，在進行第一退火時，所述凹槽的側壁和底部表面會形成含矽的混合物，因而第一退火後，進行第二退火，以去除所述凹槽側壁和底部表面的含矽的混合物，使得後續在形成磊晶層時的生長界面為純淨的基底材料界面，防止凹槽中形成的磊晶層中產生孔洞缺陷。
為使本發明實施例的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。在詳述本發明實施例時，為便於說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明的保護範圍。此外，在實際製作中應包含長度、寬度及深度的三維空間尺寸。
圖5-11為本發明另一實施例磊晶層的形成過程的結構示意圖。
參考圖5，提供基底200，所述基底200上形成有第一絕緣層202和第二絕緣層203交替層疊的堆疊結構204。
所述基底200的材料可以為單晶矽(Si)、單晶鍺(Ge)、或矽鍺(GeSi)、碳化矽(SiC)；也可以是矽覆絕緣體(SOI)，鍺覆絕緣體(GOI)；或 者還可以為其它的材料，例如砷化鎵等Ⅲ-V族化合物。本實施例中，所述基底200的材料為單晶矽(Si)。
本實施例中，所述第一絕緣層202作為犧牲層，後續透過去除第一絕緣層202，在第一絕緣層202所在的位置形成金屬閘極。
所述第一絕緣層202的材料和第二絕緣層203的材料不相同，在一實施例中，所述第一絕緣層202的材料和第二絕緣層203的材料為氧化矽、氮化矽、氮氧化矽、氮碳化矽中的一種。本實施例中，所述第一絕緣層202的材料為氮化矽，第二絕緣層203的材料為氧化矽，所述第一絕緣層202和第二絕緣層203的形成製程為化學氣相沉積製程。
採用化學氣相沉積製程形成膜層的過程一般包括：向腔室中通入源氣體，源氣體反應在基底上形成膜層。以形成氧化矽層(第二絕緣層203)進行具體說明，在一實施例中，採用化學氣相沉積製程形成氧化矽層(第二絕緣層203)的過程包括：向反應腔室中通入源氣體，所述源氣體包括矽源氣體和氧源氣體，所述矽源氣體為矽烷或TEOS，所述氧源氣體為O2、CO或ON2，所述矽源氣體和氧源氣體的流量為：100標準毫升/分鐘~8000標準毫升/分鐘，溫度為：300攝氏度~800攝氏度，壓強為：3托~200托。
化學氣相沉積製程形成所述第一絕緣層202和第二絕緣層203時特別時形成多層的堆疊結構104時，部分源氣體(化學氣相沉積製程採用的氣體)元素(比如C、H、N、O)和副產物元素(比如C、H、N)會陷在(trap)或殘留在形成的第一絕緣層202和第二絕緣層203。具體到本實施例中，在形成氮化矽 材料的第一絕緣層202時，C、H中的一種或多種元素可能陷在(trap)或殘留第一絕緣層202中，在形成氧化矽材料的第二絕緣層203時，C、H、N、O元素中的一種或多種可能會陷在(trap)或殘留第二絕緣層203中。
需要說明的是，第一絕緣層202和第二絕緣層203交替層疊是指在形成一層第一絕緣層202後，相應的在第一絕緣層202表面形成一層第二絕緣層203，後續依次進行形成第一絕緣層202和第二絕緣層203的步驟。
所述第一絕緣層202和第二絕緣層203的層數或者堆疊結構204的層數，根據垂直方向所需形成的儲存單元的個數來確定，所述第一絕緣層202和第二絕緣層203的層數或者堆疊結構204的層數可以為8層、32層、64層等，堆疊層的層數越多，越能提高集成度。本實施例中，僅以所述第一絕緣層202和第二絕緣層203的層數或者堆疊結構204的層數為5層作為示例進行說明。
在一實施例中，所述堆疊結構204和基底200之間還可以形成底層絕緣層201，所述底層絕緣層201的材料為氧化矽，透過熱氧化製程形成，所述底層絕緣層201可以降低堆疊結構204對基底200的應力作用。
參考圖6，蝕刻所述堆疊結構204，形成貫穿堆疊結構204的若干通道孔205；沿通道孔205蝕刻通道孔205底部的基底200，在基底200中形成凹槽206。
所述通道孔205中後續形成儲存結構，所述凹槽206中後續形成磊晶層。
在一實施例中，在蝕刻所述堆疊結構204之前，在所述堆疊結構的表面形成圖形化的掩膜層，在蝕刻所述堆疊結構時，以所述圖形化的掩膜層作為掩膜。
蝕刻所述堆疊結構204採用非等向性的乾式蝕刻製程，比如可以為電漿蝕刻製程或反應離子蝕刻製程，蝕刻時採用的氣體包括含碳氟元素的氣體。
在一實施例中，所述蝕刻基底200形成凹槽206的步驟可以是在蝕刻堆疊結構204形成通道孔205步驟後透過過蝕刻製程形成。在其他實施例中，所述蝕刻基底200形成凹槽206的步驟也可以在蝕刻堆疊結構204形成通道孔205步驟後採用額外的蝕刻製程形成。蝕刻堆疊結構204形成通道孔205步驟和蝕刻基底200形成凹槽206的步驟可以在同一蝕刻腔室中完成也可以在不同蝕刻腔室中完成。
本實施例中，形成的凹槽206側壁呈弧狀，且離基底200的表面越遠，凹槽206的寬度越小。需要說的是，在其他實施例中，所述凹槽206的側壁可以為其他的形狀。
參考圖7，在形成凹槽206後，進行第一退火31，在進行第一退火31時，所述凹槽206的側壁和底部表面形成含矽的混合物207。
進行第一退火31的目的是：消除堆疊結構204中的應力以及堆疊結構204與基底200之間的應力，以防止堆疊結構由於應力的作用而倒塌。
進行第一退火31的氣體氛圍為惰性氣體氛圍，以防止對基底200造成氧化。本實施例中所述第一退火的氣體氛圍為N2，N2的不會對基底造成氧化，並且價格低廉。在其他實施例中，可以採用氣體的惰性氣體氛圍，比如Ar氣。
研究發現，在進行第一退火31時，第一絕緣層202和第二絕緣層203或堆疊結構204中陷入(trap)或殘留的元素在高溫下會被釋放，而擴散到凹槽206底部和側壁表面，與凹槽206底部和側壁表面的單晶基底材料反應形成複雜的含矽混合物207。因而，所述含矽的混合物中除了還有矽元素外，還含有形成第一絕緣層的源氣體和/或副產物所含的元素、形成第二絕緣層的源氣體和/或副產物所含的元素中的一種或多種。
本實施例中，所述含矽的混合物207中除了還有矽元素外，還包括N元素、C元素、H元素和O元素中的一種或多種。
含矽的混合物207的存在使得後續形成磊晶層的界面(凹槽206的側壁和底部表面)不是純淨的基底材料(如單晶矽或單晶鍺等)界面，如果直接在凹槽206中形成磊晶層，磊晶層中容易形成孔洞缺陷。
結合參考圖7和圖8，在進行所述第一退火31後，進行第二退火32，以去除所述凹槽206側壁和底部表面的含矽的混合物207。
所述第二退火32在退火設備的退火腔室中進行，在進行第二退火32時，第二退火32採用的氣體與含矽的混合物207反應，形成氣態的反應物，被直接排出退火腔室，從而去除凹槽206側壁和底部表面的含矽的混合物207，使得 後續在形成磊晶層時的生長界面為純淨的基底材料界面。
本實施例中，所述第二退火的氣體氛圍為H2，採用H2不僅能去除含矽的混合物207，而且不會對溝槽206暴露的基底200造成損傷。採用H2去除含矽的混合物207的原理請參考下面的公式：
Figure 108128012-A0305-02-0016-1
在進行第二退火時，H2與含矽混合物207中的Si反應形成Si-H鍵，Si-H鍵繼續與剩餘的混合物反應形成氣態的反應物。
本實施例中，採用H2進行第二退火32時，所述第二退火時溫度為800~1200攝氏度，時間為1~10小時，腔室的壓強小於100托，本實施例中採用高溫和長時間的退火，使得含矽的混合物207能更乾淨和更高效的去除。
在一實施例中，在進行前述參數下的第二退火32後，所述凹槽206的四周側壁的晶面指數為(111)，後續在採用選擇性磊晶製程在所述凹槽206中形成磊晶層時，使得形成的磊晶層與基底200構成一體的結構，使得兩者之間沒有接觸界面，並且磊晶層中沒有孔洞缺陷。需要說明的是，晶面指數(indices of crystal face)是晶體的常數之一，是晶面在3個結晶軸上的截距係數的倒數比，當化為整數比後，所得出的3個整數稱為該晶面的米勒指數(Miller index)。
本發明實施例中，在進行第一退火31後，直接進行第二退火32，中間不進行額外的乾式清洗和/或濕式清洗。
所述第一退火31和第二退火32可以在同一退火設備進行，也可以在 不同的退火設備中進行。
結合參考圖9和圖10，進行第二退火32後，採用選擇性磊晶製程在所述凹槽206中形成磊晶層210，所述磊晶層210填充滿所述凹槽206。
本實施例中，所述形成的磊晶層210的材料與基底200的材料相同，所述磊晶層的材料為矽，磊晶層210的表面高於基底200的表面。在形成磊晶層210時，由於凹槽206側壁或底部表面為純淨的單晶矽界面，因而使得該界面上或者該界面一段距離上的矽的成長速率保持一致或相差很小，從而防止形成的磊晶層210中形成孔洞缺陷。
在一實施例中，所述矽材料的磊晶層210的形成製程為：反應氣體包括矽源氣體、HCl和H2，其中，矽源氣體為SiH4、SiH2Cl2、SiHCl3和SiH3Cl中的一種或多種，矽源氣體的流量為10sccm至900sccm，HCl流量為8sccm至950sccm，H2流量為150sccm至5000sccm，反應腔室溫度為600度至850攝氏度，反應腔室壓強為1托至100托。
在其他實施例中，所述磊晶層可210可以採用與基底材料不同的半導體材料，比如基底200材料為單晶矽時，所述磊晶層210的材料可以為矽或鍺矽。 所述磊晶層的高度也可以根據實際需要進行設定。
本發明另一實施例還提供了一種3D NAND記憶體的形成方法，具體請參考圖10-11。需要說明的是，本實施例中與前述實施例中相同或相似結構的描述或限定，在本實施例中不再贅述，具體請參考前述實施例中相應部分的描 述或限定。
參考圖10，圖10在圖9的基礎上進行，即採用前述實施例中的方式在形成磊晶層210後；在所述磊晶層210上形成儲存結構。
所述儲存結構至少包括電荷捕獲層和通道層，在本實施例中，電荷捕獲層為ONO層，即氧化矽-氮化矽-氧化矽的疊層，通道層為多晶矽層。在一具體的實施例中，可以在通道孔220中依次澱積ONO層、多晶矽層以及氧化矽層，來形成儲存結構。
參考圖11，去除所述第一絕緣層202(參考圖10)，在第一絕緣層202被去除後對應的位置形成金屬閘極211。
去除所述第一絕緣層202採用濕式蝕刻，濕式蝕刻採用的溶液對第一絕緣層202的蝕刻速率遠大於對第二絕緣層203和磊晶層210的蝕刻速率。本實施例中，所述濕式蝕刻採用的蝕刻溶液為磷酸。
本實施例3D NAND記憶體的形成方法，由於形成的磊晶層210中沒有孔洞缺陷，因而磊晶層210與基底200之間的導電性能不會受到影響，提高了3D NAND記憶體的性能。
本發明另一實施例中還提供了一種對前述基底進行第二退火的退火設備，請參考圖12，包括：反應腔室401； 置於反應腔室401中的晶舟403，所述晶舟403具有向內凹陷的舟體，舟體的內側壁上具有若干放置晶圓的支撐結構404，所述晶舟403的舟體的拐彎處以及支撐結構404的厚度大於舟體其他部分的厚度；氣體供入端，用於向反應腔室供入反應氣體； 加熱器402，用於對反應腔室401中的晶舟403上的晶圓200進行加熱。
所述晶舟403上具有若干支撐結構404，支撐結構404的材料與晶舟的材料相同，均為石英。若干支撐結構能夠同時支撐若干晶圓進行退火。
在一實施例中，所述晶舟可以為一面具有開口的立方體，立方體的三個側面或者與開口接觸的兩個相對的側面上設置有若干支撐結構404。
本實施例中，所述晶舟403的舟體的拐彎處以及支撐結構404的厚度大於舟體其他部分的厚度，以使得晶舟403能經受高溫(大於800攝氏度)、長時間(大於1小時)的退火，防止晶舟舟體在脆弱的拐彎處(比如晶舟舟體的側壁和底部的交接處)以及支撐結構處產生裂痕或碎裂。
在一實施例中，所述舟體的拐彎處以及支撐結構的厚度比舟體其他部分的厚度大0.5~5公分。在具體的實施例中，所述舟體的拐彎處以及支撐結構的厚度為1.1~10公分。
所述加熱器402加熱時反應腔室401中的溫度可以為800~1200攝氏度，加熱的時間為1~10小時。
所述退火設備還可以包括內部熱電偶405和外部熱電偶406，內部熱電偶405用於測量反應腔室401的溫度，外部熱電偶406用於測量加熱器402的溫度。
本實施例中的退火設備可以進行高溫(大於800攝氏度)、長時間(大於1小時)的退火，在退火時晶舟不會產生裂痕或碎裂，而且可以實現批量晶圓的退火處理。因而採用本實施例中的退火設備能對前述實施例中的晶圓(基底)進行第二退火時，在提高效率的同時，去除凹槽側壁和底部表面的含矽混合物的效果也較好。
採用前述的退火設備進行第二退火時，所述供入的製程氣體包括H2。
採用本實施例中的退火設備在進行第二退火時，先將需要退火的晶圓(基底)200置於晶舟403上的支撐結構404上；然後將晶舟送入反應腔室401；加熱器402對反應腔室401加熱到800~1200攝氏度，加熱的時間為1~10小時，對反應腔室401中晶舟403上的晶圓(基底)200進行退火。
在另一實施例中，採用前述的退火設備還可以進行第一退火，進行第一退火時，所述供入的製程氣體包括N2。因而透過所述退火設備可以對前述實施例中的所述基底在進行第一退火後，直接進行第二退火，無需將晶舟移出反應腔室401，節省了製程步驟。具體的，先將需要退火的晶圓(基底)200置於晶舟403上的支撐結構404上；然後將晶舟送入反應腔室401；氣體供入端向反應腔室401中供入N2，加熱器402對反應腔室401加熱到第一退火溫度，進行第一退火；氣體供入端停止向反應腔室401中供入N2，氣體供入端向反應腔室401中 供入H2，加熱器402繼續升溫，對反應腔室401加熱到第二退火溫度，進行第二退火。
以上所述僅是本發明的優選實施方式，應當指出，對於本技術領域 的普通技術人員，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。
32:第二退火
200:基底
201:底層絕緣層
202:第一絕緣層
203:第二絕緣層
204:堆疊結構
205:通道孔
206:凹槽
H2:氫氣

Claims (12)

  1. 一種磊晶層的形成方法，包括：提供基底，所述基底上形成有第一絕緣層和第二絕緣層交替層疊的堆疊結構；蝕刻所述堆疊結構，形成貫穿堆疊結構的若干通道孔；沿通道孔蝕刻通道孔底部的基底，在基底中形成凹槽；在形成凹槽後，進行第一退火，在進行第一退火時，所述凹槽的側壁和底部表面形成含矽的混合物；在進行第一退火後，進行第二退火，以去除所述含矽的混合物，其中在進行所述第二退火時，所述含矽的混合物是與所述第二退火的氣體氛圍反應，以形成氣態的反應物，所述第二退火時溫度為800~1200攝氏度，時間為1~10小時，腔室的壓強小於100托；以及進行所述第二退火後，採用選擇性磊晶製程在所述凹槽中形成磊晶層，所述磊晶層填充滿所述凹槽。
  2. 如請求項1所述的磊晶層的形成方法，所述含矽的混合物中除了還有矽元素外，還含有第一退火時採用氣體的所含元素、形成第一絕緣層的源氣體和/或副產物所含的元素、形成第二絕緣層的源氣體和/或副產物所含的元素中的一種或多種。
  3. 如請求項1或2所述的磊晶層的形成方法，所述第一退火的氣體氛圍為N2，所述第二退火的所述氣體氛圍為H2。
  4. 如請求項1所述的磊晶層的形成方法，所述第一絕緣層的材料和第二 絕緣層的材料為氧化矽、氮化矽、氮氧化矽、氮碳化矽中的一種，且所述第一絕緣層的材料和第二絕緣層的材料不相同。
  5. 如請求項4所述的磊晶層的形成方法，所述含矽的混合物中除了還有矽元素外，還包括N元素、C元素、H元素和O元素中的一種或多種。
  6. 如請求項1所述的磊晶層的形成方法，進行第二退火後，所述凹槽的側壁的晶面指數為(111)。
  7. 一種3D NAND記憶體的形成方法，包括：提供基底，所述基底上形成有第一絕緣層和第二絕緣層交替層疊的堆疊結構；蝕刻所述堆疊結構，形成貫穿堆疊結構的若干通道孔；沿通道孔蝕刻通道孔底部的基底，在基底中形成凹槽；在形成凹槽後，進行第一退火，在進行第一退火時，所述凹槽的側壁和底部表面形成含矽的混合物；在進行第一退火後，進行第二退火，以去除所述含矽的混合物，其中在進行所述第二退火時，所述含矽的混合物是與所述第二退火的氣體氛圍反應，以形成氣態的反應物，所述第二退火時溫度為800~1200攝氏度，時間為1~10小時，腔室的壓強小於100托；進行所述第二退火後，採用選擇性磊晶製程在所述凹槽中形成磊晶層，所述磊晶層填充滿所述凹槽；在所述磊晶層上的通道孔中形成儲存結構；以及去除所述第一絕緣層，在第一絕緣層被去除後對應的位置形成金屬閘極。
  8. 如請求項7所述的3D NAND記憶體的形成方法，所述含矽的混合物中除了還有矽元素外，還含有第一退火時採用氣體的所含元素、形成第一絕緣層的源氣體和/或副產物所含的元素、形成第二絕緣層的源氣體和/或副產物所含的元素中的一種或多種。
  9. 如請求項7或8所述的3D NAND記憶體的形成方法，所述第一退火的氣體氛圍為N2，所述第二退火的所述氣體氛圍為H2。
  10. 如請求項7所述的3D NAND記憶體的形成方法，所述第一絕緣層的材料和第二絕緣層的材料為氧化矽、氮化矽、氮氧化矽、氮碳化矽中的一種，且所述第一絕緣層的材料和第二絕緣層的材料不相同。
  11. 如請求項10所述的3D NAND記憶體的形成方法，所述含矽的混合物中除了還有矽元素外，還包括N元素、C元素和H元素中的一種或多種。
  12. 如請求項7所述的3D NAND記憶體的形成方法，進行第二退火後，所述凹槽的側壁的晶面指數為(111)。
TW108128012A 2018-11-20 2019-01-31 磊晶層和三維反及記憶體的形成方法、退火設備 TWI693628B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2018/116491 WO2020102990A1 (zh) 2018-11-20 2018-11-20 外延层和3d nand存储器的形成方法、退火设备
WOPCT/CN2018/116491 2018-11-20

Publications (2)

Publication Number Publication Date
TWI693628B true TWI693628B (zh) 2020-05-11
TW202020931A TW202020931A (zh) 2020-06-01

Family

ID=69188800

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108128012A TWI693628B (zh) 2018-11-20 2019-01-31 磊晶層和三維反及記憶體的形成方法、退火設備
TW108103911A TWI676273B (zh) 2018-11-20 2019-01-31 磊晶層和三維反及記憶體的形成方法、退火設備

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108103911A TWI676273B (zh) 2018-11-20 2019-01-31 磊晶層和三維反及記憶體的形成方法、退火設備

Country Status (4)

Country Link
US (1) US10741390B2 (zh)
CN (1) CN112997272B (zh)
TW (2) TWI693628B (zh)
WO (1) WO2020102990A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952317B (zh) * 2020-08-04 2024-04-09 长江存储科技有限责任公司 三维存储器及其制备方法
CN113228279B (zh) * 2021-03-31 2024-04-09 长江存储科技有限责任公司 用于形成半导体结构的方法
WO2023225185A1 (en) * 2022-05-18 2023-11-23 Applied Materials, Inc. Epitaxial silicon channel growth
WO2023225199A1 (en) * 2022-05-18 2023-11-23 Applied Materials, Inc. Epitaxial silicon channel growth
CN116209272A (zh) * 2023-02-24 2023-06-02 中国科学院微电子研究所 存储器件及其制造方法及包括存储器件的电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130178044A1 (en) * 2005-10-31 2013-07-11 Samsung Electronics Co., Ltd. Semiconductor devices comprising a plurality of gate structures
CN104882374A (zh) * 2014-02-27 2015-09-02 旺宏电子股份有限公司 刻蚀方法与刻蚀组成物
JP2017055082A (ja) * 2015-09-11 2017-03-16 株式会社東芝 不揮発性記憶装置の製造方法
US20170345907A1 (en) * 2010-03-26 2017-11-30 Kwang Soo SEOL Three-dimensional semiconductor memory devices and methods of fabricating the same
TW201810425A (zh) * 2016-06-30 2018-03-16 日商東京威力科創股份有限公司 真空處理裝置、真空處理方法及記憶媒體
US20180204835A1 (en) * 2009-10-12 2018-07-19 Monolithic 3D Inc. Semiconductor memory device and structure
TWI630709B (zh) * 2017-03-14 2018-07-21 旺宏電子股份有限公司 三維半導體元件及其製造方法
CN108807409A (zh) * 2017-04-28 2018-11-13 三星电子株式会社 半导体装置及其制造方法
CN108807410A (zh) * 2018-07-16 2018-11-13 长江存储科技有限责任公司 3d存储器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875163B1 (ko) * 2007-06-26 2008-12-22 주식회사 동부하이텍 수직형 씨모스 이미지 센서 제조 방법
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
CN102800595B (zh) * 2011-05-26 2015-03-11 中芯国际集成电路制造(上海)有限公司 Nmos晶体管形成方法及对应cmos结构形成方法
CN103137462B (zh) * 2011-11-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 自对准金属硅化物的形成方法
KR102323571B1 (ko) * 2014-07-01 2021-11-09 삼성전자주식회사 반도체 장치 및 그 제조방법
TWI570838B (zh) * 2015-11-12 2017-02-11 財團法人工業技術研究院 碳化矽基板上的溝槽結構以及其製作方法
CN107611130A (zh) * 2017-08-23 2018-01-19 长江存储科技有限责任公司 一种3d nand闪存结构中硅外延生长的工艺

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130178044A1 (en) * 2005-10-31 2013-07-11 Samsung Electronics Co., Ltd. Semiconductor devices comprising a plurality of gate structures
US20180204835A1 (en) * 2009-10-12 2018-07-19 Monolithic 3D Inc. Semiconductor memory device and structure
US20170345907A1 (en) * 2010-03-26 2017-11-30 Kwang Soo SEOL Three-dimensional semiconductor memory devices and methods of fabricating the same
CN104882374A (zh) * 2014-02-27 2015-09-02 旺宏电子股份有限公司 刻蚀方法与刻蚀组成物
JP2017055082A (ja) * 2015-09-11 2017-03-16 株式会社東芝 不揮発性記憶装置の製造方法
TW201810425A (zh) * 2016-06-30 2018-03-16 日商東京威力科創股份有限公司 真空處理裝置、真空處理方法及記憶媒體
TWI630709B (zh) * 2017-03-14 2018-07-21 旺宏電子股份有限公司 三維半導體元件及其製造方法
CN108807409A (zh) * 2017-04-28 2018-11-13 三星电子株式会社 半导体装置及其制造方法
CN108807410A (zh) * 2018-07-16 2018-11-13 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
CN112997272B (zh) 2024-03-29
US10741390B2 (en) 2020-08-11
TWI676273B (zh) 2019-11-01
CN112997272A (zh) 2021-06-18
WO2020102990A1 (zh) 2020-05-28
TW202020931A (zh) 2020-06-01
TW202021099A (zh) 2020-06-01
US20200161131A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
TWI693628B (zh) 磊晶層和三維反及記憶體的形成方法、退火設備
US10269571B2 (en) Methods for fabricating nanowire for semiconductor applications
US11848369B2 (en) Horizontal gate-all-around device nanowire air gap spacer formation
US9484406B1 (en) Method for fabricating nanowires for horizontal gate all around devices for semiconductor applications
US10177227B1 (en) Method for fabricating junctions and spacers for horizontal gate all around devices
TWI708322B (zh) 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法
US8043933B2 (en) Integration sequences with top surface profile modification
TWI553726B (zh) 改良的溝槽內輪廓
TWI648771B (zh) 矽膜之形成方法與設備
US20150147873A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable storage medium
CN101894789B (zh) 隔离结构的制造方法
US9217201B2 (en) Methods for forming layers on semiconductor substrates
US6358867B1 (en) Orientation independent oxidation of silicon
TW202008471A (zh) 半導體裝置的形成方法
TWI326904B (zh)
CN103930992B (zh) 间层多晶硅电介质帽和形成该间层多晶硅电介质帽的方法
TWI716441B (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
US20230230833A1 (en) Method for forming a layer provided with silicon
TW516124B (en) Method for forming crystalline silicon nitride
TWI847071B (zh) 沉積膜的方法
CN104979204B (zh) 鳍式场效应晶体管的形成方法
TW202140837A (zh) 低溫無蒸汽氧化物間隙填充
CN107591399A (zh) 半导体结构及其形成方法
TWI856949B (zh) 製造用於水平環繞式閘極元件的接面及間隔物之方法
US9355820B2 (en) Methods for removing carbon containing films