TWI648771B - 矽膜之形成方法與設備 - Google Patents

矽膜之形成方法與設備 Download PDF

Info

Publication number
TWI648771B
TWI648771B TW101123577A TW101123577A TWI648771B TW I648771 B TWI648771 B TW I648771B TW 101123577 A TW101123577 A TW 101123577A TW 101123577 A TW101123577 A TW 101123577A TW I648771 B TWI648771 B TW I648771B
Authority
TW
Taiwan
Prior art keywords
film
silicon film
forming
doped
undoped
Prior art date
Application number
TW101123577A
Other languages
English (en)
Other versions
TW201308407A (zh
Inventor
柿本明修
高木聰
長谷部一秀
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201308407A publication Critical patent/TW201308407A/zh
Application granted granted Critical
Publication of TWI648771B publication Critical patent/TWI648771B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

本發明提供一種用以形成矽膜之方法與設備，其可抑制孔洞或縫隙的產生。該方法包含執行第一成膜製程、執行蝕刻製程、執行摻雜製程、以及執行第二成膜製程。在第一成膜製程中，形成未受雜質摻雜之未摻雜矽膜以嵌入物體的溝槽。在蝕刻製程中，蝕刻經由第一成膜製程形成之未摻雜矽膜。在摻雜製程中，以雜質摻雜經由蝕刻製程蝕刻之未摻雜矽膜。在第二成膜製程中，形成雜質摻雜矽膜以嵌入經由摻雜製程摻雜之矽膜。

Description

矽膜之形成方法與設備
【相關申請案的交互參照】
本申請案主張在日本專利局於2011年6月30日申請之日本專利申請案第2011-145680號及於2012年5月21日申請之日本專利申請案第2012-116061號之優先權，其公開內容係於此全部併入作為參考。
本發明係關於一種形成矽膜之方法與設備。
半導體裝置或其類似者的製造程序包含在矽基板上的層間絕緣膜中形成具有開孔形狀(接觸孔(contact hole))之渠溝及溝槽、以及藉由嵌入如雜質摻雜多晶矽膜或非晶膜之矽膜(Si膜)形成電極之製程。
例如，作為如此之製程，專利文獻1揭露一種在矽基板上的層間絕緣膜中形成接觸孔、藉由化學氣相沉積(CVD)方法形成多晶矽膜、略為蝕刻多晶矽膜、以及接著再次形成多晶矽膜之方法。
然而，根據如此形成Si膜的方法，當使用雜質摻雜多晶矽膜(例如P摻雜Si膜)作為Si膜時，Si膜的表面粗糙度可能由於蝕刻而劣化。推測這是因為蝕刻是從P摻雜Si膜中的P部位實施所造成。因此，若是P摻雜Si膜附加地形成在具有劣化的表面粗糙度之P摻雜Si膜上，便容易產生孔洞或縫隙。
(專利文獻1)日本公開專利公報第hei 10-321566號。
本發明提供一種用以形成矽膜之方法與設備，其能避免孔洞或縫隙的產生。
根據本發明之實施態樣，提供一種在物體表面中之溝槽上形 成矽膜的方法，此方法包含執行形成未受雜質摻雜之未摻雜矽膜以嵌入物體的溝槽之第一成膜製程、執行蝕刻經由第一成膜製程形成的未摻雜矽膜之蝕刻製程、執行以雜質摻雜經由蝕刻製程蝕刻的未摻雜矽膜之摻雜製程、以及執行形成雜質摻雜矽膜以嵌入經由摻雜製程摻雜的未摻雜矽膜之第二成膜製程。
根據本發明之另一實施態樣，提供一種在物體表面上之溝槽上形成矽膜的設備，此設備包含形成未受雜質摻雜之未摻雜矽膜以嵌入物體的溝槽之第一成膜單元、蝕刻藉由使用第一成膜單元形成的未摻雜矽膜之蝕刻單元、以雜質摻雜藉由使用蝕刻單元蝕刻的未摻雜矽膜之摻雜單元、以及形成雜質摻雜矽膜以嵌入藉由使用摻雜單元摻雜的未摻雜矽膜之第二成膜單元。
本發明之額外目的和優點將在以下的說明提出，並且部份將從說明中顯而易見，或可藉由本發明的實施而得知。
本發明之目的和優點可利用以下具體指出之手段及組合而了解和獲得。
此刻將參考附圖描述基於以上提出之研究結果而達成的本發明之實施例。以下敘述中，具有實質上相同功能和配置的組成元件係以相同參考數字表示，並且只有當必要時才做重複的敘述。
以下將描述根據本發明之一種用以形成矽膜的方法與設備。在本發明之實施例中，使用圖1所示之批次式直立熱處理設備作為形成矽膜之設備。
如圖1所示，熱處理設備1包含具有近似圓柱形狀之反應管2，其中長度方向在垂直方向上。反應管2具有包含內管3及外管4之雙管結構，該外管4包覆內管3、同時具有形成為離內管3一預定距離之頂板。內管3及外管4可由具有優越的耐熱性和優越的抗腐蝕性材料(例如石英)組成。
由不銹鋼(SUS)形成且具有容器形狀之歧管5係設置於外管4下方。歧管5係密封地連結至外管4的底部。內管3係由突出自 歧管5的內壁並且與歧管5形成為一體的支撐環6支撐。
蓋體7係設置於歧管5下方且能藉由晶舟升降器8上下移動。當蓋體7經由晶舟升降器8向上移動時，歧管5的底部(爐孔部份)關閉；並且當蓋體7經由晶舟升降器8向下移動時，歧管5的底部(爐孔部份)開啟。
由例如石英所組成之晶舟9係置於蓋體7之上。晶舟9係配置成使複數目標物(例如半導體晶圓10)在垂直方向以預定間隔容納於其中。
熱絕緣體11係設置在反應管2周圍以圍繞反應管2。由例如電阻加熱器所組成之增溫加熱器12係設置在熱絕緣體11的內壁表面上。反應管2的內部藉由增溫加熱器12加熱至預定溫度，並且因此半導體晶圓10被加熱至該預定溫度。
複數處理氣體導管13係插入通過(連結至)歧管5的側表面。在圖1中，只顯示一處理氣體導管13。處理氣體導管13係設置成與內管3內部相通。例如，如圖1所示，處理氣體導管13係插入通過支撐環6下方(內管3下方)之歧管5的側表面。
處理氣體導管13係經由質流控制器(MFC，mass flow controller)(未顯示)或其類似者連結至處理氣體供應源(未顯示)。因此，期望數量之處理氣體從處理氣體供應源經由處理氣體導管13供應進入反應管2。從處理氣體導管13供應之處理氣體的例子包含用以形成矽膜(Si膜)(如多晶矽膜、非晶矽膜、雜質摻雜多晶矽膜、及雜質摻雜非晶矽膜)之成膜氣體。例如，當未以雜質摻雜之未摻雜Si膜形成時，使用SiH4作為成膜氣體。另一方面，例如，當雜質摻雜Si膜形成時，使用包含雜質之氣體，如P(PH3)、B(BCl3、B2H6)、C(C2H4)、O(N2O)、N(N2O)、或SiH4。另一方面，當欲以雜質摻雜未以雜質摻雜之未摻雜Si膜時，使用PH3、BCl3、或是上述其類似者。
根據如以下將敘述之本發明之形成矽膜的方法，在Si膜於第一成膜製程期間嵌入形成於半導體晶圓10之表面上的溝槽中之後，被嵌入之溝槽的開口部經由蝕刻製程而擴大，並且Si膜經由 第二成膜製程嵌入具有擴大的開口部之溝槽中。因此，蝕刻氣體係用作供應自處理氣體導管13之處理氣體。蝕刻氣體的例子包含鹵素氣體，如Cl2、F2、及ClF3。
如以下將敘述之本發明的方法中，當晶種層在第一成膜製程之前形成於溝槽上時，將晶種層形成氣體(例如多矽數矽烷，如含胺基矽烷、Si2H6、或Si4H10)從處理氣體導管13供應進入反應管2。含胺基矽烷的例子包含二(三級丁基胺基)矽烷(BTBAS,bis tertiary butyl amino silane)、三(二甲基胺基)矽烷(3DMAS,tris dimethyl amino silane)、四(二甲基胺基)矽烷(4DMAS,tetra dimethyl amino silane)、二異丙基胺基矽烷(DIPAS,diisopropyl amino silane)、二(二乙基胺基)矽烷(BDEAS,bis diethyl amino silane)、以及二(二甲基胺基)矽烷(BDMAS,bis dimethyl amino silane)。又，如以下將敘述之形成矽膜的方法中，當在第一成膜製程之前移除溝槽中的自然氧化物膜時，將自然氧化物膜移除氣體(例如氨、氟化氫(HF)、或氨及三氟化氮(NF3)的組合)從處理氣體導管13供應進入反應管2。
用以排出反應管2內部氣體之排氣孔14係設置在歧管5的側表面。排氣孔14係設置在支撐環6上方，並且與形成在反應管2中介於內管3及外管4之間的空間相通。又，產生於內管3中之排放氣體或其類似物經由介於內管3及外管4之間的空間排放至排氣孔14。
清除氣體供應管15係插入通過排氣孔14下方之歧管5的側表面。清除氣體供應源(未顯示)係連結至清除氣體供應管15，且期望數量之清除氣體(例如氮氣)經由清除氣體供應管15從清除氣體供應源供應進入反應管2。
排氣管16係密封地連結至排氣孔14。閥17和真空泵18係從排氣管16的上游側設置於排氣管16。閥17調整排氣管16的開啟程度，並將反應管2內部壓力控制成預定壓力。真空泵18調整反應管2內部之壓力，同時經由排氣管16排出反應管2內部之氣體。
又，收集器、洗滌器、或其類似者(未顯示)係設置於排氣管16以使自反應管2排出之氣體在變成無害之後排出熱處理設備1 之外。
熱處理設備1更包含用以控制其每一元件之控制器100。圖2為控制器100的配置圖。如圖2所示，控制器100係連接至操作面板121、溫度感測器(群組)122、壓力計(群組)123、加熱器控制器124、MFC控制器125、閥控制器126等等。
操作面板121包含顯示螢幕及操作按鈕，用以傳送操作者之操作指示至控制器100並且在顯示螢幕上顯示來自控制器100之各種形式的資訊。
溫度感測器(群組)122量測每一元件(例如反應管2內部、處理氣體導管13內部、及排氣管16內部)之溫度，並且向控制器100通知量測值。
壓力計(群組)123量測每一元件(例如反應管2內部、處理氣體導管13內部、及排氣管16內部)之壓力，並且向控制器100通知量測值。
加熱器控制器124係用以各別地控制增溫加熱器12。加熱器控制器124係電性連接至增溫加熱器12以加熱增溫加熱器12以因應來自控制器100之指示，並且量測增溫加熱器12的功率消耗及向控制器100通知該功率消耗。
MFC控制器125控制設置在處理氣體導管13和清除氣體供應管15之MFCs(未顯示)，以使流經處理氣體導管13和清除氣體供應管15之氣體的流速變成控制器100所指示者，並且量測實際的氣體流速及向控制器100通知該氣體流速。
閥控制器126將設置在每一導管的閥之開啟程度控制成控制器100所指示的值。
控制器100包含配方記憶體單元111、唯讀記憶體(ROM)112、隨機存取記憶體(RAM)113、輸入/輸出(I/O)埠114、中央處理單元(CPU)115、以及以上各者藉以互相連接的匯流排116。
配方記憶體單元111儲存設定配方和複數製程配方。在熱處理設備1的初始製造過程期間，僅儲存設定配方。設定配方係於產生根據每一熱處理設備之熱模式或其類似者時執行。製程配方 係根據使用者實際執行之熱製程所準備之配方，並且例如定義每一元件的溫度變化、反應管2中的壓力變化、以及供給開始時間點、供給停止時間點、以及從半導體晶圓10被裝載至反應管2時到製程完成後半導體晶圓10被卸載時之處理氣體的供給量。
ROM 112包含電可抹除可程式化唯讀記憶體(EEPROM)、快閃記憶體、硬式磁碟、及其類似者，並且是具有CPU 115之操作程式或其類似者記錄於其上之記錄媒體。
RAM 113運作為CPU 115之工作區域或其類似者。
I/O埠114係連接至操作面板121、溫度感測器(群組)122、壓力計(群組)123、加熱器控制器124、MFC控制器125、以及閥控制器126等等，俾能控制資料或信號之輸入及輸出。
CPU 115係控制器100的中樞元件，並且基於來自操作面板121的指示、根據儲存於配方記憶體單元111之配方(製程配方)執行儲存於ROM 112之控制程式以控制熱處理設備1的操作。換言之，CPU 115控制溫度感測器(群組)122、壓力計(群組)123、和MFC控制器125以分別地量測反應管2、處理氣體導管13、和排氣管16中每一元件的溫度、壓力、以及流速；並且基於量測資料藉由輸出控制信號或其類似者至加熱器控制器124、MFC控制器125、以及閥控制器126以控制每一元件遵循製程配方。
匯流排116係一通道，資訊係經由該匯流排116傳送於各元件之間。
接著，此刻將敘述一種藉由使用如以上配置之熱處理設備1形成矽膜之方法。在以下敘述中，構成熱處理設備1之每一元件之操作係受到控制器100(CPU 115)控制。在每一製程期間，反應管2中之溫度、壓力、氣體的流速等等係藉由控制器100(CPU 115)控制加熱器控制器124(增溫加熱器12)、MFC控制器125、閥控制器126等等來設定至例如基於圖3所示配方的狀況。
在當作本實施例之目標物的半導體晶圓10中，如圖4A所示，絕緣膜52係形成於基板51之上，且用於形成接觸孔之溝槽53係形成於半導體晶圓10之表面中。
根據本實施例之形成矽膜的方法包含：執行形成具有開口部54、且未以雜質摻雜之未摻雜矽膜(Si膜)55(如多晶矽膜或非晶矽膜)的第一成膜製程，以嵌入溝槽53；執行藉由蝕刻未摻雜Si膜55來擴大開口部54之蝕刻製程；執行以雜質摻雜具有擴大的開口部54之未摻雜Si膜55的摻雜製程(形成含雜質Si膜56)；以及執行形成雜質摻雜Si膜57、以嵌入含雜質Si膜56的開口部54之第二成膜製程。以下描述包含上述製程之方法。
首先，如圖3(a)所示，將反應管2(內管3)的內部設定至預定溫度(例如400℃)。又，如圖3(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3(反應管2)的內部。接著，容納如圖4A所示之半導體晶圓10之晶舟9係置於蓋體7之上。然後，藉由晶舟升降器8升起蓋體7，從而將半導體晶圓10(晶舟9)裝載至反應管2內(裝載製程)。
接著，如圖3(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，如圖3(a)所示，將反應管2的內部設定至預定溫度(例如525℃)。又，如圖3(b)所示，排出反應管2內部氣體使反應管2的內部洩壓至例如74.5Pa(0.56Torr)之預定壓力。然後，使反應管2的內部穩定至這些預定的溫度和壓力(穩定製程)。
於此，反應管2內部的溫度可從450℃至700℃；較佳地，從490℃至650℃。反應管2內部的壓力可從1.33Pa至133Pa(從0.01Torr至1Torr)。當反應管2內部溫度和壓力在上述範圍內時，Si膜可更加均勻地形成。
當使反應管2的內部穩定至預定的壓力和溫度時，停止來自清除氣體供應管15之氮氣的供應。然後，如圖3(d)所示，將預定量之成膜氣體(例如SiH4)從處理氣體導管13供給進入反應管2(第一成膜製程)。如圖4B所示，經由第一成膜製程，使具有開口部54且未受雜質摻雜之未摻雜Si膜55形成在半導體晶圓10的絕緣膜52之上及溝槽53之中。
於此，在第一成膜製程中，未摻雜Si膜55可形成在半導體晶圓10的絕緣膜52之上及溝槽53之中，使其具有開口部54。換言 之，在第一成膜製程中，未摻雜Si膜55並非形成為完全地嵌入溝槽53，而是可在溝槽53之中形成為具有開口部54。因此，在第一成膜製程中確實地避免孔洞產生在溝槽53之中。
當預定量之未摻雜Si膜55形成在半導體晶圓10上時，停止來自處理氣體導管13之成膜氣體的供應。然後，如圖3(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，如圖3(a)所示，將反應管2的內部設定至預定溫度(例如300℃)。又，如圖3(b)所示，排出反應管2內部之氣體以使反應管2洩壓至預定壓力(例如40Pa(0.3Torr))。然後，使反應管2的內部穩定至這些溫度和壓力(清除與穩定製程)。為了確實地排出反應管2內部的氣體，可重複地執行複數次反應管2中的氣體之排出和氮氣之供給。
於此，反應管2內部的溫度可從100℃至550℃。當溫度低於100℃時，未摻雜Si膜55於蝕刻製程期間可能無法受到蝕刻；且當溫度高於550℃時，未摻雜Si膜55之蝕刻可能難以控制。反應管2內部的壓力可從1.33Pa至133Pa(從0.01Torr至1Torr)。
當使反應管2的內部穩定至預定的溫度和壓力時，如圖3(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，如圖3(e)所示，將預定量之蝕刻氣體(例如Cl2)從處理氣體導管13供給進入反應管2(蝕刻製程)。經由蝕刻製程，具有開口部54且形成在半導體晶圓10的溝槽53中之未摻雜Si膜55被蝕刻成如圖4C所示。
於此，由於使用未受雜質摻雜之未摻雜Si膜55作為所欲蝕刻之Si膜，故表面粗糙度可是難以劣化的。這是因為當使用雜質摻雜Si膜(例如P摻雜Si膜)作為所欲蝕刻之Si膜時，蝕刻是從P摻雜Si膜中的P部位實施。如此，即使當Si膜是經由下述之第二成膜製程所形成，因為未摻雜Si膜55的表面粗操度是難以劣化的，故孔洞或縫隙的產生可受到抑制。
又，在蝕刻製程期間，經由第一成膜製程形成之未摻雜Si膜55的開口部54係經由蝕刻而擴大。換言之，如圖4C所示，開口 部54的蝕刻量高，而形成在溝槽53的底部附近之未摻雜Si膜55的蝕刻量低。因此，容易經由下述之第二成膜製程在溝槽53的底部附近形成Si膜。又，容易經由下述之摻雜製程於溝槽53的底部附近的未摻雜Si膜55上摻雜雜質。
Cl2可用作針對未摻雜Si膜55之便利蝕刻控制的蝕刻氣體。當使用Cl2作為蝕刻氣體時，反應管2內部的溫度可從250℃至300℃。反應管2內部的壓力可從1.33Pa至40Pa(從0.01Torr至0.3Torr)。當將反應管2內部溫度和壓力維持在上述範圍之內時，蝕刻可令人滿意地呈均勻狀態。
當期望之未摻雜Si膜55的蝕刻完成時，停止來自處理氣體導管13之蝕刻氣體的供應。然後，如圖3(a)所示，將反應管2的內部加熱至預定溫度(例如525℃)，同時，如圖3(b)所示，排出反應管2內部之氣體，俾使反應管2洩壓至預定壓力(例如74.5Pa(0.56Torr))。又，如圖3(f)所示，將預定量之雜質(例如P(PH3))從處理氣體導管13供給進入反應管2(摻雜製程)。經由摻雜製程，使雜質(P)摻雜至未摻雜Si膜55之上，並因而形成如圖5A所示之P摻雜Si膜56。
於此，因為經由第一成膜製程形成之未摻雜Si膜55的開口部54在蝕刻製程中受蝕刻而擴大，故容易摻雜雜質於溝槽53的底部附近的未摻雜Si膜55之上。
接著，如圖3(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，使反應管2的內部穩定至525℃及74.5Pa(0.56Torr)(清除與穩定製程)。於此，為了完全地排出反應管2內部的氣體，可重複地實施複數次反應管2內部的氣體之排出和氮氣之供給。
當使反應管2的內部穩定至預定的壓力和溫度時，停止來自清除氣體供應管15之氮氣的供給。然後，如圖3(d)所示，將預定量之成膜氣體(如SiH4和PH3)從處理氣體導管13供給進入反應管2(第二成膜製程)。如圖5B所示，經由第二成膜製程，P摻雜Si膜57形成於P摻雜Si膜56之上。
於此，因為經由第一成膜製程形成之未摻雜Si膜55的開口部54經由蝕刻製程蝕刻而擴大，故容易在溝槽53的底部附近形成雜質摻雜Si膜57。因此，當溝槽53中的雜質摻雜Si膜57嵌入時，溝槽53中之孔洞或縫隙的產生可受到抑制。
當期望之雜質摻雜Si膜57形成時，停止來自處理氣體導管13之成膜氣體的供應。然後，如圖3(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，如圖3(a)所示，將反應管2的內部設定至預定溫度(例如400℃)。又，藉由排出反應管2內部的氣體，而使反應管2回復至大氣壓力(清除製程)。為了確實地排出反應管2內部的氣體，可重複地實施複數次反應管2內部的氣體之排出和氮氣之供給。然後，藉由使用晶舟升降器8降下蓋體7，而使半導體晶圓10(晶舟9)自反應管2卸載(卸載製程)。因此，完成Si膜之形成。
接著，為了檢查本發明之方法的效果，根據如圖3所示之配方，在如圖4A所示之半導體晶圓10上形成如圖5B中所示之Si膜。在藉由使用掃描式電子顯微鏡(SEM)觀察所形成之Si膜時，沒有檢查到孔洞或縫隙產生。
如以上所述，根據本實施例，由於藉由蝕刻未摻雜Si膜55而擴大開口部54之蝕刻製程、以雜質摻雜具有擴大的開口部54之未摻雜Si膜55之摻雜製程、以及形成雜質摻雜Si膜57之第二成膜製程係於形成具有開口部54的未摻雜Si膜55之第一成膜製程之後執行，故可抑制所形成的Si膜中之孔洞或縫隙的產生。
本發明不限制於以上實施例，並且可多方面地加以修改及應用。以下，將描述適用於本發明之另一實施例。
在上述該實施例中，執行第一成膜製程、蝕刻製程、摻雜製程、以及第二成膜製程，但例如可在第一成膜製程之前執行在絕緣膜52及溝槽53上形成晶種層之晶種層形成製程。圖6顯示執行晶種層形成製程之配方。
首先，如圖6(a)所示，將反應管2的內部(內管3)設定至預定溫度(例如400℃)。又，如圖6(c)所示，將預定量之氮氣從清除氣 體供應管15供給進入內管3(反應管2)。接著，將容納如圖7A所示之半導體晶圓10之晶舟9置於蓋體7之上。藉由晶舟升降器8升起蓋體7，從而裝載半導體晶圓10(晶舟9)至反應管2中(裝載製程)。
接著，如圖6(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，如圖6(a)所示，將反應管2的內部設定至預定溫度(例如400℃)。又，如圖6(b)所示，藉由排出反應管2內部氣體，將反應管2洩壓至預定壓力(例如133Pa(1Torr))。然後，使反應管2的內部穩定至這些溫度和壓力(穩定製程)。
反應管2內部的溫度可從350℃至500℃。當使用含胺基矽烷作為晶種層形成氣體時，反應管2內部的溫度可從350℃至450℃。反應管2內部的壓力可從1.33Pa至133Pa(從0.01Torr至1Torr)。藉由將反應管2中的溫度和壓力設定至上述範圍內，可使晶種層更均勻地形成。
當使反應管2的內部穩定至預定的壓力和溫度時，停止來自清除氣體供應管15之氮氣的供應。然後，如圖6(g)所示，將預定量之晶種層形成氣體(例如Si2H6)從處理氣體導管13供給進入反應管2(晶種層形成製程)。如圖7B所示，經由晶種層形成製程，使晶種層58形成在半導體晶圓10的絕緣膜52及溝槽53之上。在本實施例中，由於將多矽數矽烷(即Si2H6)用作晶種層形成氣體，故晶種層58的厚度可從約1nm至約2nm。藉由形成具有從約1nm至約2nm之厚度的晶種層，可減低形成於晶種層58之上的未摻雜Si膜55的表面粗糙度。或者，將含胺基矽烷用作晶種層形成氣體時，晶種層58可在成膜氣體(來源氣體)未於成膜製程期間熱分解的狀況下形成。
當具有期望之厚度的晶種層58形成在半導體晶圓10之上時，停止來自處理氣體導管13之晶種層形成氣體的供應。然後，如圖6(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，如圖6(a)所示，將反應管2的內部設定至預定溫度(例如525℃)。又，如圖6(b)所示，排出反應管2內部氣體以使反應 管2洩壓至預定壓力(例如74.5Pa(0.56Torr))。然後，使反應管2的內部穩定至這些溫度和壓力(清除與穩定製程)。
當反應管2的內部穩定至預定的壓力和溫度時，停止來自清除氣體供應管15之氮氣的供應。如圖6(d)所示，將預定量之成膜氣體(例如SiH4)從處理氣體導管13供給進入反應管2(第一成膜製程)。如圖7C所示，經由第一成膜製程，而使未摻雜Si膜55形成在半導體晶圓10的晶種層58之上。
於此，未摻雜Si膜55係形成在晶種層58之上。因此，與未摻雜Si膜55形成在基板51和絕緣膜52兩種材料之上時相比，此未摻雜Si膜55的表面粗糙度可降低。因此，可進一步抑制孔洞或縫隙的產生。
又，清除與穩定製程、蝕刻製程、摻雜製程、清除與穩定製程、第二成膜製程、清除製程、以及卸載製程係如以上實施例般執行，以完成矽膜的形成。
如此，藉由在第一成膜製程之前執行形成晶種層之晶種層形成製程，可降低所形成之未摻雜Si膜55的表面粗糙度，從而進一步抑制孔洞或縫隙的產生。
又，在以上之實施例中，執行第一成膜製程、蝕刻製程、摻雜製程、以及第二成膜製程，但例如可在第一成膜製程之前執行移除形成在溝槽53底部的自然氧化物膜之自然氧化物膜移除製程。圖8顯示執行自然氧化物膜移除製程之配方。又，在本範例中，使用氨(NH3)及HF作為自然氧化物膜移除氣體。
首先，如圖8(a)所示，將反應管2的內部(內管3)設定至預定溫度(例如150℃)。如圖8(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3(反應管2)。接著，將容納半導體晶圓10之晶舟9置於蓋體7之上。然後，藉由使用晶舟升降器8升起蓋體7，從而裝載半導體晶圓10(晶舟9)至反應管2中(裝載製程)。
接著，如圖8(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，如圖8(a)所示，將反應管2的內部設定至預定溫度(例如150℃)。又，如圖8(b)所示，排出反應管2內部氣 體以使反應管2洩壓至預定壓力(例如4Pa(0.03Torr))。又，使反應管2的內部穩定至這些溫度和壓力(穩定製程)。
反應管2內部的溫度可從25℃至200℃。反應管2內部的壓力可從0.133Pa至133Pa(從0.001Torr至1Torr)。藉由設定反應管2中的溫度和壓力至上述範圍內，便容易移除自然氧化物膜。當使用氨及NF3作為自然氧化物膜移除氣體時，半導體晶圓10的溫度可超過600℃。
當使反應管2的內部穩定至預定的壓力和溫度時，停止來自清除氣體供應管15之氮氣的供應。然後，如圖8(g)所示，將預定量之氨及HF從處理氣體導管13供給進入反應管2(自然氧化物膜移除製程)。經由自然氧化物膜移除製程，可移除形成在半導體晶圓10的溝槽53的底部之自然氧化物膜。
當半導體晶圓10的溝槽53的底部之自然氧化物膜被移除時，停止來自處理氣體導管13之自然氧化物膜移除氣體的供應。接著，如圖8(c)所示，將預定量之氮氣從清除氣體供應管15供給進入內管3，同時，如圖8(a)所示，將反應管2的內部設定至預定溫度(例如525℃)。如圖8(b)所示，排出反應管2內部氣體以洩壓反應管2至預定壓力(例如74.5Pa(0.56Torr))。然後，使反應管2的內部穩定至這些溫度和壓力(清除與穩定製程)。當藉由使用氨及HF來移除自然氧化物膜時，矽氟化銨可能殘留在基板51上，但因為反應管2內部在第一成膜製程期間的溫度為525℃而昇華。
當使反應管2的內部穩定至預定的壓力和溫度時，停止來自清除氣體供應管15之氮氣的供應。又，如圖8(d)所示，將預定量之成膜氣體(例如SiH4)從處理氣體導管13供給進入反應管2(第一成膜製程)。經由第一成膜製程，未摻雜Si膜55形成在半導體晶圓10的絕緣膜52之上及溝槽53之中。
然後，如以上實施例執行清除與穩定製程、蝕刻製程、摻雜製程、清除與穩定製程、第二成膜製程、清除製程、以及卸載製程以完成矽膜的形成。
如此，由於移除形成在溝槽53的底部的自然氧化物膜之自然 氧化物膜移除製程在第一成膜製程之前執行，故可避免所形成當作電極之Si膜的特性劣化。
又，在以上之實施例中，執行第一成膜製程、蝕刻製程、摻雜製程、以及第二成膜製程，但例如第二成膜製程可在重複複數次第一成膜製程、蝕刻製程、及摻雜製程後執行。又，即使在第一成膜製程之前執行晶種層形成製程或自然氧化物膜移除製程，第二成膜製程可在重複複數次第一成膜製程、蝕刻製程、及摻雜製程之後執行。在這些狀況中，可進一步抑制孔洞或縫隙的產生。
或者，晶種層形成製程可在自然氧化物膜移除製程之後執行，且可接著執行第一成膜製程、蝕刻製程、摻雜製程、及第二成膜製程。在此狀況中，可進一步抑制孔洞或縫隙的產生。
在以上實施例中，具有開口部54之未摻雜Si膜55經由第一成膜製程形成在半導體晶圓10的絕緣膜52之上及溝槽53之中，然而替代性地，不具有開口部54之未摻雜Si膜55可經由第一成膜製程形成。在此狀況中，未摻雜Si膜55可經由蝕刻製程蝕刻和以雜質摻雜，並且接著可形成雜質摻雜矽膜以嵌入未摻雜Si膜55，從而獲得與以上實施例相同之效果。
在以上實施例中，使用SiH4作為成膜氣體，但只要形成Si膜(例如多晶矽膜或非晶矽膜)，便可使用另一氣體。
在以上實施例中，使用P(PH3)作為摻雜物(雜質)，但摻雜物不限於此，且可為硼(B)、砷(As)、碳(C)、氧(O)、或氮(N)。又，雜質不限於一類型，且可為複數類型。當使用複數類型之雜質時，該雜質可包括含有P、B、或As之產生導電載子的雜質、以及至少一選自C、O、和N中之改變晶體特性的雜質。藉由包含例如至少一選自C、O、和N中之雜質，可抑制晶粒的成長。
在以上實施例中，使用Cl2作為蝕刻氣體，然而替代性地，可使用能蝕刻經由第一成膜製程形成之未摻雜Si膜的氣體，或者可使用另一鹵素氣體，如F2和ClF3。
在以上實施例中，使用Si2H6作為晶種層形成氣體，然而替代性地，例如可使用多矽數矽烷，如含胺基矽烷或Si4H10。例如，當 使用含胺基矽烷時，可減少關於Si膜之成長的培養時間，或者可改善Si膜的表面粗糙度。又，在以上實施例中，使用氨和HF作為自然氧化物膜移除氣體，然而替代性地，例如只要可移除在溝槽53的底部之自然氧化物膜，便可使用任何如氨及NF3之氣體。
在以上實施例中，使用具有雙管結構之批次式直立熱處理設備作為熱處理設備，然而替代性地，例如可使用具有單管結構之批次式熱處理設備。
根據本發明之實施例之控制器100可藉由使用一般電腦系統而非專用系統來實現。例如，執行以上製程之控制器100可藉由從儲存程式之記錄媒體(軟性磁碟、CD-ROM、或其類似者)安裝用以執行以上製程之程式而加以配置。
又，用以提供程式之單元是任意的。除了如以上所述經由預定的記錄媒體提供程式之外，例如，程式可經由通信配線、通信網路、通信系統、或其類似者來提供。在此狀況中，例如程式可發佈在通信網路的佈告欄系統(BBS)，且藉由載波經由通信網路來提供。又，如此提供之程式可在作業系統(OS)的控制下像另一應用程式般啟動及執行，從而執行以上製程。
本發明在用以形成矽膜之方法與設備中是具有優點的。
根據本發明，可抑制孔洞或縫隙的產生。
雖然本發明已參照其示範實施例詳細地加以顯示及說明，惟熟悉本技藝者將了解，在不離開如隨附之申請專利範圍定義之本發明之精神及範圍的情況下，當可對其形態及細節作各種變化。
1‧‧‧熱處理設備
2‧‧‧反應管
3‧‧‧內管
4‧‧‧外管
5‧‧‧歧管
6‧‧‧支撐環
7‧‧‧蓋體
8‧‧‧晶舟升降器
9‧‧‧晶舟
10‧‧‧半導體晶圓
11‧‧‧熱絕緣體
12‧‧‧增溫加熱器
13‧‧‧處理氣體導管
14‧‧‧排氣孔
15‧‧‧清除氣體供應管
16‧‧‧排氣管
17‧‧‧閥
18‧‧‧真空泵
51‧‧‧基板
52‧‧‧絕緣膜
53‧‧‧溝槽
54‧‧‧開口部
55‧‧‧未摻雜Si膜
56‧‧‧含雜質Si膜
57‧‧‧雜質摻雜Si膜
58‧‧‧晶種層
100‧‧‧控制器
111‧‧‧配方記憶體單元
112‧‧‧唯讀記憶體
113‧‧‧隨機存取記憶體
114‧‧‧輸入/輸出埠
115‧‧‧中央處理單元
116‧‧‧匯流排
121‧‧‧操作面板
122‧‧‧溫度感測器
123‧‧‧壓力計
124‧‧‧加熱器控制器
125‧‧‧MFC控制器
126‧‧‧閥控制器
併入說明書且構成說明書之一部份的附圖顯示本發明之實施例，且連同以上提出之一般說明及以上提出之實施例的詳細描述，用以說明本發明之原理。
圖1係根據本發明之實施例的熱處理設備之視圖。
圖2係圖1之控制器的配置圖。
圖3係用以說明根據本發明之實施例形成矽膜的方法之配方 圖。
圖4A至4C係用以說明根據本發明之實施例形成矽膜的方法之視圖。
圖5A及5B係用以說明根據本發明之實施例形成矽膜的方法之視圖。
圖6係用以說明根據本發明之另一實施例形成矽膜的方法之配方圖。
圖7A至7C係用以說明根據本發明之該另一實施例形成矽膜的方法之視圖。
圖8係用以說明根據本發明之又另一實施例形成矽膜的方法之配方圖。

Claims (12)

  1. 一種在物體之表面中之溝槽上形成矽膜之方法，該方法包含：執行一第一成膜製程，形成未受雜質摻雜之一未摻雜矽膜，以嵌入該物體之該溝槽中；執行一蝕刻製程，蝕刻經由該第一成膜製程形成之該未摻雜矽膜；執行一摻雜製程，以雜質摻雜經由該蝕刻製程蝕刻之該未摻雜矽膜；以及執行一第二成膜製程，形成一雜質摻雜矽膜，以嵌入經由該摻雜製程摻雜之該矽膜，於該第一成膜製程及該第二成膜製程所形成之矽膜為多晶矽膜或非晶矽膜。
  2. 如申請專利範圍第1項之在物體之表面中之溝槽上形成矽膜之方法，其中執行該第一成膜製程包含形成具有一開口部之該未摻雜矽膜、執行該蝕刻製程包含蝕刻該未摻雜矽膜以擴大該未摻雜矽膜之該開口部、執行該摻雜製程包含以雜質摻雜具有擴大的該開口部之該未摻雜矽膜、以及執行該第二成膜製程包含形成該雜質摻雜矽膜以嵌入經由該摻雜製程摻雜之該矽膜之該開口部。
  3. 如申請專利範圍第1項之在物體之表面中之溝槽上形成矽膜之方法，更包含：執行一晶種層形成製程，在該物體之該表面上形成一晶種層，其中執行該第一成膜製程包含在該晶種層上形成該未摻雜矽膜。
  4. 如申請專利範圍第1項之在物體之表面中之溝槽上形成矽膜之方法，更包含：執行一自然氧化物膜移除製程，移除形成在該物體之該溝槽的底部之一自然氧化物膜。
  5. 如申請專利範圍第1項之在物體之表面中之溝槽上形成矽膜之方法，其中在執行該摻雜製程期間摻雜之雜質以及在執行該第二成膜製程期間形成之該雜質摻雜矽膜之雜質包括含有磷(P)或硼(B)之雜質以及選自碳(C)、氧(O)、及氮(N)之中至少一雜質。
  6. 如申請專利範圍第1項之在物體之表面中之溝槽上形成矽膜之方法，其中將該第一成膜製程、該蝕刻製程、以及該摻雜製程重複地執行複數次，並且接著執行該第二成膜製程。
  7. 如申請專利範圍第1項之在物體之表面中之溝槽上形成矽膜之方法，其中當該物體係容納於一反應腔室中的同時，連續地執行該第一成膜製程、該蝕刻製程、該摻雜製程、以及該第二成膜製程。
  8. 一種在物體之表面中之溝槽上形成矽膜之設備，該設備包含：一第一成膜單元，形成未受雜質摻雜之一未摻雜矽膜，以嵌入該物體之該溝槽中；一蝕刻單元，蝕刻藉由使用該第一成膜單元形成之該未摻雜矽膜；一摻雜單元，以雜質摻雜藉由使用該蝕刻單元蝕刻之該未摻雜矽膜；以及一第二成膜單元，形成一雜質摻雜矽膜，以嵌入藉由使用該摻雜單元摻雜之該矽膜，於該第一成膜製程及該第二成膜製程所形成之矽膜為多晶矽膜或非晶矽膜。
  9. 如申請專利範圍第8項之在物體之表面中之溝槽上形成矽膜之設備，其中該第一成膜單元形成具有一開口部之該未摻雜矽膜、該蝕刻單元蝕刻該未摻雜矽膜以擴大該未摻雜矽膜之該開口部、該摻雜單元以雜質摻雜具有擴大的該開口部之該未摻雜矽膜、且該第二成膜單元形成該雜質摻雜矽膜，以嵌入藉由使用該摻雜單元摻雜之該矽膜之該開口部。
  10. 如申請專利範圍第8項之在物體之表面中之溝槽上形成矽膜之設備，更包含：一晶種層形成單元，在該物體之該表面上形成一晶種層，其中該第一成膜單元在該晶種層上形成該未摻雜矽膜。
  11. 如申請專利範圍第8項之在物體之表面中之溝槽上形成矽膜之設備，更包含：一自然氧化物膜移除單元，移除形成在該物體之該溝槽的底部之一自然氧化物膜。
  12. 如申請專利範圍第8項之在物體之表面中之溝槽上形成矽膜之設備，其中由該摻雜單元摻雜之雜質以及由該第二成膜單元形成之該雜質摻雜矽膜之雜質包括含有磷(P)或硼(B)之雜質以及選自碳(C)、氧(O)、及氮(N)之中至少一雜質。
TW101123577A 2011-06-30 2012-06-29 矽膜之形成方法與設備 TWI648771B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011145680 2011-06-30
JP2011-145680 2011-06-30
JP2012-116061 2012-05-21
JP2012116061A JP5864360B2 (ja) 2011-06-30 2012-05-21 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
TW201308407A TW201308407A (zh) 2013-02-16
TWI648771B true TWI648771B (zh) 2019-01-21

Family

ID=47391083

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123577A TWI648771B (zh) 2011-06-30 2012-06-29 矽膜之形成方法與設備

Country Status (5)

Country Link
US (1) US8586448B2 (zh)
JP (1) JP5864360B2 (zh)
KR (1) KR101536654B1 (zh)
CN (1) CN102856183B (zh)
TW (1) TWI648771B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490753B2 (ja) * 2010-07-29 2014-05-14 東京エレクトロン株式会社 トレンチの埋め込み方法および成膜システム
JP5514162B2 (ja) 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
JP5925704B2 (ja) * 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
JP6267374B2 (ja) * 2013-07-31 2018-01-24 東京エレクトロン株式会社 シリコン膜の成膜方法
JP6092040B2 (ja) * 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US20160020094A1 (en) * 2014-07-18 2016-01-21 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
JP6392683B2 (ja) * 2015-02-18 2018-09-19 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
JP6606476B2 (ja) * 2016-08-02 2019-11-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
JP7058575B2 (ja) * 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685081A (ja) * 1992-05-18 1994-03-25 Nec Corp 半導体装置およびその製造方法
JP2000332218A (ja) * 1999-05-19 2000-11-30 Tokyo Electron Ltd 半導体装置、記憶装置及び半導体装置の製造方法
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench
CN1691284A (zh) * 2004-03-31 2005-11-02 株式会社电装 半导体器件的制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685028B2 (ja) * 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP4029559B2 (ja) * 2000-11-06 2008-01-09 株式会社デンソー 半導体装置の製造方法
US6852194B2 (en) * 2001-05-21 2005-02-08 Tokyo Electron Limited Processing apparatus, transferring apparatus and transferring method
DE10225941A1 (de) * 2002-06-11 2004-01-08 Infineon Technologies Ag Verfahren zur Füllung von Graben- und Reliefgeometrien in Halbleiterstrukturen
JP4627974B2 (ja) * 2003-08-01 2011-02-09 セイコーインスツル株式会社 半導体装置の製造方法
JP4595345B2 (ja) * 2004-02-23 2010-12-08 トヨタ自動車株式会社 半導体装置の製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP4655495B2 (ja) * 2004-03-31 2011-03-23 東京エレクトロン株式会社 成膜方法
KR100567624B1 (ko) * 2004-06-15 2006-04-04 삼성전자주식회사 반도체 장치의 제조 방법
KR100554516B1 (ko) * 2004-06-29 2006-03-03 삼성전자주식회사 반도체 장치의 제조 방법
JP2006073997A (ja) * 2004-08-02 2006-03-16 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
WO2007117576A2 (en) * 2006-04-07 2007-10-18 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7410862B2 (en) * 2006-04-28 2008-08-12 International Business Machines Corporation Trench capacitor and method for fabricating the same
US7670886B2 (en) * 2006-06-22 2010-03-02 Tpo Displays Corp. Method for fabricating polysilicon film
US8263474B2 (en) * 2007-01-11 2012-09-11 Tokyo Electron Limited Reduced defect silicon or silicon germanium deposition in micro-features
US7906392B2 (en) * 2008-01-15 2011-03-15 Sandisk 3D Llc Pillar devices and methods of making thereof
JP2009289932A (ja) * 2008-05-29 2009-12-10 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2010003911A (ja) * 2008-06-20 2010-01-07 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
EP2346070B1 (en) * 2010-01-13 2013-03-20 Nxp B.V. Method of manufacturing heterojunction bipolar transistor and heterojunction bipolar transistor
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
KR101060239B1 (ko) * 2010-08-26 2011-08-29 한국과학기술원 집적형 박막 광기전력 소자 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685081A (ja) * 1992-05-18 1994-03-25 Nec Corp 半導体装置およびその製造方法
JP2000332218A (ja) * 1999-05-19 2000-11-30 Tokyo Electron Ltd 半導体装置、記憶装置及び半導体装置の製造方法
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench
CN1691284A (zh) * 2004-03-31 2005-11-02 株式会社电装 半导体器件的制造方法

Also Published As

Publication number Publication date
CN102856183A (zh) 2013-01-02
US20130005142A1 (en) 2013-01-03
JP2013033933A (ja) 2013-02-14
US8586448B2 (en) 2013-11-19
TW201308407A (zh) 2013-02-16
JP5864360B2 (ja) 2016-02-17
KR101536654B1 (ko) 2015-07-14
CN102856183B (zh) 2016-08-10
KR20130007430A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
TWI648771B (zh) 矽膜之形成方法與設備
KR101477159B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
US9490139B2 (en) Method and apparatus for forming silicon film
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
JP5925673B2 (ja) シリコン膜の成膜方法および成膜装置
JP5925704B2 (ja) シリコン膜の形成方法およびその形成装置
US9318328B2 (en) Method and apparatus for forming silicon film
JP6267374B2 (ja) シリコン膜の成膜方法
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP2007234891A (ja) 基板処理装置
KR20200110195A (ko) 성막 방법 및 열처리 장치
JP2018160516A (ja) 半導体装置の製造方法、基板処理装置およびプログラム