KR101060239B1 - 집적형 박막 광기전력 소자 및 그의 제조 방법 - Google Patents

집적형 박막 광기전력 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR101060239B1
KR101060239B1 KR1020100083178A KR20100083178A KR101060239B1 KR 101060239 B1 KR101060239 B1 KR 101060239B1 KR 1020100083178 A KR1020100083178 A KR 1020100083178A KR 20100083178 A KR20100083178 A KR 20100083178A KR 101060239 B1 KR101060239 B1 KR 101060239B1
Authority
KR
South Korea
Prior art keywords
exogenous
semiconductor material
layer
polycrystalline semiconductor
substrate
Prior art date
Application number
KR1020100083178A
Other languages
English (en)
Inventor
임굉수
전진완
Original Assignee
한국과학기술원
한국철강 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 한국철강 주식회사 filed Critical 한국과학기술원
Priority to KR1020100083178A priority Critical patent/KR101060239B1/ko
Priority to CN201110243852XA priority patent/CN102386273A/zh
Priority to JP2011183497A priority patent/JP5396444B2/ja
Priority to US13/217,707 priority patent/US20120048342A1/en
Priority to EP11178975A priority patent/EP2423980A2/en
Application granted granted Critical
Publication of KR101060239B1 publication Critical patent/KR101060239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0468—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising specific means for obtaining partial light transmission through the module, e.g. partially transparent thin film solar modules for windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명에 따른 집적형 박막 광기전력 소자는 트렌치들이 형성된 기판; 상기 트렌치 밑면의 일지점으로부터 상기 트렌치의 일측면 및 상기 트렌치와 이에 인접한 트렌치 사이의 기판 상에 연속되게 형성된 제1 외인성 다결정 반도체물질층; 및 상기 제1 외인성 다결정물질층과, 상기 트렌치들 사이의 영역에서는 전부 그리고 상기 트렌치들 내부에서는 일부만 겹치도록 형성된 제2 외인성 다결정 반도체물질층을 포함한다.

Description

집적형 박막 광기전력 소자 및 그의 제조 방법{Intergrated thin-film photovoltaic device and Manufacturing method thereof}
본 발명은 집적형 박막 광기전력 소자 및 그의 제조 방법에 관한 것이다.
광기전력 소자는 태양광 에너지를 직접 전기 에너지로 변환시키는 소자로, 이에 사용되는 재료에 따라 크게 실리콘계, 화합물계, 유기물계로 분류될 수 있다.
실리콘계 광기전력 소자는 반도체의 상(phase)에 따라 세부적으로 단결정 실리콘(single crystalline silicon; c-Si), 다결정 실리콘(polycrystalline silicon; poly-Si), 비정질 실리콘(amorphous silicon; a-Si:H) 광기전력 소자로 분류된다.
또한, 광기전력 소자는 반도체의 두께에 따라 벌크(bulk)형 광기전력 소자와 박막(thin film)형 광기전력 소자로 분류되는데, 박막형 광기전력 소자는 두께가 수 10㎛ 내지 수 ㎛ 이하인 광전변환물질층을 포함한다. 실리콘계 광기전력 소자에서 단결정 및 다결정 실리콘 광기전력 소자는 벌크형에 속하며, 비정질 실리콘 광기전력 소자는 박막형에 속한다.
한편, 화합물계 광기전력 소자는 Ⅲ-Ⅴ족의 GaAs (Gallium Arsenide)와 InP (Indium Phosphide) 등의 벌크형과 Ⅱ-Ⅵ족의 CdTe (Cadmium Telluride) 및 Ⅰ-Ⅲ-Ⅵ족의 CulnSe2 (CIS; Copper Indium Diselenide) 등의 박막형으로 분류되며, 유기물계 광기전력 소자는 크게 유기분자형과 유무기 복합형이 있다. 이 밖에 염료 감응형 광기전력 소자가 있으며 이들 모두가 박막형에 속한다.
이와 같이 여러 종류의 광기전력 소자 중에서 에너지 변환효율이 높고 제조 비용이 상대적으로 저렴한 벌크형 실리콘 광기전력 소자가 주로 지상 전력용으로 폭넓게 활용되어오고 있다. 그러나, 최근에는 벌크형 실리콘 광기전력 소자의 수요가 급증함에 따라 원료의 부족 현상으로 가격이 상승하려는 추세에 있다.
이에 따라 높은 에너지 변환효율의 광기전력 소자를 간단하고 저렴하게 양산할 수 있는 집적형 박막 광기전력 소자의 제조 방법이 절실히 요구되고 있다. 특히 벌크형 실리콘 태양전지는 제조 코스트에서 기판이 차지하는 비중이 매우 크기 때문에 기판을 박막화하는 연구가 활발히 진행되고 있다. 한편으로는 실리콘 기판 자체를 아예 사용하지 않고, 유리 또는 스테인리스 스틸과 같은 값싼 기판 위에 다결정 또는 단결정 실리콘 박막을 형성하여 고효율의 집적화된 다결정 또는 결정질 실리콘 박막 광기전력 소자를 만들고자 하는 연구가 최근에 활발히 진행되고 있다. 또한 벌크형 III-V족 광기전력 소자의 경우에도 값싼 기판 위에 고효율의 박막형 광기전력 소자를 형성하는 연구가 진행되고 있다. 그리고, CIGS 집적형 박막 광기전력 소자의 경우에도 폴리머나 스테인리스 스틸, 몰리브덴 등의 플렉서블한 기판을 사용하여 소자를 제작함으로써 저가격화를 실현하려고 노력하고 있다. 아울러, 다양한 응용을 위해 플렉서블한 투과형 집적형 박막 광기전력 소자의 제조 방법도 절실히 요구되고 있다. 투과형 집적형 박막 광기전력 소자인 경우에는 빛이 입사하는 쪽과 반대되는 쪽, 즉 광기전력 소자 이면의 색상이 다양하게 요구되고 있다. 또한 다양한 응용에 부응하기 위해 한정된 면적의 기판 위에서 임의의 출력전압을 낼 수 있는 집적형 또는 투과형 집적형 박막 광기전력 소자가 요구되고 있다.
본 발명은 저렴하고 간단하게 제조할 수 있는 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공하기 위한 것이다.
본 발명은 단위 셀의 무효 영역을 감소시켜 에너지 변환효율을 높일 수 있는 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공하기 위한 것이다.
본 발명은 레이저 스크라이빙 공정이나 플라즈마 식각 공정 없이 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공하기 위한 것이다.
본 발명은 레이저 스크라이빙 공정이나 플라즈마 식각 공정 없이 플렉서블한 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공하기 위한 것이다.
본 발명은 레이저 스크라이빙 공정이나 플라즈마 식각 공정 없이 플렉서블한 투과형 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공하기 위한 것이다.
본 발명은 임의의 이면 색상을 갖는 투과형 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공하기 위한 것이다.
본 발명은 한정된 면적의 기판 위에서 임의의 출력전압을 갖는 집적형 또는 투과형 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 집적형 박막 광기전력 소자의 제조 방법은 기판에 트렌치들을 형성하는 단계; 상기 트렌치 밑면의 일지점으로부터 상기 트렌치의 일측면 및 상기 트렌치와 이에 인접한 트렌치 사이의 기판 상에 연속되게 제1 외인성 다결정 반도체물질층을 형성하는 단계; 및 상기 제1 외인성 다결정물질층과, 상기 트렌치들 사이의 영역에서는 전부 그리고 상기 트렌치들 내부에서는 일부만 겹치도록 제2 외인성 다결정 반도체물질층을 형성하는 단계를 포함한다.
본 발명의 집적형 박막 광기전력 소자는 트렌치들이 형성된 기판; 상기 트렌치 밑면의 일지점으로부터 상기 트렌치의 일측면 및 상기 트렌치와 이에 인접한 트렌치 사이의 기판 상에 연속되게 형성된 제1 외인성 다결정 반도체물질층; 및 상기 제1 외인성 다결정물질층과, 상기 트렌치들 사이의 영역에서는 전부 그리고 상기 트렌치들 내부에서는 일부만 겹치도록 형성된 제2 외인성 다결정 반도체물질층을 포함한다.
본 발명은 저렴하고 간단하게 제조할 수 있는 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공한다.
본 발명은 단위 셀의 무효 영역을 감소시켜 에너지 변환효율을 높일 수 있는 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공한다.
본 발명은 레이저 스크라이빙 공정이나 플라즈마 식각 공정 없이 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공한다.
본 발명은 레이저 스크라이빙 공정이나 플라즈마 식각 공정 없이 플렉서블한 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공한다.
본 발명은 레이저 스크라이빙 공정이나 플라즈마 식각 공정 없이 플렉서블한 투과형 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공한다.
본 발명은 임의의 이면 색상을 갖는 투과형 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공한다.
본 발명은 한정된 면적의 기판 위에서 임의의 출력전압을 갖는 집적형 또는 투과형 집적형 박막 광기전력 소자 및 그의 제조 방법을 제공한다.
도 1은 본 발명의 실시예들에 따른 집적형 박막 광기전력 소자의 제조 방법을 나타낸다.
도 2a 내지 도 2g는 본 발명의 제1 실시예에 따른 집적형 박막 광기전력 소자의 제조 방법을 나타낸다.
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 집적형 박막 광기전력 소자의 제조 방법을 나타낸다.
도 4a 내지 도 4g는 본 발명의 제3 실시예에 따른 집적형 박막 광기전력 소자의 제조 방법을 나타낸다.
다음으로 도면을 참조하여 본 발명의 실시예에 따른 집적형 박막 광기전력 소자의 제조 방법에 대해 상세히 설명된다.
도 1은 본 발명의 실시예들에 따른 집적형 박막 광기전력 소자의 제조 방법을 나타낸다.
트렌치들이 형성된 기판이 준비된다(S110). 불순물이 첨가된 제1 외인성(extrinsic) 반도체물질층이 트렌치들 사이의 영역들에 형성된다(S120).
트렌치들 사이의 영역들 중 빛에 의하여 기전력이 생성되는 하나의 영역의 제2 외인성 반도체물질층과, 빛에 의하여 기전력이 생성되는 인접한 다른 하나의 영역에 위치하는 제1 외인성 반도체물질층이 트렌치 내부에서 연결되도록 제2 외인성 반도체물질층이 형성된다(S130). 이로서 트렌치 내부에서 인접한 단위 셀들의 직렬연결이 이루어진다.
일반적으로, 불순물이 도핑(doping)된 외인성 반도체물질의 저항은 불순물이 첨가되지 않은 진성(intrinsic) 반도체물질의 저항보다 작다. 그리고 도핑 양을 대폭 증가시켜 활성화시키면 저항이 충분히 작아질 수 있으므로 전극의 역할을 수행할 수 있다.
다음으로, 반도체물질이 실리콘인 경우에 대하여 본 발명의 실시예들이 도면을 참조하여 상세히 설명된다. 그러나, 실리콘 이외의 다른 반도체물질인 경우에도 이후에 설명되는 실시예들이 공통적으로 적용될 수 있다.
[제1 실시예]
도 2a 내지 도 2g는 본 발명의 제1 실시예에 따른 집적형 박막 광기전력 소자의 제조 방법을 나타낸다.
도 2a에 도시된 바와 같이, 트렌치(101)가 형성된 기판(100)이 준비된다. 기판(100)은 빛의 투과율이 우수한 투명 절연성 재질이나 불투명 절연성 재질 또는 투명 도전성 재질 또는 불투명 도전성 재질을 사용하는 것이 좋다. 예를 들어, 투명 절연성 재질을 사용할 경우 기판(100)은 소다석회 유리나 강화 유리 등과 같은 유리 기판, 투명 플라스틱 기판 또는 투명 나노 복합체(nano composite) 기판 중 하나일 수 있다. 나노 복합체는 분산매질(matrix, 연속상) 속에 나노 입자가 분산상으로 분산되어 있는 계이다. 분산매질은 유기 용제, 플라스틱, 금속 또는 세라믹일 수 있으며, 나노 입자는 플라스틱, 금속 또는 세라믹일 수 있다. 분산매질이 유기 용제일 경우 열처리에 의하여 유기 용제가 사라지고 나노 입자만이 남을 수 있다. 또한 불투명 절연성 재질을 사용할 경우, 기판(100)은 세라믹, 불투명 플라스틱, 또는 불투명 나노 복합체 기판 중 하나일 수 있다. 그리고 투명 도전성 재질을 사용할 경우 기판(100)은 투명 도전성 폴리머일 수 있다. 불투명 도전성 재질을 사용할 경우, 기판(100)은 스테인리스 스틸, 알루미늄, 구리, 텅스텐, 몰리브덴, 니켈, 크롬 기판 중 하나일 수 있다. 기판(100)이 투명 또는 불투명 도전성 재질인 경우 절연막을 기판(100) 전표면에 코팅하여야 한다. 투과형 집적형 박막 광기전력 소자 제작을 위해 기판에 관통 구멍을 뚫을 경우에는 관통 구멍의 벽면을 포함한 전표면에 절연막을 코팅하여야 한다. 이 경우에 투과형 집적형 박막 광기전력 소자의 이면에는 스프레이(spray), 프린팅(printing), 패인팅(painting) 등의 방법으로 원하는 색상으로 코팅 될 수 있다.
트렌치들(101)은 투명 도전성 물질 또는 불투명 도전성 물질 또는 유리나 플라스틱 또는 나노 복합체 물질, 세라믹 물질 등을 용융시킨 것들을 사용해서 기판 제조 공정을 거칠 때 기판이 굳기 전에 프레스(press)나 엠보싱(embossing)법으로 스트라이프(stripe) 형태로 형성될 수 있다. 뿐만 아니라 상기 물질들로 제조된 기판들을 핫-프레스(hot-press)이나 핫-엠보싱(hot-embossing)법을 사용하여 트렌치들(101)이 형성될 수도 있다.
기판(100)은 투명 절연성 물질 또는 불투명 절연성 물질 또는 투명도전성 물질 또는 불투명 도전성 물질에 코팅된 세라믹 또는 플라스틱 또는 나노 복합체 재질의 박막을 포함할 수 있으며, 이 경우 핫 프레스 또는 핫 엠보싱법을 사용하여 세라믹 또는 플라스틱 또는 나노 복합체 재질의 박막에 트렌치들이 형성될 수 있다. 아울러 투명 절연성 물질 또는 불투명 절연성 물질 또는 투명 도전성 물질 또는 불투명 도전성 물질 상에 세라믹 또는 플라스틱 또는 나노 복합체 재질의 박막이 코팅되는 과정에서 프레스 또는 엠보싱법을 사용하여 세라믹 또는 플라스틱 또는 나노 복합체 재질의 박막에 트렌치들이 형성될 수도 있다. 이 때 플라스틱 또는 나노 복합체 재질은 열경화성 또는 UV 경화성 재질을 포함할 수 있다. 유리 상에 코팅된 플라스틱 또는 나노 복합체 재질의 박막에 트렌치가 형성되므로 유리에 직접 트렌치를 형성하는 경우보다 트렌치가 용이하게 형성될 수 있다.
트렌치들(101)은 프레스, 엠보싱, 핫-프레스 또는 핫-엠보싱 방법뿐만 아니라 습식 식각, 건식 식각, 연삭 또는 절삭과 같은 기계적 가공 또는 레이저 스크라이빙과 같은 광학적 가공 중 어느 한 방법을 통하여 형성될 수도 있다.
앞서 설명된 기판의 재질 및 트렌치 형성 방법은 이후에 설명되는 실시예들에 공통적으로 적용될 수 있다.
도 2b에 도시된 바와 같이, 트렌치(101)의 밑면 일부, 일측면 및 인접한 트렌치들(101) 사이의 영역에 제1 외인성 실리콘물질층(110)이 형성된다. 제1 진성 실리콘물질이 제1 불순물 분위기에서 또는 제1 불순물과 함께 일측으로부터 기판(100)에 대해 각도 θ1으로 비스듬히 방출(OD1)되거나 제1 외인성 반도체물질이 일측으로부터 기판(100)에 대해 각도 θ1으로 비스듬히 방출(OD1)된다. 그리고, 제1 외인성 반도체물질이 기판(100) 상에 증착되는 과정이나 증착된 후에 SPC (Solid Phase Crystalization), 또는 MIC (Metal Induced Crystalization), JIC (Joule Induced Crystalization), 전자 빔(electron beam), 이온 클러스터 빔(ion cluster beam; ICB), 레이저 빔(laser beam), 급속 열처리(rapid thermal annealing; RTA) 등과 같은 방법으로 결정화된다. 이에 따라 제1 외인성 다결정 실리콘층(110)이 기판(100) 상에 형성된다. 이 때, 기판 온도 또는 성장 조건에 따라 제1 외인성 단결정 실리콘층(110)이 기판(100) 상에 에피 성장(epitaxial growth)될 수도 있다. 이하에서는 에피 성장된 단결정 실리콘을 포함하여 다결정 실리콘이라 부르기로 한다. 이에 따라 기판(100) 상에 형성된 트렌치들(101)의 밑면 일부분과 트렌치들(101)의 타측면에는 제1 외인성 실리콘이 증착되지 않는다.
제1 외인성 실리콘층(110)의 형성을 위하여 직진성이 있는 증착 방법이 사용될 수 있으며, 실리콘물질을 소스(source) 또는 타겟(target)으로 사용하는 전자빔, 열증착, 스프레이, 또는 스퍼터 등의 직진성이 있는 증착법을 이용하나 이에 한정되는 것은 아니다. 이와 같은 증착 방법은 이후에 형성되는 제1 중간 실리콘층, 제2 중간 실리콘층 및 제2 외인성 실리콘층에도 적용될 수 있으며, 이후의 실시예들에도 적용될 수 있다.
제1 외인성 실리콘층(110)은 제1 불순물이 도핑되어 제1 극성을 지닌다. 예를 들어, 제1 불순물이 III족 원소일 경우 제1 외인성 실리콘층(110)은 p형 다결정 실리콘층이고, 제1 불순물이 V족 원소일 경우 제1 외인성 실리콘층(110)은 n형 다결정 실리콘층이다.
제1 외인성 다결정 실리콘층(110)의 형성 후, 열처리에 의한 결함 어닐링(defect annealing)과 수소 패시베이션(passivation)이 이루어질 수 있다.
도 2c에 도시된 바와 같이, 제1 중간 진성 실리콘물질이 일측 또는 일측의 맞은 편으로부터 기판에 대해 각도 θ2로 비스듬히 방출(OD2)되어 제1 외인성 다결정 실리콘층(110) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제1 중간 다결정 실리콘층(120a)이 제1 외인성 다결정 실리콘층(110) 상에 형성된다. 이 때 제1 중간 다결정 실리콘층(120a)은 진성 실리콘물질에 의하여 형성되며, 이 경우에 제1 외인성 다결정 실리콘층(110)의 불순물이 제1 중간 다결정 실리콘층(120a)으로 확산될 수 있다.
이에 따라 제1 중간 다결정 실리콘층(120a)의 제1 불순물 농도는 제1 외인성 다결정 실리콘층(110)의 제1 불순물 농도보다 작다. 제1 불순물이 III족 원소일 경우 제1 외인성 다결정 실리콘층(110)은 p+형 다결정 실리콘층이고, 제1 중간 다결정 실리콘층(120a)은 p형 다결정 실리콘층을 포함할 수 있다. 또한 제1 불순물이 V족 원소일 경우 제1 외인성 다결정 실리콘층(110)은 n+형 다결정 실리콘층이고, 제1 중간 다결정 실리콘층(120a)은 n형 다결정 실리콘층을 포함할 수 있다.
도 2d에 도시된 바와 같이, 제1 중간 진성 실리콘물질이 방출된 측의 맞은 편으로부터 제2 중간 진성 실리콘물질이 기판에 대해 각도 θ3로 비스듬히 방출(OD3)되어 제1 중간 다결정 실리콘층(120a) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 중간 다결정 실리콘층(120b)이 제1 중간 다결정 실리콘층(120a) 상에 형성된다. 이 때 제2 중간 다결정 실리콘층(120b)은 진성 실리콘물질에 의하여 형성된다. 제2 중간 다결정 실리콘층(120b)에 대해서는 이후에 상세히 설명된다.
도 2e에 도시된 바와 같이, 제2 진성 실리콘물질이 제2 불순물 분위기에서 또는 제2 불순물과 함께 일측의 맞은 편으로부터 기판(100)에 대해 각도 θ4로 비스듬히 방출(OD4)되거나 제2 외인성 반도체물질이 일측의 맞은 편으로부터 기판(100)에 대해 각도 θ4로 비스듬히 방출되어 제2 중간 다결정 실리콘층(120b) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 외인성 다결정 실리콘층(130)이 제2 중간 다결정 실리콘층(120b) 상에 형성된다. 이 때 트렌치들(101) 사이의 영역들 중 빛에 의하여 기전력이 생성되는 하나의 영역, 즉 단위 셀1(unit cell 1; UC1)의 제2 외인성 다결정 실리콘층(130)과, 빛에 의하여 기전력이 생성되는 인접한 다른 하나의 영역, 즉 단위 셀2(unit cell 2; UC2)에 위치하는 제1 외인성 다결정 실리콘층(110)이 트렌치(101) 내부에서 연결된다. 이에 따라 인접한 단위 셀(unit cell; UC)들이 직렬연결된다. 이 때 빛에 의하여 기전력이 생성되는 영역들은 각각의 단위 셀들(UC1, UC2)의 영역들이다.
일반적으로 외인성 다결정 실리콘의 경우 진성 다결정 실리콘에 비하여 전기 저항이 작으므로 본 발명의 제1 실시예에서 제1 외인성 다결정 실리콘층(110) 및 제2 외인성 다결정 실리콘층(130)은 전극의 역할을 수행한다. 따라서 트렌치(101) 내부에서 인접한 영역들의 제1 외인성 다결정 실리콘층(110)과 제2 외인성 다결정 실리콘층(130)이 연결됨으로써 인접한 단위 셀들(UC1, UC2)이 직렬연결된다. 경우에 따라서는 TCO, 금속 그리드, 또는 TCO/금속 그리드가 제1 외인성 다결정 실리콘층(110) 하부 및 제2 외인성 다결정 실리콘층(130) 상부에 삽입될 수가 있다.
제1 불순물이 III족 원소일 경우 제2 불순물은 V족 원소이고, 제1 불순물이 V족 원소일 경우 제2 불순물은 III족 원소이다. 이에 따라 제2 외인성 다결정 실리콘층(130)의 제2 불순물이 제2 중간 다결정 실리콘층(120b)에 확산될 수 있으므로 제2 불순물이 V족 원소일 경우 제2 외인성 다결정 실리콘물질층(130)은 n+형 다결정 실리콘층이고, 제2 중간 다결정 실리콘층(120b)은 n형 다결정 실리콘층을 포함할 수 있다. 또한 제2 불순물이 III족 원소일 경우 제2 외인성 다결정 실리콘층(130)은 p+형 다결정 실리콘층이고, 제2 중간 다결정 실리콘층(120b)은 p형 다결정 실리콘층을 포함할 수 있다. 따라서 제2 중간 다결정 실리콘층(120b)의 제2 불순물 농도는 제2 외인성 다결정 실리콘 물질층(130)의 제2 불순물 농도보다 작다.
본 발명의 제1 실시예에서는 제1 및 제2 중간 다결정 실리콘층들(120a, 120b)의 형성 과정이 설명되어 있으나 도 2g에 도시된 바와 같이 제1 및 제2 중간 다결정 실리콘층들(120a, 120b)의 형성없이 제1 외인성 다결정 실리콘층(110)과 제2 외인성 다결정 실리콘층(130)이 접촉할 수도 있다. 즉, 제1 외인성 다결정 실리콘층(110)과 제2 외인성 다결정 실리콘층(130)이 하나의 동일한 단위 셀에서 접촉하더라도 pn 접합이 형성될 수 있다.
이 때 제1 진성 실리콘이 제1 불순물 분위기에서 또는 제1 불순물과 함께 일측으로부터 기판(100)에 대해 비스듬히 방출되거나 제1 외인성 실리콘물질이 일측으로부터 기판(100)에 대해 비스듬히 방출되어 기판(100) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제1 외인성 다결정 실리콘층(110)이 기판(100) 상에 형성된다. 이 후 제2 진성 실리콘물질이 제2 불순물 분위기에서 또는 제2 불순물과 함께 일측의 맞은 편으로부터 기판(100)에 대해 비스듬히 방출되거나 제2 외인성 실리콘물질이 일측으로부터 기판(100)에 대해 비스듬히 방출되어 제1 외인성 다결정 실리콘층(110) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 외인성 다결정 실리콘층(130)이 제1 외인성 다결정 실리콘층(110) 상에 형성된다.
이후에 설명되는 제2 실시예 및 제3 실시예에서도 제1 및 제2 중간 다결정 실리콘층들(220a, 220b, 320a, 320b)의 형성없이 제1 외인성 다결정 실리콘층(210, 310)과 제2 외인성 다결정 실리콘층(230, 330)이 접촉할 수도 있다.
제1 중간 다결정 실리콘층(120a)이 제1 외인성 다결정 실리콘층(110)과 제2 외인성 다결정 실리콘층(130) 사이에 위치할 경우 제1 중간 다결정 실리콘층(120a)은 제1 외인성 다결정 실리콘층(130)의 끝단과 제2 외인성 다결정 실리콘층(110)이 접촉하여 단락되는 것을 방지한다. 또한 제1 중간 다결정 실리콘층(120a)은 결정화 과정에서 제1 외인성 실리콘과 제2 외인성 실리콘이 혼합될 가능성을 막고 넓은 공핍층을 형성하는데 기여한다. 제2 중간 다결정 실리콘층(120b)은 제2 외인성 다결정 실리콘층(130)의 끝단과 제1 외인성 다결정 실리콘층(110)이 접촉하여 단락되는 것을 방지한다. 또한 제2 중간 다결정 실리콘층(120b)은 결정화 과정에서 제1 외인성 실리콘과 제2 외인성 실리콘이 혼합될 가능성을 막고 넓은 공핍층을 형성하는데 기여한다.
제1 및 제2 중간 진성 실리콘들과, 제2 외인성 실리콘으로부터 제1 및 제2 중간 다결정 실리콘층들(120a, 120b)과, 제2 외인성 다결정 실리콘층(130)으로 각각 결정화되는 방법은 앞서 제1 외인성 다결정 실리콘층(110)을 통하여 설명되었으므로 생략된다.
또한 제1 실시예에서는 제1 외인성 다결정 실리콘층(110), 제1 및 제2 중간 다결정 실리콘층들(120a, 120b) 및 제2 외인성 다결정 실리콘층(130)이 순차적으로 형성되었으나 제1 외인성 실리콘, 제1 및 제2 중간 진성 실리콘들 및 제2 외인성 실리콘이 형성된 후 동시에 결정화되어 제1 외인성 다결정 실리콘층(110), 제1 및 제2 중간 다결정 실리콘층들(120a, 120b) 및 제2 외인성 다결정 실리콘층(130)이 동시에 형성될 수도 있다.
또한 결함 어닐링과 수소 패시베이션 공정 역시 제1 외인성 다결정 실리콘층(110), 제1 및 제2 중간 다결정 실리콘층들(120a, 120b) 및 제2 외인성 다결정 실리콘층(130)이 형성될 때마다 이루어질 수 있고, 제1 외인성 다결정 실리콘층(110), 제1 및 제2 중간 다결정 실리콘층들(120a, 120b) 및 제2 외인성 다결정 실리콘층(130)이 형성된 후 동시에 이루어질 수 있다. 이와 같은 특징은 제1 실시예뿐만 아니라 다음에 설명되는 제2 및 제3 실시예에도 적용될 수 있다.
이상에서 설명된 바와 같이 제1 및 제2 외인성 다결정 실리콘층들(110, 130)과, 제1 및 제2 중간 다결정 실리콘층들(120a, 120b)이 모두 경사 증착에 의하여 형성될 수 있다. 즉, 본 발명의 실시예에 따른 집적형 박막 광기전력 소자는 스크라이빙 공정이나 별도의 식각 공정 없이 단위 셀들(UC1, UC2)의 직렬연결이 가능하다. 또한 경사 증착에 의하여 단위 셀들(UC1, UC2)이 형성되므로 제1 및 제2 외인성 다결정 실리콘층들(110, 130)과, 제1 및 제2 중간 다결정 실리콘층들(120a, 120b)이 자기 정렬되어 별도의 마스크 공정이 필요 없다.
이와 같이 마스크 공정, 스크라이빙 공정 또는 식각 공정 없이 경사 증착 공정에 의하여 단위 셀의 형성 및 단위 셀들의 직렬연결이 가능하므로 집적형 박막 광기전력 소자가 저렴하고 간단하게 제조될 수 있다.
또한 수 내지 수십 ㎛의 좁은 하나의 트렌치(101) 내부에서 인접한 단위 셀들(UC1, UC2)의 직렬연결이 가능하므로 빛을 광기전력으로 변환하지 못하는 무효 영역(non effective area; NEA)이 줄어들고, 집적형 박막 광기전력 소자의 에너지 변환효율은 증가한다. 아울러 제1 외인성 다결정 실리콘층(110) 및 제2 외인성 다결정 실리콘층(130)이 전극의 역할까지 수행하므로 별도의 전극층을 형성하지 않아도 되므로 제조 공정이 간단해지고 제조 원가가 줄어든다.
한편, 도 2f에 도시된 바와 같이, 제2 외인성 다결정 실리콘층(130)의 일부 영역 상에 제2 외인성 다결정 실리콘층(130)보다 전기 저항이 작은 보조 전극층(140)이 형성된다. 제2 외인성 다결정 실리콘층(130)은 금속 전극에 비하여 전기 저항이 상대적으로 클 수 있다. 따라서 단위 셀들(UC1, UC2) 각각의 폭이 증가할수록 제2 외인성 다결정 실리콘층(130)의 폭도 증가하여 제2 외인성 다결정 실리콘층(130)의 전기 저항 역시 증가한다. 이와 같이 제2 외인성 다결정 실리콘층(130)의 전기 저항이 증가하면 광기전력 소자의 광전변환효율이 떨어진다. 여기서, 단위 셀(UC1, UC2) 영역은 빛에 의하여 기전력이 생성되는 하나의 독립된 영역이다.
특히 광기전력 소자의 기판(100) 면적은 일정하므로 효율을 높이기 위해서는 기판(100) 전체 면적에 대해 광기전력이 생성되지 않는 무효 영역의 비를 줄이고, 전류가 생성되는 유효 영역의 비를 증가시켜야 한다. 기판(100) 전체 면적에 대한 유효 영역의 비를 늘리기 위해서는 단위 셀(UC1, UC2) 영역의 폭이 증가해야 한다.
제2 외인성 다결정 실리콘층(130)보다 전기 저항이 작은 보조 전극층(140)이 형성되면, 제2 외인성 다결정 실리콘층(130)의 전기 저항에 따른 광기전력 소자의 효율 저하를 상쇄할 수 있다. 뿐만 아니라 단위 셀(UC1, UC2) 영역의 폭이 효율 저하 없이 증가할 수 있으므로 유효 영역의 증가에 따른 광기전력 소자의 효율이 증가할 수 있다.
이와 같이 유효 영역의 증가와 상관없이 광기전력 소자의 효율을 보장할 수 있으므로 기판(100) 상에 형성된 단위 셀(UC1, UC2)의 개수의 변화가 용이하다. 예를 들어, 기판(100)의 폭이 80 cm이고, 제2 외인성 다결정 실리콘층(130)의 전기 저항을 고려하여 단위 셀(UC1, UC2, ---)의 폭을 최대 2 mm로 할 경우, 기판(100)에는 최소 400 개의 단위 셀(UC1, UC2)이 형성될 수 있다. 그리고, 400개의 단위 셀들(UC1, UC2)은 서로 전기적으로 직렬연결된다. 또한, 하나의 단위 셀(UC1, UC2, ---)에서 0.6 V의 전압이 생성될 경우 80 cm의 기판(100) 상에 형성된 집적화된 광기전력 소자는 최소 240 V를 공급할 수 있다.
보조 전극층(140)이 제2 외인성 다결정 실리콘층(130)과 접촉하도록 형성될 경우, 단위 셀(UC1, UC2) 영역의 폭에 상관없이 광기전력 소자의 효율이 보장되므로 기판(100) 상에 형성될 수 있는 단위 셀의 개수 또한 용이하게 변경될 수 있다. 즉, 보조 전극층(140)은 광기전력 소자의 전압 공급 능력을 유연하게 할 수 있다.
이와 같은 보조 전극층(140)의 기능은 제1 실시예뿐만 아니라 이후에 설명되는 나머지 실시예들에도 적용된다.
본 발명의 제1 실시예에서 보조 전극층(140)은 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 아연(Zn), 텅스텐(W), 니켈(Ni) 또는 크롬(Cr) 중 적어도 하나를 포함할 수 있다. 또한 보조 전극층(140)은 금속 마스크(metal mask)를 이용한 열증착법이나 잉크젯(ink jet), 젯 스프레이(jet spray), 스크린 인쇄(screen printing), 나노 임프린트(nano imprint) 또는 스탬핑(stamping) 중 어느 하나의 방법을 이용하여 형성될 수 있다.
또한, 인접한 단위 셀들이 트렌치 내부에서 전기적으로 직렬연결이 되기 위하여 제1 및 제2 외인성 반도체물질은 각각의 불순물 농도가 매우 높아야　한다.　이 때 트렌치 내부에서 겹쳐진 제1 및 제2 외인성 반도체물질의 pn 접합은　터널 효과(tunnel effect)에 의해 전류가 흐를 수 있다. 하지만, 제1 및 제2 외인성 반도체물질의 불순물 농도가 매우 높지 않을 경우에도, 제1 외인성 반도체물질과 제2 외인성 반도체물질 상부에 형성되는 보조 전극층이 트렌치 내부에서 겹쳐지거나, 제2 외인성 반도체물질과 제1 외인성 반도체물질 하부에 형성되는 보조 전극층이 트렌치 내부에서 겹쳐지거나, 제1 외인성 반도체물질 하부 및 제2 외인성 반도체물질　상부에 형성되는 보조 전극층이 트렌치 내부에서 겹쳐지도록 하여 전기 저항이 작은 보조 전극층을 통해 전류가 흐르게 함으로써 직렬연결이 가능해진다.
이와 같은 보조 전극층(140)의 재질 및 형성 방법은 제1 실시예뿐만 아니라 이후에 설명되는 나머지 실시예들에도 적용될 수 있다.
[제2 실시예]
도 3a 내지 도 3f는 본 발명의 제2 실시예에 따른 투과형(see-through type) 집적형 박막 광기전력 소자의 제조 방법을 나타낸다.
도 3a에 도시된 바와 같이, 트렌치들(201, 203, 205)과 홈들(202, 204)이 형성된 기판(200)이 준비된다.
홈들(202, 204)은 인접한 트렌치들(201, 203, 205) 사이에 위치한다. 트렌치들(201, 203, 205)에서는 인접한 단위 셀들의 직렬연결이 형성되고, 홈(202, 204)은 빛의 투과를 위한 것이다. 트렌치(201, 203, 205)와 홈(202, 204)은 동일한 방법에 의하여 형성될 수 있으며, 트렌치(201, 203, 205) 및 홈(202, 204)의 형성 방법은 제1 실시예를 통하여 설명되었으므로 생략된다. 이 때 트렌치(201, 203, 205) 및 홈(202, 204)은 동시에 형성될 수 있다.
홈(202, 204)의 폭(w1) 또는 직경(w1)에 대한 깊이(d1)의 비는 트렌치(201, 203, 205)의 폭(w2)에 대한 깊이(d2)의 비보다 클 수 있다. 예를 들어, 도 3a에 도시된 바와 같이, 홈(202, 204)은 트렌치들(201, 203, 205)보다 폭(w1)이 작고 깊이는 같도록 형성될 수 있다. 또는, 도시되어 있지 않으나 홈(202, 204)은 트렌치들(201, 203, 205)보다 깊이(d1)는 깊고 폭(w1)은 같도록 형성할 수 있다. 또는 도시되어 있지 않으나 홈(202, 204)은 기판(200)을 관통할 수도 있다.
이와 같이 형성하는 이유는 제1 외인성 실리콘뿐만 아니라 이후의 공정에서 형성되는 제1 중간 진성 실리콘, 제2 중간 진성 실리콘 및 제2 외인성 실리콘이 경사 증착되는 과정에서 홈(202, 204)의 밑면에 제1 외인성 실리콘, 제1 중간 진성 실리콘, 제2 중간 진성 실리콘 및 제2 외인성 실리콘이 증착되지 않도록 하기 위함이다.
이를 통해, 홈(202, 204)을 통하여 빛이 투과하게 되어 투과형의 집적형 박막 광기전력 소자가 형성된다. 이와 같은 홈들(202, 204)은 원형, 다각형 또는 타원형 모양을 지닐 수 있으며, 단위 셀(UC) 영역 상에 균일 또는 불균일하게 분포될 수 있다. 그러나 각 단위 셀 영역에 형성된 홈의 단면적의 총합은 서로 같은 것이 바람직하다.
한편, 도 3a에 도시된 바와 같이, 제1 불순물 분위기에서 또는 제1 불순물과 함께 제1 진성 실리콘물질이 일측으로부터 기판에 대해 각도 θ1으로 비스듬히 방출(OD1)되거나 제1 외인성 실리콘 물질이 일측으로부터 기판에 대해 각도 θ1으로 비스듬히 방출(OD1)되어 증착 중 또는 후에 결정화됨으로써 제1 외인성 다결정 실리콘층(210)이 트렌치(201, 203, 205)의 밑면 일부와 일측면, 홈(202, 204)의 일측면 및 인접한 트렌치들(201, 203, 205) 사이의 영역들에 형성된다.
제1 불순물 및 제1 외인성 다결정 실리콘층(230)에 대한 설명은 제1 실시예를 통하여 이루어졌으므로 생략된다.
도 3b에 도시된 바와 같이, 제1 중간 진성 실리콘이 일측 또는 일측의 맞은 편으로부터 기판에 대해 각도 θ2로 비스듬히 방출(OD2)되어 제1 외인성 다결정 실리콘층 (210) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제1 중간 다결정 실리콘층(220a)이 제1 외인성 다결정 실리콘층 (210) 상에 형성된다. 제1 중간 다결정 실리콘층(220a)에 대한 설명은 제1 실시예를 통하여 이루어졌으므로 생략된다.
도 3c에 도시된 바와 같이, 제1 중간 진성 실리콘이 방출된 측의 맞은 편으로부터 제2 중간 진성 실리콘이 기판에 대해 각도 θ3으로 비스듬히 방출(OD3)되어 제1 중간 다결정 실리콘층(220a) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 중간 다결정 실리콘층(220b)이 제1 중간 다결정 실리콘층(220a) 상에 형성된다. 제2 중간 다결정 실리콘층(220b)에 대한 설명은 제1 실시예를 통하여 이루어졌으므로 생략된다.
도 3d에 도시된 바와 같이, 제2 진성 실리콘이 제2 불순물 분위기에서 또는 제2 불순물과 함께 일측의 맞은 편으로부터 기판(200)에 대해 각도 θ4로 비스듬히 방출(OD3)되거나 제2 외인성 실리콘물질이 일측의 맞은 편으로부터 기판(200)에 대해 각도 θ4로 비스듬히 방출(OD3)되어 제2 중간 다결정 실리콘층(220b) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 외인성 다결정 실리콘층(230)이 제2 중간 다결정 실리콘층(220b) 상에 형성된다. 제2 외인성 다결정 실리콘층(230)에 대한 설명은 제1 실시예를 통하여 이루어졌으므로 생략된다. 이에 따라 인접한 단위 셀들(UC1, UC2)의 직렬연결이 이루어진다.
도 3e에 도시된 바와 같이, 제2 외인성 다결정 실리콘층(230)의 일부 영역 상에 제2 외인성 다결정 실리콘층(230)보다 전기 저항이 작은 보조 전극층(240)이 형성된다. 보조 전극층(240)에 대해서는 앞서 설명이 이루어졌으므로 이에 대한 설명은 생략된다.
한편, 도 3f에 도시된 바와 같이 제1 및 제2 중간 다결정 실리콘층들(220a, 220b)의 형성 없이 제1 외인성 다결정 실리콘물질층(210)과 제2 외인성 다결정 실리콘층(230)이 접촉할 수도 있다. 이 때 제1 진성 실리콘이 제1 불순물 분위기에서 또는 제1 불순물과 함께 일측으로부터 기판(200)에 대해 비스듬히 방출되거나 제1 외인성 실리콘물질이 일측으로부터 기판(200)에 대해 비스듬히 방출되어 기판(200) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제1 외인성 다결정 실리콘층(210)이 기판(200) 상에 형성된다. 이 후 제2 진성 실리콘이 제2 불순물 분위기에서 또는 제2 불순물과 함께 일측의 맞은 편으로부터 기판(200)에 대해 비스듬히 방출되거나 제2 외인성 실리콘물질이 일측으로부터 기판(200)에 대해 비스듬히 방출되어 제1 외인성 다결정 실리콘층(210) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 외인성 다결정 실리콘층(230)이 제1 외인성 다결정 실리콘층(210) 상에 형성된다.
[제3 실시예]
도 4a 내지 도 4e는 본 발명의 제3 실시예에 따른 집적형 박막 광기전력 소자의 제조 방법을 나타낸다.
도 4a에 도시된 바와 같이, 소정 간격 이격되고 양측면이 동일 방향으로 각도 α만큼 기울어진 트렌치들(301)이 형성된 기판(300)이 준비된다.
도 4b에 도시된 바와 같이, 제1 진성 실리콘이 제1 불순물 분위기에서 또는 제1 불순물과 함께 기판에 대해 수직으로 방출되거나 제1 외인성 반도체물질이 기판에 대해 수직으로 방출되어 제1 외인성 실리콘이 트렌치(301) 밑면 일부 및 일측면, 그리고 인접한 트렌치들(301) 사이의 영역들에 증착 중 또는 후에 결정화된다. 이에 따라 제1 외인성 다결정 실리콘층(310)이 형성된다. 제3 실시예의 경우 트렌치(301)가 기울어져 있으므로 경사 증착 공정이나 마스크 공정없이 제1 외인성 다결정 실리콘층(310)이 형성될 수 있다. 제1 외인성 다결정 실리콘층(310)의 형성 방법은 제1 실시예를 통하여 이루어졌으므로 이에 대한 설명은 생략된다.
도 4c에 도시된 바와 같이, 제1 중간 진성 실리콘이 일측 또는 일측의 맞은 편으로부터 기판에 대해 각도 θ2로 비스듬히 방출(OD2)되어 제1 외인성 다결정 실리콘층(310) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제1 중간 다결정 실리콘(320a)이 제1 외인성 다결정 실리콘층(310) 상에 형성된다. 제1 중간 다결정 반도체층(320a)에 대한 설명은 제1 실시예를 통하여 이루어졌으므로 생략된다.
도 4d에 도시된 바와 같이, 제1 중간 진성 실리콘이 방출된 측의 맞은 편으로부터 제2 중간 진성 실리콘이 기판에 대해 각도 θ3으로 비스듬히 방출(OD3)되어 제1 중간 다결정 실리콘층(320a) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 중간 다결정 실리콘층(320b)이 제1 중간 다결정 실리콘(320a) 상에 형성된다. 제2 중간 다결정 실리콘층(320b)에 대한 설명은 제1 실시예를 통하여 이루어졌으므로 생략된다.
도 4e에 도시된 바와 같이, 제2 진성 실리콘이 제2 불순물 분위기에서 또는 제2 불순물과 함께일측의 맞은 편으로부터 기판에 대해 각도 θ4로 비스듬히 방출(OD4)되거나 제2 외인성 반도체물질이 맞은 편으로부터 기판에 대해 각도 θ4로 비스듬히 방출(OD4)되어 제2 중간 다결정 실리콘층(320b) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 외인성 다결정 실리콘층(330)이 제2 중간 다결정 실리콘층(320b) 상에 형성된다. 제2 외인성 다결정 실리콘층(330b)에 대한 설명은 제1 실시예를 통하여 이루어졌으므로 생략된다. 이에 따라 인접한 셀들(UC1, UC2)이 직렬연결된다.
도 4f에 도시된 바와 같이, 제2 외인성 다결정 실리콘층(330)의 일부 영역 상에 제2 외인성 다결정 실리콘층(330)보다 전기 저항이 작은 보조 전극층(340)이 형성된다. 보조 전극층(340)에 대해서는 앞서 설명이 이루어졌으므로 이에 대한 설명은 생략된다.
한편, 도 4g에 도시된 바와 같이 제1 및 제2 중간 다결정 실리콘층들(320a, 320b)의 형성 없이 제1 외인성 다결정 실리콘층(210)과 제2 외인성 다결정 실리콘층(230)이 접촉할 수도 있다. 이 때 제1 진성 실리콘이 제1 불순물 분위기에서 또는 제1 불순물과 함께, 또는 제1 외인성 실리콘물질이 기판(300) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제1 외인성 다결정 실리콘층(310)이 기판(300) 상에 형성된다. 앞서 설명된 바와 같이 제3 실시예의 경우 트렌치(301)가 기울어져 있으므로 경사 증착이 이루어지지 않는다. 이 후 제2 진성 실리콘이 제2 불순물 분위기에서 또는 제2 불순물과 함께, 또는 제2 외인성 실리콘물질이 기판(300)에 대해 비스듬히 방출되어 제1 외인성 다결정 실리콘층(310) 상에 증착 중 또는 후에 결정화된다. 이에 따라 제2 외인성 다결정 실리콘층(330)이 제1 외인성 다결정 실리콘층(310) 상에 형성된다.
본 발명의 제1 내지 제3 실시예의 실리콘은 태양광이 입사될 때 캐리어(carriers)가 생성되는 임의의 물질로 대체될 수 있다. 예를 들어, 반도체물질은 실리콘 계열, 화합물 계열, 유기물 계열 및 건식 염료 감응 계열의 물질 중 적어도 하나일 수 있다. 따라서 본 발명은 다양한 물질의 박막 태양전지에 적용될 수 있다.
한편 다중접합 셀의 경우 박막 태양전지의 에너지 변환효율 향상을 위해서 다중접합 셀을 구성하는 개개의 셀 경계에 중간층이 형성될 수 있다. 이 경우 중간층은 절연성 또는 도전성 물질로 이루어지며, 투명한 물질이 사용될 수 있다. 예를 들어, 중간층은 질화규소, 규소산화물, 탄화규소, 또는 금속산화물 중 적어도 하나를 포함할 수 있다. 또한 중간층는 금속산화물 계열인 산화아연(Zinc Oxide; ZnO), 산화주석(Tin Oxide; SnO2) 또는 산화인듐주석(Indium Tin Oxide; ITO) 중 적어도 하나를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 200:기판
101, 201, 203, 205:트렌치
202, 204:홈
110, 210:제1 외인성 다결정 반도체물질층
120a, 220a:제1 중간 진성 다결정 반도체층
120b, 220b:제2 중간 진성 다결정 반도체층
130, 230:제2 외인성 다결정 반도체물질층ㅇ
140, 240:보조전극층

Claims (24)

  1. 기판에 트렌치들을 형성하는 단계;
    상기 트렌치 밑면의 일지점으로부터 상기 트렌치의 일측면 및 상기 트렌치와 이에 인접한 트렌치 사이의 기판 상에 연속되게 제1 외인성 다결정 반도체물질층을 형성하는 단계; 및
    상기 제1 외인성 다결정물질층과, 상기 트렌치들 사이의 영역에서는 전부 그리고 상기 트렌치들 내부에서는 일부만 겹치도록 제2 외인성 다결정 반도체물질층을 형성하는 단계
    를 포함하는 집적형 박막 광기전력 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 외인성 다결정 반도체물질층을 형성하는 단계와 상기 제2 외인성 다결정 반도체물질층을 형성하는 단계 사이에 제1 중간 진성 다결정 반도체층 및 제2 중간 진성 다결정 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 인접한 트렌치들 사이의 상기 기판에 빛이 투과되는 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  4. 제2항에 있어서,
    상기 제1 외인성 다결정 반도체물질층을 형성하는 단계는 제1 불순물 분위기에서의 제1 진성 반도체 물질, 제1 불순물 및 제1 진성 반도체물질, 또는 제1 외인성 반도체물질이 일측으로부터 비스듬히 방출되어 상기 기판 상에 증착되는 단계를 포함하고,
    상기 제1 중간 진성 다결정 반도체층을 형성하는 단계는 제1 중간 진성 반도체물질이 상기 일측 또는 상기 일측의 맞은 편으로부터 비스듬히 방출되어 상기 제1 외인성 다결정 반도체물질층 상에 증착되는 단계를 포함하고,
    상기 제2 중간 진성 다결정 반도체층을 형성하는 단계는 상기 제1 중간 진성 반도체물질이 방출된 측의 맞은 편으로부터 제2 중간 진성 반도체물질이 비스듬히 방출되어 상기 제1 중간 다결정 반도체층 상에 증착되는 단계를 포함하고,
    상기 제2 외인성 다결정 반도체물질층을 형성하는 단계는 제2 불순물 분위기에서의 제2 진성 반도체 물질, 제2 불순물 및 제2 진성 반도체물질, 또는 제2 외인성 반도체물질이 상기 일측의 맞은 편으로부터 비스듬히 방출되어 상기 제2 중간 다결정 반도체층 상에 증착되는 단계를 포함하는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 외인성 반도체물질, 상기 제1 중간 진성 반도체물질, 상기 제2 중간 진성 반도체물질 및 상기 제2 외인성 반도체물질은 상기 각각의 증착 단계에서 또는 증착 단계 후에 결정화되는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 외인성 반도체물질, 상기 제1 중간 진성 반도체물질, 상기 제2 중간 진성 반도체물질 및 상기 제2 외인성 반도체물질은 상기 모든 증착 단계가 종료된 후 동시에 결정화되는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 외인성 다결정 반도체물질층의 일부 영역의 하부 또는 상기 제2 외인성 다결정 반도체물질층의 일부 영역 상부에 상기 제1 또는 제2 외인성 다결정 반도체물질층보다 전기 저항이 작은 보조 전극층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 보조 전극층은 금속 마스크를 이용한 증착법, 잉크젯, 젯 스프레이, 스크린 인쇄, 나노 임프린트 또는 스탬핑 중 어느 하나의 방법을 이용하여 형성되는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  9. 제4항에 있어서,
    상기 제1 외인성 반도체물질, 상기 제1 중간 진성 반도체물질, 상기 제2 중간 진성 반도체물질 및 상기 제2 외인성 반도체물질을 증착하는 각각의 단계는 직진성이 있는 전자빔 증착법, 열증착법, 스프레이 증착법, 또는 스퍼터 증착법 중 하나에 의하여 수행되는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  10. 제1항에 있어서,
    상기 기판이 도전성 재질인 경우 상기 기판의 전표면에 절연막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 집적형 박막 광기전력 소자의 제조 방법.
  11. 트렌치들이 형성된 기판;
    상기 트렌치 밑면의 일지점으로부터 상기 트렌치의 일측면 및 상기 트렌치와 이에 인접한 트렌치 사이의 기판 상에 연속되게 형성된 제1 외인성 다결정 반도체물질층; 및
    상기 제1 외인성 다결정물질층과, 상기 트렌치들 사이의 영역에서는 전부 그리고 상기 트렌치들 내부에서는 일부만 겹치도록 형성된 제2 외인성 다결정 반도체물질층을 포함하는 집적형 박막 광기전력 소자.
  12. 제11항에 있어서,
    상기 제1 외인성 다결정 반도체물질층과 상기 제2 외인성 다결정 반도체물질층 사이에 위치하는 제1 중간 진성 다결정 반도체층 및 제2 중간 진성 다결정 반도체층을 더 포함하는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  13. 제11항에 있어서,
    상기 트렌치는 동일 방향으로 기울어진 양측면을 갖는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  14. 제11항에 있어서,
    상기 인접한 트렌치들 사이의 상기 기판에 빛이 투과되는 홈이 위치하는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  15. 제14항에 있어서,
    상기 홈은 상기 기판을 관통하는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  16. 제14항에 있어서,
    상기 광기전력 소자 이면에 색상을 갖는 물질이 코팅되어 있는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  17. 제14항에 있어서,
    상기 홈의 폭 또는 직경에 대한 깊이의 비는 상기 트렌치의 폭에 대한 깊이의 비보다 큰 것을 특징으로 하는 집적형 박막 광기전력 소자.
  18. 제11항에 있어서,
    상기 기판은 투명 절연성 재질, 불투명 절연성 재질, 투명 도전성 재질 또는 불투명 도전성 재질을 포함하는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  19. 제11항 또는 제12항에 있어서,
    상기 제1 외인성 다결정 반도체물질층은 제1 불순물을 포함하며, 상기 제2 외인성 다결정 반도체물질층은 상기 제1 불순물과 다른 제2 불순물을 포함하여 pn 접합을 형성하는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  20. 제19항에 있어서,
    상기 제1불순물의 농도와 상기 제2불순물의 농도가 높아 상기 제1 외인성 다결정 반도체물질층과 상기 제2 외인성 다결정 반도체물질층 사이에 터널효과에 의해 전류가 흐를 수 있는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  21. 제11항에 있어서,
    상기 제1 외인성 다결정 반도체물질층의 일부 영역의 하부와 상기 제2 외인성 다결정 반도체물질층의 일부 영역의 상부 중 적어도 하나에 상기 제1 또는 제2 외인성 다결정 반도체물질 보다 전기 저항이 작은 보조 전극층이 위치하는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  22. 제21항에 있어서,
    상기 보조 전극층은 투명 도전막(TCO), 금속 그리드, 또는 TCO 및 금속 그리드를 포함하는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  23. 제21항에 있어서,
    상기 제1 외인성 반도체물질과 상기 제2 외인성 반도체물질 상부에 형성되는 보조 전극층이 트렌치 내부에서 겹쳐지거나, 상기 제2 외인성 반도체물질과 상기 제1 외인성 반도체물질 하부에 형성되는 보조 전극층이 트렌치 내부에서 겹쳐지거나, 또는 상기 제1 외인성 반도체물질 하부 및 상기 제2 외인성 반도체물질　상부에 형성되는 보조 전극층이 트렌치 내부에서 겹치는 것을 특징으로 하는 집적형 박막 광기전력 소자.
  24. 제11항에 있어서,
    상기 기판에 코팅된 세라믹, 플라스틱 또는 나노 복합체 재질의 박막을 포함하며,
    상기 세라믹 또는 상기 플라스틱 또는 상기 나노 복합체 재질의 박막에 상기 트렌치들이 형성된 것을 특징으로 하는 집적형 박막 광기전력 소자.

KR1020100083178A 2010-08-26 2010-08-26 집적형 박막 광기전력 소자 및 그의 제조 방법 KR101060239B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100083178A KR101060239B1 (ko) 2010-08-26 2010-08-26 집적형 박막 광기전력 소자 및 그의 제조 방법
CN201110243852XA CN102386273A (zh) 2010-08-26 2011-08-24 集成薄膜光电元件及其制造方法
JP2011183497A JP5396444B2 (ja) 2010-08-26 2011-08-25 集積型薄膜光起電力素子及びその製造方法
US13/217,707 US20120048342A1 (en) 2010-08-26 2011-08-25 Integrated thin-film photovoltaic device and manufacturing method thereof
EP11178975A EP2423980A2 (en) 2010-08-26 2011-08-26 Integrated thin-film photovoltaic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100083178A KR101060239B1 (ko) 2010-08-26 2010-08-26 집적형 박막 광기전력 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR101060239B1 true KR101060239B1 (ko) 2011-08-29

Family

ID=44719305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083178A KR101060239B1 (ko) 2010-08-26 2010-08-26 집적형 박막 광기전력 소자 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US20120048342A1 (ko)
EP (1) EP2423980A2 (ko)
JP (1) JP5396444B2 (ko)
KR (1) KR101060239B1 (ko)
CN (1) CN102386273A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356034B1 (ko) * 2011-12-21 2014-01-29 한국과학기술원 유기 태양전지 모듈 제조방법 및 이에 의해 제조된 유기 태양전지 모듈
WO2015102409A1 (ko) 2013-12-31 2015-07-09 한국과학기술원 집적형 박막 태양전지의 제조 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT2724380T (pt) 2011-06-23 2016-10-26 Big Solar Ltd Método para produzir uma estrutura que compreende etapas de revestimento e dispositivo correspondente
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
AT512677B1 (de) * 2012-03-30 2013-12-15 Oesterreichisches Forschungs Und Pruefzentrum Arsenal Ges M B H Herstellungsverfahren strukturierter Dünnschicht Photovoltaik
AT512678B1 (de) * 2012-03-30 2019-01-15 Oesterreichisches Forschungs Und Pruefzentrum Arsenal Ges M B H Photovoltaik Fenster- und/oder Fassadenelement
US9246039B2 (en) 2012-10-12 2016-01-26 International Business Machines Corporation Solar cell with reduced absorber thickness and reduced back surface recombination
CN103066159B (zh) * 2013-01-11 2016-04-27 中国科学院苏州纳米技术与纳米仿生研究所 一种基于热光伏电池的单片连接组件的制备方法
GB201301683D0 (en) 2013-01-30 2013-03-13 Big Solar Ltd Method of creating non-conductive delineations with a selective coating technology on a structured surface
CN106024969A (zh) * 2015-11-27 2016-10-12 上海空间电源研究所 柔性衬底硅基薄膜太阳能电池周边激光绝缘制备方法
GB2549133B (en) 2016-04-07 2020-02-19 Power Roll Ltd Gap between semiconductors
GB2549134B (en) 2016-04-07 2020-02-12 Power Roll Ltd Asymmetric groove
GB2549132A (en) 2016-04-07 2017-10-11 Big Solar Ltd Aperture in a semiconductor
FR3051601A1 (fr) * 2016-05-20 2017-11-24 Electricite De France Dispositif photovoltaique en couches minces et procede de fabrication associe
GB201617276D0 (en) 2016-10-11 2016-11-23 Big Solar Limited Energy storage
KR102253547B1 (ko) * 2018-11-29 2021-05-18 울산과학기술원 무색 투명 반도체 기판 및 이의 제조방법
KR102509612B1 (ko) * 2021-02-25 2023-03-14 울산과학기술원 양면 투광성 향상을 위한 투명 반도체 기판 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239554A (en) * 1978-07-17 1980-12-16 Shunpei Yamazaki Semiconductor photoelectric conversion device
US4570173A (en) * 1981-05-26 1986-02-11 General Electric Company High-aspect-ratio hollow diffused regions in a semiconductor body
JPS6135573A (ja) * 1984-07-27 1986-02-20 Matsushita Electric Ind Co Ltd 光起電力素子の製造法
US5053083A (en) * 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells
US7732243B2 (en) * 1995-05-15 2010-06-08 Daniel Luch Substrate structures for integrated series connected photovoltaic arrays and process of manufacture of such arrays
JP3436858B2 (ja) * 1997-02-27 2003-08-18 シャープ株式会社 薄膜太陽電池の製造方法
US6316283B1 (en) * 1998-03-25 2001-11-13 Asulab Sa Batch manufacturing method for photovoltaic cells
JP2005085501A (ja) * 2003-09-04 2005-03-31 Toyota Industries Corp Ｅｌ装置及びその製造方法
JP3752691B2 (ja) * 2003-09-11 2006-03-08 ソニー株式会社 反射型液晶表示素子およびその製造方法、ならびに液晶表示装置
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
WO2006107154A1 (en) * 2005-03-16 2006-10-12 Korea Advanced Institute Of Science And Technology Integrated thin-film solar cells and method of manufacturing thereof and processing method of transparent electrode for integrated thin-film solar cells and structure thereof, and transparent substrate having processed transparent electrode
KR100725110B1 (ko) * 2005-12-14 2007-06-04 한국과학기술원 투과형 집적형 박막 태양전지 및 그 제조 방법.
KR100656738B1 (ko) * 2005-12-14 2006-12-14 한국과학기술원 집적형 박막 태양전지 및 그 제조 방법
US7982127B2 (en) * 2006-12-29 2011-07-19 Industrial Technology Research Institute Thin film solar cell module of see-through type
KR101458251B1 (ko) * 2007-08-30 2014-11-05 텔 솔라 아게 박막 태양전지의 제조방법, 제조장치 및 박막 태양전지 시스템
WO2009126943A2 (en) * 2008-04-11 2009-10-15 Thin Film Devices, Inc. Flexible photovoltaic device
CN102132419B (zh) * 2009-01-29 2012-12-26 京瓷株式会社 光电转换元件及光电转换模块
KR101028971B1 (ko) * 2009-05-26 2011-04-19 한국과학기술원 집적형 박막 태양전지 및 그의 제조 방법
KR101112487B1 (ko) * 2009-08-06 2012-03-09 한국과학기술원 광기전력 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356034B1 (ko) * 2011-12-21 2014-01-29 한국과학기술원 유기 태양전지 모듈 제조방법 및 이에 의해 제조된 유기 태양전지 모듈
WO2015102409A1 (ko) 2013-12-31 2015-07-09 한국과학기술원 집적형 박막 태양전지의 제조 장치

Also Published As

Publication number Publication date
CN102386273A (zh) 2012-03-21
JP2012049542A (ja) 2012-03-08
US20120048342A1 (en) 2012-03-01
EP2423980A2 (en) 2012-02-29
JP5396444B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
KR101060239B1 (ko) 집적형 박막 광기전력 소자 및 그의 제조 방법
KR101028971B1 (ko) 집적형 박막 태양전지 및 그의 제조 방법
US7847180B2 (en) Nanostructure and photovoltaic cell implementing same
US8012531B2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
EP2410575B1 (en) Solar battery and a production method for same
KR20110014811A (ko) 광기전력 장치 및 그 제조 방법
JP2010219527A (ja) バックコンタクト単一ヘテロ接合型太陽電池の製造方法及びバックコンタクト単一ヘテロ接合型太陽電池
US20080241356A1 (en) Photovoltaic devices manufactured using crystalline silicon thin films on glass
KR20100098008A (ko) 태양전지
KR100990864B1 (ko) 태양전지 및 그 제조 방법
US20120264253A1 (en) Method of fabricating solar cell
KR100927428B1 (ko) 태양전지 및 그 제조방법
KR101428146B1 (ko) 태양전지 모듈 및 이의 제조방법
US20100224238A1 (en) Photovoltaic cell comprising an mis-type tunnel diode
KR20180018895A (ko) 양면 수광형 실리콘 태양전지
KR20150090607A (ko) 태양 전지 및 이의 제조 방법
KR20110079107A (ko) 박막 태양전지 기판용 글라스 및 그를 포함하는 박막 태양전지의 제조방법
KR20110130191A (ko) 태양전지 및 그 제조방법
KR101410392B1 (ko) 이종 접합 태양전지 및 그 제조방법
EP4270492A1 (en) Solar cell and production method thereof, photovoltaic module
KR101863068B1 (ko) 태양전지 및 그 제조방법
KR20110043147A (ko) 이종 접합 태양전지 및 그 제조방법
US20110155229A1 (en) Solar cell and method for manufacturing the same
KR20160053181A (ko) 탄소 기판을 이용한 태양 전지 제조 방법
KR20120062432A (ko) 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 8