TWI689610B - Iii-v族化合物半導體裝置的製造方法 - Google Patents

Iii-v族化合物半導體裝置的製造方法 Download PDF

Info

Publication number
TWI689610B
TWI689610B TW108117142A TW108117142A TWI689610B TW I689610 B TWI689610 B TW I689610B TW 108117142 A TW108117142 A TW 108117142A TW 108117142 A TW108117142 A TW 108117142A TW I689610 B TWI689610 B TW I689610B
Authority
TW
Taiwan
Prior art keywords
temperature
raw material
gas
material gas
compound semiconductor
Prior art date
Application number
TW108117142A
Other languages
English (en)
Other versions
TW202003898A (zh
Inventor
中井栄治
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Publication of TW202003898A publication Critical patent/TW202003898A/zh
Application granted granted Critical
Publication of TWI689610B publication Critical patent/TWI689610B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3077—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure plane dependent doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種III-V族化合物半導體裝置(100)的製造方法，包括：第一步驟，對設定於第一溫度及第一壓力的反應爐供應V族原料氣體與不純物原料氣體，對未摻雜的III-V族化合物半導體層添加不純物，上述第一溫度為從400℃到500℃的範圍的溫度，上述第一壓力為從100 hPa到700 hPa的範圍的壓力；以及第二步驟，停止上述不純物原料氣體的供應，將上述反應爐的溫度升溫至高於上述第一溫度的第二溫度，同時將上述反應爐的壓力設定為低於上述第一壓力，開始蝕刻氣體的供應，同時繼續進行上述V族原料氣體的供應。

Description

III-V族化合物半導體裝置的製造方法
本發明是關於半導體裝置的製造方法，特別是關於使用氣相擴散法對III-V族化合物半導體添加不純物的方法。
使用III-V族化合物半導體的裝置的重要技術，可列舉不純物的擴散技術。例如在光二極體(photodiode；PD)、雪崩光二極體(avalanche photodiode；APD)、法布里-伯羅(Fabry-Perot；FP)型雷射、分散式回饋(distributed feedback；DFB)雷射等的光學裝置中，使用鋅(Zn)的擴散技術之下，可以以良好的控制性而形成p型區(例如，參考專利文獻1及專利文獻2)。
又，在電子裝置、光學裝置等，集聚複數種功能，而在加工時會進行將集聚的各元件間電性分離的製程。此時，作為使不純物選擇性地擴散而提高電阻的手法，不純物的擴散技術亦為有效的手法。使用氣相成長裝置的氣相擴散法特別被稱為開管(open-tube)法。此一開管法從產出量與擴散控制性的高低來看，是有用的氣相擴散法。
在專利文獻2中，提及使用有機金屬氣相成長裝置的鋅(Zn)的氣相擴散法。在使用石英安瓿(ampule)管的閉管法中，在試料尺寸受限之下難以大面積化，再加上擴散的控制方法少、擴散濃度與擴散深度的高變異度的情況，被提出成為討論議題。在此專利文獻中，是提出開管法作為使用石英安瓿管的閉管法的解決方案。
根據此提案，首先在n型InP基板之上，以不摻雜的方式成長InP披覆層與InGaAs接觸層或是InP披覆層與InGaAsP接觸層。接下來，在被設定在400℃的氣相成長裝置的反應爐，使AsH 3、PH 3、二甲鋅(Dimethyl Zinc；DMZn)、H 2流通30分鐘，將鋅(Zn)添加於未摻雜層。關於導入氣相成長裝置的反應爐的基板，是使用具有爐具容許界限的最大直徑的基板；關於反應爐，是一次導入反應爐容許的最大片數的基板。與閉管法比較之下，根據此開管法，可以將鋅(Zn) 的擴散深度對擴散時間的比值抑制在五分之一左右。
又在非專利文獻1中，同樣顯示使用有機金屬氣相成長裝置來試作光二極體的結果。可見到其提及藉由可以周全地控制氣體的流量與切換的特點，提升控制性及再現性。在此，氣相成長裝置的反應爐的內部，是設定在475~550℃且900 hPa(900 mbar)。在反應爐的內部，使AsH 3、PH 3、二乙鋅(Diethyl Zinc；DEZn)、H 2流通而實行擴散來製作pin-InGaAs光二極體，與使用安瓿管的擴散法比較，顯示其實現了再現性高的逆電流值。 [先前技術文獻] [專利文獻]
[專利文獻1]    日本特開平6-104195號公報 [專利文獻2]    日本特開平6-310449號公報 [專利文獻3]    日本特開2014-11348號公報 [非專利文獻]
[非專利文獻1]       Journal of Crystal Growth 195, 79 (1998)
[發明所欲解決的問題]
如上述，在化合物半導體裝置的製造方法中，使用氣相擴散法作為以良好控制性實施高濃度摻雜的手法。例如，在加熱至450℃的反應爐的內部，藉由氣相擴散法將以未摻雜的條件成長的InGaAs接觸層與InP披覆層製作成p型化的試料。第1圖顯示對此試料作二次離子質譜法(Secondary Ion Mass Spectrometry；SIMS)分析的結果。根據此圖表，可以確認分別在InGaAs接觸層中添加1×10 19cm -3以上的濃度的鋅(Zn)、在InP披覆層中添加1×10 18cm -3前後的濃度的鋅(Zn)。
然而，在專利文獻3的實施例1揭露對InGaAs層施以使Zn擴散的步驟，使InGaAs層的結晶性下降且表面粗糙，在使Zn擴散的步驟後的InGaAs層與電極的密接性變差。如此，緊接著擴散步驟後的基板表面的結晶性或表面幾何形狀(morphology)惡化。基板表面的結晶性或表面幾何形狀的惡化，亦會使往基板方向及與基板垂直的方向的擴散控制性也就是摻雜的控制性降低。對於這個問題，在專利文獻3中揭露除去InGaAs層，再一次在披覆層上形成由InGaAs構成的接觸層。然而，在除去InGaAs接觸層而再一次成長InGaAs接觸層的步驟中，有表面殘渣的影響所致InGaAs蝕刻殘留的疑慮及步驟數的增加等的對量產步驟不利的情況。
本申請案是揭露用以解決如上述的問題的技術，以藉由單純的步驟來實現如下述的摻雜為目的：抑制擴散步驟造成的基板表面的結晶性、表面幾何形狀的惡化、改善控制性。 [用以解決問題的手段]
由本申請案揭露的III-V族化合物半導體裝置的製造方法，包括：第一步驟，對設定於第一溫度的反應爐供應V族原料氣體與不純物原料氣體，對未摻雜的III-V族化合物半導體層添加不純物；以及第二步驟，停止上述不純物原料氣體的供應，將上述反應爐的溫度升溫至高於上述第一溫度的第二溫度，繼續進行上述V族原料氣體的供應。
又，由另一形態的本申請案揭露的III-V族化合物半導體裝置的製造方法，包括：第一步驟，對設定於第一溫度的反應爐供應V族原料氣體、不純物原料氣體與蝕刻氣體，對未摻雜的III-V族化合物半導體層添加不純物。 [發明功效]
由本申請案揭露的III-V族化合物半導體裝置的製造方法，包括：第一步驟，對設定於第一溫度的反應爐供應V族原料氣體與不純物原料氣體，對未摻雜的III-V族化合物半導體層添加不純物；以及第二步驟，停止上述不純物原料氣體的供應，將上述反應爐的溫度升溫至高於上述第一溫度的第二溫度，繼續進行上述V族原料氣體的供應。藉此，可以在反應爐內抑制表面殘渣的產生，藉由單純的步驟可以實現如下述的摻雜：抑制擴散步驟造成的基板表面的結晶性、表面幾何形狀的惡化、改善控制性。
又，由另一形態的本申請案揭露的III-V族化合物半導體裝置的製造方法，包括：第一步驟，對設定於第一溫度的反應爐供應V族原料氣體、不純物原料氣體與蝕刻氣體，對未摻雜的III-V族化合物半導體層添加不純物。藉此，直到從氣相成長裝置取出化合物半導體基板為止，可以除去殘渣，藉由單純的步驟可以實現如下述的摻雜：抑制擴散步驟造成的基板表面的結晶性、表面幾何形狀的惡化、改善控制性。
[用以實施發明的形態]
在根據氣相擴散法的摻雜，一旦為了提升擴散速度而提升成為擴散源的不純物原料氣體(擴散原料氣體)的流量與反應爐內的壓力等，會在基板表面產生殘渣物。此一產生於基板表面的殘渣物是源自擴散源，使表面的表面幾何形狀惡化。還有，一旦為了選擇擴散而在基板表面形成絕緣罩幕，則開口部面積愈小，可見到殘渣物的產生變得愈顯著的傾向。
基板表面的殘渣物會對接下來的製程造成影響。又在產生殘渣物之下，會成為以不純物與V族原料氣體為主要元素的生成物沉積於表面的狀態。因此，在擴散後的降溫過程中也會產生預期以外的不純物擴散，降低擴散深度的控制性與再現性。此一結果，產生了無法確保濃度輪廓的控制性與再現性的可能性。
根據以上詳細考慮，得到藉由抑制基板表面的殘渣物的產生或是除去已發生的殘渣物而變得可以確保濃度輪廓的控制性與再現性的見解。
以下，一邊參照圖式，一邊說明針對抑制基板表面的殘渣物的產生或是除去已產生的殘渣物的方法的實施形態。另外，在各圖中，針對相同或同樣的元件賦予相同的符號，對應的各元件的尺寸及縮放比例是各自獨立。例如，在變更一部分的構成的剖面圖之間，在圖示未變更的同一元件時，也有同一元件尺寸及縮放比例不同的情況。又，III-V族化合物半導體裝置的製造方法，實際上還會包括複數個步驟，為了簡化說明會僅僅記載說明上必要的部分而針對其他部分予以省略。
實施形態1 以下針對實施形態相關的III-V族化合物半導體裝置的製造方法，一邊參照圖式、一邊說明。第2圖是顯示本申請案的實施形態相關的光半導體裝置100的主要部分的剖面結構圖。光半導體裝置100的一例的半導體雷射，由n型InP基板11、n型InP披覆層12、活性層13、披覆層14(InP披覆層)與接觸層15(InGaAs接觸層或InGaAsP接觸層)等構成。
關於III族元素，存在硼(B)、鋁(Al)、鎵(Ga)、銦(In)等。構成化合物半導體者，主要有鋁與鎵、銦。關於V族元素，存在氮(N)、磷(P)、砷(As)、銻(Sb)等。構成化合物半導體者，主要有氮與磷、砷，銻則為罕用。關於代表性的III-V族化合物半導體，存在砷化鎵(GaAs)、氮化鎵(GaN)、磷化銦(InP)等。
作為使用III-V族化合物半導體的裝置的重要的製造技術，可列舉不純物的擴散技術。在受光元件(光二極體、雪崩光二極體等)及發光元件(法布里-伯羅型雷射、分散式回饋雷射等)，使用鋅(Zn)的擴散技術而可以形成p型區。又，不純物的擴散技術可以使用在集聚複數種功能的電子裝置、光學裝置等的製程時，將集聚的各元件間電性絕緣分離。
光半導體裝置在具有雷射結構時，在作為擴散的對象的化合物半導體基板，是在n型InP基板之上形成n型InP披覆層之後，成長活性層。其後，積層刻意不添加不純物的未摻雜的披覆層(i-InP披覆層)與接觸層(i-InGaAs接觸層或i-InGaAsP接觸層)。依照這樣在結晶成長裝置內實施氣相擴散法，或是一度將基板從爐內取出而形成用於選擇擴散的絕緣罩幕。
接下來，參照第3圖，針對選擇擴散作說明。在同圖中，顯示n型InP基板11、n型InP披覆層12、活性層13、披覆層14、接觸層15與絕緣罩幕16。用於選擇擴散的絕緣罩幕16，是形成在接觸層15之上。形成絕緣罩幕16之後，再度將基板導入結晶成長裝置內，實施氣相擴散法而形成p型區。
第4圖為表示進行氣相擴散法的氣相成長裝置200的概念圖。氣相成長裝置200是由排氣裝置210、反應爐220、加熱器230、流量控制器(MFC)240、氣體容器250等構成。反應爐220的內部溫度，可以在加熱器230的作動下調整。反應爐220的內部壓力可以在調整排氣裝置210或流量控制器240下，調整為一定值。使用此氣相成長裝置200，可以供應載流氣體(carrier gas)250a、III族原料氣體250b、蝕刻氣體250c、V族原料氣體250d、不純物原料氣體250e等。
首先，在n型InP基板11之上形成n型InP披覆層12之後，成長活性層13。其後，積層刻意不添加不純物的披覆層(i-InP披覆層)與接觸層(i-InGaAs接觸層或i-InGaAsP接觸層)。其後，使V族原料氣體、不純物原料氣體、載流氣體(H 2)在反應爐220的內部流通，藉由氣相擴散法製作不純物擴散層。
第5圖顯示一製程流程圖，用以說明在結晶成長裝置進行的氣相擴散法的主要部分。在已設定為既定的溫度(溫度T1：第一溫度)與既定的壓力(壓力P1：第一壓力)的爐內供應載流氣體(H 2)並同時供應不純物原料氣體(擴散原料氣體)與V族原料氣體之下，可以將不純物擴散至未摻雜的接觸層與未摻雜的披覆層 (第一步驟)。
在未摻雜的接觸層15與未摻雜的披覆層14形成p型區之時，關於不純物原料氣體，是使用例如二乙鋅(Diethyl Zinc；DEZn)或二甲鋅(Dimethyl Zinc；DMZn)。關於V族原料氣體，是使用例如AsH 3或PH 3。擴散實施溫度(第一溫度)是例如400℃~500℃，反應爐220的內部壓力(第一壓力)為100 hPa~700 hPa(100~700 mbar)。
以希望的時間一邊對爐內供應不純物原料氣體(擴散原料氣體)、一邊實施不純物擴散之後，停止不純物原料氣體(擴散原料氣體)的供應，將爐內的溫度設定在溫度T2(第二溫度)。第二溫度是預先設定為比不純物擴散步驟還高的值。在將爐內的溫度從擴散實施時的溫度T1提高到溫度T2的狀態，保持一定時間而除去殘渣(第二步驟)。例如，若在擴散時的反應爐的溫度為450℃、壓力為700 hPa(700 mbar)，則將反應爐的溫度設定為600℃(T2)。在此殘渣除去步驟之後，將爐內回復至常壓與常溫。在此，第二溫度有必要設定為可以除去殘渣的溫度，其依存於不純物擴散層的材料、不純物的種類、在不純物擴散步驟的溫度、維持第二溫度的時間等種種的條件。不過，第二溫度是以設定為比不純物擴散步驟的溫度(第一溫度)還高至少50℃為佳。
一旦為了不損及成為對象的化合物半導體的結晶性而在低溫實施不純物擴散或為了提高擴散速度而提高成為擴散源的不純物原料氣體的流量，則在基板表面會產生起因於擴散源的殘渣物。此殘渣物會使表面的表面幾何形狀惡化。還有，一旦為了選擇擴散而在基板表面形成絕緣罩幕，則可見到開口部面積愈小則殘渣物的產生變得愈顯著的傾向。
根據揭露於本實施形態的III-V族化合物半導體裝置的製造方法，對爐內供應載流氣體(H 2)並同時供應不純物原料氣體(DEZn、DMZn等)、V族原料氣體(AsH 3、PH 3等)而實施擴散，其後停止不純物原料氣體的供應，將爐內的溫度在從擴散實施時的溫度提高溫度後的狀態，保持一定時間。藉此，由於抑制殘渣的產生，在不純物的濃度輪廓，可以確保控制性與再現性。
藉由氣相成長裝置的氣相擴散法，是使不純物原料氣體(擴散原料氣體)與V族原料氣體在化合物半導體的表面反應，使不純物往作為對象的化合物半導體擴散的技術。在促進在化合物半導體的表面的反應而分解物開始沉積之下，表面的表面幾何形狀惡化。在停止不純物原料氣體的供應之下，抑制新的殘渣產生且將爐內的溫度從擴散時提升之下，提高沉積於表面的擴散殘渣物的蒸氣壓，成為容易從表面脫離的狀態。藉此，從擴散後的表面將以不純物為主要元素的生成物除去，可以抑制降溫中的擴散、確保控制性。
本實施形態是關於一種化合物半導體裝置的製造方法，在藉由氣相擴散法添加不純物的步驟中，對已升溫的反應爐內供應V族原料氣體與不純物原料氣體而在化合物半導體層內添加及擴散不純物之後，包括：供應V族原料氣體且停止不純物原料氣體(擴散原料氣體)的供應的步驟作為殘渣除去步驟；以及將反應爐內的溫度從擴散步驟上升的步驟。藉此，可以提高不純物擴散的控制性，同時可以獲得也可以耐受於後續的結晶成長步驟、製膜步驟、電極形成步驟的表面幾何形狀。
在本申請案揭露的III-V族化合物半導體裝置的製造方法，包括：第一步驟，對設定於第一溫度的反應爐供應V族原料氣體與不純物原料氣體，對未摻雜的III-V族化合物半導體層添加不純物；以及第二步驟，停止上述不純物原料氣體的供應，將上述反應爐的溫度升溫至高於上述第一溫度的第二溫度，繼續進行上述V族原料氣體的供應。
實施形態2 實施形態2相關的III-V族化合物半導體裝置的製造方法的特徵在於，在實施形態1相關的化合物半導體裝置的製造方法中，與擴散後的殘渣除去步驟組合，以降低反應爐內的壓力後的狀態，保持一定時間。
首先，在n型InP基板11之上形成n型InP披覆層12之後，成長活性層13。其後，積層刻意不添加不純物的披覆層14(i-InP披覆層)與接觸層15(i-InGaAs接觸層或i-InGaAsP接觸層)。其後，使V族原料氣體、不純物原料氣體、載流氣體(H 2)在反應爐220的內部流通，藉由氣相擴散法製作不純物擴散層。
第6圖顯示一製程流程圖，用以說明在結晶成長裝置進行的氣相擴散法的主要部分。在要對未摻雜的接觸層15與披覆層14予以p型化之時，將爐內由溫度T0升溫至溫度T1、將爐內的壓力由壓力P0成為壓力P1而成為從常壓減壓的狀態。對爐內供應載流氣體(H 2)並同時供應不純物原料氣體(擴散原料氣體)與V族原料氣體之下，可以將不純物擴散至未摻雜的接觸層15與未摻雜的披覆層14。
在未摻雜的接觸層15與未摻雜的披覆層14形成p型區之時，關於不純物原料氣體，是使用例如二乙鋅(Diethyl Zinc；DEZn)或二甲鋅(Dimethyl Zinc；DMZn)。關於V族原料氣體，是使用例如AsH 3或PH 3。擴散實施溫度是例如400℃~500℃，反應爐220的內部壓力為100 hPa~700 hPa(100~700 mbar)。
以希望的時間一邊對爐內供應不純物原料氣體(擴散原料氣體)、一邊實施不純物擴散之後，停止不純物原料氣體(擴散原料氣體)的供應。進一步，將爐內從溫度T1升溫到溫度T2(第二溫度)，將溫度從擴散時上升，而且將反應爐內從壓力P1(第一壓力)下降到壓力P2(第二壓力)，保持一定時間而除去殘渣。
例如，若在不純物擴散實施時的反應爐的溫度為450℃、壓力為700 hPa(700 mbar)，則將反應爐的溫度設定為600℃(T2)、將反應爐的壓力設定為100 hPa(100 mbar)。在此殘渣除去步驟之後，一邊將爐內的壓力回復至常壓，一邊持續降低爐內的溫度。在此，第二溫度有必要設定為可以除去殘渣的溫度，其依存於不純物擴散層的材料、不純物的種類、在不純物擴散步驟中的溫度、維持第二溫度的時間等種種的條件。不過，第二溫度是以設定為比不純物擴散步驟還高至少50℃的值為佳。又，第二壓力只要稍微比第一壓力還低就有某種程度的效果，但以比第一壓力還低50hPa以上為佳。
本實施形態是關於一種化合物半導體裝置的製造方法，在實施形態1中，包括：供應V族原料氣體且停止不純物原料氣體(擴散原料氣體)的供應的步驟作為擴散後的殘渣除去步驟；以及將反應爐內的溫度從擴散步驟上升的同時將反應爐的壓力從不純物擴散步驟下降的步驟。將溫度上升且同時將爐內的壓力下降之下，造成殘渣物更容易脫離的狀態。又，在為了抑制之前在化合物半導體基板添加的不純物的擴散而無法將爐內溫度提高至某個一定溫度以上的情況，亦是有效。
實施形態3 實施形態3相關的III-V族化合物半導體裝置的製造方法的特徵在於，在實施形態2相關的化合物半導體裝置的製造方法中，在除去擴散殘渣之時，將氯化氫(HCl)氣體等的反應性氣體導入爐內。
首先，在n型InP基板11之上形成n型InP披覆層12之後，成長活性層13。其後，積層刻意不添加不純物的披覆層14(i-InP披覆層)與接觸層15(i-InGaAs接觸層或i-InGaAsP接觸層)。其後，使V族原料氣體、不純物原料氣體、載流氣體(H 2)在反應爐220的內部流通，藉由氣相擴散法製作不純物擴散層。
第7圖顯示一製程流程圖，用以說明在結晶成長裝置進行的氣相擴散法的主要部分。在要對未摻雜的接觸層15與未摻雜的披覆層14予以p型化之時，將爐內由溫度T0升溫至溫度T1、將爐內的壓力由壓力P0下降至壓力P1。對爐內供應載流氣體(H 2)並同時供應不純物原料氣體(擴散原料氣體)與V族原料氣體之下，可以將不純物擴散至未摻雜的接觸層15與未摻雜的披覆層14。
在未摻雜的接觸層15與未摻雜的披覆層14形成p型區之時，關於不純物原料氣體，是使用例如二乙鋅(diethyl zinc；DEZn)或二甲鋅(Dimethyl Zinc；DMZn)。關於V族原料氣體，是使用例如AsH 3或PH 3。擴散實施溫度是例如400℃~500℃，反應爐220的內部壓力為100 hPa~700 hPa(100~700 mbar)。
以希望的時間一邊對爐內供應不純物原料氣體(擴散原料氣體)、一邊實施不純物擴散之後，停止不純物原料氣體(擴散原料氣體)的供應。進一步，將爐內從溫度T1(第一溫度)升溫到溫度T2(第二溫度)，將溫度從擴散時上升，而且將反應爐內的壓力從壓力P1(第一壓力)下降到壓力P2(第二壓力)，保持一定時間而除去殘渣。例如，若在不純物擴散實施時的反應爐的溫度為450℃、壓力為700 hPa(700 mbar)，則將反應爐的溫度設定為600℃、將反應爐的壓力設定為100 hPa(100 mbar)。
在殘渣除去的步驟，與不純物擴散的步驟比較，以反應爐的溫度提高至少50℃、反應爐的壓力下降50hPa以上為佳。在此殘渣除去步驟之時，導入反應性氣體。反應性氣體，是以HCl (氯化氫)、TBCl(三級丁基氯；tertiary-butyl chloride)等的鹵素類的蝕刻氣體為佳。此後，一邊將爐內的壓力復原，一邊持續降低爐內的溫度。
本實施形態是關於一種化合物半導體裝置的製造方法，其更包括導入蝕刻氣體的步驟作為擴散步驟之後的殘渣除去步驟。亦即，一旦開始第二步驟，則開始蝕刻氣體的供應。根據本實施形態，在將鹵素類的反應性氣體導入爐內之下，可以提高除去擴散步驟後的殘渣物的效果。
實施形態4 實施形態4相關的化合物半導體裝置的製造方法，是對爐內供應載流氣體(H 2)並同時供應不純物原料氣體(例如DEZn或DMZn)與V族原料氣體(例如AsH 3或PH 3)之下，抑制V族原料的脫離，一邊確保半導體結晶性、一邊使不純物擴散。此時，同時將反應性氣體導入爐內。亦可同時導入III族原料氣體。
首先，在n型InP基板11之上形成n型InP披覆層12之後，成長活性層13。其後，積層刻意不添加不純物的披覆層14(i-InP披覆層)與接觸層15(i-InGaAs接觸層或i-InGaAsP接觸層)。其後，使V族原料氣體、不純物原料氣體、載流氣體(H 2)、反應性氣體在反應爐220的內部流通，藉由氣相擴散法製作不純物擴散層。
第8圖顯示一製程流程圖，用以說明在結晶成長裝置進行的氣相擴散法的主要部分。在要對未摻雜的接觸層15與未摻雜的披覆層14予以p型化之時，將爐內由溫度T0升溫至溫度T1、將爐內的壓力由壓力P0下降至壓力P1。對爐內供應載流氣體(H 2)並同時供應不純物原料氣體(擴散原料氣體)、V族原料氣體與反應性氣體之下，可以一邊抑制V族原料的脫離、一邊將不純物擴散至未摻雜的接觸層15與未摻雜的披覆層14。
在接觸層15與披覆層14形成p型區之時，關於不純物原料氣體，是使用例如二乙鋅(Diethyl Zinc；DEZn)或二甲鋅(Dimethyl Zinc；DMZn)。關於反應性氣體，是使用HCl (氯化氫)、TBCl(三級丁基氯)等的鹵素類的蝕刻氣體。關於V族原料氣體，是使用例如AsH 3或PH 3。擴散實施溫度是例如400℃~500℃，反應爐220的內部壓力為100 hPa~700 hPa(100~700 mbar)。
以希望的時間一邊對爐內供應不純物原料氣體(擴散原料氣體)與反應性氣體、一邊實施不純物擴散之後，停止不純物原料氣體(擴散原料氣體)的供應。進一步，將爐內從溫度T1(第一溫度)升溫到溫度T2(第二溫度)，將溫度從擴散時上升，而且將反應爐內的壓力從壓力P1(第一壓力)下降到壓力P2(第二壓力)，保持一定時間而除去殘渣。
例如，若在不純物擴散實施時的反應爐的溫度為450℃、壓力為700 hPa(700 mbar)，則將反應爐的溫度設定為600℃、將反應爐的壓力設定為100 hPa(100 mbar)。在殘渣除去的步驟，與不純物擴散的步驟比較，以反應爐的溫度提高至少50℃、反應爐的壓力下降50hPa以上為佳。在此殘渣除去步驟之時，亦導入反應性氣體。此後，一邊將爐內的壓力復原，一邊持續降低爐內的溫度。
從供應不純物氣體的不純物擴散步驟中導入反應物氣體(蝕刻氣體)之下，使擴散時的沉積物一開始就不會產生的情況下添加不純物變得可能。在擴散對象的化合物半導體基板本身會因為蝕刻氣體的導入而縮小的情況，如第9圖所示，在不純物擴散步驟中導入III族原料氣體。藉由III族原料氣體的導入，使結晶成長與蝕刻同時進行而除去殘渣。相較於使殘渣除去步驟在擴散步驟之後進行，可以進一步提高控制性。
本實施形態是關於一種化合物半導體裝置的製造方法，其包括在藉由氣相擴散法添加不純物的步驟中，對已升溫的反應爐內供應V族原料氣體與不純物原料氣體之時，亦同時導入蝕刻氣體的步驟。又關於一種化合物半導體裝置的製造方法，其對已升溫的反應爐內供應V族原料氣體、不純物原料氣體與蝕刻氣體之時，同時供應III族原料氣體。
實施形態5 實施形態5相關的III-V族化合物半導體裝置的製造方法，是在不純物的擴散步驟，對爐內供應載流氣體的H 2並同時供應不純物原料氣體(例如DEZn或DMZn)、V族原料氣體(例如AsH 3或PH 3)與反應性氣體之下，抑制V族原料的脫離，一邊確保半導體結晶性、一邊使不純物擴散。亦可同時導入III族原料氣體。
首先，在n型InP基板11之上形成n型InP披覆層12之後，成長活性層13。其後，積層刻意不添加不純物的披覆層14(i-InP披覆層)與接觸層15(i-InGaAs接觸層或i-InGaAsP接觸層)。其後，使V族原料氣體、不純物原料氣體、載流氣體(H 2)、反應性氣體在反應爐220的內部流通，藉由氣相擴散法製作不純物擴散層。
第10圖顯示一製程流程圖，用以說明在結晶成長裝置進行的氣相擴散法的主要部分。在要對未摻雜的接觸層15與未摻雜的披覆層14予以p型化之時，將爐內由溫度T0升溫至溫度T1、將爐內的壓力由壓力P0下降至壓力P1，成為從常壓減壓的狀態。對爐內供應載流氣體(H 2)並同時供應不純物原料氣體(擴散原料氣體)、V族原料氣體與反應性氣體(蝕刻氣體)之下，可以將不純物擴散至未摻雜的接觸層15與未摻雜的披覆層14。
在未摻雜的接觸層15與未摻雜的披覆層14形成p型區之時，關於不純物原料氣體，是使用例如二乙鋅(diethyl zinc；DEZn)或二甲鋅(Dimethyl Zinc；DMZn)。關於V族原料氣體，是使用例如AsH 3或PH 3。關於反應性氣體，是使用HCl (氯化氫)、TBCl(三級丁基氯)等的鹵素類的蝕刻氣體。擴散實施溫度是例如400℃~500℃，反應爐220的內部壓力為100 hPa~700 hPa(100~700 mbar)。
以希望的時間一邊對爐內供應V族原料氣體、不純物原料氣體(擴散原料氣體)與反應性氣體、一邊實施不純物擴散。其後，停止不純物原料氣體(擴散原料氣體)與反應性氣體的供應。進一步，將爐內的溫度從溫度T1(第一溫度)升溫到溫度T2(第二溫度)，將溫度從擴散時上升。例如，若在不純物擴散實施時的反應爐的溫度為450℃，則將反應爐的溫度設定為600℃。在殘渣除去的步驟，與不純物擴散的步驟比較，以反應爐的溫度提高至少50℃為佳。此後，一邊將爐內的壓力回復至常壓，一邊持續降低爐內的溫度。
從供應不純物氣體的不純物擴散步驟中導入反應物氣體(蝕刻氣體)之下，使擴散時的沉積物一開始就不會產生的情況下添加不純物變得可能。在擴散對象的化合物半導體基板本身會因為蝕刻氣體的導入而縮小的情況，如第11圖所示，導入III族原料氣體。藉由III族原料氣體的導入，使結晶成長與蝕刻同時進行而除去殘渣。
本實施形態是關於一種化合物半導體裝置的製造方法，其包括在藉由氣相擴散法添加不純物的步驟中，對已升溫的反應爐內供應V族原料氣體與不純物原料氣體之時，亦同時導入蝕刻氣體的步驟。又關於一種化合物半導體裝置的製造方法，其對已升溫的反應爐內供應V族原料氣體、不純物原料氣體與蝕刻氣體之時，同時供應III族原料氣體。
實施形態6 實施形態6相關的III-V族化合物半導體裝置的製造方法，是在不純物的擴散步驟，對爐內供應載流氣體(H 2)並同時供應不純物原料氣體(例如DEZn或DMZn)、V族原料氣體(例如AsH 3或PH 3)與反應性氣體之下，抑制V族原料的脫離，一邊確保半導體結晶性、一邊使不純物擴散。亦可同時導入III族原料氣體。
首先，在n型InP基板11之上形成n型InP披覆層12之後，成長活性層13。其後，積層刻意不添加不純物的披覆層14(i-InP披覆層)與接觸層15(i-InGaAs接觸層或i-InGaAsP接觸層)。其後，使V族原料氣體、不純物原料氣體、載流氣體(H 2)、反應性氣體在反應爐220的內部流通，藉由氣相擴散法製作不純物擴散層。
第12圖顯示一製程流程圖，用以說明在結晶成長裝置進行的氣相擴散法的主要部分。在要對未摻雜的接觸層15與未摻雜的披覆層14予以p型化之時，將爐內的溫度由溫度T0升溫至溫度T1(第一溫度)、將爐內的壓力由壓力P0下降至壓力P1(第一壓力)，成為從常壓減壓的狀態。對爐內供應載流氣體(H 2)並同時供應不純物原料氣體(擴散原料氣體)、V族原料氣體與反應性氣體之下，可以將不純物擴散至未摻雜的接觸層15與未摻雜的披覆層14 (第一步驟)。
在接觸層15與披覆層14形成p型區之時，關於不純物原料氣體，是使用例如二乙鋅(Diethyl Zinc；DEZn)或二甲鋅(Dimethyl Zinc；DMZn)。關於反應性氣體，是使用HCl (氯化氫)、TBCl(三級丁基氯)等的鹵素類的蝕刻氣體。關於V族原料氣體，是使用例如AsH 3或PH 3。擴散實施溫度是例如400℃~500℃，反應爐220的內部壓力為100 hPa~700 hPa(100~700 mbar)。
以希望的時間一邊對爐內供應不純物原料氣體(擴散原料氣體)與反應性氣體、一邊實施不純物擴散。其後，停止不純物原料氣體(擴散原料氣體)與反應性氣體的供應，一邊將爐內的壓力復原，一邊持續降低爐內的溫度。對爐內供應載流氣體(H 2)並同時供應不純物原料氣體、V族原料氣體與反應性氣體之下，可以抑制V族原料的脫離並一邊確保半導體結晶性、一邊使不純物擴散。
從供應不純物氣體的不純物擴散步驟中導入反應物氣體(蝕刻氣體)之下，使擴散時的沉積物一開始就不會產生的情況下添加不純物變得可能。在擴散對象的化合物半導體基板本身會因為蝕刻氣體的導入而縮小的情況，如第13圖所示，導入III族原料氣體。藉由III族原料氣體的導入，使結晶成長與蝕刻同時進行而除去殘渣。相較於使殘渣除去步驟在擴散步驟之後進行，可以進一步提高控制性。
本實施形態是關於一種化合物半導體裝置的製造方法，其包括在藉由氣相擴散法添加不純物的步驟中，對已升溫的反應爐內供應V族原料氣體與不純物原料氣體之時，亦同時導入蝕刻氣體的步驟。又關於一種化合物半導體裝置的製造方法，其對已升溫的反應爐內供應V族原料氣體、不純物原料氣體與蝕刻氣體之時，同時供應III族原料氣體。
在本實施形態揭露的III-V族化合物半導體裝置的製造方法，包括：第一步驟，對設定於第一溫度的反應爐供應V族原料氣體、不純物原料氣體與蝕刻氣體，對未摻雜的III-V族化合物半導體層添加不純物。又關於一種III-V族化合物半導體裝置的製造方法，其特徵在於在上述第一步驟，除了供應V族原料氣體、不純物原料氣體與蝕刻氣體之外，還供應III族原料氣體。
另外，在上述實施形態，是藉由使用III-V族化合物半導體的半導體雷射的氣相擴散法來說明製造方法。本申請案的實施形態並不限於裝置的種類、所使用的材料等，而是揭露以在反應爐內除去氣相擴散法中產生的不純物殘渣為特徵。裝置的種類與構造、在擴散使用的不純物原料氣體的種類可以適當變更。
本申請案揭露各種例示性的實施形態及實施例，但是揭露於一或複數個實施形態的各種特徵、態樣及功能並不限定為適用特定的實施形態，亦可以單獨或以各種組合而適用於實施形態。因此，未例示的無數的變形例亦設定在揭示於本申請案的技術的範圍內。例如，將至少一個元件作變化、增加或省略的情況，還有取出至少一個元件而與其他實施形態的元件組合的情況，均包含在本申請案的技術的範圍內。
Figure 108117142-A0305-0001
[第1圖]顯示針對III-V族化合物半導體裝置進行SIMS分析的結果的圖。 [第2圖]針對實施形態相關的III-V族化合物半導體裝置，用以說明其主要部分的結構的剖面圖。 [第3圖]針對實施形態相關的III-V族化合物半導體裝置，用以說明選擇擴散的剖面圖。 [第4圖]用以說明實施形態相關的結晶成長裝置的結構的示意圖。 [第5圖]用以說明實施形態1相關的III-V族化合物半導體裝置的製造方法的主要部分的製程流程圖。 [第6圖]用以說明實施形態2相關的III-V族化合物半導體裝置的製造方法的主要部分的製程流程圖。 [第7圖]用以說明實施形態3相關的III-V族化合物半導體裝置的製造方法的主要部分的製程流程圖。 [第8圖]用以說明實施形態4相關的III-V族化合物半導體裝置的製造方法的主要部分的第一製程流程圖。 [第9圖]用以說明實施形態4相關的III-V族化合物半導體裝置的製造方法的主要部分的第二製程流程圖。 [第10圖]用以說明實施形態5相關的III-V族化合物半導體裝置的製造方法的主要部分的第一製程流程圖。 [第11圖]用以說明實施形態5相關的III-V族化合物半導體裝置的製造方法的主要部分的第二製程流程圖。 [第12圖]用以說明實施形態6相關的III-V族化合物半導體裝置的製造方法的主要部分的第一製程流程圖。 [第13圖]用以說明實施形態6相關的III-V族化合物半導體裝置的製造方法的主要部分的第二製程流程圖。
無。

Claims (12)

  1. 一種III-V族化合物半導體裝置的製造方法，包括： 第一步驟，對設定於第一溫度及第一壓力的反應爐供應V族原料氣體與不純物原料氣體，對未摻雜的III-V族化合物半導體層添加不純物，上述第一溫度為從400℃到500℃的範圍的溫度，上述第一壓力為從100 hPa到700 hPa的範圍的壓力；以及 第二步驟，停止上述不純物原料氣體的供應，將上述反應爐的溫度升溫至高於上述第一溫度的第二溫度，同時將上述反應爐的壓力設定為低於上述第一壓力，開始蝕刻氣體的供應，同時繼續進行上述V族原料氣體的供應。
  2. 如申請專利範圍第1項所述之III-V族化合物半導體裝置的製造方法，其中上述第二溫度比上述第一溫度還高50℃以上。
  3. 如申請專利範圍第1或2項所述之III-V族化合物半導體裝置的製造方法，其中上述第二步驟的壓力是設定為比上述第一壓力還低50 hPa以上。
  4. 如申請專利範圍第1或2項所述之III-V族化合物半導體裝置的製造方法，其中上述蝕刻氣體為鹵素類反應性氣體。
  5. 如申請專利範圍第3項所述之III-V族化合物半導體裝置的製造方法，其中上述蝕刻氣體為鹵素類反應性氣體。
  6. 一種III-V族化合物半導體裝置的製造方法，包括： 第一步驟，對設定於第一溫度及第一壓力的反應爐供應V族原料氣體、不純物原料氣體與作為蝕刻氣體的鹵素類反應性氣體，對未摻雜的III-V族化合物半導體層添加不純物，上述第一溫度為從400℃到500℃的範圍的溫度，上述第一壓力為從100 hPa到700 hPa的範圍的壓力；以及 第二步驟，停止上述不純物原料氣體的供應，將上述反應爐的溫度升溫至高於上述第一溫度的第二溫度，同時將上述反應爐的壓力設定為低於上述第一壓力，繼續進行上述蝕刻氣體與上述V族原料氣體的供應。
  7. 一種III-V族化合物半導體裝置的製造方法，其特徵在於包括： 第一步驟，對設定於第一溫度及從100hPa到700hPa的範圍的壓力的反應爐供應V族原料氣體與不純物原料氣體，對未摻雜的III-V族化合物半導體層添加不純物，上述第一溫度為從400℃到500℃的範圍的溫度；以及 第二步驟，停止上述不純物原料氣體的供應，將上述反應爐的溫度升溫至高於上述第一溫度的第二溫度，繼續進行上述V族原料氣體的供應；其中 在上述第一步驟中，除了V族原料氣體與不純物原料氣體之外，還供應作為蝕刻氣體的鹵素類反應性氣體；以及 在上述第二步驟中，停止上述不純物原料氣體的供應與上述蝕刻氣體的供應，繼續進行上述V族原料氣體的供應。
  8. 一種III-V族化合物半導體裝置的製造方法，包括： 第一步驟，對設定於從400℃到500℃的範圍的溫度及從100 hPa到700 hPa的範圍的壓力的反應爐供應V族原料氣體、不純物原料氣體與作為蝕刻氣體的鹵素類反應性氣體，對未摻雜的III-V族化合物半導體層添加不純物。
  9. 如申請專利範圍第1、2、6、7、8項任一項所述之III-V族化合物半導體裝置的製造方法，其中將二甲鋅或二乙鋅用於在上述第一步驟供應的不純物原料氣體。
  10. 如申請專利範圍第3項所述之III-V族化合物半導體裝置的製造方法，其中將二甲鋅或二乙鋅用於在上述第一步驟供應的不純物原料氣體。
  11. 如申請專利範圍第4項所述之III-V族化合物半導體裝置的製造方法，其中將二甲鋅或二乙鋅用於在上述第一步驟供應的不純物原料氣體。
  12. 如申請專利範圍第5項所述之III-V族化合物半導體裝置的製造方法，其中將二甲鋅或二乙鋅用於在上述第一步驟供應的不純物原料氣體。
TW108117142A 2018-05-24 2019-05-17 Iii-v族化合物半導體裝置的製造方法 TWI689610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2018/019923 WO2019224966A1 (ja) 2018-05-24 2018-05-24 Ｉｉｉ―ｖ族化合物半導体装置の製造方法
WOPCT/JP2018/019923 2018-05-24

Publications (2)

Publication Number Publication Date
TW202003898A TW202003898A (zh) 2020-01-16
TWI689610B true TWI689610B (zh) 2020-04-01

Family

ID=66429900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117142A TWI689610B (zh) 2018-05-24 2019-05-17 Iii-v族化合物半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US11417524B2 (zh)
JP (1) JP6509455B1 (zh)
CN (1) CN112154535B (zh)
TW (1) TWI689610B (zh)
WO (1) WO2019224966A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201303968A (zh) * 2011-07-12 2013-01-16 Nasp Iii V Gmbh 單晶積體半導體結構

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577131A (en) * 1978-12-06 1980-06-10 Mitsubishi Monsanto Chem Co Vapor phase growth of compound semiconductor epitaxial film
JPS61205696A (ja) * 1985-03-07 1986-09-11 Nec Corp ３−５族化合物半導体の気相成長装置
JP2813711B2 (ja) 1989-03-15 1998-10-22 光計測技術開発 株式会社 ▲ｉｉｉ▼−▲ｖ▼化合物半導体結晶への亜鉛拡散方法
JP3158651B2 (ja) * 1991-07-04 2001-04-23 三菱化学株式会社 化合物半導体及びその製造方法
US5827365A (en) * 1991-07-05 1998-10-27 Mitsubishi Kasei Corporation Compound semiconductor and its fabrication
JPH0613323A (ja) * 1992-06-25 1994-01-21 Japan Energy Corp 化合物半導体混晶の気相成長方法
JP3250271B2 (ja) 1992-09-22 2002-01-28 ソニー株式会社 ３−５族化合物半導体への不純物拡散方法
JPH06310449A (ja) 1993-04-20 1994-11-04 Hitachi Ltd 気相拡散方法
JP3143040B2 (ja) * 1995-06-06 2001-03-07 三菱化学株式会社 エピタキシャルウエハおよびその製造方法
JP2001044126A (ja) * 1999-08-02 2001-02-16 Hitachi Cable Ltd 窒化物系化合物半導体ウエハ、および窒化物系化合物半導体素子、ならびに窒化物系化合物半導体結晶の成長方法
JP2001144325A (ja) * 1999-11-12 2001-05-25 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法および半導体素子の製造方法
JP4840095B2 (ja) * 2006-05-30 2011-12-21 三菱電機株式会社 半導体積層構造の製造方法
JP2008091420A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 量子ドット光半導体素子の製造方法
JP5277646B2 (ja) * 2008-01-25 2013-08-28 信越半導体株式会社 化合物半導体基板の製造方法
JP2010095431A (ja) * 2008-10-20 2010-04-30 Toyota Motor Corp ＳｉＣ薄膜形成装置
JP2013531899A (ja) * 2010-07-02 2013-08-08 マシスン トライ−ガス インコーポレイテッド Ｓｉ−含有材料および置換的にドーピングされた結晶性ｓｉ−含有材料の選択エピタキシー
JP2014011348A (ja) 2012-06-29 2014-01-20 Sumitomo Electric Device Innovations Inc 半導体レーザの製造方法、及び半導体素子の製造方法
JP2016207748A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 半導体装置の製造方法および半導体装置
JP2016213473A (ja) * 2015-05-13 2016-12-15 三菱電機株式会社 炭化珪素半導体装置
JP6384646B1 (ja) * 2017-05-12 2018-09-05 三菱電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201303968A (zh) * 2011-07-12 2013-01-16 Nasp Iii V Gmbh 單晶積體半導體結構

Also Published As

Publication number Publication date
TW202003898A (zh) 2020-01-16
CN112154535A (zh) 2020-12-29
JP6509455B1 (ja) 2019-05-08
CN112154535B (zh) 2024-04-30
US20200411316A1 (en) 2020-12-31
JPWO2019224966A1 (ja) 2020-05-28
WO2019224966A1 (ja) 2019-11-28
US11417524B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
EP3707756B1 (en) Buried activated p-(al,in)gan layers
US6605485B2 (en) III-nitride optoelectronic device
CN115323486A (zh) 大功率激光器外延片及其制备方法
TWI689610B (zh) Iii-v族化合物半導體裝置的製造方法
KR0177877B1 (ko) 급격한 헤테로인터페이스를 갖고 있는 화합물 반도체 결정층의 제조 방법
CN109346561B (zh) 一种GaN基发光二极管外延片的制备方法
JP4978577B2 (ja) 発光素子の製造方法
TW201312788A (zh) 氣相成長方法及發光元件用基板的製造方法
JP4998396B2 (ja) 発光素子の製造方法
JP3785059B2 (ja) 窒化物半導体の製造方法
JP4545074B2 (ja) 半導体の製造方法
TWI837568B (zh) 具有埋入式活化p-(Al,In)GaN層的半導體結構、半導體元件及其製造方法
KR20130044916A (ko) 산화아연계 투명도전성 박막, 그의 제조 방법, 산화아연계 투명도전성 박막을 포함하는 반도체 발광소자 및 그 제조 방법
US10665752B2 (en) Air void structures for semiconductor fabrication
KR20150133628A (ko) 발광 소자 및 그 제조 방법
JP5464057B2 (ja) エピタキシャルウエーハの製造方法
JP2009043785A (ja) 半導体デバイスの作製方法
JPH11251250A (ja) 化合物半導体基板
JP2005210133A (ja) ３−５族化合物半導体及び発光素子
JP2012186204A (ja) 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
JP2003109905A (ja) ３−５族化合物半導体の製造方法