TWI688099B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI688099B
TWI688099B TW107140213A TW107140213A TWI688099B TW I688099 B TWI688099 B TW I688099B TW 107140213 A TW107140213 A TW 107140213A TW 107140213 A TW107140213 A TW 107140213A TW I688099 B TWI688099 B TW I688099B
Authority
TW
Taiwan
Prior art keywords
layer
source
drain
fin
gate structure
Prior art date
Application number
TW107140213A
Other languages
English (en)
Other versions
TW201933613A (zh
Inventor
游佳達
王聖禎
呂偉元
郭建億
舒麗麗
楊豐誠
陳燕銘
世海 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/814,129 external-priority patent/US10529803B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201933613A publication Critical patent/TW201933613A/zh
Application granted granted Critical
Publication of TWI688099B publication Critical patent/TWI688099B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明的一些實施例提供半導體裝置及其形成方法。上述半導體裝置包含由基底延伸的鰭片及設置於鰭片上的閘極結構。閘極結構包含位於鰭片上的閘極介電層，位於閘極介電層上的閘極電極，及沿著閘極電極的側壁而形成的側壁間隙物。上述半導體裝置亦包含形成於鰭片內且與閘極結構相鄰的U型凹陷。上述半導體裝置更包含第一源/汲極層，其共形地形成在U型凹陷的表面上。至少一部分的第一源/汲極層在相鄰的閘極結構下方延伸。此外，上述半導體裝置包含形成在第一源/汲極層上的第二源/汲極層。第一源/汲極層及第二源/汲極層的至少一者含有砷(As)。

Description

半導體裝置及其形成方法
本發明實施例係有關於半導體裝置及其形成方法，特別係有關於半導體裝置的源極和汲極區的形成方法。
為追求更高的裝置密度、更高的效能及低成本，半導體工業已進步至奈米科技製程節點，來自製造和設計議題兩者的挑戰造成了三維設計的發展，例如鰭式場效電晶體(FinFET)。典型的FinFET裝置包含具有高深寬比(aspect ratio)的半導體鰭，並且在其內部形成半導體電晶體裝置的通道和源極/汲極區。閘極沿著(例如，環繞)鰭結構而形成於其上，利用通道和源極/汲極區增加的表面積之優勢製造更快、可信度更高及更好控制的半導體電晶體裝置。在一些裝置，FinFET裡源極/汲極(S/D)部分內的應力材料使用，例如矽化鍺(SiGe)、矽化磷(SiP)或碳化矽(SiC)，可提升載子的移動率。
本發明的一些實施例提供半導體裝置。上述半導體裝置包含由基底延伸的鰭片及設置於鰭片上的閘極結構。閘極結構包含位於鰭片上的閘極介電層，位於閘極介電層上的閘極電極，及沿著閘極電極的側壁而形成的側壁間隙物。上述半 導體裝置亦包含形成於鰭片內且與閘極結構相鄰U型凹陷。上述半導體裝置更包含第一源/汲極層，其共形地形成在U型凹陷的表面上。至少一部分的第一源/汲極層延伸在相鄰的閘極結構下方。此外，上述半導體裝置包含形成在第一源/汲極層上的第二源/汲極層。第一源/汲極層及第二源/汲極層的至少一者包括As。
本發明的一些實施例提供半導體裝置。上述半導體裝置包含第一閘極結構，其設置在鰭片的第一區上。上述半導體裝置亦包含第二閘極結構，其設置在鰭片的第二區上。上述半導體裝置更包含形成於鰭片內的凹陷。凹陷與第一閘極結構和第二閘極結構相鄰。此外，上述半導體裝置包含形成在凹陷的表面上的第一層。第一層在相鄰的第一閘極結構和第二閘極結構下方延伸第一距離。上述半導體裝置亦包含形成在第一層上的第二層。第一層及第二層的至少一者包含砷化矽(SiAs)。
本發明的一些實施例提供半導體裝置的形成方法。上述方法包含形成閘極結構於鰭片上，鰭片由基底延伸，且閘極結構包含位於鰭片上的閘極介電層，位於閘極介電層上的閘極電極，及沿著閘極電極的側壁而形成的側壁間隙物。上述方法亦包含蝕刻鰭片相鄰閘極結構的一部分，以形成凹陷。上述方法更包含形成共形摻雜層於凹陷的表面上。此外，上述方法包含移除共形摻雜層以形成擴大的凹陷。上述方法亦包含形成源極/汲極區於擴大的凹陷上。源極/汲極區包含第一層及第二層。第一層形成在擴大的凹陷的表面上。第二層形成在第一層上。源極/汲極區延伸在相鄰的閘極結構的側壁間隙物下 方，且第一層及第二層的至少一者包含砷化矽(SiAs)。
10:半導體基底
12:鰭片
14:淺溝槽隔離區
16:閘極結構
18:閘極電極
20:閘極介電層
22:側壁間隙物
24:第一區
26:凹陷
28:摻雜區
30、40、46、62:源極和汲極區
32、42、48、64:輕摻雜區
34、44、50、66:重摻雜區
35:覆蓋層
36:第二區
38:絕緣層
60、70:擴大的凹陷
100:HVT裝置
110:PMOS區
120:NMOS區
200:SVT裝置
300:LVT裝置
本發明實施例的各種樣態最好的理解方式為閱讀以下說明書的詳說明並配合所附圖式。應該注意的是，本發明實施例的各種不同部件(feature)並未依據工業標準作業的尺寸而繪製。事實上，為使說明書能清楚描繪，各種不同部件的尺寸可以任意放大或縮小。
第1-5圖顯示根據本發明的一實施例，形成半導體裝置之示例製程。
第6-7圖顯示形成半導體裝置之其他製程。
第8-10圖顯示根據本發明的一實施例，形成半導體裝置之示例製程的更多步驟。
第11-16圖顯示根據本發明的另一實施例，形成半導體裝置之示例製程。
第17-18圖顯示根據本發明的另一實施例之半導體裝置。
第19-20圖顯示根據本發明的另一實施例之半導體裝置。
要瞭解的是本說明書以下的發明內容提供許多不同的實施例或範例，以實施本發明的實施例不同部件。而本說明書以下的發明內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的發明內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含 了將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。另外，本發明的實施例的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如”在...之下”、”下方”、”下部”、”上方”、”上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語涵蓋使用或步驟中的裝置的不同方位。例如，若翻轉圖式中的裝置，描述為位於其他元件或部件”下方”或”在...之下”的元件，將定位為位於其他元件或部件”上方”。因此，範例的用語”下方”可涵蓋上方及下方的方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
本發明各種實施例係關於半導體裝置及其形成方法。在各種實施例，半導體裝置包含鰭式場效電晶體(fin field-effect transistor,FinFET)。FinFET是形成在形成於基底上的鰭結構上的場效電晶體。在一些實施例，鰭形成一陣列。
根據本發明的一些實施例，如第1圖所示，形成半導體裝置的方法包含形成鰭結構，其包含形成一或多個鰭片12位於半導體基底10上。在一實施例，半導體基底10為矽基底。或者，半導體基底10可包含鍺、矽鍺、砷化鎵或其他適合的半導體材料。或者，半導體基底可包含磊晶層。例如，半導體基底可具有位於半導體塊材上的磊晶層。此外，可對半導體基底 施予應力以提高效能。例如，磊晶層可包含與半導體塊材不同的半導體材料，例如位於矽塊材上的矽鍺層或位於矽鍺塊材上的矽層。此具有應力的基底可藉由選擇性磊晶成長(selective epitaxial growth,SEG)形成。此外，半導體基底可包含絕緣上覆半導體(semiconductor-on-insulator,SOI)結構。或者，半導體基底可包含掩埋介電層，例如埋氧(buried oxide,BOX)層，其可例如藉由植氧分離(separation by implantation of oxygen,SIMOX)技術、晶圓接合(bonding)、SEG或其他適合的方法形成。在其他實施例，基底可包含複合半導體，其包含四四族(IV-IV)複合半導體，例如SiC及SiGe；三五族(III-V)複合半導體，例如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其組合。在一些實施例，半導體基底10例如為具有摻雜濃度介於約1×1015原子數(atoms)/cm3至約2×1015atoms/cm3的p型矽基底。在其他實施例，半導體基底10例如為具有摻雜濃度介於約1×1015atoms/cm3至約2×1015atoms/cm3的n型矽基底。
鰭片12設置於半導體基底10上，且鰭片12可由與半導體基底10相同的材料製成，並且可由半導體基底10連續地延伸。鰭片12可藉由選擇性地蝕刻半導體基底10而形成。或者，鰭片12可由磊晶優先方法(EPI first method)形成。在磊晶優先方法中，先形成磊晶層於半導體基底10上，之後圖案化磊晶層形成鰭片12。
可使用黃光微影製程定義半導體基底10上的鰭片12。在一些實施例，形成硬遮罩層於半導體基底10上。硬遮罩 層可包含兩層的SiN和SiO2。旋轉塗佈光阻層於半導體基底上。藉由讓光阻選擇性地曝光在光化輻射下而將光阻圖案化。一般而言，圖案化可包含光阻塗佈(例如旋轉塗佈)、軟烤、遮罩對位、曝光、曝光後烤、光阻顯影、清洗、乾燥(例如，硬烤)，其他適合的製程或其組合。或者，可實施黃光微影曝光製程或由其他適合的方法取代，例如無遮罩黃光微影、電子束寫入、直寫入(direct-writing)、離子束寫入及/或奈米刻印(nano-imprinting)。
藉由蝕刻硬遮罩層所露出的區域，使光阻層的圖案轉移至硬遮罩層。接著，在蝕刻半導體基底時，硬遮罩層用來作為遮罩。半導體基底可藉由各種方法蝕刻，包含乾蝕刻，濕蝕刻，或乾蝕刻與濕蝕刻的組合。乾蝕刻製程的蝕刻劑包含含氟氣體(例如CF4、SF6、CH2F2、CHF3及/或C4F8)、含氯氣體(例如Cl2、CHCl3、CCl4及/或BCl3)、含溴氣體(例如HBr及/或CHBr3)、含氧氣體、含碘氣體、其他適合的氣體及/或電漿，或其組合。蝕刻製程可包含多階段蝕刻，以增加蝕刻選擇性、彈性及得到想要的蝕刻輪廓。
在一些實施例，半導體裝置包含絕緣材料，其沿著鰭片12的下部而形成於半導體基底10上。在包含複數個鰭片的實施例，絕緣材料形成淺溝槽隔離(shallow trench isolation,STI)區14於複數個鰭片之間。淺溝槽隔離區14可包含氧化矽、氮化矽、氮氧化矽、其他適合的材料及其組合。淺溝槽隔離區14可藉由任意適合的製程形成。在一實施例，淺溝槽隔離區14藉由化學氣相沉積(chemical vapor deposition,CVD)，將一或 多層介電材料填入鰭片之間的區域而形成。在一些實施例，被填入的區域可具有多層結構，例如填入熱氧化襯層與氮化矽或氧化矽。形成淺溝槽隔離區後，可執行退火製程。退火製程包含快速熱退火(rapid thermal anneal,RTA)、雷射退火製程或其他適合的退火製程。
在一些實施例，淺溝槽隔離區14係利用可流動式化學氣相沉積(flowable CVD)形成。在可流動式化學氣相沉積中，並非沉積氧化矽，而是沉積可流動式介電材料。可流動式介電材料如同其名稱所暗示，在沉積的過程中能”流動”以填入具有較高的深寬比(aspect ratio)的缺口或間隙。通常，加入各種化學物質至含矽前驅物，使沉積膜能流動。在一些實施例，加入氮氫鍵。可流動式介電前驅物的例子，特別是可流動式氧化矽前驅物，包含矽酸鹽(silicate)、矽氧烷(siloxane)、甲基矽酸鹽(methyl silsesquioxane,MSQ)、氫矽酸鹽(hydrogen silsesquioxane,HSQ)、MSQ/HSQ、全氫矽氮烷(perhydrosilazane,TCPS)、全氫聚矽氮烷(perhydro-polysilazane,PSZ)、四乙氧基矽烷(tetraethyl orthosilicate,TEOS)，或甲矽烷基胺(silyl-amine)，例如三甲矽烷胺(trisilylamine,TSA)。這些可流動式氧化矽材料由多個步驟(multiple-operation)的製程形成。沉積可流動式薄膜後，經固化及退火來移除不需要的元素，以形成氧化矽。移除不需要的元素時，可流動式薄膜變得緻密且緊縮。在一些實施例，執行多道退火製程。對可流動式薄膜歷執行超過一次的固化及退火，其溫度例如介於約600℃至約1200℃的範圍，執行時間例如總計為一小時或更多的時間。
實施化學機械研磨(chemical mechanical polishing,CMP)步驟，以移除從淺溝槽隔離區多出的材料來提供大抵平坦的表面。接下來，依序植入摻雜質至鰭片內，以形成n型及p型井區，並且接著使裝置退火。回蝕刻淺溝槽隔離區以移除一部分的淺溝槽隔離區，並且露出鰭片的上部，亦即之後用來形成閘極結構及源極/汲極區的地方。形成閘極結構可包含額外的沉積、圖案化及蝕刻製程。藉由適合的蝕刻製程移除淺溝槽隔離區，例如使用HF+NH3之電漿或NF3+NH3之電漿的半等向性蝕刻；或例如使用稀釋的HF之等向性蝕刻。
在一些實施例，如第2圖所示，形成一或多個閘極結構16於鰭結構上。形成閘極結構製程可包含沉積閘極介電層20、沉積閘極電極材料及圖案化沉積後的閘極材料成為閘極電極18之步驟。接下來，形成側壁間隙物22於閘極電極18上。第3圖係第2圖中沿著線段A-A的剖面圖，其繪示鰭片12和閘極結構16的排列。第4圖係第2圖中沿著線段B-B的剖面圖，其繪示位於鰭片12的第二區36上的閘極結構16之排列。第4圖及之後的圖式中鰭片12上的虛線表示閘極電極包圍鰭之投影。在接下來的圖式，為簡化圖式而未繪示位於閘極電極下方的閘極介電層。
閘極介電層20可包含氧化矽、氮化矽、氮氧化矽、高介電常數介電材料、其他適合的介電材料及/或其組合。在一些實施例，閘極電極18由多晶矽形成，且可包含形成於閘極電極上的硬遮罩。硬遮罩可由適合的硬遮罩材料形成，硬遮罩材料包含SiO2、SiN或SiCN。閘極結構可包含額外的層，例 如界面層、覆蓋層、擴散/阻擋層、介電層、導電層及其他適合的層，及其組合。閘極電極18可包含任意的其他適合的材料，例如鋁、銅、鈦、鉭、鎢、鉬、氮化鉭、矽化鎳、矽化鈷、錫、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他適合的材料或其組合來取代多晶矽。
在一些實施例，FinFET可由閘極優先(gate first)方法或閘極後製(gate last)方法形成。在使用高介電常數介電層及金屬閘極(HK/MG)的實施例，執行閘極後製方法形成閘極電極。在閘極後製方法中，形成虛置(dummy)閘極，在之後的高溫退火步驟後，移除虛置閘極，並且形成高介電常數介電層及金屬閘極。
根據本發明的實施例，高介電常數閘極介電層20可包含HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他適合的高介電常數介電材料或其組合。金屬閘極的材料可包含一或多層的Ti、TiN、鈦鋁合金、Al、AlN、Ta、TaN、TaC、TaCN、TaSi、及其類似的材料。
在一些實施例，側壁間隙物22用來補償(offset)後續形成的摻雜區，例如源極/汲極區。側壁間隙物22更可用來設計或修改源極/汲極區(接面)的輪廓。側壁間隙物22可藉由適合的沉積和蝕刻技術形成，並且可包含氮化矽、碳化矽、氮氧化矽、其他適合的材料或其組合。在一些實施例，側壁間隙物包含複數層。這些層可包含氧化層與位於其上方的氮化物或碳化物層。
來到第5圖，在第一區24非等向性蝕刻鰭片12以形成U型凹陷26。蝕刻步驟藉由適合的傳統非等向性蝕刻技術而執行。
為提升FinFET的效能，需要設置源極/汲極區使其鄰近於閘極電極下方的通道區。形成源極/汲極區，使其接近閘極電極，並再蝕刻凹陷以移除側壁間隙物的下部。在本發明的實施例，蝕刻凹陷持續至移除閘極電極的下部。如第6圖所示，執行等向性蝕刻以移除至少一部分之側壁間隙物22的下部。在一些實施例，持續等向性蝕刻步驟直到蝕刻至位於閘極電極18下方的鰭片12的一部分。依據鰭片的材料和適合的蝕刻技術，選擇利用適合的傳統等向性蝕刻劑以執行等向性蝕刻步驟。然而，如第6圖所示，雖然是執行等向性蝕刻，卻製造出具有不均勻邊界的擴大的凹陷60。
如第7圖所示，源極或汲極區62包含之後形成於擴大的凹陷60內的輕摻雜區64及重摻雜區66。源極或汲極區62可藉由適當的磊晶技術形成。例如，輕摻雜區64可藉由磊晶沉積半導體材料(例如在PMOS區使用Si或SiGe，在NMOS區使用Si、SiC或SiCP)而形成。重摻雜區66可藉由磊晶沉積半導體材料(例如在PMOS區使用Ge或SiGe，在NMOS區使用SiP或SiCP)而形成，此半導體材料可依據半導體裝置所需的功能，使用適量的已知摻雜質來摻雜。
為了提升半導體製造製程的控制性及半導體操作參數的控制性，需要形成與閘極電極具有大抵均勻的間隔之源極及汲極區。在一些實施例，源極及汲極區之大抵均勻的間隔 可藉由在凹陷內形成均勻的摻雜區，之後蝕刻此摻雜區而達成。
如第8圖所示，形成均勻的摻雜區28於凹陷26的表面。摻雜區28可藉由在鰭片12內植入摻雜質至大抵上均勻的深度而形成。植入摻雜質至大抵上均勻的深度可藉由共形(conformally)摻雜凹陷26的表面而達成。摻雜區28可以是在鰭片12上，並在凹陷26的表面的膜層，其厚度介於約0.5nm至約10nm。在本發明的一些實施例，摻雜區28藉由電漿摻雜而形成。
在一些實施例，在設有感應耦合電漿(inductively coupled plasma,ICP)源的電漿摻雜裝置內實施電漿摻雜。在一些實施例，在摻雜步驟的過程中，半導體晶圓的溫度可維持在40℃以下。摻雜質材料之氣體可以是適合的摻雜質氣體，包含AsH3或B2H6與惰性承載氣體(例如He或Ar)之組合。在一些實施例，摻雜質氣體的質量濃度佔總氣體濃度(摻雜質氣體+承載氣體)約0.01質量%至約5質量%。在一些實施例，在電漿摻雜步驟的過程中，氣體之流速介於約5cm3/min至約2000cm3/min的範圍。在一些實施例，在摻雜步驟的過程中，電漿摻雜裝置內的壓力介於約0.05Pa至約10Pa的範圍。在一些實施例，電漿可在約100W至約2500W的功率下產生。
如第9圖所示，相對於鰭片12未被摻雜的部分，可選擇性地蝕刻鰭片12表面的共形摻雜區28，藉此使凹陷26均勻地延伸至鰭片12之位於閘極結構16下方的部分，而形成擴大的U型凹陷70。在一些實施例，U型凹陷70的寬度介於約10nm至約40nm。可藉由實施等向性蝕刻技術而選擇性蝕刻摻雜區28。 在一些實施例，使用對摻雜區28具有選擇性的液態蝕刻劑。適合的液態蝕刻劑包含硫酸(H2SO4)和過氧化氫(H2O2)之混合物(也被稱為SPM或食人魚(piranha)蝕刻)。
如第10圖所示，源極或汲極區30包含之後形成在擴大的凹陷70內的輕摻雜區32及重摻雜區34，以形成半導體裝置100。源極或汲極區30可藉由一或多道磊晶或外延(epitaxial,epi)製程形成，使得Si部件、SiGe部件、Ge部件、SiAs部件、SiP部件、SiCP部件、上述組合或其他適合的部件結晶化而形成在鰭上。磊晶製程包含CVD沉積技術(例如，氣相磊晶(vapor-phase epitaxy,VPE)及/或超高真空CVD(ultra-high vacuum CVD,UHV-CVD))、原子層沉積(atomic layer deposition,ALD)、分子束磊晶(molecular beam epitaxy)及/或其他適合的製程。
例如，輕摻雜區32可藉由磊晶沉積半導體材料而形成，例如在PMOS區沉積Si或SiGe，在NMOS區沉積SiAs或SiP。重摻雜區34可藉由磊晶沉積半導體材料而形成，例如在PMOS區沉積SiGe或Ge，在NMOS區沉積SiP、SiCP、SiAs或上述組合。半導體材料可依據半導體裝置所需的功能，藉由離子佈植摻雜適量的已知摻雜質。
離子佈植的摻雜質可為n型摻雜質，例如砷或磷作為NMOS的n型摻雜質；摻雜質可為p型摻雜質，例如硼作為PMOS的p型摻雜質。在一些實施例，摻雜輕摻雜區32的植入能量介於約10keV-60keV，劑量介於約1×1013dopants/cm2至約5×1014dopants/cm2的範圍間。摻雜重摻雜區34的植入能量介於 約10keV-80keV，劑量介於約8×1014dopants/cm2至約2×1016dopants/cm2的範圍間。源極/汲極區30的摻雜使半導體非晶化，需要再結晶以活化源極/汲極區30。在離子佈植摻雜質後，使半導體裝置退火，例如藉由快速熱退火、毫秒退火或雷射退火，以再結晶源極及汲極區30。在一些實施例，可形成覆蓋層35於重摻雜區34上。覆蓋層34例如包含氮化層、Si層、SiP層、SiC層或其他適合的覆蓋層。在一些實施例，覆蓋層35包含SiP層，其具有約0.1×1020atoms/cm3至約9×1020atoms/cm3的範圍間的P摻雜濃度。
如上所述，本發明實施例可使用含有砷(As)的半導體材料，例如SiAs來形成NMOS裝置的輕摻雜區32和重摻雜區34的一者或兩者。例如，在一些情況，輕摻雜區32可由含有砷(As)的半導體材料，例如SiAs形成，而重摻雜區34可由含有P、C或上述組合的半導體材料形成，例如由SiP、SiCP或上述組合形成。在一些實施例，輕摻雜區32和重摻雜區34的兩者可由含有砷(As)的半導體材料，例如SiAs形成。在一些實施例，輕摻雜區32可由含有磷(P)的半導體材料，例如SiP形成，而重摻雜區34可由含有砷(As)的半導體材料，例如SiAs形成。在一些實施例，輕摻雜區32可由含有砷(As)的半導體材料，例如SiAs形成，而重摻雜區34可由含有As、P或上述組合的半導體材料形成，例如由SiAs、SiP或上述組合形成。
利用SiAs形成NMOS裝置的源極或汲極區30具有一些吸引人的理由。例如，相對於活化SiP摻雜質，活化SiAs摻雜質可用較少的熱預算(例如較低的活化退火溫度及/或時間) 而達成。在一些情況，活化SiAs摻雜質所使用的熱預算比活化SiP摻雜質的熱預算少約15%至約20%。此外，在一些實施例，利用SiAs形成的輕摻雜區32比利用SiP形成的輕摻雜區32薄。在一些情況，利用SiAs形成的輕摻雜區32的厚度約為用SiP形成的輕摻雜區32的厚度的0.5至0.8倍。在一些實施例，如第10圖所示，利用SiAs形成的輕摻雜區32的厚度”T”約等於0.1nm至約5nm。在一些實施例，如第10圖所示，利用SiAs形成的重摻雜區34的寬度”W”約等於5nm至約20nm。給定上述的輕摻雜區32的厚度”T”、重摻雜區34的寬度”W”及U型凹陷70的寬度，可定義上述三者幾何尺寸的不同比例。例如，可定義厚度”T”及寬度”W”之間的比例、可定義厚度”T”及U型凹陷70的寬度之間的比例，以及可定義寬度”W”及U型凹陷70的寬度之間的比例。在一些實施例，由於使用SiAs形成的輕摻雜區32具有較薄的厚度T，之後沉積的重摻雜區34可較靠近通道(例如閘極電極18下方的鰭片區)，藉此改善裝置效能。此外，由於使用SiAs形成的輕摻雜區32具有較薄的厚度，之後沉積的重摻雜區34可延伸更多的距離”D”至鰭片內，藉此改善裝置效能。並且，由於砷的擴散少於磷的擴散，因此相對於使用SiP形成的源極或汲極區30，使用SiAs形成的源極或汲極區30具有較尖的形狀，且具有更多的陡接面。此外，較少的砷擴散指的是使用SiAs形成的源極或汲極區30會有較少的摻雜質擴散至裝置通道區，藉此提升裝置效能。
在使用SiAs形成輕摻雜區32和重摻雜區34的一者或兩者(例如NMOS裝置的輕摻雜區和重摻雜區)的實施例，砷 (As)的摻雜濃度(例如劑量)約等於磷(P)的摻雜濃度的1.2至1.5倍(例如使用SiP形成源極或汲極區30的裝置)。例如，當裝置使用SiP形成輕摻雜區32和重摻雜區34時，輕摻雜區32的P的摻雜濃度約為1x1020atoms/cm3至約8x1020atoms/cm3，重摻雜區34的P的摻雜濃度約為8x1020atoms/cm3至約5x1021atoms/cm3。在一些實施例，當裝置使用SiAs形成輕摻雜區32和重摻雜區34時，輕摻雜區32的As的摻雜濃度約為1.2x1020atoms/cm3至約1.2x1021atoms/cm3，重摻雜區34的As的摻雜濃度約為9.6x1020atoms/cm3至約7.5x1021atoms/cm3。
第11圖繪示形成CMOS裝置的其他實施例。CMOS裝置具有複數個區域，包含NMOS區及PMOS區。PMOS和NMOS區一般藉由淺溝槽隔離區來隔開。絕緣層38共形地形成在閘極電極18和鰭片12的第一區24上方。在一些實施例，絕緣層38為氮化物層。此步驟僅繪示一個區(NMOS或PMOS)，藉由相同的步驟，在NMOS及PMOS區兩者執行移除摻雜區。
進行至第12圖，非等向性蝕刻絕緣層38，露出鰭片12的第一區24，之後非等向性蝕刻鰭片12的第一區24而形成凹陷26。利用適合的慣用的非等向性蝕刻技術來執行蝕刻步驟。
如第13圖所示，均勻的摻雜區28形成在凹陷26的表面。摻雜區28可藉由電漿摻雜形成，如以下敘述，將摻雜質植入鰭片12內至大抵上均勻的深度。可藉由共形摻雜凹陷26的表面使摻雜質植入至大抵上均勻的深度。如第14圖所示，如同下述，相對於鰭片12未摻雜部分，能選擇性蝕刻鰭片12的共形 摻雜表面的部分(凹陷26用線標示的部份)，藉此形成一擴大的凹陷70。擴大的凹陷70均勻地延伸至鰭片12內，並且位於閘極結構16下方的部分。
NMOS和PMOS區係各別獨立地形成。例如，如第15圖所示，當半導體材料磊晶沉積至PMOS區110擴大的凹陷70內，以形成包含輕摻雜區42和重摻雜區44的源極或汲極區40時，可遮住(例如藉由阻擋層)NMOS區。可依據半導體裝置所需的功能，藉由適合的磊晶技術形成源極或汲極區40後，使用已知的摻雜質以適當的量而離子佈植。在一些實施例，用來形成輕摻雜區42所沉積的半導體材料是Si或SiGe，用來形成重摻雜區44所沉積的半導體材料是SiGe或Ge。
在一些實施例，如第16圖所示，形成PMOS區110後，在磊晶沉積半導體材料至NMOS區120的擴大的凹陷70內時，移除位於NMOS區120上的阻擋層，並遮住(例如藉由阻擋層)PMOS區110。NMOS區120包含了包括輕摻雜區48及重摻雜區50的源極或汲極區46。可依據半導體裝置所需的功能，藉由適合的磊晶技術形成源極或汲極區46後，使用已知的摻雜質以適當的量而離子佈植。在一些實施例，用來形成輕摻雜區48所沉積的半導體材料是SiAs或SiP，用來形成重摻雜區50所沉積的半導體材料是SiAs、SiP或SiCP或上述組合。形成PMOS和NMOS區步驟是可以互換的。可在遮住PMOS區時，先形成NMOS裡的源極和汲極，並且在之後遮住NMOS區時，形成PMOS裡的源極和汲極。
本發明實施例至今所描述的例示的半導體裝置 100是高壓閾(high voltage threshold,HVT)裝置。在本發明實施例的其他實施例形成了標準壓閾(standard voltage threshold,SVT)裝置200及低壓閾(low voltage threshold,LVT)裝置300。
如第17和18圖所示，在本發明一些實施，形成SVT裝置200。在SVT裝置200中，在鰭片12內形成的摻雜區28厚度比HVT裝置100的摻雜區28厚。在一些實施例，SVT裝置200的摻雜區28比HVT裝置100的摻雜區28厚約0.5nm至2nm。在SVT裝置200中，在鰭的第二區36內，摻雜區28及隨後形成的源極和汲極區30延伸至閘極電極18下方。
如第19和20圖所示，在本發明一些實施，形成LVT裝置300。在LVT裝置300中，在鰭片12內形成的摻雜區28厚度比SVT裝置200的摻雜區28厚。在一些實施例，LVT裝置300的摻雜區28比SVT裝置200的摻雜區28厚約0.5nm至2nm。相對於SVT裝置200，在LVT裝置300中，在鰭的第二區36內，摻雜區28及隨後形成的源極和汲極區30更延伸至閘極電極18下方。
在本發明的一些實施例，形成源極/汲極電極接觸至各自的源極/汲極區。電極可由適合的導電材料形成，例如銅、鎢、鎳、鈦或類似材料。在一些實施例，金屬矽化物形成在導電材料和源極/汲極的界面以增加界面的導電性。在一個示例，利用鑲嵌及/或雙鑲嵌製程以形成以銅為基礎的多層內連線結構。在其他實施例，利用鎢形成鎢插塞。
根據本發明的實施例，之後的製程也可形成各種接觸窗/通孔/線及多層內連線部件(例如金屬層和層間介電層)於半導體基底上，配置來連接各種FinFET裝置的部件或結構。 例如，多層內連線包含垂直內連線，例如傳統的通孔或接觸窗，以及水平內連線，例如金屬線。
本發明的一實施例提供半導體裝置。半導體裝置包含在基底上沿第一方向延伸的鰭，以及在鰭上沿第二方向延伸的閘極結構。此閘極結構包含：在鰭上的閘極介電層；在閘極介電層上的閘極電極；以及位於閘極電極的第一橫向表面上，且沿第二方向延伸的第一絕緣閘極間隙物。此半導體裝置亦包含源極/汲極區，其形成於鰭內鄰近於閘極電極的區域內，且源極/汲極區的一部分沿第一方向，以大抵上固定的距離延伸在絕緣閘極間隙物下方。
本發明的其他實施例提供半導體裝置的形成方法，此方法包含形成沿第一方向延伸的鰭於基底上，及形成沿第二方向延伸的複數個閘極結構於鰭上。閘極結構包含閘極介電層於鰭上、閘極電極於閘極介電層上，及沿第二方向延伸的絕緣閘極間隙物於閘極電極的相對兩側表面上。此形成方法亦包含移除第一區位於相鄰閘極結構間的鰭的一部分，以形成凹陷於鰭內，形成摻雜區於凹陷的表面上。此形成方法更包含移除摻雜區以形成擴大的凹陷，且形成源極/汲極區於擴大的凹陷的表面上，源極/汲極區沿第二方向延伸於相鄰的閘極電極的絕緣閘極間隙物的下方。
本發明的其他實施例提供半導體裝置的形成方法，此方法包含形成一個或更多個沿第一方向延伸的鰭於基底上，一個或更多個鰭包含至少一個沿第一方向的第二區及在每一個第二區的任一側之沿第一方向的第一區，形成沿第二方向 延伸的閘極結構於鰭的第二區上。此閘極結構包含閘極介電層於鰭上、閘極電極於閘極介電層上，及一對沿第二方向延伸的絕緣閘極間隙物形成於閘極電極的相對兩側表面上。此形成方法亦包含移除第一區內的鰭的一部分，以在第一區內形成凹陷，形成摻雜區於凹陷的表面上。此形成方法更包含移除摻雜區以形成擴大的凹陷，及形成源極/汲極區於擴大的凹陷的表面上，其中源極/汲極區沿第二方向延伸在相鄰的絕緣閘極間隙物下方。
本發明的一些實施例提供半導體裝置。上述半導體裝置包含由基底延伸的鰭片及設置於鰭片上的閘極結構。閘極結構包含位於鰭片上的閘極介電層、位於閘極介電層上的閘極電極，及沿著閘極電極的側壁而形成的側壁間隙物。在一些實施例，上述半導體裝置包含形成於鰭片內且與閘極結構相鄰U型凹陷。上述半導體裝置亦包含第一源/汲極層，其共形地形成在U型凹陷的表面上。在一些情況，至少一部分的第一源/汲極層延伸在相鄰的閘極結構下方。此外，上述半導體裝置包含形成在第一源/汲極層上的第二源/汲極層。在一些實施例，第一源/汲極層及第二源/汲極層的至少一者含有砷(As)。例如，第一源/汲極層及第二源/汲極層的至少一者包括砷化矽(SiAs)。在一些實施例，第一源/汲極層及第二源/汲極層的兩者含有砷(As)。例如，第一源/汲極層及第二源/汲極層的兩者包含砷化矽(SiAs)。在一些實施例，第一源/汲極層含有砷(As)，且第二源/汲極層含有磷(P)、碳(C)或上述組合。例如，第一源/汲極層包含砷化矽(SiAs)，且第二源/汲極層包含SiP、 SiCP或上述組合。在一些實施例，第一源/汲極層含有磷(P)，且第二源/汲極層含有砷(As)。例如，第一源/汲極層包含SiP，且第二源/汲極層包含砷化矽(SiAs)。在一些實施例，第一源/汲極層含有砷(As)，且該第二源/汲極層含有As、P或上述組合。例如，第一源/汲極層包括砷化矽(SiAs)，且該第二源/汲極層包括SiAs、SiP或上述組合。在一些實施例，上述半導體裝置更包含覆蓋層，形成在第二源/汲極層上。在一些實施例，第一源/汲極層的厚度介於約0.1nm至約5nm的範圍間。在一些實施例，第一源/汲極層含有As，例如第一源/汲極層包含SiAs，且第一源/汲極層的砷摻雜濃度介於約1.2x1020atoms/cm3至約1.2x1021atoms/cm3的範圍間。在一些實施例，第二源/汲極層含有As，例如第二源/汲極層包含SiAs，且其中第二源/汲極層的砷摻雜濃度介於約9.6x1020atoms/cm3至約7.5x1021atoms/cm3的範圍間。
本發明的一些實施例提供半導體裝置。上述半導體裝置包含第一閘極結構，其設置在鰭片的第一區上。上述半導體裝置亦包含第二閘極結構，其設置在鰭片的第二區上。上述半導體裝置更包含形成於鰭片內的凹陷。在一些實施例，凹陷與第一閘極結構和第二閘極結構相鄰。在一些實施例，上述半導體裝置更包含形成在凹陷的表面上的第一層，並包含形成在第一層上的第二層。在一些實施例，第一層在相鄰的第一閘極結構和第二閘極結構下方延伸第一距離。此外，在一些實施例，第一層及第二層的至少一者含有砷(As)，例如第一層及第二層的至少一者包含砷化矽(SiAs)。在一些實施例，第一層及 第二層的兩者含有砷(As)，例如第一層及第二層的兩者包含砷化矽(SiAs)。在一些實施例，第一層含有砷(As)，且第二層含有P、C或上述組合。例如，第一層包含砷化矽(SiAs)，且第二層包含SiP、SiCP或上述組合。在一些實施例，第一層含有磷(P)，且第二層含有砷(As)。例如第一層包含SiP，且第二層包含砷化矽(SiAs)。在一些實施例，第一層含有砷(As)，且第二層含有As、P或上述組合。例如，第一層包含砷化矽(SiAs)，且第二層包含SiAs、SiP或上述組合。在一些實施例，第一閘極結構包含第一閘極電極及第一間隙物，第一間隙物沿著第一閘極電極的第一側壁形成且具有第一寬度，其中第二閘極結構包含第二閘極電極及第二間隙物，第二間隙物沿著第二閘極電極的第二側壁形成且具有第二寬度，且凹陷與第一側壁及第二側壁相鄰。在一些實施例，第一距離等於或小於第一寬度和第二寬度。在一些實施例，第一距離大於第一寬度和第二寬度。
本發明的一些實施例提供半導體裝置的形成方法。上述方法包含形成閘極結構於鰭片上，鰭片由基底延伸。在一些實施例，閘極結構包含位於鰭片上的閘極介電層、位於閘極介電層上的閘極電極，及沿著閘極電極的側壁而形成的側壁間隙物。在一些實施例，上述方法亦包含蝕刻鰭片之相鄰閘極結構的一部分，以形成凹陷。上述方法更包含形成共形摻雜層於凹陷的表面上。此外，上述方法包含移除共形摻雜層以形成擴大的凹陷。上述方法亦包含形成源極/汲極區於擴大的凹陷上。在一些情況，源極/汲極區包含第一層及第二層。第一層形成在擴大的凹陷的表面上。第二層形成在第一層上。在一 些實施例，源極/汲極區延伸在相鄰的閘極結構的側壁間隙物下方。此外，在一些實施例，第一層及第二層的至少一者含有砷(As)。例如，第一層及第二層的至少一者包含砷化矽(SiAs)。在一些實施例，上述形成方法更包含形成源極/汲極區於擴大的凹陷內，其中第一層及第二層的兩者含有砷(As)。例如，第一層及第二層的兩者包含砷化矽(SiAs)。在一些實施例，上述形成方法更包含共形地形成第一層於擴大的凹陷的表面上，其中第一層的厚度介於約0.1nm至約5nm的範圍間。
以上敘述許多實施例的特徵，使所屬技術領域中具有通常知識者能夠清楚理解本發明的概念。所屬技術領域中具有通常知識者能夠理解，其可利用本發明實施例內容作為基礎，以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解，不脫離本發明之精神和範圍的等效構造可在不脫離本發明之精神和範圍內作各種之更動、替代與潤飾。
46‧‧‧源極和汲極區
48‧‧‧輕摻雜區
50‧‧‧重摻雜區
100‧‧‧半導體裝置
120‧‧‧NMOS區

Claims (9)

  1. 一種半導體裝置，包括：一鰭片，由一基底延伸；一閘極結構，設置於該鰭片上，其中該閘極結構包括位於該鰭片上的一閘極介電層，位於該閘極介電層上的一閘極電極，及沿著該閘極電極的一側壁而形成的一側壁間隙物；一U型凹陷，形成於該鰭片內，且與該閘極結構相鄰；一第一源/汲極層，共形地形成在該U型凹陷的一表面上，其中該第一源/汲極層至少部分地在相鄰的該閘極電極下方延伸；以及一第二源/汲極層，形成在該第一源/汲極層上；其中該第一源/汲極層及該第二源/汲極層的至少一者含有砷(As)。
  2. 如申請專利範圍第1項所述的半導體裝置，其中該第一源/汲極層及該第二源/汲極層的兩者含有砷(As)。
  3. 如申請專利範圍第1項所述的半導體裝置，其中該第一源/汲極層含有砷(As)，且該第二源/汲極層含有磷(P)、碳(C)或上述組合。
  4. 如申請專利範圍第1項所述的半導體裝置，其中該第一源/汲極層含有磷(P)，且該第二源/汲極層含有砷(As)。
  5. 如申請專利範圍第1項所述的半導體裝置，其中該第一源/汲極層含有砷(As)，且該第二源/汲極層含有砷(As)、磷(P)或上述組合。
  6. 一種半導體裝置，包括： 一第一閘極結構，設置在一鰭片的一第一區上，及一第二閘極結構，設置在該鰭片的一第二區上；一凹陷，形成於該鰭片內，其中該凹陷與該第一閘極結構和該第二閘極結構相鄰；一第一層，形成在該凹陷的一表面上，其中該第一層在相鄰的該第一閘極結構和該第二閘極結構下方延伸一第一距離；以及一第二層，形成在該第一層上；其中該第一層及該第二層的至少一者含有砷(As)，其中該第一閘極結構包括一第一閘極電極及一第一間隙物，該第一間隙物沿著該第一閘極電極的一第一側壁形成且具有一第一寬度，其中該第二閘極結構包括一第二閘極電極及一第二間隙物，該第二間隙物沿著該第二閘極電極的一第二側壁形成且具有一第二寬度，且其中該凹陷與該第一側壁及該第二側壁相鄰，其中該第一距離等於或小於該第一寬度和該第二寬度。
  7. 一種半導體裝置的形成方法，包括：形成一閘極結構於一鰭片上，該鰭片由一基底延伸，其中該閘極結構包括位於該鰭片上的一閘極介電層，位於該閘極介電層上的一閘極電極，及沿著該閘極電極的一側壁而形成的一側壁間隙物；蝕刻該鰭片相鄰該閘極結構的一部分，以形成一凹陷；形成一共形摻雜層於該凹陷的一表面內； 移除該共形摻雜層以形成一擴大的凹陷；以及形成一源極/汲極區於該擴大的凹陷內，其中該源極/汲極區包括一第一層及一第二層，該第一層形成在該擴大的凹陷的一表面上，該第二層形成在該第一層上，其中該源極/汲極區在相鄰的該閘極結構的該側壁間隙物下方延伸，且其中該第一層及該第二層的至少一者含有砷(As)。
  8. 如申請專利範圍第7項所述的半導體裝置的形成方法，更包括形成該源極/汲極區於該擴大的凹陷內，其中該第一層及該第二層的兩者含有砷(As)。
  9. 如申請專利範圍第7或8項所述的半導體裝置的形成方法，更包括共形地形成該第一層於該擴大的凹陷的該表面上，其中該第一層的一厚度介於約0.1nm至約5nm的範圍間。
TW107140213A 2017-11-15 2018-11-13 半導體裝置及其形成方法 TWI688099B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/814,129 2017-11-15
US15/814,129 US10529803B2 (en) 2016-01-04 2017-11-15 Semiconductor device with epitaxial source/drain

Publications (2)

Publication Number Publication Date
TW201933613A TW201933613A (zh) 2019-08-16
TWI688099B true TWI688099B (zh) 2020-03-11

Family

ID=66335356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140213A TWI688099B (zh) 2017-11-15 2018-11-13 半導體裝置及其形成方法

Country Status (4)

Country Link
KR (1) KR102113245B1 (zh)
CN (1) CN109786446B (zh)
DE (1) DE102018100114B4 (zh)
TW (1) TWI688099B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112695A1 (de) 2019-05-31 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Optimiertes näheprofil für verspanntes source/drain-merkmal und verfahren zu dessen herstellung
US11489062B2 (en) 2019-05-31 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd Optimized proximity profile for strained source/drain feature and method of fabricating thereof
US11133417B1 (en) * 2020-03-16 2021-09-28 Globalfoundries U.S. Inc. Transistors with a sectioned epitaxial semiconductor layer
TWI770956B (zh) * 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 半導體裝置與其製作方法
US11757010B2 (en) 2020-04-28 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Multi-stage etching process for contact formation in a semiconductor device
US11515313B2 (en) * 2020-06-22 2022-11-29 Taiwan Semiconductor Manufacturing Company Limited Gated ferroelectric memory cells for memory cell array and methods of forming the same
US11482594B2 (en) 2020-08-27 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234203A1 (en) * 2012-03-08 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US20140008736A1 (en) * 2012-07-05 2014-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with High Mobility and Strain Channel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4455441B2 (ja) 2005-07-27 2010-04-21 株式会社東芝 半導体装置の製造方法
US7781799B2 (en) * 2007-10-24 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain strained layers
US9263342B2 (en) * 2012-03-02 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a strained region
CN106158654B (zh) * 2015-04-20 2019-04-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10062688B2 (en) * 2016-01-04 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with epitaxial source/drain
CN107275210B (zh) * 2016-04-06 2023-05-02 联华电子股份有限公司 半导体元件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234203A1 (en) * 2012-03-08 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US20140008736A1 (en) * 2012-07-05 2014-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with High Mobility and Strain Channel

Also Published As

Publication number Publication date
CN109786446A (zh) 2019-05-21
TW201933613A (zh) 2019-08-16
DE102018100114A1 (de) 2019-05-16
DE102018100114B4 (de) 2020-07-23
CN109786446B (zh) 2022-11-25
KR102113245B1 (ko) 2020-05-21
KR20190055677A (ko) 2019-05-23

Similar Documents

Publication Publication Date Title
KR102023249B1 (ko) 비대칭 컨택을 구비한 finfet 디바이스를 위한 구조 및 방법
US11961900B2 (en) Integrated circuit with a fin and gate structure and method making the same
TWI688099B (zh) 半導體裝置及其形成方法
US10109507B2 (en) Fluorine contamination control in semiconductor manufacturing process
US10872893B2 (en) Dual nitride stressor for semiconductor device and method of manufacturing
US9859427B2 (en) Semiconductor Fin FET device with epitaxial source/drain
US11018224B2 (en) Semiconductor device with epitaxial source/drain
CN105321943B (zh) 非平面器件和应变产生沟道电介质
KR101374461B1 (ko) 반도체 소자의 접촉 구조
TWI723111B (zh) 半導體裝置及其製造方法
US20120012932A1 (en) Fin-like field effect transistor (finfet) device and method of manufacturing same
US11610885B2 (en) Method for forming semiconductor structure
TWI567981B (zh) 鰭部件的結構及其製造方法
TW201810665A (zh) 半導體裝置及其製造方法
TWI611459B (zh) 半導體裝置及其製造方法
TWI741768B (zh) 半導體元件及其製造方法
TWI585972B (zh) 具有結構強度較強的鰭之鰭式場效電晶體半導體裝置
TWI679685B (zh) 半導體裝置及其製造方法
TW201903858A (zh) 半導體裝置的製造方法
TWI795748B (zh) 半導體元件的製造方法及半導體元件
CN109427595B (zh) 鳍型场效晶体管装置及其形成方法
CN110957299B (zh) 半导体结构及其形成方法
CN115101419A (zh) 具有栅极密封件的电路器件