TWI770956B - 半導體裝置與其製作方法 - Google Patents

半導體裝置與其製作方法 Download PDF

Info

Publication number
TWI770956B
TWI770956B TW110114888A TW110114888A TWI770956B TW I770956 B TWI770956 B TW I770956B TW 110114888 A TW110114888 A TW 110114888A TW 110114888 A TW110114888 A TW 110114888A TW I770956 B TWI770956 B TW I770956B
Authority
TW
Taiwan
Prior art keywords
etching process
stage
semiconductor device
dielectric layer
interlayer dielectric
Prior art date
Application number
TW110114888A
Other languages
English (en)
Other versions
TW202141695A (zh
Inventor
陳述文
王冠人
傅勁逢
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/166,564 external-priority patent/US11757010B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202141695A publication Critical patent/TW202141695A/zh
Application granted granted Critical
Publication of TWI770956B publication Critical patent/TWI770956B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Abstract

揭露半導體裝置的製作方法。方法包括將層間介電層分成多個部分，其中層間介電層的部分沿著第一橫向方向與第二橫向方向彼此分開，並分別覆蓋多組磊晶區。方法包括進行蝕刻製程以露出上述多組磊晶區，其中蝕刻製程結合多個階段，且每一階段包括個別的蝕刻劑。方法包括形成多個導電接點以分別電性耦接至上述多組磊晶區。

Description

半導體裝置與其製作方法
本發明實施例一般關於半導體裝置與其製作方法，更特別關於形成於半導體裝置中的導電接點。
半導體裝置用於多種電子單元，且通常需要改善半導體裝置的產能與效能。隨著半導體裝置的結構尺寸持續縮小，形成導電接點於區域如電晶體的源極末端與汲極末端中的相關製作製程面臨挑戰。通常需要改善半導體製作製程，以改善這些接點的形成方法。
本發明一實施方法為半導體裝置的製作方法。方法包括露出多組磊晶區上的第一組之上的層間介電層的第一部分。方法包括進行蝕刻製程的第一階段，以移除層間介電層的第一部分的上側部分。方法包括進行蝕刻製程的第二階段，以移除第一組的磊晶區的相鄰磊晶區之間的隔離結構。方法包括進行蝕刻製程的第三階段，以移除層間介電層的第一部分的中間部分，進而露出第一組的磊晶區。
本發明另一實施方式為半導體裝置的製作方法。方法包括將層間 介電層分成多個部分。層間介電層的部分沿著第一橫向方向與第二橫向方向彼此分開，並分別覆蓋多組磊晶區。方法包括進行蝕刻製程以露出上述多組磊晶區，其中蝕刻製程結合多個階段，且每一階段包括個別的蝕刻劑。方法包括形成多個導電接點以分別電性耦接至上述多組磊晶區。
本發明又一實施方式為半導體裝置。半導體裝置包括多組源極/汲極結構。半導體裝置包括多個導電接點，其中導電接點分別電性耦接至上述多組源極/汲極結構。半導體裝置包括網狀介電結構以分隔導電接點，其中導電接點沿著第一橫向方向與第二橫向方向彼此分開，且第一橫向方向與第二橫向方向彼此垂直。
100:積體電路
102,104,106:方向
110:基板
112:主動鰭狀結構
120:隔離區
130:非主動鰭狀結構
140,140-1,140-2:介電結構
150:導電接點
160:磊晶區
170:閘極結構
172:閘極間隔物
180,194:層間介電層
180-1:第一部分
180-2:第二部分
180-3:第三部分
192:導電線路
196:鈍化層
200:方法
201,202,203,204,205,206,207:步驟
210:隔離結構
220,230,240:圖案化層
520:硬遮罩
601:第一階段
701:第二階段
801:第三階段
圖1A係一些實施例中，積體電路的上視圖。
圖1B係一些實施例中，圖1A的積體電路的剖視圖。
圖1C係一些實施例中，圖1A的積體電路的另一剖視圖。
圖1D係一些實施例中，圖1A的積體電路的又一剖視圖。
圖2係一些實施例中，製作圖1A的積體電路所用的方法之流程圖。
圖3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、及9C係一些實施例中，圖1A的積體電路在多種製作階段的剖視圖。
搭配圖式的詳細說明有利於理解本發明實施例。實施例將搭配圖 式說明。在圖式中，類似標號通常指的是相同、功能類似、及/或結構類似的單元。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90。或其他角度，因此方向性用語僅用以說明圖示中的方向。
本發明實施例提供半導體裝置與其製作方法，其採用多階段蝕刻製程以形成導電接點於積體電路中的半導體裝置中。在多種實施例中，形成二維網狀結構的介電結構以隔離不同閘極結構與不同組的源極/汲極結構。每一階段在至少兩結構/層狀物之間可具有蝕刻選擇性。舉例來說，多階段蝕刻製程包括第一階段，其設置以較高速率等向蝕刻多組源極/汲極結構上的層間介電層，並以較低速率蝕刻分隔每一組源極/汲極結構的含金屬隔離結構。多階段蝕刻製程之後包含第二階段，其設置以蝕刻含金屬隔離結構，並使保留的層間介電層維持完整。多階段蝕刻製程之後包括第三階段，其設置以非等向蝕刻保留的層間介電層。藉由此處所述的多階段蝕刻製程，可明顯減少定義不同組所用的硬 遮罩損失，有利於增加形成導電接點的製程容許範圍。
圖1A係一些實施例中，積體電路100在多種製作階段之一的一部分上視圖。積體電路100通常為具有多個個別裝置(如電晶體、電容器、電阻、或類似物)形成其上的晶片。本發明所述的技術可用於多種不同型態的半導體裝置，其含有平面與三維裝置。
在製作階段時，可形成多個導電接點(如導電接點150)於積體電路100中。二維網狀的介電結構140可使導電接點彼此電性隔離。每一導電接點可電性連接至一組源極/汲極結構。圖1B、1C、及1D分別對應相同的製作階段中，積體電路100沿著不同方向(如圖1A所示)的剖視圖。舉例來說，圖1B的剖視圖沿著方向102，圖1C的剖視圖沿著方向104，而圖1D的剖視圖沿著方向106。
如圖1B所示的剖視圖，積體電路100包括基板110與多個主動鰭狀結構112。基板110可採用多種不同結構與材料。舉例來說，基板110可為基體矽基板、矽-絕緣層-矽基板、藍寶石上矽基板、或其他種類的基板。此外，基板110的組成可採用多種不同材料或其組合。主動鰭狀結構112包括一或多種半導體材料，且形成於基板110上(且自基板110凸起)。舉例來說，主動鰭狀結構112的組成可採用矽材、其他合適的導電材料、或上述之組合。在多種實施例中，主動鰭狀結構112可完全沿著第一橫向方向(如方向104及106)延伸，而多個閘極結構沿著第二橫向方向(如方向102)延伸並平行於導電接點150，如下詳述。主動鰭狀結構112可用於形成積體電路100中的電晶體，比如鰭狀場效電晶體。如此一來，主動鰭狀結構112設置以傳導個別電晶體中的電流。這些主動鰭狀結構有時可視作導體通道或通道。
積體電路100亦包括隔離區120。在一些實施例中，隔離區120為 淺溝槽隔離結構。隔離區120的形成方法可為產生溝槽於基板110中，將絕緣材料(比如介電材料如氧化矽)填入溝槽，並採用化學機械研磨等製程移除多餘的絕緣材料。主動鰭狀結構112通常具有相同或類似的尺寸與形狀。
積體電路100亦包括非主動鰭狀結構130。舉例來說，非主動鰭狀結構130可為虛置鰭狀物。非主動鰭狀結構130與導電的主動鰭狀結構112不同，因此不提供電流路徑。非主動鰭狀結構130可另外提供與主動鰭狀結構112類似的結構於積體電路100的主動區中，以減少基板110上的應力。如圖1B所示，兩個主動鰭狀結構112形成於非主動鰭狀結構130的第一側上，且超過兩個主動鰭狀結構112形成於非主動鰭狀結構130的第二側(與第一側相對)上。主動鰭狀結構112位於非主動鰭狀結構130的兩側上，並平行於非主動鰭狀結構130。
非主動鰭狀結構130可進一步提供關鍵尺寸一致性，因此可改善積體電路100的製作簡易性與效率，以及改善積體電路100的效能。在一些實施例中，非主動鰭狀結構130與主動鰭狀結構112的尺寸與形狀可相同或大致相同。然而與主動鰭狀結構112相較，非主動鰭狀結構130亦可較大、較小、較厚、較薄、較高、或較低。非主動鰭狀結構130的組成可為單一膜或複合膜，其組成可採用氧化矽、氮氧化矽、氮化矽、碳氮化矽、碳氮氧化矽、氧化鉿、氮化鉭、其他合適材料、或上述之組合。在一些實施例中，非主動鰭狀結構130的寬度可為10nm至20nm，而非主動鰭狀結構130與最靠近的主動鰭狀結構112之間的距離亦可為10nm至20nm。然而可實施這些範圍之外的尺寸。
積體電路100亦包括磊晶區160。在多種實施例中，磊晶區可各自設置為對應電晶體的源極結構或汲極結構。綜上所述，磊晶區160有時可視作源極/汲極結構。如圖1B所示，磊晶區160包括形成於主動鰭狀結構112上的第一磊 晶區，以及形成於主動鰭狀結構112上的第二磊晶區，其中第一磊晶區與第二磊晶區位於非主動鰭狀結構130的兩側上。磊晶區160的形成方法可採用磊晶成長製程，比如化學氣相沉積、氣相磊晶、分子束磊晶、液相磊晶、其他合適製程、或上述之組合。磊晶區160可摻雜合適摻質，包括n型或p型摻質如砷化氫、磷化氫、乙硼烷、其他合適摻質、或上述之組合。
積體電路100亦包括導電接點150。導電接點150電性耦接至磊晶區160，以將電子訊號輸入磊晶區160或自磊晶區160輸出電子訊號。舉例來說，導電接點150可電性耦接至內連線結構如下述的導電線路192，以連接磊晶區至積體電路100中的線路。在一些實施例中，導電接點150可為自對準接點。此處所述的用語自對準接點指的是不需光罩即可形成的接點。採用介電結構140及/或下述的多階段蝕刻製程，有利於改善導電接點150的形成方法，如下詳述。
積體電路100亦包括層間介電層180與介電結構140。對多種實施例中的特定蝕刻劑而言，層間介電層180具有第一蝕刻速率，而介電結構140具有第二蝕刻速率，使介電結構140的不同部分可圍繞導電接點150。舉例來說，在蝕刻層間介電層180時，介電結構140可維持實質上完整。綜上所述，層間介電層180與介電結構140的組成可採用不同材料或材料的組合。在一些實施例中，介電結構140包括氮化矽，而層間介電層180包括低介電常數的介電材料如氧化矽、氮氧化矽、碳氮化矽、碳氮氧化矽、或上述之組合。然而亦可實施其他材料以形成介電結構140與層間介電層180。由於介電結構140與層間介電層180之間的蝕刻選擇性，採用介電結構140可提供一或多種優點如較少硬遮罩損失、可移除非主動鰭狀結構130上的金屬氧化物、且在形成磊晶區160時具有較佳的磊晶著陸控制，而其他可能的優點將詳述於下。如圖1A的上視圖所示，介 電結構140可為二維網狀結構，其包含多個部分以圍繞導電接點150之一。換言之，介電結構包括多個網狀物(或開口)，其分別填有層間介電層180的不同部分。
在圖1B至1D的剖視圖中，積體電路100包括導電線路192、層間介電層194、與鈍化層196，其未圖示於圖1A的上視圖中以求圖式清楚。這些結構可輸送電子訊號至導電接點150或自導電接點150輸送訊號，進而電性耦接導電接點150至積體電路100的其他區域。舉例來說，導電線路192可作為通孔結構或插塞結構，且其組成可為導電材料如銅、鋁、鎢、其他合適材料、或上述之組合。形成層間介電層194以與導電線路192相鄰，並提供導電線路192所需的電性隔離。層間介電層194與層間介電層180包含類似材料，因此不重述相關內容。鈍化層196通常為晶片鈍化層，其可提供積體電路100所用的外側屏障。舉例來說，鈍化層196的形成方法可採用氧化製程如熱氧化製程，且其組成材料可為氧化矽、鎳、不鏽鋼、鋁、其他合適材料、或上述之組合。應理解的是，積體電路100可包含額外內連線層(未圖示)於層間介電層194與鈍化層196之間。
圖1C顯示積體電路100的多個閘極結構170。閘極結構170可自作為對應電晶體所用的閘極。可實施每一閘極結構170如高介電常數的介電層與金屬閘極結構。在這些實施方式中，堆疊包括導電金屬材料與高介電常數的介電材料。堆疊亦可包含功函數層、蓋層、及/或其他層以形成預定應用所用的合適高介電常數的介電層與金屬閘極結構。高介電常數的介電層與金屬閘極結構的形成方法可採用多種合適製程，包括閘極優先或閘極後製的實施方法。如圖1A中的虛線所示，閘極結構170通常平行(沿著圖1A的方向102延伸而平行)，且可為平行閘極堆疊的部分。然而可由多種方式實施閘極結構170，包括多晶矽閘極結構與其他種類的閘極結構。閘極結構170通常形成於主動鰭狀結構112上。
圖1C亦顯示多個閘極間隔物172。閘極間隔物172可採用單層材料或多層材料，其可採用高介電常數的介電材料、低介電常數的介電層、或上述之組合，比如氧化矽、氮氧化矽、氮化矽、碳氮化矽、碳氮氧化矽、氧化鉿、氮化鉭、其他合適材料、或上述之組合。閘極間隔物172通常可提供閘極結構170所用的電性隔離，以避免漏電流並改善效能。
圖2係一些實施例中，製作積體電路的方法200之流程圖。舉例來說，方法200的至少一些步驟可用於形成含有多個鰭狀場效電晶體、奈米片電晶體、奈米線電晶體、垂直電晶體、或類似物的積體電路(如積體電路100)。值得注意的是，方法200僅為舉例而非侷限本發明實施例。綜上所述，應理解在圖2的方法200之前、之中、與之後可提供額外步驟，且一些其他步驟僅簡述於此。
在一些實施例中，方法200的步驟可分別與積體電路100於圖3A、3B、3C、4A、4B、4C、5A、5B、5C、6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、及9C所示的多種製作階段的剖視圖相關。具體而言，圖3A、4A、5A、6A、7A、8A、及9A的剖視圖沿著方向102(圖1A)，圖3B、4B、5B、6B、7B、8B、及9B的剖視圖沿著方向104(圖1A)，而圖3C、4C、5C、6C、7C、8C、及9C沿著方向106(圖1A)。
步驟201提供多種製作階段之一的部分形成的積體電路(圖3A至3C)。如圖3A至3C所示，積體電路100包括隔有淺溝槽隔離區120所分隔的主動鰭狀結構112、形成於主動鰭狀結構112上的磊晶區160、閘極間隔物172所圍繞的閘極結構170、與位於兩個相鄰的主動鰭狀結構112之間的非主動鰭狀結構130。此外，此部分形成的積體電路100可包含介電結構140形成於閘極結構170上(如圖3B及3C所示)，層間介電層180形成於磊晶區160上(如圖3A至3C所示)，以及隔 離結構210形成於非主動鰭狀結構130上。在一些實施例中，可形成隔離結構210以隔離相鄰的閘極結構或閘極部分，其之後將移除於形成導電接點150時(見圖1B)。舉例來說，隔離結構210可包含金屬氧化物材料如氧化鉿、氧化鋁、氧化鋯、其他合適材料、或上述之組合。
接著形成多個可圖案化層(如圖案化層220、230、及240)於積體電路100上，以圖案化層間介電層180。圖案化層220、230、及240可分別為底層、中間層、與光阻，其可對應曝光製程以產生圖案，且這些圖案可經由一或多道蝕刻製程轉移至層間介電層180，如圖3A至3C所示。在多種實施例中，移除層間介電層180的多個部分，之後可填入介電結構140以設置為電性隔離相鄰的導電接點，其有時可視作MD結構。綜上所述，此介電結構140有時可視作切割MD。
如圖3A所示，移除此組磊晶區160的側部上的層間介電層180的第一部分180-1(以虛線表示)。在一些實施例中，第一部分180-1的延伸方向平行於主動鰭狀結構112與非主動鰭狀結構130的長度方向(如方向104及106)。以圖3B為例，移除閘極結構170之一的側部之一上的層間介電層180的第二部分180-2(亦以虛線表示)。在一些實施例中，第二部分180-2的延伸方向平行於閘極結構170的長度方向(如方向102)。以圖3C為例，可保留一閘極結構的一側上的層間介電層180的第三部分180-3。在一些實施例中，第三部分180-3的延伸方向平行於閘極結構170的長度方向(如方向102)。
在多種製作階段之一中，步驟202形成含有額外介電結構140(有時視作切割MD)的積體電路100，以隔離層間介電層180的不同部分(圖4A至4C)。如圖4A所示，可將介電材料如氮化矽填入移除的第一部分180-1以形成介電結構140-1。如圖4B所示，可將介電材料如氮化矽填入移除的第二部分180-2 以形成介電結構140-2。介電結構140-1及140-2可分別符合移除的第一部分180-1與第二部分180-2的輪廓與尺寸。此外，介電結構140-1及140-2與原本的介電結構140(形成於閘極結構170上)具有相同材料，因此原本與新形成的介電結構140可一起視作一體成形的結構。在一些實施例中，介電結構140形成為二維網狀物，而多個隔離或切割的層間介電層180位於其中。此隔離的層間介電層180的腳位可設置為定義導電接點150，如圖1A所示。
多種製作階段之一的步驟203中，積體電路100包括二維硬遮罩520(圖5A至5C)。在多種實施例中，硬遮罩520可圍繞圖1A所示的積體電路100的輪廓。綜上所述，圖5A至5C的每一剖視圖中的硬遮罩520可視作層間介電層180及/或介電結構140上並對準其個別外側側壁的一對部分。此硬遮罩可設置以圍繞一組MD結構，其可共用類似的形成條件(如類似的蝕刻條件)及/或類似的尺寸。綜上所述，硬遮罩520有時可視作GMD硬遮罩。
為形成硬遮罩520，可採用多層或單層的圖案化方案。舉例來說，可形成遮罩層於層間介電層180與介電結構140上。接著可形成底層於遮罩層上，且可形成中間層於底層上。接著可形成光阻於中間層上。遮罩層、底層、與中間層有利於採用光阻所進行的光微影製程。舉例來說，遮罩層可為硬遮罩，且其組成可採用多種合適材料。底層的組成可採用多種合適材料，包括碳、氧、與氫為主的材料。中間層的組成亦可採用多種合適材料，包括矽、氧、與氮為主的材料。
藉由圖案化光阻層以及移除中間層、底層、與遮罩層的個別部分，可將光阻層的圖案轉移至中間層、底層、與遮罩層。移除中間層、底層、與遮罩層的個別部分的方法可採用蝕刻技術，比如電漿蝕刻、反應性離子蝕刻、 其他合適製程、或上述之組合。可採用蝕刻化學劑如四氟化碳、三氟化氮、氯、或其他合適的蝕刻化學劑。
在多種製作階段之一中，步驟204進行蝕刻製程的第一階段601於積體電路100上(圖6A至6C)。如圖6A至6C所示，移除層間介電層的部分(如上側部分)以露出隔離結構210(如含金屬的隔離結構)。在多種實施例中，第一階段601可包含等向乾蝕刻製程，其中蝕刻化學劑包括氫氟酸、氨、其他合適的蝕刻化學劑、或上述之組合。此外，第一階段601中採用的蝕刻化學劑在層間介電層180以及介電結構140與硬遮罩520之間具有蝕刻選擇性。舉例來說，在第一階段601中採用蝕刻化學劑時，層間介電層180的蝕刻速率高於介電結構140與硬遮罩520的蝕刻速率，其有利於在第一階段601中進行多方向的等向蝕刻，而不明顯損失隔離結構210與硬遮罩520的材料。如此一來，步驟204之後的層間介電層180的介電材料只少量或不保留於隔離結構210的上表面上。
在多種製作階段之一中，步驟205進行蝕刻製程的第二階段701於積體電路100上(圖7A至7C)。如圖7A所示，移除露出的隔離結構210(圖6A)。此外，在移除隔離結構210時，第二階段701亦可同時移除硬遮罩520(圖6A至6C)。在多種實施例中，第二階段701可包含等向乾蝕刻製程，其中每一化學劑可採用三氯化硼或其他合適的蝕刻化合物。此外，第二階段701所用的蝕刻化學劑在隔離結構210與硬遮罩520以及層間介電層180與介電結構140之間具有蝕刻選擇性。舉例來說，採用第二階段701中的蝕刻化學劑時，隔離結構210與硬遮罩520的蝕刻速率高於層間介電層180與介電結構140的蝕刻速率，其有利於在第二階段701中進行多方向的等向蝕刻，而不明顯損失層間介電層180與介電結構140的材料。如此一來在步驟205之後，只保留少量(或無)隔離結構210，以及隔離結構 210的上表面上與層間介電層180與介電結構140的上表面上的硬遮罩520。
在多種製作階段之一中，步驟206進行蝕刻製程的第三階段801於積體電路100上(圖8A至8C)。如圖8A至8C所示，移除層間介電層180的一部分(如中間部分)以露出磊晶區160。一旦露出磊晶區160，即可保留層間介電層180的一部分(如下側部分)。層間介電層180的下側部分可位於磊晶區160與非主動鰭狀結構130之間、位於磊晶區160與介電結構140的內側側壁之間、或位於磊晶區160之下。在多種實施例中，第三階段801可包含非等向乾蝕刻製程，其中蝕刻化學劑包括碳氟化物如六氟丁二烯、氧氣、氬氣、與其他合適的蝕刻化合物。此外，第三階段801所用的蝕刻化學劑在層間介電層180以及介電結構140、非主動鰭狀結構130、與閘極間隔物172之間具有蝕刻選擇性。舉例來說，採用第三階段801中的蝕刻化學劑時，可由較高速率方向性(如垂直)地蝕刻層間介電層180，並以較低速率蝕刻介電結構140、非主動鰭狀結構130、與閘極間隔物172，因此可維持介電結構140、非主動鰭狀結構130、與閘極間隔物172的輪廓與尺寸。如此一來，步驟206之後沒有(或少量)自介電結構140、非主動鰭狀結構130、與閘極間隔物172損失的材料。
在多種製作階段之一中，步驟207的積體電路100包括導電接點150(如圖8A至8C)。在多種實施例中，可形成一或多種導電材料於露出的磊晶區160上，以形成導電接點150。如上所述，物理接觸磊晶區的導電接點150設置以電性連接磊晶區160至其他結構。如圖1A所示，可分別形成這些導電接點，如隔有(如電性隔有)網狀介電結構140的多個島狀物，且由圖9A至9C的不同剖面圖較易理解此結構。在一些實施例中，導電接點150各自的延伸方向可平行於閘極結構的長度方向。此外，每一導電接點150可耦接至一組磊晶區160，其可包含隔 有非主動鰭狀結構的一對合併的磊晶區，如圖9A至9C所示。應理解每一導電接點可耦接至任何數目的磊晶區(磊晶區可合併或分開)，其屬於本發明實施例的範疇。
導電接點150可包含金屬材料。金屬材料可包含鎢。除了鎢以外，亦可採用其他金屬材料如銅、金、鈷、釕、上述之組合、上述之多層、上述之合金、或類似物以形成導電接點150。導電接點150的形成方法可採用多種合適製程，比如化學氣相沉積、物理氣相沉積、電鍍、無電鍍、其他合適製程、或上述之組合。接著在形成結構如上述的導電線路192、層間介電層194、與鈍化層196之前，採用化學機械研磨等製程使導電接點150的露出表面平滑。
雖然上述內容集中在採用三階段蝕刻製程露出磊晶區160(以及接著形成導電接點150)，但應理解一些其他實施例中的磊晶區160的形成方法所採用的蝕刻製程可包含任何數目的階段。舉例來說，藉由形成所述的二維網狀介電結構140，可隔離分別覆蓋不同組的磊晶(源極/汲極)結構的層間介電層180的不同部分，見圖2的步驟202。接著可形成二維硬遮罩於層間介電層180的這些不同部分周圍(見圖2的步驟203)。藉由蝕刻層間介電層180的不同部分(比如採單一階段的非等向乾蝕刻製程)，可將金屬材料填入蝕刻的部分以形成導電接點。此非等向乾蝕刻製程可採用蝕刻化學劑，其包含碳氟化物如六氟丁二烯、氧氣、氬氣、與其他合適的蝕刻化合物。
如上詳述，本發明實施例提供半導體裝置與其製作方法，其採用多階段的蝕刻製程以形成導電接點於積體電路中的半導體裝置中。多階段蝕刻製程可採用較高蝕刻選擇性的額外介電區，造成此應用的準確性較大。如此一來，可減少硬遮罩損失、可自非主動鰭狀結構移除金屬氧化物、可達較大的製 程容許範圍、以及其他可能的優點。
本發明一實施方法為半導體裝置的製作方法。方法包括露出多組磊晶區上的第一組之上的層間介電層的第一部分。方法包括進行蝕刻製程的第一階段，以移除層間介電層的第一部分的上側部分。方法包括進行蝕刻製程的第二階段，以移除第一組的磊晶區的相鄰磊晶區之間的隔離結構。方法包括進行蝕刻製程的第三階段，以移除層間介電層的第一部分的中間部分，進而露出第一組的磊晶區。
在一些實施例中，方法更包括形成導電接點以電性耦接至第一組的磊晶區。
在一些實施例中，蝕刻製程的第一階段包括等向乾蝕刻製程，其包括的蝕刻化學劑為氫氟酸、氨、或上述之組合。
在一些實施例中，蝕刻製程的第二階段包括等向乾蝕刻製程，其包括的蝕刻化學劑為三氯化硼。
在一些實施例中，蝕刻製程的第三階段包括非等向乾蝕刻製程，其包括的蝕刻化學劑為碳氟化物、氧氣、氬氣、或上述之組合，且碳氟化物包括六氟丁二烯。
在一些實施例中，進行蝕刻製程的第一階段之步驟更包括露出隔離結構。
在一些實施例中，隔離結構位於相鄰磊晶區之間的非主動鰭狀結構上。
在一些實施例中，進行蝕刻製程的第二階段之步驟更移除圍繞上述多組磊晶區的硬遮罩層。
在一些實施例中，方法更包括形成網狀介電結構以分隔上述多組磊晶區。
在一些實施例中，網狀介電結構包括填有層間介電層的個別部分的多個網孔。
本發明另一實施方式為半導體裝置的製作方法。方法包括將層間介電層分成多個部分。層間介電層的部分沿著第一橫向方向與第二橫向方向彼此分開，並分別覆蓋多組磊晶區。方法包括進行蝕刻製程以露出上述多組磊晶區，其中蝕刻製程結合多個階段，且每一階段包括個別的蝕刻劑。方法包括形成多個導電接點以分別電性耦接至上述多組磊晶區。
在一些實施例中，階段的第一階段包括等向乾蝕刻製程，其包含的蝕刻化學劑為氫氟酸、氨、或上述之組合。
在一些實施例中，方法更包括經由第一階段移除部分的層間介電層的上側部分。
在一些實施例中，階段的第二階段包括等向乾蝕刻製程，其包含的蝕刻化學劑為三氯化硼。
在一些實施例中，方法更包括經由第二階段移除每一上述多組磊晶區的相鄰磊晶區之間的隔離結構。
在一些實施例中，階段的第三階段包括非等向乾蝕刻製程，其包含的蝕刻化學劑為碳氟化物、氧氣、氬氣、或上述之組合，且碳氟化物包括六氟丁二烯。
在一些實施例中，方法更包括經由第三階段移除部分的層間介電層的個別中間部分，以露出上述多組磊晶區。
在一些實施例中，將層間介電層分成多個部分的步驟更包括形成網狀介電結構以分隔上述多組磊晶區。
本發明又一實施方式為半導體裝置。半導體裝置包括多組源極/汲極結構。半導體裝置包括多個導電接點，其中導電接點分別電性耦接至上述多組源極/汲極結構。半導體裝置包括網狀介電結構以分隔導電接點，其中導電接點沿著第一橫向方向與第二橫向方向彼此分開，且第一橫向方向與第二橫向方向彼此垂直。
在一些實施例中，每一導電接點沿著第一橫向方向與第二橫向方向之一延伸。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
200:方法
201,202,203,204,205,206,207:步驟

Claims (10)

  1. 一種半導體裝置的製作方法，包括：露出多組磊晶區上的一第一組之上的一層間介電層的第一部分；進行一蝕刻製程的第一階段，以移除該層間介電層的第一部分的上側部分；進行一蝕刻製程的第二階段，以移除該第一組的磊晶區的相鄰磊晶區之間的一隔離結構；以及進行一蝕刻製程的第三階段，以移除該層間介電層的第一部分的中間部分，進而露出該第一組的磊晶區。
  2. 如請求項1之半導體裝置的製作方法，其中該蝕刻製程的第一階段包括等向乾蝕刻製程，其包括的蝕刻化學劑為氫氟酸、氨、或上述之組合。
  3. 如請求項1或2之半導體裝置的製作方法，其中該蝕刻製程的第二階段包括等向乾蝕刻製程，其包括的蝕刻化學劑為三氯化硼。
  4. 如請求項1或2之半導體裝置的製作方法，其中該蝕刻製程的第三階段包括非等向乾蝕刻製程，其包括的蝕刻化學劑為碳氟化物、氧氣、氬氣、或上述之組合，且碳氟化物包括六氟丁二烯。
  5. 如請求項1或2之半導體裝置的製作方法，其中進行該蝕刻製程的第一階段之步驟更包括露出該隔離結構。
  6. 如請求項5之半導體裝置的製作方法，其中該隔離結構位於相鄰磊晶區之間的一非主動鰭狀結構上。
  7. 如請求項1或2之半導體裝置的製作方法，更包括形成一網狀介電結構以分隔上述多組磊晶區。
  8. 如請求項7之半導體裝置的製作方法，其中該網狀介電結構包括 填有該層間介電層的個別部分的多個網孔。
  9. 一種半導體裝置的製作方法，包括：將一層間介電層分成多個部分，其中該層間介電層的該些部分沿著一第一橫向方向與一第二橫向方向彼此分開，並分別覆蓋多組磊晶區；進行一蝕刻製程以露出上述多組磊晶區，其中該蝕刻製程結合多個階段，且每一該些階段包括個別的蝕刻劑；以及形成多個導電接點以分別電性耦接至上述多組磊晶區。
  10. 一種半導體裝置，包括：多組源極/汲極結構；多個導電接點，其中該些導電接點分別電性耦接至上述多組源極/汲極結構；以及一網狀介電結構，分隔該些導電接點且從該些導電接點的底表面下方延伸至該些導電接點的頂表面，其中該些導電接點沿著一第一橫向方向與一第二橫向方向彼此分開，且該第一橫向方向與該第二橫向方向彼此垂直。
TW110114888A 2020-04-28 2021-04-26 半導體裝置與其製作方法 TWI770956B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063016430P 2020-04-28 2020-04-28
US63/016,430 2020-04-28
US17/166,564 2021-02-03
US17/166,564 US11757010B2 (en) 2020-04-28 2021-02-03 Multi-stage etching process for contact formation in a semiconductor device

Publications (2)

Publication Number Publication Date
TW202141695A TW202141695A (zh) 2021-11-01
TWI770956B true TWI770956B (zh) 2022-07-11

Family

ID=77370938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114888A TWI770956B (zh) 2020-04-28 2021-04-26 半導體裝置與其製作方法

Country Status (3)

Country Link
US (1) US20230378283A1 (zh)
CN (1) CN113314464A (zh)
TW (1) TWI770956B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163646A1 (en) * 2014-12-05 2016-06-09 Qualcomm Incorporated Strapped contact in a semiconductor device
US20180261599A1 (en) * 2017-03-13 2018-09-13 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and operation thereof
TW201933613A (zh) * 2017-11-15 2019-08-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163646A1 (en) * 2014-12-05 2016-06-09 Qualcomm Incorporated Strapped contact in a semiconductor device
US20180261599A1 (en) * 2017-03-13 2018-09-13 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and operation thereof
TW201933613A (zh) * 2017-11-15 2019-08-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
TW202141695A (zh) 2021-11-01
US20230378283A1 (en) 2023-11-23
CN113314464A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
US11121256B2 (en) Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
TWI682442B (zh) 半導體結構與其形成方法
TWI591827B (zh) 半導體元件及其形成方法
TW201419544A (zh) 半導體裝置之接觸結構、金氧半導體場效電晶體、及半導體裝置之製造方法
TWI739187B (zh) 半導體裝置的形成方法
TW202025310A (zh) 半導體裝置的形成方法
US11393912B2 (en) Semiconductor structure with metal cap layer
CN112563192A (zh) 半导体结构的形成方法
TW201913879A (zh) 半導體裝置結構
TW201913751A (zh) 半導體元件及其形成方法
TW202129765A (zh) 半導體裝置的形成方法
TW202044593A (zh) 鰭狀場效電晶體裝置
TWI770956B (zh) 半導體裝置與其製作方法
CN115172453A (zh) 半导体元件
US11810966B2 (en) Semiconductor structure and method for fabricating the same
TW202217979A (zh) 半導體裝置
TW202305947A (zh) 半導體裝置
US11757010B2 (en) Multi-stage etching process for contact formation in a semiconductor device
TW202131519A (zh) 半導體裝置
TW202129837A (zh) 半導體結構
CN112786701A (zh) 半导体结构的形成方法
TWI782497B (zh) 半導體裝置與其製造方法
TWI831246B (zh) 多閘極裝置與其形成方法
TWI835184B (zh) 半導體裝置與其形成方法
WO2021241072A1 (ja) 半導体装置