TWI683312B - 用於自動參考記憶體單元讀取技術的方法 - Google Patents

用於自動參考記憶體單元讀取技術的方法 Download PDF

Info

Publication number
TWI683312B
TWI683312B TW107146309A TW107146309A TWI683312B TW I683312 B TWI683312 B TW I683312B TW 107146309 A TW107146309 A TW 107146309A TW 107146309 A TW107146309 A TW 107146309A TW I683312 B TWI683312 B TW I683312B
Authority
TW
Taiwan
Prior art keywords
memory
memory cells
value
bits
logic state
Prior art date
Application number
TW107146309A
Other languages
English (en)
Other versions
TW201937498A (zh
Inventor
拉吉安諾 米契尼
帕歐羅 阿瑪托
弗得瑞 皮歐
亞歷山卓 奧蘭多
馬克 斯佛森
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201937498A publication Critical patent/TW201937498A/zh
Application granted granted Critical
Publication of TWI683312B publication Critical patent/TWI683312B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本發明描述與自動參考記憶體單元讀取技術相關之方法、系統及器件。自動參考讀取可在將使用者資料儲存於記憶體單元中之前編碼該使用者資料以包含具有一第一邏輯狀態之預定數目個位元。該自動參考讀取可將該使用者資料中具有一第一邏輯狀態之位元之一總數目儲存於記憶體單元之一單獨集合中。隨後，可藉由將一讀取電壓施加至儲存該使用者資料之該等記憶體單元來實行讀取該使用者資料，同時藉由啟動具有該第一邏輯狀態之該等記憶體單元之一子集來監測一系列切換事件。該自動參考讀取可比較經啟動記憶體單元之數目與該預定數目或該總數目以判定是否已偵測到具有該第一邏輯狀態之所有該等位元。

Description

用於自動參考記憶體單元讀取技術的方法
技術領域係關於自動參考記憶體單元讀取技術。
下文大體上係關於操作一記憶體陣列且更具體而言係關於自動參考記憶體單元讀取技術。
記憶體器件廣泛用來在各種電子器件(諸如電腦、無線通信器件、相機、數位顯示器及類似者)中儲存資訊。藉由程式化一記憶體器件之不同狀態來儲存資訊。例如，二進位器件具有兩種狀態，通常由一邏輯「1」或一邏輯「0」表示。在其他系統中，可儲存兩種以上狀態。為了存取經儲存資訊，電子器件之一組件可讀取或感測記憶體器件中之經儲存狀態。為了儲存資訊，電子器件之一組件可在記憶體器件中寫入或程式化狀態。
存在各種類型之記憶體器件，包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM(DRAM)、同步動態RAM(SDRAM)、鐵電RAM(FeRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、快閃記憶體、相變記憶體(PCM)等。記憶體器件可為揮發性的或非揮發性的。即使在不存在一外部電源之情況下，非揮發性記憶體單元仍可維持其等經儲存邏輯狀態達延長時間段。揮發性記憶體單元可隨時間 丟失其等經儲存狀態，除非其等由一外部電源週期性地再新。
通常，改良記憶體器件可包含增加記憶體單元密度、增加讀取/寫人速度、增加可靠性、增加資料保存、降低功耗或降低製造成本以及其他度量。當記憶體單元展現可變電特性時，可期望一更穩健讀取技術來增加記憶體單元效能及可靠性。
100‧‧‧記憶體器件
102‧‧‧三維(3D)記憶體陣列
105‧‧‧記憶體單元
105-a‧‧‧記憶體單元
110‧‧‧存取線/字線
110-a‧‧‧字線
115‧‧‧位元線/數位線
115-a‧‧‧位元線
120‧‧‧列解碼器
125‧‧‧感測組件
125-a‧‧‧感測組件
130‧‧‧行解碼器
135‧‧‧輸入/輸出(I/O)
140‧‧‧記憶體控制器
145‧‧‧記憶體單元堆疊
202‧‧‧記憶體陣列
205-a‧‧‧電極
205-b‧‧‧電極
205-c‧‧‧電極
210‧‧‧邏輯儲存元件
220‧‧‧選擇器器件元件
225‧‧‧基板
301‧‧‧使用者資料型樣圖
302‧‧‧使用者資料型樣圖
310-a‧‧‧使用者資料
310-b‧‧‧使用者資料
315-a‧‧‧經編碼使用者資料
315-b‧‧‧經編碼使用者資料
320-a‧‧‧編碼程序
320-b‧‧‧編碼程序
325‧‧‧解碼程序
330‧‧‧計數資料
401‧‧‧圖
402‧‧‧圖
405‧‧‧讀取電壓
405-a‧‧‧第一讀取電壓
405-b‧‧‧第二讀取電壓
410‧‧‧使用者資料
420-a‧‧‧第一計數資料
420-b‧‧‧第二計數資料
422-a‧‧‧數字對
422-b‧‧‧數字對
422-c‧‧‧數字對
422-d‧‧‧數字對
425‧‧‧經編碼使用者資料
430‧‧‧偏移
500‧‧‧方塊圖
505‧‧‧記憶體陣列
510‧‧‧記憶體單元
515‧‧‧記憶體控制器
520‧‧‧字線
530‧‧‧參考組件
531‧‧‧參考組件
535‧‧‧感測組件
536‧‧‧感測組件
540‧‧‧數位線
545‧‧‧鎖存器
546‧‧‧鎖存器
550‧‧‧偏壓組件
555‧‧‧時序組件
560‧‧‧參考線
561‧‧‧參考線
565‧‧‧感測控制線
566‧‧‧感測控制線
600‧‧‧方塊圖
615‧‧‧記憶體控制器
620‧‧‧偏壓組件
625‧‧‧時序組件
630‧‧‧計數組件
635‧‧‧偵測組件
640‧‧‧比較組件
645‧‧‧讀取組件
650‧‧‧I/O組件
655‧‧‧程式化組件
660‧‧‧編碼組件
665‧‧‧旗標組件
700‧‧‧系統
705‧‧‧器件
710‧‧‧匯流排
715‧‧‧記憶體控制器
720‧‧‧記憶體單元
725‧‧‧基本I/O系統(BIOS)組件
730‧‧‧處理器
735‧‧‧I/O控制器
740‧‧‧周邊組件
745‧‧‧輸入
750‧‧‧輸出
800‧‧‧方法
805‧‧‧操作
810‧‧‧操作
815‧‧‧操作
820‧‧‧操作
825‧‧‧操作
830‧‧‧操作
900‧‧‧方法
905‧‧‧操作
910‧‧‧操作
915‧‧‧操作
920‧‧‧操作
1000‧‧‧方法
1005‧‧‧操作
1010‧‧‧操作
1015‧‧‧操作
1020‧‧‧操作
1100‧‧‧方法
1105‧‧‧操作
1110‧‧‧操作
1115‧‧‧操作
1120‧‧‧操作
1125‧‧‧操作
圖1繪示根據本發明之實施例之具有支援自動參考記憶體單元讀取技術之三維(3D)記憶體單元陣列之一記憶體器件圖之一實例。
圖2繪示根據本發明之實施例之支援自動參考記憶體單元讀取技術之3D記憶體陣列之一實例。
圖3A及圖3B繪示根據本發明之實施例之支援自動參考記憶體單元讀取技術之使用者資料型樣之實例。
圖4A及圖4B繪示根據本發明之實施例之支援自動參考記憶體單元讀取技術之技術。
圖5及圖6展示根據本發明之實施例之支援自動參考記憶體單元讀取技術之一器件之方塊圖。
圖7繪示根據本發明之實施例之包含支援自動參考記憶體單元讀取技術之一記憶體陣列之一系統之一方塊圖。
圖8至圖11繪示根據本發明之實施例之用於自動參考記憶體單元讀取技術之方法。
本專利申請案主張Mirichigni等人在2017年12月22日申請 之標題為「Auto-Referenced Memory Cell Read Techniques」之美國專利申請案第15/853,364號之優先權，該案受讓於本受讓人且其全部內容明確地以引用方式併入本文中。
在一些情況中，記憶體單元展現可源自各種因素(包含統計程序變動、循環事件(例如，對記憶體單元之讀取或寫入操作)或一漂移(例如，硫屬化物合金之一電阻變化))之非均勻、可變電特性。本發明之自動參考記憶體單元讀取技術可提供一可靠且穩健之讀取技術，其中藉由追蹤回應於施加至記憶體單元之一讀取電壓而啟動之記憶體單元之一數目來實行讀取一使用者資料集(例如，一碼字、一頁面)。在一些情況中，自動參考讀取可在讀取使用者資料時使用一預定數目以決定是否已考量與一第一邏輯狀態相關聯之記憶體單元。此外，自動參考讀取可在讀取使用者資料時判定與第一邏輯狀態相關聯之記憶體單元之一總數目。
在一些態樣中，自動參考讀取技術減少或消除可存在於一記憶體器件中之讀取參考記憶體單元之一單獨集合。讀取參考記憶體單元可能不擁有與其中歸因於各種原因(諸如製造程序步驟期間之不同程序條件(例如，電漿密度之一非均勻載入型樣)、不同循環事件以及其他原因)而儲存使用者資料之大多數記憶體單元共同之電特性。因此，讀取參考記憶體單元之單獨集合可在一讀取操作期間不提供一可靠參考方案。
自動參考讀取技術可包含一編碼方案以應用於使用者資料以在將經編碼使用者資料儲存於記憶體單元中之前建立經編碼使用者資料中具有一給定邏輯狀態(例如，一邏輯狀態1)之位元之一預定數目。該編碼方案可包含在編碼程序期間將數個額外位元(其等亦可稱為同位位元)添加至使用者資料。在一些實施例中，自動參考讀取可使用一不同編碼方 案，其在儲存使用者資料時將對應於使用者資料中具有一給定邏輯狀態(例如，一邏輯狀態1)之位元之一總數目之一計數資訊儲存於數個記憶體單元中。在一些情況中，計數資訊可儲存為二進位數，其表示使用者資料中具有給定邏輯狀態之位元之總數目。在其他情況中，計數資訊可經編碼以具有一給定權重(例如，20%、30%、50%(即，儲存計數資訊之記憶體單元之一半具有給定邏輯狀態)、75%)之一權重型樣。
在一些態樣中，一記憶體器件可包含配置成3D架構以儲存使用者資料之一PCM單元陣列，諸如3D XPointTM記憶體。3D XPointTM架構中之PCM單元(其亦可稱為3DXP記憶體單元)可表示與一第一臨限電壓集合相關聯之一第一邏輯狀態(例如，一邏輯狀態1)或與一第二臨限電壓集合相關聯之一第二邏輯狀態(例如，一邏輯狀態0)。在一些實施例中，一邏輯狀態1(例如，一PCM單元之一SET狀態，其亦可稱為SET單元或位元)對應於低於與一邏輯狀態0(例如，一PCM單元之一RESET狀態，其亦可稱為RESET單元或位元)相關聯之一臨限電壓集合之一臨限電壓集合。
自動參考讀取技術可包含將一電壓(例如，一讀取電壓)施加至一記憶體陣列，該記憶體陣列經組態以啟動含有經編碼使用者資料之一記憶體單元群組。該電壓可依據時間以一恆定改變速率增加。在一些情況中，該讀取電壓具有一單調遞增階梯形狀，使得針對一第一時間週期施加一第一電壓，接著針對一第二時間週期施加一第二電壓。經施加讀取電壓可藉由啟動儲存經編碼使用者資料之該記憶體單元群組來起始一系列切換事件。切換事件可歸因於一記憶體單元在跨該記憶體單元之經施加電壓超過一臨限電壓(例如，與該記憶體單元相關聯之一臨限電壓)時開啟(例 如，傳導可觀量之電流)。自動參考讀取技術可追蹤回應於讀取電壓而開啟(例如，啟動)之記憶體單元之一數目。
當使用者資料已用預定數目個記憶體單元編碼以具有一第一邏輯狀態(例如，一邏輯狀態1)時，自動參考讀取技術可比較經啟動記憶體單元之數目與儲存於一記憶體器件中之預定數目。當經啟動記憶體單元之數目小於預定數目時，自動參考讀取技術可繼續將讀取電壓施加(例如，增加)至記憶體陣列，同時追蹤經啟動之額外記憶體單元(例如，直至經啟動記憶體單元之數目匹配預定數目)。當經啟動記憶體單元之數目匹配預定數目時，自動參考讀取可停止將讀取電壓施加至記憶體陣列且判定經編碼使用者資料之所有經啟動記憶體單元具有第一邏輯狀態。此外，自動參考讀取可判定經編碼使用者資料之剩餘記憶體單元(例如，當經啟動記憶體單元之數目匹配預定數目時之非作用中記憶體單元)具有一第二邏輯狀態(例如，一邏輯狀態0)。
當使用者資料已用一額外記憶體單元集合(其儲存對應於使用者資料中具有一第一邏輯狀態(例如，一邏輯狀態1)之位元之一總數目之計數資訊)編碼時，自動參考讀取技術可自該額外記憶體單元集合讀取計數資訊以識別該總數目。總數目可儲存於一記憶體器件中以提供關於一讀取電壓是否可繼續(或可停止)之一準則同時回應於該讀取電壓而追蹤使用者資料之經啟動記憶體單元之數目。當經啟動記憶體單元之數目小於總數目時，自動參考讀取技術可繼續將讀取電壓施加(例如，增加)至記憶體陣列，同時追蹤經啟動之額外記憶體單元直至經啟動記憶體之數目匹配總數目。當使用者資料之經啟動記憶體單元之數目匹配總數目時，自動參考讀取技術可停止將讀取電壓施加至記憶體陣列且判定使用者資料之所有經 啟動記憶體單元具有第一邏輯狀態(例如，SET或RESET單元)。另外，自動參考讀取技術可判定使用者資料之剩餘記憶體單元(例如，當經啟動記憶體單元之數目匹配預定數目時之非作用中記憶體單元)具有一第二邏輯狀態(例如，SET或RESET單元)。
在一些情況中，計數資訊在儲存於額外記憶體單元集合中之前經編碼以具有一第一邏輯狀態(例如，一邏輯狀態1)之固定數目個位元。作為一實例，額外記憶體單元集合之一半可經組態以具有邏輯狀態1以表示計數資訊。在一讀取操作期間，自動參考讀取可追蹤額外記憶體單元集合之經啟動記憶體單元之數目，以判定是否考量額外記憶體單元集合中具有邏輯狀態1之所有記憶體單元。當已考量(例如，啟動)額外記憶體單元集合之所有記憶體單元時，自動參考讀取技術可在一記憶體器件中設定一旗標且自額外記憶體單元集合提取計數資訊。計數資訊可儲存於該記憶體器件中之一暫存器中，且該旗標可指示該暫存器中之計數資訊係使用者資料中展現一第一邏輯狀態(例如，一邏輯狀態1)之位元之一總數目之一有效表示(例如，呈二進位格式)。接著，該暫存器中之計數資訊可用來以上文所描述之一類似方式追蹤使用者資料中啟動之記憶體單元之一數目。在一些實施例中，與儲存使用者資料之記憶體單元相比，可將一不同讀取電壓施加至額外記憶體單元集合。另外或替代地，可將單一讀取電壓施加至額外記憶體單元集合及儲存使用者資料之記憶體單元。
下文在一記憶體器件中之一記憶體陣列之背景內容中進一步描述上文所介紹之本發明之特徵。接著描述特定非限制性實例以繪示根據一些實施例之自動參考記憶體單元讀取技術之各種特徵(例如，包含PCM單元或3DXP記憶體單元之記憶體陣列)。參考與自動參考記憶體單 元讀取技術相關之裝置圖、系統圖及流程圖進一步繪示及描述本發明之此等及其他特徵。然而，如一般技術者將明白，其他替代例及不同變動可經考量且落入本發明之範疇內。
圖1繪示根據本發明之實施例之一實例性記憶體器件100。記憶體器件100亦可稱為電子記憶體裝置。圖1係記憶體器件100之各種組件及特徵之一闡釋性表示。因而，應明白，記憶體器件100之組件及特徵經展示以繪示功能相互關係，且可不代表其等在記憶體器件100內之實際實體位置。在圖1之闡釋性實例中，記憶體器件100包含3D記憶體陣列102。3D記憶體陣列102包含可程式化以儲存不同狀態之記憶體單元105。在一些實施例中，各記憶體單元105可程式化以儲存兩種狀態，表示為一邏輯0及一邏輯1。在一些實施例中，一記憶體單元105可經組態以儲存兩種以上邏輯狀態。在一些實施例中，一記憶體單元105可包含一PCM單元(例如，3DXP記憶體單元)。儘管用一數字指示符標記圖1中包含之一些元件，但不標記其他對應元件，雖然其等係相同的或將被理解為類似以便增加所描繪特徵之可見性及清晰度。
3D記憶體陣列102可包含形成為彼此相鄰(例如，彼此疊置或靠近)之兩個或兩個以上二維(2D)記憶體陣列。與2D陣列相比，此可增加可放置或產生在單一晶粒或基板上之記憶體單元105之數目，其繼而可降低生產成本或增加記憶體器件之效能或兩者。基於圖1中所描繪之實例，3D記憶體陣列102包含記憶體單元105之兩個層級；然而，層級之數目可不限於兩個。各層級可經對準或經定位使得記憶體單元105可跨各層級彼此對準(精確地、重疊地或近似地)，從而形成一記憶體單元堆疊145。在一些情況中，記憶體單元堆疊145可包含彼此疊置之一PCM單元 (例如，3DXP記憶體單元)。
在一些實施例中，各列記憶體單元105連接至一存取線110，且各行記憶體單元105連接至一位元線115。存取線110及位元線115可實質上彼此垂直且可產生一記憶體單元陣列。如圖1中所展示，一記憶體單元堆疊145中之兩個記憶體單元105可共用一共同導電線，諸如一位元線115。即，一位元線115可與上記憶體單元105之底部電極及下記憶體單元105之頂部電極電子通信。在其他實施例中，記憶體單元105之各者(例如，上記憶體單元、下記憶體單元)可組態有其自身位元線。在此等情況中，記憶體單元可藉由一絕緣層分離。其他組態係可能的，例如一第三層可與一下層共用一存取線110。一般而言，一個記憶體單元105可定位於兩個導電線(諸如一存取線110及一位元線115)之交叉點處。此交叉點可稱為記憶體單元之位址。一目標記憶體單元105可為定位於一通電存取線110及位元線115之交叉點處之一記憶體單元105；即，存取線110及位元線115可經通電以便在其等交叉點處讀取或寫入一記憶體單元105。與相同存取線110或位元線115電子通信(例如，連接)之其他記憶體單元105可稱為未標定記憶體單元105。
如上文所論述，電極可耦合至一記憶體單元105及一存取線110或一位元線115。術語電極可係指電導體，且在一些情況中可用作一記憶體單元105之一電接觸件。一電極可包含在記憶體器件100之元件或組件之間提供一導電路徑之一跡線、導線、導電線、導電層或類似者。在一些實施例中，一記憶體單元105可包含定位於一第一電極與一第二電極之間的硫屬化物合金。第一電極之一側可耦合至一存取線110且第一電極之另一側耦合至硫屬化物合金。另外，第二電極之一側可耦合至一位元 線115且第二電極之另一側耦合至硫屬化物合金。第一電極及第二電極可為相同材料(例如，碳)或不同材料。在其他實施例中，記憶體單元105可包含用來將硫屬化物合金分成如圖2中所描繪之兩個部分之一額外電極。硫屬化物合金之一第一部分可具有不同於硫屬化物合金之一第二部分之組合物。在一些實施例中，硫屬化物合金之第一部分可具有不同於硫屬化物合金之第二部分之一功能。額外電極可具有相同於第一電極及/或第二電極之材料(例如，碳)或不同於第一電極及/或第二電極之材料。
可藉由通電至或選擇存取線110及位元線115而對記憶體單元105執行操作，諸如讀取及寫入。在一些實施例中，存取線110可稱為字線110，且位元線115可稱為數位線115。在不失理解或操作之情況下，對字線及位元線或其等類似物之引用係可互換的。通電至或選擇一字線110或一數位線115可包含將一電壓施加至各自線。字線110及數位線115可由導電材料製成，諸如金屬(例如，銅(Cu)、鋁(Al)、金(Au)、鎢(W)、鈦(Ti))、金屬合金、碳、導電摻雜半導體、或其他導電材料、合金、化合物或類似者。
在一些架構中，一記憶體單元105之邏輯儲存器件(例如，一電容器、一電阻器)可藉由一選擇組件與數位線115電隔離。字線110可連接至且可控制選擇組件。例如，選擇組件可為一電晶體且字線110可連接至該電晶體之閘極。通電至字線110導致一記憶體單元105之邏輯儲存器件與其對應數位線115之間的一電連接或閉合電路。接著可存取數位線115以讀取或寫入記憶體單元105。在選擇一記憶體單元105之後，所得信號可用來判定經儲存邏輯狀態。在一些情況中，一第一邏輯狀態可對應於無電流或可忽略小電流，而一第二邏輯狀態可對應於有限量之電流。在一 些情況中，記憶體單元105可包含皆具有兩個端子且可不利用一單獨選擇組件之3DXP記憶體單元或一自選擇記憶體(SSM)單元。因而，3DXP記憶體單元或SSM單元之一個端子可電連接至一字線110，且3DXP記憶體單元或SSM單元之另一端子可電連接至一數位線115。
可透過一列解碼器120及一行解碼器130控制對記憶體單元105之存取。例如，一列解碼器120可自記憶體控制器140接收一列位址且基於該經接收列位址通電至適當字線110。類似地，行解碼器130可自記憶體控制器140接收一行位址且通電至適當數位線115。例如，3D記憶體陣列102可包含多個字線110(標記為WL_B1(或WL_T1)至WL_BM(或WL_TM))及多個數位線115(標記為DL_1至DL_N，其中M及N取決於陣列大小)。因此，藉由通電至一字線110及一數位線115(例如，WL_B2及DL_3)，可存取其等交叉點處之記憶體單元105。
在存取之後，可由感測組件125讀取或感測一記憶體單元105以判定記憶體單元105之經儲存狀態。例如，可將一電壓施加至一記憶體單元105(使用對應字線110及數位線115)且一所得電流之存在可取決於經施加電壓及記憶體單元105之臨限電壓。在一些情況中，可施加一個以上電壓。另外，若一經施加電壓不導致電流流動，則可施加其他電壓直至感測組件125偵測到一電流。藉由評估導致電流流動之電壓，可判定記憶體單元105之經儲存邏輯狀態。在一些情況中，該電壓可在量值上斜升直至偵測到一電流流動(例如，一記憶體單元105開啟，接通，傳導電流或變為啟動)。在其他情況中，可循序地施加預定電壓直至偵測到一電流。同樣地，可將一電流施加至一記憶體單元105，且產生該電流之電壓之量值可取決於記憶體單元105之電阻或臨限電壓。
感測組件125可包含各種電晶體或放大器以便偵測及/或放大信號之一差異，此可稱為鎖存。接著，可透過行解碼器130輸出記憶體單元105之經偵測邏輯狀態作為輸入/輸出(I/O)135。在一些情況中，感測組件125可為一行解碼器130或列解碼器120之部分。或者，感測組件125可連接至行解碼器130或列解碼器120或與行解碼器130或列解碼器120電子通信。圖1亦展示配置感測組件125-a(在虛線框中)之一替代選項。熟習此項技術者將明白，感測組件125可與行解碼器130或列解碼器120相關聯，而不會喪失任何功能性。
可藉由類似地通電至相關字線110及數位線115來設定或寫入一記憶體單元105，且可將至少一個邏輯值儲存於記憶體單元105中。行解碼器130或列解碼器120可接受待寫入至一或多個記憶體單元105之資料(例如，I/O 135)。
在一些記憶體架構中，存取記憶體單元105可使經儲存邏輯狀態降級或損毀，且可執行重寫或再新操作以將原始邏輯狀態傳回至記憶體單元105。在DRAM中，例如，電容器可在一感測操作期間部分或完全放電，從而損壞經儲存邏輯狀態。因此，可在一感測操作之後重寫邏輯狀態。另外，通電至單一字線110可導致列中之所有記憶體單元105放電；因此，列中之若干或所有記憶體單元105可經歷一重寫程序。在非揮發性記憶體(諸如SSM、PCM(例如，3DXP記憶體)、FeRAM或3D反及(NAND)記憶體)中，存取記憶體單元105可能不會損毀邏輯狀態且因此，記憶體單元105不會在存取之後經歷重寫。
記憶體控制器140可透過各種組件(例如，列解碼器120、行解碼器130及感測組件125)控制記憶體單元105之操作(例如，讀取、寫 入、重寫、再新、放電)。在一些情況中，列解碼器120、行解碼器130及感測組件125之一或多者可與記憶體控制器140共置。記憶體控制器140可產生列及行位址信號以便通電至一給定字線110及數位線115。記憶體控制器140亦可產生及控制記憶體器件100之操作期間使用之各種電壓或電流。
記憶體控制器140可透過I/O 135接收使用者資料。在一些實施例中，記憶體控制器140編碼使用者資料以在將使用者資料儲存於記憶體單元105中之前滿足一條件。當經編碼使用者資料具有展現一給定邏輯狀態(例如，一邏輯狀態1)之預定數目個位元時可滿足該條件。舉例而言，經編碼使用者資料可經組態以使儲存經編碼使用者資料之50%記憶體單元展現邏輯狀態1，而另外50%記憶體單元展現一邏輯狀態0。此可稱為平衡編碼程序，其中一半經編碼使用者資料位元具有一邏輯狀態1，且另一半具有一邏輯狀態0。在一些實例中，計數資料可被定義為具有給定邏輯狀態(例如，一邏輯狀態1或一邏輯狀態0)之經編碼使用者資料之位元之數目，且計數資料之值可由記憶體控制器140編碼及儲存(例如，於一暫存器中)。在編碼程序期間，記憶體控制器140可將特定數目個位元(例如，同位位元)添加至使用者資料以建立預定數目個記憶體單元以展現給定邏輯狀態。由於添加同位位，經編碼使用者資料可具有多於使用者資料之位元。在一些實施例中，可在編碼程序期間採用展現邏輯狀態1之記憶體單元之一百分比值(例如，40%、50%、60%、75%)，且如上述，代表具有一給定邏輯狀態(例如，一邏輯狀態1或一邏輯狀態0)之經編碼使用者資料之位元之數目之經編碼計數資料可由記憶體控制器140儲存(例如，於一暫存器中)。此外，可利用恆定權重碼，其中所有碼字(例如，具有選用同位 位元之經編碼使用者資料)可具有一給定邏輯狀態之相同數目個位元，而無論碼字之長度為何。在此等例項中，具有給定邏輯狀態之位元之總百分比可取決於碼字之長度而改變，然而具有給定邏輯狀態之經編碼使用者資料之位元之數目跨採用恆定權重碼方案之所有碼字係相同的。
記憶體控制器140可將一讀取電壓施加至記憶體陣列102以啟動含有經編碼使用者資料之記憶體單元105之一群組，該經編碼使用者資料具有展現給定邏輯狀態之預定數目個位元。讀取電壓可具有一恆定增加速率或單調遞增階梯形狀。當跨記憶體單元105施加之讀取電壓超過其等臨限電壓時，經施加讀取電壓可由於施加讀取電壓而啟動含有經編碼使用者資料之記憶體單元105之一子集。記憶體控制器140可追蹤經啟動記憶體單元105之數目，且比較該數目與儲存於暫存器中之預定數目。當經啟動記憶體單元105之數目匹配預定數目時，記憶體控制器140可判定在含有經編碼使用者資料之記憶體單元群組中考量展現給定邏輯狀態之所有記憶體單元且停止施加讀取電壓。隨後，記憶體控制器140可判定所有經啟動記憶體單元105具有給定邏輯狀態。
一般而言，本文中所論述之一經施加電壓或電流之振幅、形狀、極性及/或持續時間可經調整或改變且對於在操作記憶體器件100時所論述之各種操作可不同。此外，可同時存取記憶體陣列102內之一個、多個或所有記憶體單元105；例如，可在一重設操作期間同時存取記憶體陣列102之多個或所有單元，其中將所有記憶體單元105或記憶體單元105之一群組設定為單一邏輯狀態。
圖2繪示根據本發明之實施例之支援自動參考記憶體單元讀取技術之一記憶體陣列202之一實例。記憶體陣列202可為參考圖1所描 述之記憶體陣列102之部分之一實例。如圖2中所描繪，記憶體陣列202包含用來建構一記憶體單元105-a之多種材料。各記憶體單元105-a堆疊於一垂直方向上(例如，垂直於一基板)以產生記憶體單元堆疊(例如，記憶體單元堆疊145)。記憶體單元105-a可為參考圖1所描述之一記憶體單元105之一實例。因此，記憶體陣列202可稱為3D記憶體陣列。記憶體陣列202之架構可稱為交叉點架構。儘管用一數字指示符標記圖2中包含之一些元件，但不標記其他對應元件，雖然其等係相同的或將被理解為類似以便增加所描繪特徵之可見性及清晰度。
記憶體陣列202亦包含字線110-a及位元線115-a，其等可為參考圖1所描述之字線110及位元線115之實例。圖2中所描繪之字線110-a與位元線115-a之間的材料之圖解可表示圖1中之記憶體單元105之一下部分。記憶體陣列202包含電極205、邏輯儲存元件210、選擇器器件元件220及一基板225。在一些實例中，包含硫屬化物合金之單一組件(未展示，替換選擇器器件元件220、邏輯儲存元件210及電極205-b)可充當一邏輯儲存元件及一選擇器器件兩者。電極205-a可與位元線115-a電子通信，且電極205-c可與字線110-a電子通信。
被描繪為空白空間之絕緣材料可既電絕緣又熱絕緣。如上文所描述，在PCM技術中，可藉由改變記憶體單元105-a中之邏輯儲存元件210之電阻來儲存各種邏輯狀態，此繼而展現記憶體單元105-a之變動臨限電壓。在一些情況中，儲存各種邏輯狀態包含使一電流通過記憶體單元105-a，加熱記憶體單元105-a中之邏輯儲存元件210，或熔化(例如，全部或部分)記憶體單元105-a中之邏輯儲存元件210之材料。可在基於硫屬化物之記憶體中利用其他儲存機制，例如臨限電壓調變。
在一些情況中，記憶體陣列202可包含一記憶體單元堆疊陣列，且各記憶體單元堆疊可包含多個記憶體單元105-a。記憶體陣列202可藉由形成一導電材料堆疊(諸如字線110-a)來製成，其中各導電材料藉由其等之間的電絕緣材料與一相鄰導電材料分離。電絕緣材料可包含氧化物或氮化物材料，諸如氧化矽、氮化矽或其他電絕緣材料。此等材料可形成於基板225上方，諸如一矽晶圓、或任何其他半導體或氧化物基板。隨後，可利用各種程序步驟以在字線110-a與位元線115-a之間形成材料，使得各記憶體單元105-a可與一字線110-a及一位元線115-a耦合。
選擇器器件元件220可透過電極205-b與邏輯儲存元件210連接。在一些實例中，可翻轉選擇器器件元件220及邏輯儲存元件210之定位。包含選擇器器件元件220、電極205-b及邏輯儲存元件210之複合堆疊可透過電極205c連接至一字線110-a且透過電極205-a連接至一位元線115b。選擇器器件元件220可協助選擇一特定記憶體單元105-a或可幫助防止雜散電流流動通過相鄰於一選定記憶體單元105-a之未選定記憶體單元105-a。選擇器器件元件220可包含一電非線性組件(例如，一非歐姆組件)，諸如一金屬-絕緣體-金屬(MIM)接面、一雙向定限開關(OTS)或一金屬-半導體-金屬(MSM)開關、以及其他類型之雙端子選擇器器件，諸如二極體。在一些情況中，選擇器器件元件包含硫屬化物合金。在一些實例中，選擇器器件包含硒(Se)、砷(As)、矽(Si)及鍺(Ge)之一合金。
如上文所描述，圖2之記憶體單元105-a可包含具有一可變電阻之一材料。可變電阻材料可係指各種材料系統，包含例如金屬氧化物、硫屬元素化物及類似者。硫屬化物材料係包含元素硫(S)、碲(Te)或硒(Se)之至少一者之材料或合金。諸多硫屬化物合金係可能的，例如，鍺 -銻-碲合金(Ge-Sb-Te)係硫屬化物材料。亦可採用此處未明確列舉之其他硫屬化物合金。
為了設定一低電阻狀態，可藉由使一電流通過一記憶體單元105-a來加熱記憶體單元105-a。由流動通過具有一有限電阻之一材料之電流引起之加熱可稱為焦耳或歐姆加熱。焦耳加熱可與電極或相變材料之電阻相關。將相變材料加熱至一高溫(但低於其熔化溫度)可導致相變材料結晶且形成低電阻狀態。在一些情況中，可藉由除焦耳加熱之外的方式(例如，藉由使用一雷射)加熱一記憶體單元105-a。為了設定一高電阻狀態，可例如藉由焦耳加熱將相變材料加熱至高於其熔化溫度。藉由移除經施加電流以快速地冷卻相變材料，可使熔融材料之非晶結構淬滅或鎖定。
在一些情況中，記憶體單元105-a可在數次循環操作(例如，一系列讀取或寫入操作)之後展現不同電特性。例如，若與已透過大量讀取或寫入操作循環之一記憶體單元105-a相比，一記憶體單元105-a相對較新(例如，具有少量讀取或寫入操作之一PCM單元)，則在接收一相同程式化脈衝以儲存一邏輯狀態1(例如，一SET程式化脈衝)之後對應於一邏輯狀態1之一記憶體單元105-a(例如，PCM單元)之一臨限電壓可不同。另外，在一些情況中，記憶體單元105-a中之硫屬化物材料(例如，邏輯儲存元件210)可在一寫入操作期間程式化(例如，結晶或淬滅)硫屬化物材料之後經歷一電阻變化(其亦可稱為漂移)。此電阻變化可導致記憶體單元105-a之變動臨限電壓，且可在例如經過一特定時間週期之後阻礙自記憶體單元105-a(例如，PCM單元)準確地讀取資訊。在一些實施例中，變化量可依據環境溫度而變化。
自動參考讀取技術可在記憶體單元105-a(例如，PCM單 元)展現上文所描述之不同電特性時提供一穩健讀取技術。在一些實施例中，記憶體單元105-a可經組態以儲存經編碼使用者資料，該經編碼使用者資料包含經修改使用者資料(或在一些情況中，原始使用者資料)及可添加至其之數個同位位元。在一些情況中，儲存於記憶體單元105-a中之經編碼使用者資料已經修改以包含具有邏輯狀態1之預定數目個位元。具有邏輯狀態1之位元之數目可取決於所採用編碼方案而不同。在一些情況中，具有邏輯狀態1之位元之數目可為含有經編碼使用者資料之位元之50%(或其他百分比)。在一些實施例中，記憶體單元105-a可經組態以儲存使用者資料，而額外記憶體單元集合105-a經組態以儲存一計數資訊。計數資訊可表示使用者資料中具有邏輯狀態1之位元之一数目。在一些情況中，可預先讀取計數資訊以在讀取使用者資料之前提取使用者資料中具有邏輯狀態1之位元之數目。另外或替代地，可在讀取使用者資料時判定計數資訊。自動參考讀取技術利用提供具有邏輯狀態1之精確數目個記憶體單元105-a之編碼方案，此繼而使自動參考讀取技術能夠準確地讀取使用者資料，而無論上文所描述之記憶體單元之不同電特性為何。
圖3A繪示根據本發明之實施例之支援自動參考記憶體單元讀取技術之使用者資料型樣圖301之一實例。使用者資料型樣圖301包含使用者資料310-a及經編碼使用者資料315-a。編碼程序320-a可將使用者資料310-a轉換成經編碼使用者資料315-a。經編碼使用者資料315-a可儲存於一記憶體單元集合中，該記憶體單元集合可為參考圖1及圖2所描述之記憶體單元105之實例。經編碼使用者資料315-a之各框可對應於可展現一邏輯狀態1或一邏輯狀態0之一記憶體單元(例如，記憶體單元105或105-a)。在編碼程序320-a期間，可將數個同位位元添加至使用者資料310-a以 建立具有一給定邏輯狀態(例如，一邏輯狀態1)之經編碼使用者資料315-a之預定數目個位元。因此，經編碼使用者資料315-a中之位元之一數目可大於使用者資料310-a中之位元之數目(例如，若添加同位位元，則n大於m)。在已準確地讀取經編碼使用者資料315-a之後，解碼程序325可將經編碼使用者資料315-a轉換回至使用者資料310-a。
在一些實施例中，針對各使用者資料，對應之經編碼使用者資料可具有展現一邏輯狀態1及一邏輯狀態0之相同數目個記憶體單元(其可稱為平衡編碼方案)。因而，經編碼使用者資料可稱為具有一50%權重。在一些實施例中，針對各使用者資料，對應經編碼使用者資料可具有展現一給定邏輯狀態(例如，一邏輯狀態1)之預定數目個記憶體單元，從而產生可不同於50%之一恆定權重(其可稱為恆定權重編碼方案)。如上文所描述，編碼程序320-a之一結果可為在經編碼使用者資料315-a中建立一預定數目個展現一給定邏輯狀態(例如，一邏輯狀態1)之記憶體單元。自動參考讀取技術可利用如下事實：編碼程序320-a存在此一預定數目個記憶體單元(例如，一平衡編碼方案、一恆定權重編碼方案)以如下文參考圖4A所描述般準確地讀取經編碼使用者資料315-a。
圖3B繪示根據本發明之實施例之支援自動參考記憶體單元讀取技術之使用者資料型樣圖302之一實例。使用者資料型樣圖302包含使用者資料310-b及經編碼使用者資料315-b。編碼程序320-b可將使用者資料310-b編碼成經編碼使用者資料315-b。除計數資料330之外，該經編碼使用者資料亦可包含使用者資料310-b。可由使用者資料310-b之一長度判定計數資料330之記憶體單元之一數目。在一些情況中，當使用者資料係2 k 個位元長時，計數資料330包含k個記憶體單元。在其他情況中，當使 用者資料係2 k 個位元長時，計數資料330可包含2×k個記憶體單元。計數資料330可儲存於第一記憶體單元集合(例如，記憶體單元105)中，該第一記憶體單元集合與儲存使用者資料310-b之第二記憶體單元集合(例如，記憶體單元105)共用一共同存取線(例如，字線110)。在一些情況中，計數資料330儲存於第一記憶體單元集合(例如，記憶體單元105)中，該第一記憶體單元集合不與儲存使用者資料310-b之第二記憶體單元集合(例如，記憶體單元105)共用一共同存取線(例如，字線110)。
在一些實施例中，在編碼程序320-b期間，可識別使用者資料310-b之具有一給定邏輯狀態(例如，一邏輯狀態1)之位元之一總數目且可將該總數目儲存於計數資料330中(例如，作為二進位數)。作為一實例，當使用者資料310-b係16個位元長(例如，24個位元長)且16個位元中之9個位元具有一邏輯狀態1時，計數資料330係4個位元長且對應於二進位數1001。在其他實施例中，在編碼程序320-b期間，可識別使用者資料310-b之展現一給定邏輯狀態(例如，一邏輯狀態1)之位元之總數目，且可藉由將二進位數(例如，1001)之各數字轉換為一數字對(例如，二進位數字1至10及二進位數字0至01)而在計數資料330中編碼該總數目。使用上文所描述之相同實例，當使用者資料310-b係16個位元長(例如，24個位元長)且具有展現一邏輯狀態1之9個位元(例如，二進位數1001)時，計數資料330可為8個位元長且對應於10010110。此一編碼提供計數資料330以具有一50%平衡權重。如上文所描述，編碼程序320-b之一結果可為建立使用者資料310-b中具有一給定邏輯狀態(例如，一邏輯狀態1)之記憶體單元之一已知數目且將該已知數目儲存於計數資料330中。自動參考讀取技術可利用可用於各使用者資料310-b之此一數目以如下文參考圖4B所描述般 準確地讀取使用者資料310-b。
圖4A繪示根據本發明之各項實施例之支援自動參考記憶體單元讀取技術之一實例性圖401。圖401繪示施加至儲存經編碼使用者資料(例如，參考圖3A所描述之經編碼使用者資料315-a)之記憶體單元(例如，參考圖1及圖2所描述之記憶體單元105)之一讀取電壓405(例如，VREAD)。經編碼使用者資料可經組態以具有預定數目個記憶體單元以展現一給定邏輯狀態(例如，一邏輯狀態1)。可透過一位元線(例如，參考圖1及圖2所描述之位元線115)及一字線(例如，參考圖1及圖2所描述之字線110)將讀取電壓施加至記憶體單元。在一些實施例中，讀取電壓405具有一恆定緩變率，如圖4A中所描繪。在一些實施例中，讀取電壓405具有一單調遞增階梯形狀。圖401繪示記憶體單元之一子集回應於讀取電壓405而啟動。圖4A中之各向上箭頭表示一個記憶體單元切換事件(例如，一記憶體單元啟動，開啟，接通)。
圖401亦繪示經編碼使用者資料(例如，經編碼使用者資料315-a)經組態有例如展現一邏輯狀態1之預定數目N個位元。自動參考讀取技術可初始化一記憶體器件中之一計數器(其亦可稱為動態計數器)。自動參考讀取技術亦可將預定數目N儲存於記憶體器件中。在時間T0，可將讀取電壓405施加至儲存經編碼使用者資料之記憶體單元。讀取電壓405之一初始值可小於記憶體單元之一最低臨限電壓，使得在時間T0未啟動記憶體單元。在一些情況中，讀取電壓405之初始值可大於記憶體單元(未展示)之最低臨限電壓，使得數個記憶體單元在時間T0啟動。在時間T1，一第一記憶體單元可在施加至該第一記憶體單元之讀取電壓405超過與該第一記憶體單元相關聯之一臨限電壓時啟動。自動參考讀取技術可將計數器 更新為1以記錄第一記憶體單元已經啟動。隨後，自動參考讀取技術可比較儲存於計數器處之數目與預定數目N。當計數器中之數目小於預定數目N時，繼續將讀取電壓405施加至記憶體單元。隨著讀取電壓405繼續增加，自動參考讀取技術可追蹤經啟動之記憶體單元(例如，在T2、T3等啟動之記憶體單元)之額外數目且更新計數器。
在時間TN，一第N記憶體單元可在施加至第N記憶體單元之讀取電壓405超過與該第N記憶體單元相關聯之一臨限電壓時啟動。自動參考讀取技術基於第N記憶體單元之啟動將計數器更新為N，且比較儲存於計數器中之數目與預定數目N。自動參考讀取技術可判定儲存於計數器中之數目與預定數目N匹配且停止施加讀取電壓405。隨後，自動參考讀取技術可判定經啟動記憶體單元(例如，對應於在時間T1至TN之切換事件之記憶體單元)對應於邏輯狀態1。另外，自動參考讀取技術可判定剩餘記憶體單元(例如，記憶體單元保持未經啟動直至第N切換事件)對應於邏輯狀態0(例如，與高於經啟動記憶體單元之臨限電壓之臨限電壓相關聯之記憶體單元)。在使用自動參考讀取技術讀取經編碼使用者資料(例如，經編碼使用者資料315-a)之後，可使用一解碼程序(例如，解碼程序325)解碼使用者資料(例如，使用者資料310-a)。在其他實施例中，在停止施加讀取電壓405之後，輸出使用者資料(例如，參考圖3B所描述之經編碼使用者資料310-b)。
在一些實施例中，自動參考讀取技術可利用基於序列統計性質之一平均值估計方案，其中可使用表示經編碼使用者資料之一特定權重之單一概率密度函數。舉例而言，表示50%權重之單一概率密度函數(例如，在平衡編碼方案下具有一邏輯狀態1之128個位元經編碼使用者資 料之64個位元)可用來判定一第j切換事件作為具有邏輯狀態1之64個位元之臨限電壓分佈之一經估計中值。第j切換事件之判定可與一不確定性U j 相關聯，U j 可啟發式地表達為U j =2×3.54 σ 64 ，其中σ 64 表示針對具有邏輯狀態1之64個位元之已知情況(例如，在平衡編碼方案下為50%權重)與給定j值相關聯之概率分佈函數之一標準偏差，且根據與一預定可接受錯誤率相關聯之一標準偏差估計臨限電壓分佈之一半寬度。此外，自動參考讀取技術可判定在第j切換事件之後維持讀取電壓405之一持續時間，以準確地偵測展現邏輯狀態1之額外記憶體單元。在一些情況中，施加讀取電壓405可在判定已達到適當讀取電壓(例如，以提供一定餘量)之後持續一段時間。
圖4B繪示根據本發明之各項實施例之支援自動參考記憶體單元讀取技術之一實例性圖402。圖402繪示使用者資料410、第一計數資料420-a及第二計數資料420-b。使用者資料410可為參考圖3B所描述之使用者資料310之一實例。第一計數資料420-a及第二計數資料420-b可為參考圖3B所描述之計數資料330之實例。計數資料(例如，420-a或420-b)可儲存於第一記憶體單元集合(例如，記憶體單元105)中，該第一記憶體單元集合與儲存使用者資料410之第二記憶體單元集合(例如，記憶體單元105)共用一共同存取線(例如，字線110)。在一些情況中，計數資料(例如，420-a或420-b)儲存於第一記憶體單元集合中，該第一記憶體單元集合不與儲存使用者資料410之第二記憶體單元集合共用一共同存取線(例如，字線110)。另外，圖402繪示施加至儲存計數資料420-b之記憶體單元之一第一讀取電壓405-a及施加至儲存使用者資料410之記憶體單元之一第二讀取電壓405-b。第一讀取電壓405-a及第二讀取電壓405-b可為參考圖 4A所描述之讀取電壓405之實例。圖402繪示記憶體單元之一子集回應於讀取電壓405而啟動。圖4B中之各向上箭頭表示一個記憶體單元切換事件(例如，一記憶體單元啟動，開啟，接通)。
在一編碼階段期間，自動參考讀取技術可採用一編碼程序(例如，參考圖3B所描述之編碼程序320-b)來識別具有一給定邏輯狀態(例如，一邏輯狀態1)之位元之一總數目且將該總數目儲存於對應於計數資料420之記憶體單元中。使用者資料410及計數資料420之組合可表示經編碼使用者資料425。使用者資料425可為參考圖3B所描述之經編碼使用者資料315-b之一實例。
在一些實施例中，具有邏輯狀態1之使用者資料410之位元之總數目可作為二進位數儲存於計數資料420-a中。舉例而言，當使用者資料410係16個位元長(例如，24個位元長)且16個位元中之9個位元具有一邏輯狀態1時，計數資料420-a係4個位元長且對應於二進位數1001。在一讀取操作期間，自動參考讀取技術可在將讀取電壓405-a施加至儲存使用者資料410之記憶體單元之前自計數資料420-a讀取總數目(例如，1001或9)。自動參考讀取技術可將總數目儲存於一DRAM單元集合或一記憶體器件中之一暫存器中，且初始化該記憶體器件中之一計數器(其可稱為動態計數器)。接著，自動參考讀取技術可利用參考圖4A所描述之類似步驟。
在時間Ti，自動參考讀取可將讀取電壓405-b施加至儲存使用者資料410之記憶體單元。自動參考讀取技術可在儲存使用者資料410之記憶體單元之一子集啟動時更新計數器(例如，動態計數器)。自動參考讀取技術比較計數器(例如，動態計數器)中之數目與儲存於DRAM單元或暫存器中之數目(例如，9)，且判定是否繼續施加讀取電壓405-b。在時間 Tf，當第9記憶體單元啟動時，自動參考讀取技術可將計數器中之數目更新為9並判定計數器中之數目匹配儲存於DRAM單元或暫存器中之總數目且停止施加讀取電壓405-b。隨後，自動參考讀取技術可判定經啟動記憶體單元(例如，在時間Tf啟動之記憶體單元)對應於邏輯狀態1且剩餘記憶體單元(例如，在時間Tf保持於非作用中之記憶體單元)對應於邏輯狀態0(例如，與高於經啟動記憶體單元之臨限電壓之臨限電壓相關聯之記憶體單元)。
在一些實施例中，可識別使用者資料410之展現一給定邏輯狀態(例如，一邏輯狀態1)之位元之總數目，且可藉由將二進位數(例如，1001)之各數字轉換為一數字對(例如，二進位數字1至10及二進位數字0至01)而在計數資料420-b中編碼該總數目。各數字對422可表示單一二進位數字1或0。舉例而言，該數字對422-a或422-d可表示二進位數字1。該數字對422-b或422-c可表示二進位數字0。使用上文所描述之相同實例，當使用者資料410係16個位元長(例如，24個位元長)且具有展現一邏輯狀態1之9個位元(例如，二進位數1001)時，計數資料420-b可為8個位元長且對應於10010110。此一編碼提供計數資料420-b以具有一50%平衡權重。換言之，當判定使用者資料410之一長度時，判定計數資料420-b之一長度且計數資料420-b之長度之一半對應於具有邏輯狀態1之計數資料420-b之位元之數目。
在一些實施例中，表示計數資料420-b之長度之一半之一數目(例如，一臨限值)可儲存於一記憶體器件中。該數目(例如，在圖4B中所描繪之實例中為4)可對應於展現一邏輯1之計數資料420-b之位元之數目。自動參考讀取技術可起始一第一計數器以追蹤自儲存使用者資料410 之記憶體單元中啟動之記憶體單元之數目且起始一第二計數器以追蹤自儲存計數資料420-b之記憶體單元中啟動之記憶體單元之數目。自動參考讀取可在時間T0將讀取電壓405-a施加至儲存計數資料之記憶體單元。自動參考讀取技術可更新第二計數器中之一數目以追蹤回應於讀取電壓405-a而啟動之記憶體單元之數目。自動參考讀取技術可比較第二計數器中之數目與儲存於記憶體器件中之數目(例如，臨限值)，且判定第二計數器中之數目是否匹配該數目(例如，臨限值)。當第二計數器中之數目小於該數目(例如，臨限值)時，自動參考讀取技術可繼續將讀取電壓405-a施加至儲存計數資料420-b之記憶體單元。在時間T1，展現邏輯狀態1之最後記憶體單元可自儲存計數資料420-b之記憶體單元中啟動。最後記憶體單元係圖4B中所描繪之實例中之一第4記憶體單元。自動參考讀取技術可更新第二計數器且判定第二計數器中之數目(例如，4)匹配該數目(例如，臨限值)。隨後，自動參考讀取技術可停止將讀取電壓405-a施加至儲存計數資料420-b之記憶體單元，且讀取儲存於計數資料420-b中之資訊(例如，自10010110讀取9)。在一些實施例中，自動參考讀取技術可將一記憶體器件中之一旗標設定為有效，以指示使用者資料410中展現一邏輯狀態1之位元之總數目已經識別。
在一些實施例中，自動參考讀取可在時間Ti將讀取電壓405-b施加至儲存使用者資料410之記憶體單元。自動參考讀取技術可更新第一計數器中之一數目以追蹤回應於讀取電壓405-a而啟動之記憶體單元之一數目。自動參考讀取技術可比較第一計數器中之數目與由旗標識別且指示為有效之數目，以判定第一計數器中之數目是否匹配由旗標識別且指示為有效之數目。當第一計數器中之數目小於由旗標識別且指示為有效之 數目時，自動參考讀取技術可繼續將讀取電壓405-b施加至儲存使用者資料410之記憶體單元。在時間Tf，展現邏輯狀態1之最後記憶體單元(例如，圖4B之第9記憶體單元)可自儲存使用者資料410之記憶體單元中啟動。自動參考讀取技術可更新第一計數器且判定第一計數器中之數目(例如，9)與識別且指示為有效之數目匹配。隨後，自動參考讀取技術可停止將讀取電壓405-b施加至儲存使用者資料410之記憶體單元，且判定經啟動記憶體單元(例如，在Ti至Tf期間對應於切換事件之記憶體單元)對應於邏輯狀態1且剩餘記憶體單元(例如，在時間Tf保持於非作用中之記憶體單元)對應於邏輯狀態0(例如，與高於經啟動記憶體單元之臨限電壓之臨限電壓相關聯之記憶體單元)。
在一些實施例中，與施加至儲存計數資料420-b之記憶體單元之讀取電壓405-a相比，施加至儲存使用者資料410之記憶體單元之讀取電壓405-b可具有一偏移430。在一些實施例中，讀取電壓405-a及讀取電壓405-b可具有一不同斜率(例如，一緩變率)。在一些例項中，讀取電壓405-a可具有大於讀取電壓405-b之一斜率。在一些情況中，單一讀取電壓可用作讀取電壓405-a及讀取電壓405-b兩者。在一些態樣中，計數資料420-b可儲存於第一記憶體單元集合(例如，記憶體單元105)中，該第一記憶體單元集合與儲存使用者資料410之第二記憶體單元集合(例如，記憶體單元105)共用一共同存取線(例如，字線110)，且單一讀取電壓可施加至該第一記憶體單元集合及該第二記憶體單元集合兩者。
在一些實施例中，各數字對422可經組態以與一轉變指示符耦合。在圖4B中所描繪之實例中，總共四個轉變指示符(未展示)可耦合至計數資料420-b，各數字對422(例如，422-a、422-b、422-c及422-d)針 對一個轉變指示符。各轉變指示符可經組態以在對應於該對之兩個記憶體單元之一者回應於一讀取電壓(例如，讀取電壓405-a)而啟動時觸發。各轉變指示符之輸出可進一步經組態以當所有轉變指示符已經觸發時在一記憶體器件中設定一旗標(例如，所有數字對422具有經啟動之兩個記憶體單元之一者)。自動參考讀取技術可基於旗標設定為有效而讀取儲存於計數資料420-b中之資訊(例如，自10010110讀取9)。該旗標亦指示使用者資料410中展現一邏輯狀態1之位元之總數目已經識別。如上文所描述，自動參考讀取技術可利用使用者資料410中展現一邏輯狀態1之位元之總數目來準確地判定將讀取電壓405-b施加至儲存使用者資料410之記憶體單元且識別對應於邏輯狀態1之所有記憶體單元。
如圖4A及圖4B中所描述，當計數資料420及使用者資料410兩者同時由一相同讀取電壓定址時，使用數字對422-a、422-b、422-c、422-d來表示計數資料420-a之各位元(例如，如計數資料420-b中所描繪)可允許具有一邏輯狀態0之任何單元定限於計數資料420-a及/或420-b中及使用者資料410中之前判定使用者資料410中具有一邏輯狀態1之位元之數目。在一些實例中，各數字對422中之記憶體單元之至少一者可在TN(或時間T1)之前或之時定限。
圖5展示根據本發明之實施例之支援自動參考記憶體單元讀取技術之一記憶體陣列505之一方塊圖500。記憶體陣列505可稱為電子記憶體裝置，且可為如本文中所描述之一記憶體器件100之一組件之一實例。
記憶體陣列505可包含一或多個記憶體單元510、一記憶體控制器515、一字線520、一參考組件530、一感測組件535、一數位線540 及一鎖存器545。此等組件可彼此電子通信且可執行本文中所描述之功能之一或多者。在一些情況中，記憶體單元510可包含3DXP記憶體單元。在一些態樣中，記憶體控制器515可包含一偏壓組件550及一時序組件555。在一些實施例中，一感測組件535可用作參考組件530。在其他情況中，參考組件530可為選用的。而且，圖7展示配置一感測組件536、一鎖存器546、一參考組件531(在虛線框中)、參考線561及感測控制線566之一替代示意選項。熟習此項技術者將明白，感測組件及相關聯組件(即，鎖存器545及參考組件530)可與一行解碼器或一列解碼器相關聯，而不會喪失任何功能性。
記憶體控制器515可與字線520、數位線540及感測組件535電子通信，其等可為參考圖1及圖2所描述之字線110、數位線115及感測組件125之實例。記憶體陣列505之組件可彼此電子通信且可執行參考圖1至圖4所描述之功能之態樣。在一些情況中，參考組件530、感測組件535及鎖存器545可為記憶體控制器515之組件。
在一些實施例中，數位線540與感測組件535及一記憶體單元510電子通信。記憶體單元510可以一邏輯狀態(例如，一第一、第二或第三邏輯狀態)寫入。字線520可與記憶體控制器515及記憶體單元510電子通信。感測組件535可與記憶體控制器515、數位線540、鎖存器545及參考線560電子通信。參考組件530可與記憶體控制器515及參考線560電子通信。一感測控制線565可與感測組件535及記憶體控制器515電子通信。此等組件亦可經由其他組件、連接或匯流排與記憶體陣列505內部及外部之其他組件(除上文未列出之組件之外)電子通信。
記憶體控制器515可經組態以藉由將電壓施加至字線520或數位線540而通電至彼等各種節點。例如，偏壓組件550可經組態以施加 一電壓來操作記憶體單元510以讀取或寫入記憶體單元510，如上文所描述。在一些情況中，記憶體控制器515可包含一列解碼器、一行解碼器或兩者，如本文中所描述。此可使記憶體控制器515能夠存取如參考圖1所繪示之一或多個記憶體單元105。偏壓組件550亦可將電壓提供至參考組件530以便產生用於感測組件535之一參考信號。另外，偏壓組件550可針對感測組件535之操作提供電壓。
在一些實施例中，記憶體控制器515可使用時序組件555執行其操作。例如，時序組件555可控制各種字線選擇或位元線偏壓之時序(包含用於切換及電壓施加之時序)以執行本文中所論述之記憶體功能，諸如讀取及寫入。在一些情況中，時序組件555可控制偏壓組件550之操作。
參考組件530可包含用來產生用於感測組件535之一參考信號之各種組件。參考組件530可包含經組態以產生一參考信號之電路。在一些情況中，可使用其他3DXP記憶體單元實施參考組件530。感測組件535可比較來自記憶體單元510之一信號(透過數位線540)與來自參考組件530之一參考信號。在判定邏輯狀態之後，感測組件接著可將輸出儲存於鎖存器545中，其中該輸出可根據記憶體陣列505係其之部分之一電子器件之操作來使用。感測組件535可包含與鎖存器545及記憶體單元510電子通信之一感測放大器。
記憶體控制器515及/或至少一些其各種子組件可在硬體、由一處理器執行之軟體、韌體或其等任何組合中實施。若在由一處理器執行之軟體中實施，則記憶體控制器515及/或至少一些其各種子組件之功能可由一通用處理器、一數位信號處理器(DSP)、一特定應用積體電路 (ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件、或經設計以執行本發明中所描述之功能之其等任何組合來執行。
記憶體控制器515及/或至少一些其各種子組件可實體地定位於各種位置處，包含經分佈使得功能之部分藉由一或多個實體器件實施在不同實體位置處。在一些實施例中，根據本發明之各項實施例，記憶體控制器515及/或至少一些其各種子組件可為一單獨且相異組件。在其他實例中，記憶體控制器515及/或至少一些其各種子組件可與根據本發明之各項實施例之一或多個其他硬體組件組合，包含但不限於一I/O組件、一收發器、一網路伺服器、另一運算器件、本發明中所描述之一或多個其他組件、或其等組合。
記憶體控制器515可將一電壓(例如，一讀取電壓)施加至一記憶體陣列，該記憶體陣列經組態以在一讀取操作期間啟動含有經編碼使用者資料之一記憶體單元群組。該電壓可依據時間而以一恆定改變速率增加。記憶體控制器515可回應於讀取電壓而追蹤開啟(例如，啟動)之記憶體單元之數目。在一些實施例中，當經編碼使用者資料已用預定數目個記憶體單元編碼以具有第一邏輯狀態時，記憶體控制器515可比較經啟動記憶體單元之數目與儲存於一記憶體器件中之一預定數目。當經啟動記憶體單元之數目匹配預定數目時，記憶體控制器515可停止將讀取電壓施加至記憶體陣列且判定經編碼使用者資料之所有經啟動記憶體單元具有第一邏輯狀態(例如，SET或RESET單元)。另外，記憶體控制器515可判定經編碼使用者資料之剩餘記憶體單元(例如，當經啟動記憶體單元之數目匹配預定數目時之非作用中記憶體單元)具有第二邏輯狀態(例如，SET或 RESET單元)。
圖6展示根據本發明之實施例之支援自動參考記憶體單元讀取技術之一記憶體控制器615之一方塊圖600。記憶體控制器615可為參考圖5所描述之記憶體控制器515之一實例。記憶體控制器615可包含偏壓組件620、時序組件625、計數組件630、偵測組件635、比較組件640、讀取組件645、I/O組件650、程式化組件655、編碼組件660及旗標組件665。此等模組之各者可直接或間接彼此通信(例如，經由一或多個匯流排)。
偏壓組件620可藉由將一讀取電壓施加至記憶體陣列來啟動記憶體陣列之一第一記憶體單元群組之至少一部分，且藉由將一第一讀取施加至記憶體單元來啟動記憶體單元之第一部分之一第一子集及藉由將一第二讀取電壓施加至記憶體陣列來啟動記憶體單元之第二部分之一第二子集。偏壓組件620可藉由將一第一讀取電壓施加至記憶體陣列來啟動記憶體單元之第一部分之一第一子集，且藉由將一第二讀取電壓施加至記憶體陣列來啟動對集合之各對之至少一個單元。
在一些實施例中，偏壓組件620可基於第二值滿足臨限值之判定而停止施加第二讀取電壓，基於第一值滿足臨限值之判定而停止將讀取電壓施加至記憶體陣列，其中在已停止施加讀取電壓之後讀取一或多個記憶體單元。偏壓組件620可基於第一值不對應於經識別總數目之判定而維持施加第一讀取電壓，基於第二值不滿足臨限值之判定而維持施加第二讀取電壓，基於第一值不滿足臨限值之判定而維持將讀取電壓施加至記憶體陣列。
在一些實施例中，偏壓組件620可基於第一值對應於經識 別總數目之判定而停止施加第一讀取電壓，其中在已停止施加第一讀取電壓之後讀取記憶體單元之第一部分之一或多個記憶體單元。在一些情況中，第一記憶體單元群組經組態有具有一第一邏輯狀態之預定數目個記憶體單元。在一些實例中，第一記憶體單元群組獨立於第一群組中之記憶體單元之一總數目而經組態有固定數目個記憶體單元。在一些態樣中，第一記憶體單元群組之一第一半對應於一第一邏輯狀態，且第一記憶體單元群組之一第二半對應於一第二邏輯狀態。
在一些實施例中，讀取電壓包含各在一持續時間內具有一不同值之一恆定電壓集合。在一些態樣中，第一讀取電壓及第二讀取電壓係一相同單一讀取電壓。在一些情況中，第一讀取電壓經組態以相對於第二讀取電壓具有一時間偏移。在一些實例中，第一讀取電壓經組態以相對於第二讀取電壓具有一不同電壓改變速率。
計數組件630可初始化與一記憶體陣列耦合之一控制器中之一計數器，基於記憶體單元集合已經啟動之判定而將該計數器更新為一第一值，且基於第二記憶體單元集合已經啟動之判定而將該計數器更新為一第二值，其中基於將該計數器更新為該第二值而讀取一或多個記憶體單元。在一些實施例中，計數組件630可初始化與一記憶體陣列耦合之一控制器中之一第一計數器及一第二計數器(該記憶體陣列包含記憶體單元之一第一部分及記憶體單元之一第二部分)，且基於啟動記憶體單元之第一子集而將該第一計數器更新為一第一值及基於啟動記憶體單元之第二子集而將該第二計數器更新為一第二值。在一些情況中，計數組件630可初始化與一記憶體陣列耦合之一控制器中之一計數器(該記憶體陣列包含記憶體單元之一第一部分及記憶體單元之一第二部分，其中記憶體單元之該第 二部分包含一記憶體單元對集合，該對集合之各對與一各自旗標值相關聯)，且基於啟動記憶體單元之第一子集而將該計數器更新為一第一計數值。
偵測組件635可基於施加讀取電壓而判定一記憶體單元集合已經啟動且基於維持施加讀取電壓而判定第二記憶體單元集合已經啟動。在一些例項中，該記憶體單元集合之各記憶體單元對應於一第一邏輯狀態。在一些情況中，該記憶體單元集合係第一記憶體單元群組之一半。
比較組件640可比較經更新計數器之第一值與儲存於控制器處之一臨限值，比較第一計數值與經判定總數目(其中基於比較而讀取記憶體單元之第一部分之一或多個記憶體單元)，及比較經更新第二計數器之第二值與儲存於控制器處之一臨限值(其中基於比較經更新第二計數器之第二值與臨限值而讀取記憶體單元之第一部分之一或多個記憶體單元)。在一些實施例中，比較組件640可基於第二值滿足臨限值之判定、第一值對應於經識別總數目之判定及第一值不對應於經識別總數目之判定而自記憶體單元之第二部分識別第一部分中具有一第一邏輯狀態之記憶體單元之一總數目。
在一些情況中，該比較進一步包含：判定第一值不滿足儲存於控制器處之臨限值。在一些態樣中，臨限值等於具有第一邏輯狀態之記憶體單元之預定數目。在一些例項中，自記憶體陣列之一第二記憶體單元群組讀取臨限值。在一些情況中，該比較進一步包含：判定第一值滿足儲存於控制器處之臨限值。在一些實施例中，該比較進一步包含：判定第二值不滿足儲存於控制器處之臨限值。在一些實例中，該比較進一步包含：判定第二值滿足儲存於控制器處之臨限值。
讀取組件645可基於比較而讀取記憶體陣列之一或多個記憶體單元，判定已經啟動之記憶體單元集合對應於一第一邏輯狀態，基於更新第一計數器及第二計數器而讀取記憶體單元之第一部分之一或多個記憶體單元，且基於指示符而讀取記憶體單元之第一部分之一或多個記憶體單元。在一些實施例中，讀取組件645可基於在啟動至少一個單元之後的記憶體單元之第二部分之一值集合而判定第一部分中具有一第一邏輯狀態之記憶體單元之一總數目。在一些情況中，第一邏輯狀態對應於一第一臨限電壓集合，該第一臨限電壓集合可小於與一第二邏輯狀態相關聯之一第二臨限電壓集合。
I/O組件650可在一控制器處自一主機器件接收一輸入向量之一第一位元集合。
程式化組件655可基於第一位元集合之位元之一總數目而分配一記憶體區塊來儲存輸入向量之第一位元集合及第二位元集合，且在該記憶體區塊處寫入第一位元集合及第二位元集合。在一些情況中，第二位元集合包含代表具有第一邏輯狀態之第一位元集合之位元之數目之多個位元對。
編碼組件660可基於第一位元集合中具有一第一邏輯狀態之位元之一數目而產生第二位元集合，且產生對應於經判定位元數目之一位元值集合。在一些情況中，產生第二位元集合包含：判定第一位元集合中具有第一邏輯狀態之位元之數目。
旗標組件665可基於識別第一部分中具有第一邏輯狀態之記憶體單元之總數目而在控制器中設定一旗標，且基於啟動至少一個單元而在控制器中設定一指示符。在一些情況中，設定指示符包含：基於啟動 至少一個單元而將該對集合之各對之各自旗標值自一第一旗標值轉變至一第二旗標值。
圖7展示根據本發明之實施例之包含支援自動參考記憶體單元讀取技術之一器件705之一系統700之一圖。器件705可為如例如上文參考圖1所描述之記憶體器件100之組件之一實例或包含如例如上文參考圖1所描述之記憶體器件100之組件。器件705可包含用於雙向語音及資料通信之組件，包含用於傳輸及接收通信之組件，包含一記憶體控制器715、記憶體單元720、一基本I/O系統(BIOS)組件725、一處理器730、一I/O控制器735及周邊組件740。此等組件可經由一或多個匯流排(例如，匯流排710)電子通信。
記憶體控制器715可操作如本文中所描述之一或多個記憶體單元。具體而言，記憶體控制器715可經組態以支援自動參考記憶體單元讀取技術。在一些情況中，記憶體控制器715與交叉點陣列耦合且可操作以執行如上文參考圖5所描述之存取操作(例如，程式化或讀取)。在一些情況中，記憶體控制器715可自額外記憶體單元集合讀取一計數資訊以在使用者資料已用額外記憶體單元集合編碼時判定使用者資料中具有一給定邏輯狀態(例如，一邏輯狀態1)之位元之一總數目，該額外記憶體單元集合儲存對應於該總數目之計數資訊。記憶體控制器715可使用總數目來判定施加至儲存使用者資料之記憶體單元之一讀取電壓是否可繼續或停止，同時回應於讀取電壓而追蹤使用者資料之經啟動記憶體單元之數目。在一讀取操作期間，記憶體控制器715亦可追蹤額外記憶體單元集合之經啟動記憶體單元之一數目，以判定是否已考量額外記憶體單元集合中具有邏輯狀態1之所有記憶體單元。記憶體控制器715可在器件705中設定一旗 標且自額外記憶體單元集合提取計數資訊。在一些實施例中，記憶體控制器715將計數資訊儲存於器件705中之一暫存器中，且該旗標可指示暫存器中之計數資訊有效。
記憶體單元720可如本文中所描述般儲存資訊(即，呈一邏輯狀態之形式)。在一些實施例中，記憶體單元720可包含包括3DXP記憶體單元之一交叉點記憶體陣列。記憶體單元720亦可稱為記憶體媒體。在一些情況中，該記憶體媒體可包含相變記憶體單元之3D交叉點陣列。
BIOS組件725係包含操作為韌體之BIOS之一軟體組件，其可初始化且運行各種硬體組件。BIOS組件725亦可管理一處理器與各種其他組件(例如，周邊組件740、I/O控制器735等)之間的資料流。BIOS組件725可包含儲存於ROM、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。
處理器730可包含一智慧型硬體器件(例如，一通用處理器、一DSP、一中央處理單元(CPU)、一微控制器、一ASIC、一FPGA、一可程式化邏輯器件、一離散閘或電晶體邏輯組件、一離散硬體組件或其等任何組合)。在一些情況中，處理器730可經組態以使用一記憶體控制器操作一記憶體陣列。在其他情況中，一記憶體控制器可整合至處理器730中。處理器730可經組態以執行儲存於一記憶體中之電腦可讀指令以執行各種功能(例如，支援自動參考記憶體單元讀取技術之功能或任務)。
I/O控制器735可管理器件705之輸入及輸出信號。I/O控制器735亦可管理未整合至器件705中之周邊設備。在一些情況中，I/O控制器735可表示至一外部周邊設備之一實體連接或埠。在一些情況中，I/O控制器735可利用一作業系統，諸如iOS®、ANDROID®、MS-DOS®、 MS-WINDOWS®、OS/2®、UNIX®、LINUX®或另一已知作業系統。在其他情況中，I/O控制器735可代表一數據機、一鍵盤、一滑鼠、一觸控螢幕或一類似器件，或與一數據機、一鍵盤、一滑鼠、一觸控螢幕或一類似器件互動。在一些情況中，I/O控制器735可實施為一處理器之部分。在一些情況中，一使用者可經由I/O控制器735或經由藉由I/O控制器735控制之硬體組件與器件705互動。
周邊組件740可包含任何輸入或輸出器件，或用於此等器件之一介面。實例可包含磁碟控制器、聲音控制器、圖形控制器、以太網路控制器、數據機、通用串列匯流排(USB)控制器、一串列或並列埠、或周邊卡槽，諸如周邊組件互連(PCI)或加速圖形埠(AGP)槽。
輸入745可代表器件705外部之一器件或信號，其將輸入提供至器件705或其組件。此可包含一使用者介面或與其他器件之介面或其他器件之間的介面。在一些情況中，輸入745可由I/O控制器735管理，且可經由周邊組件740與器件705互動。
輸出750亦可代表器件705外部之一器件或信號，其經組態以自器件705或任何其組件接收輸出。輸出750之實例可包含一顯示器、音訊揚聲器、一列印器件、另一處理器或印刷電路板等。在一些情況中，輸出750可為經由周邊組件740與器件705介接之一周邊元件。在一些情況中，輸出750可由I/O控制器735管理。
器件705之組件可包含經設計以實行其等功能之電路。此可包含經組態以實行本文中所描述之功能之各種電路元件，例如導電線、電晶體、電容器、電感器、電阻器、放大器、或其他作用中或非作用中元件。器件705可為一電腦、一伺服器、一膝上型電腦、一筆記型電腦、一 平板電腦、一行動電話、一可穿戴電子器件、一個人電子器件或類似者。或者，器件705可為此一器件之一部分或態樣。
圖8展示繪示根據本發明之實施例之用於自動參考記憶體單元讀取技術之一方法800之一流程圖。方法800之操作可由如本文中所描述之一記憶體器件100或其組件來實施。例如，方法800之操作可由如參考圖1及圖5至圖7所描述之一記憶體控制器來執行。在一些實施例中，記憶體器件100可執行一組程式碼以控制該器件之功能元件以執行下文所描述之功能。另外或替代地，記憶體器件100可使用專用硬體執行下文所描述之功能之態樣。
在805處，記憶體器件100可初始化與一記憶體陣列耦合之一控制器中之一計數器。操作805可根據本文中所描述之方法來執行。在某些實例中，操作805之態樣可由如參考圖5至圖7所描述之一計數組件來執行。
在810處，記憶體器件100可藉由將一讀取電壓施加至記憶體陣列來啟動記憶體陣列之一第一記憶體單元群組之至少一部分。操作810可根據本文中所描述之方法來執行。在某些實例中，操作810之態樣可由如參考圖5至圖7所描述之一偏壓組件來執行。
在一些實例中，第一記憶體單元群組獨立於第一群組中之記憶體單元之一總數目而經組態有固定數目個記憶體單元。在一些態樣中，第一記憶體單元群組之一第一半對應於一第一邏輯狀態，且第一記憶體單元群組之一第二半對應於一第二邏輯狀態。
在815處，記憶體器件100可至少部分基於施加讀取電壓而判定一記憶體單元集合已經啟動。操作815可根據本文中所描述之方法來 執行。在某些實例中，操作815之態樣可由如參考圖5至圖7所描述之一偵測組件來執行。
在一些例項中，該記憶體單元集合之各記憶體單元對應於一第一邏輯狀態。在一些情況中，該記憶體單元集合係第一記憶體單元群組之一半。
在820處，記憶體器件100可至少部分基於判定該記憶體單元集合已經啟動而將計數器更新為一第一值。操作820可根據本文中所描述之方法來執行。在某些實例中，操作820之態樣可由如參考圖5至圖7所描述之一計數組件來執行。
在825處，記憶體器件100可比較經更新計數器之第一值與儲存於控制器處之一臨限值。操作825可根據本文中所描述之方法來執行。在某些實例中，操作825之態樣可由參考如參考圖5至圖7所描述之一比較組件來執行。
在830處，記憶體器件100可至少部分基於比較而讀取記憶體陣列之一或多個記憶體單元。操作830可根據本文中所描述之方法來執行。在某些實例中，操作830之態樣可由如參考圖5至圖7所描述之一讀取組件來執行。
在830處讀取記憶體陣列之一或多個記憶體單元之後，記憶體器件100可解碼此等記憶體單元以獲得經解碼使用者資料位元。
描述一種用於執行方法800之裝置。該裝置可包含：用於初始化與一記憶體陣列耦合之一控制器中之一計數器之構件；用於藉由將一讀取電壓施加至該記憶體陣列來啟動該記憶體陣列之一第一記憶體單元群組之至少一部分之構件；用於至少部分基於施加該讀取電壓而判定一記 憶體單元集合已經啟動之構件；用於至少部分基於判定該記憶體單元集合已經啟動而將該計數器更新為一第一值之構件；用於比較該經更新計數器之該第一值與儲存於該控制器處之一臨限值之構件；及用於至少部分基於該比較而讀取該記憶體陣列之一或多個記憶體單元之構件。
描述用於操作一記憶體陣列之另一裝置。描述用於執行方法800之另一裝置。該裝置可包含一記憶體單元及與該記憶體單元電子通信之一記憶體控制器，其中該記憶體控制器可操作以初始化與一記憶體陣列耦合之一控制器中之一計數器；藉由將一讀取電壓施加至該記憶體陣列來啟動該記憶體陣列之一第一記憶體單元群組之至少一部分；至少部分基於施加該讀取電壓而判定一記憶體單元集合已經啟動；至少部分基於判定該記憶體單元集合已經啟動而將該計數器更新為一第一值；比較該經更新計數器之該第一值與儲存於該控制器處之一臨限值；及至少部分基於該比較而讀取該記憶體陣列之一或多個記憶體單元。
在上文所描述之方法800及裝置之一些實例中，該比較進一步包括：判定第一值滿足儲存於控制器處之臨限值。上文所描述之方法800及裝置之一些實例可進一步包含用於至少部分基於第一值滿足臨限值之判定而停止將讀取電壓施加至記憶體陣列之程序、特徵、構件或指令，其中可在可能已停止施加讀取電壓之後讀取一或多個記憶體單元。
在上文所描述之方法800及裝置之一些實例中，該比較進一步包括：判定第一值不滿足儲存於控制器處之臨限值。上文所描述之方法800及裝置之一些實例可進一步包含用於至少部分基於第一值不滿足臨限值之判定而維持將讀取電壓施加至記憶體陣列之程序、特徵、構件或指令。上文所描述之方法800及裝置之一些實例可進一步包含用於至少部分 基於維持施加讀取電壓而判定第二記憶體單元集合可能已經啟動之程序、特徵、構件或指令。上文所描述之方法800及裝置之一些實例可進一步包含用於至少部分基於判定第二記憶體單元集合可能已經啟動而將計數器更新為一第二值之程序、特徵、構件或指令，其中可至少部分基於將計數器更新為第二值而讀取一或多個記憶體單元。
上文所描述之方法800及裝置之一些實例可進一步包含用於判定可能已經啟動之該記憶體單元集合對應於一第一邏輯狀態之程序、特徵、構件或指令。在上文所描述之方法800及裝置之一些實例中，第一邏輯狀態對應於一第一臨限電壓集合，該第一臨限電壓集合可小於與一第二邏輯狀態相關聯之一第二臨限電壓集合。在上文所描述之方法800及裝置之一些實例中，第一記憶體單元群組可組態有具有一第一邏輯狀態之預定數目個記憶體單元。在上文所描述之方法800及裝置之一些實例中，該臨限值可等於具有第一邏輯狀態之記憶體單元之預定數目。在上文所描述之方法800及裝置之一些實例中，可自記憶體陣列之一第二記憶體單元群組讀取該臨限值。在上文所描述之方法800及裝置之一些實例中，讀取電壓包括各在一持續時間內具有一不同值之複數個恆定電壓。
圖9展示繪示根據本發明之實施例之用於自動參考記憶體單元讀取技術之一方法900之一流程圖。方法900之操作可由如本文中所描述之一記憶體器件100或其組件來實施。例如，方法900之操作可由如參考圖1及圖5至圖7所描述之一記憶體控制器來執行。在一些實施例中，記憶體器件100可執行一組程式碼以控制該器件之功能元件以執行下文所描述之功能。另外或替代地，記憶體器件100可使用專用硬體執行下文所描述之功能之態樣。
在905處，記憶體器件100可在一控制器處自一主機器件接收一輸入向量之一第一位元集合。操作905可根據本文中所描述之方法來執行。在某些實例中，操作905之態樣可由如參考圖5至圖7所描述之I/O組件或控制器來執行。
在910處，記憶體器件100可至少部分基於第一位元集合之位元之一總數目而分配一記憶體區塊來儲存輸入向量之第一位元集合及一第二位元集合。操作910可根據本文中所描述之方法來執行。在某些實例中，操作910之態樣可由如參考圖5至圖7所描述之一程式化組件來執行。
在915處，記憶體器件100可至少部分基於第一位元集合中具有第一邏輯狀態之位元之數目而產生第二位元集合。操作915可根據本文中所描述之方法來執行。在某些實例中，操作915之態樣可由如參考圖5至圖7所描述之編碼組件來執行。
在920處，記憶體器件100可在記憶體區塊處寫入第一位元集合及第二位元集合。操作920可根據本文中所描述之方法來執行。在特定實例中，操作920之態樣可由如參考圖5至圖7所描述之一程式化組件來執行。
描述一種用於執行方法900之裝置。該裝置可包含：用於在一控制器處自一主機器件接收一輸入向量之一第一位元集合之構件；用於至少部分基於該第一位元集合之位元之一總數目而分配一記憶體區塊來儲存該輸入向量之該第一位元集合及一第二位元集合之構件；用於至少部分基於該第一位元集合中具有一第一邏輯狀態之位元之一數目而產生該第二位元集合之構件；及用於在該記憶體區塊處寫入該第一位元集合及該第二位元集合之構件。
描述用於執行方法900之另一裝置。該裝置可包含一記憶體單元及與該記憶體單元電子通信之一記憶體控制器，其中該記憶體控制器可操作以在一控制器處自一主機器件接收一輸入向量之一第一位元集合；至少部分基於該第一位元集合之位元之一總數目而分配一記憶體區塊來儲存該輸入向量之該第一位元集合及一第二位元集合；至少部分基於該第一位元集合中具有一第一邏輯狀態之位元之一數目而產生該第二位元集合；及在該記憶體區塊處寫入該第一位元集合及該第二位元集合。
在上文所描述之方法900及裝置之一些實例中，第二位元集合包括代表第一位元集合中具有第一邏輯狀態之位元之數目之多個位元對。在上文所描述之方法900及裝置之一些實例中，產生第二位元集合包括：判定第一位元集合中具有第一邏輯狀態之位元之數目。上文所描述之方法900及裝置之一些實例亦可包含用於產生對應於經判定位元數目之一位元值集合之程序、特徵、構件或指令。
圖10展示繪示根據本發明之實施例之用於自動參考記憶體單元讀取技術之一方法1000之一流程圖。方法1000之操作可由如本文中所描述之一記憶體器件100或其組件來實施。例如，方法1000之操作可由如參考圖1及圖5至圖7所描述之一記憶體控制器來執行。在一些實施例中，記憶體器件100可執行一組程式碼以控制該器件之功能元件以執行下文所描述之功能。另外或替代地，記憶體器件100可使用專用硬體執行下文所描述之功能之態樣。
在1005處，記憶體器件100可初始化與一記憶體陣列耦合之一控制器中之一第一計數器及一第二計數器，該記憶體陣列包括記憶體單元之一第一部分及記憶體單元之一第二部分。操作1005可根據本文中 所描述之方法來執行。在某些實例中，操作1005之態樣可由如參考圖5至圖7所描述之一計數組件來執行。
在1010處，記憶體器件100可藉由將一第一讀取電壓施加至記憶體陣列來啟動記憶體單元之第一部分之一第一子集且藉由將一第二讀取電壓施加至記憶體陣列來啟動記憶體單元之第二部分之一第二子集。操作1010可根據本文中所描述之方法來執行。在某些實例中，操作1010之態樣可由如參考圖5至圖7所描述之一偏壓組件來執行。
在1015處，記憶體器件100可至少部分基於啟動第一記憶體單元子集而將第一計數器更新為一第一值，且至少部分基於啟動第二記憶體單元子集而將第二計數器更新為一第二值。操作1015可根據本文中所描述之方法來執行。在某些實例中，操作1015之態樣可由如參考圖5至圖7所描述之一計數組件來執行。
在1020處，記憶體器件100可至少部分基於更新第一計數器及第二計數器而讀取記憶體單元之第一部分之一或多個記憶體單元。操作1020可根據本文中所描述之方法來執行。在某些實例中，操作1020之態樣可由如參考圖5至圖7所描述之一讀取組件來執行。
描述一種用於執行方法1000之裝置。該裝置可包含：用於初始化與一記憶體陣列耦合之一控制器中之一第一計數器及一第二計數器之構件，該記憶體陣列包括記憶體單元之一第一部分及記憶體單元之一第二部分；用於藉由將一第一讀取電壓施加至該記憶體陣列來啟動記憶體單元之該第一部分之一第一子集且藉由將一第二讀取電壓施加至該記憶體陣列來啟動記憶體單元之該第二部分之一第二子集之構件；用於至少部分基於啟動記憶體單元之該第一子集而將該第一計數器更新為一第一值且至少 部分基於啟動記憶體單元之該第二子集而將該第二計數器更新為一第二值之構件；及用於至少部分基於更新該第一計數器及該第二計數器而讀取記憶體單元之該第一部分之一或多個記憶體單元之構件。
描述用於執行方法1000之另一裝置。該裝置可包含一記憶體單元及與該記憶體單元電子通信之一記憶體控制器，其中該記憶體控制器可操作以初始化與一記憶體陣列耦合之一控制器中之一第一計數器及一第二計數器，該記憶體陣列包括記憶體單元之一第一部分及記憶體單元之一第二部分；藉由將一第一讀取電壓施加至該記憶體陣列來啟動記憶體單元之該第一部分之一第一子集，且藉由將一第二讀取電壓施加至該記憶體陣列來啟動記憶體單元之該第二部分之一第二子集；至少部分基於啟動記憶體單元之該第一子集而將該第一計數器更新為一第一值，且至少部分基於啟動記憶體單元之該第二子集而將該第二計數器更新為一第二值；及至少部分基於更新該第一計數器及該第二計數器而讀取記憶體單元之該第一部分之一或多個記憶體單元。
上文所描述之方法1000及裝置之一些實例可進一步包含用於比較經更新第二計數器之第二值與儲存於控制器處之一臨限值之程序、特徵、構件或指令，其中可至少部分基於比較經更新第二計數器之第二值與臨限值而讀取記憶體單元之第一部分之一或多個記憶體單元。
在上文所描述之方法1000及裝置之一些實例中，該比較進一步包括：判定第二值滿足儲存於控制器處之臨限值。上文所描述之方法1000及裝置之一些實例可進一步包含用於至少部分基於第二值滿足臨限值之判定而停止施加第二讀取電壓之程序、特徵、構件或指令。上文所描述之方法1000及裝置之一些實例可進一步包含用於至少部分基於第二值 滿足臨限值之判定而自記憶體單元之第二部分識別第一部分中具有一第一邏輯狀態之記憶體單元之一總數目之程序、特徵、構件或指令。
上文所描述之方法1000及裝置之一些實例可進一步包含用於判定第一值對應於經識別總數目之程序、特徵、構件或指令。上文所描述之方法1000及裝置之一些實例可進一步包含用於至少部分基於第一值對應於經識別總數目之判定而停止施加第一讀取電壓之程序、特徵、構件或指令，其中可在可能已停止施加第一讀取電壓之後讀取記憶體單元之第一部分之一或多個記憶體單元。
上文所描述之方法1000及裝置之一些實例亦可包含用於判定第一值不對應於經識別總數目之程序、特徵、構件或指令。上文所描述之方法1000及裝置之一些實例可進一步包含用於至少部分基於第一值不對應於經識別總數目之判定而維持施加第一讀取電壓之程序、特徵、構件或指令。上文所描述之方法1000及裝置之一些實例可進一步包含用於至少部分基於識別第一部分中具有第一邏輯狀態之記憶體單元之總數目而在控制器處設定一旗標之程序、特徵、構件或指令。
在上文所描述之方法1000及裝置之一些實例中，該比較進一步包括：判定第二值不滿足儲存於控制器處之臨限值。上文所描述之方法1000及裝置之一些實例可進一步包含用於至少部分基於第二值不滿足臨限值之判定而維持施加第二讀取電壓之程序、特徵、構件或指令。在上文所描述之方法1000及裝置之一些實例中，第一讀取電壓及第二讀取電壓可為一相同單一讀取電壓。在上文所描述之方法1000及裝置之一些實例中，第一讀取電壓可經組態以相對於第二讀取電壓可具有一時間偏移。在上文所描述之方法1000及裝置之一些實例中，第一讀取電壓可經組態 以相對於第二讀取電壓可具有一不同電壓改變速率。
圖11展示繪示根據本發明之實施例之用於自動參考記憶體單元讀取技術之一方法1100之一流程圖。方法1100之操作可由如本文中所描述之一記憶體器件100或其組件來實施。例如，方法1100之操作可由如參考圖1及圖5至圖7所描述之一記憶體控制器來執行。在一些實施例中，記憶體器件100可執行一組程式碼以控制該器件之功能元件以執行下文所描述之功能。另外或替代地，記憶體器件100可使用專用硬體執行下文所描述之功能之態樣。
在1105處，記憶體器件100可初始化與一記憶體陣列耦合之一控制器中之一計數器，該記憶體陣列包括記憶體單元之一第一部分及記憶體單元之一第二部分，其中記憶體單元之該第二部分包括複數對記憶體單元，該複數對之各對與一各自旗標值相關聯。操作1105可根據本文中所描述之方法來執行。在某些實例中，操作1105之態樣可由如參考圖5至圖7所描述之一計數組件來執行。
在1110處，記憶體器件100可藉由將一第一讀取電壓施加至記憶體陣列來啟動記憶體單元之第一部分之一第一子集。操作1110可根據本文中所描述之方法來執行。在某些實例中，操作1110之態樣可由如參考圖5至圖7所描述之一偏壓組件來執行。
在1115處，記憶體器件100可藉由將一第二讀取電壓施加至記憶體陣列來啟動複數對之各對之至少一個單元。操作1115可根據本文中所描述之方法來執行。在某些實例中，操作1115之態樣可由如參考圖5至圖7所描述之一偏壓組件來執行。
在1120處，記憶體器件100可至少部分基於啟動至少一個 單元而在控制器處設定一指示符。操作1120可根據本文中所描述之方法來執行。在某些實例中，操作1120之態樣可由如參考圖5至圖7所描述之一旗標組件來執行。
在1125處，記憶體器件100可至少部分基於指示符而讀取記憶體單元之第一部分之一或多個記憶體單元。操作1125可根據本文中所描述之方法來執行。在某些實例中，操作1125之態樣可由如參考圖5至圖7所描述之一讀取組件來執行。
描述一種用於執行方法1100之裝置。該裝置可包含：用於初始化與一記憶體陣列耦合之一控制器中之一計數器之構件，該記憶體陣列包括記憶體單元之一第一部分及記憶體單元之一第二部分，其中記憶體單元之該第二部分包括複數對記憶體單元，該複數對之各對與一各自旗標值相關聯；用於藉由將一第一讀取電壓施加至該記憶體陣列來啟動記憶體單元之該第一部分之一第一子集之構件；用於藉由將一第二讀取電壓施加至該記憶體陣列來啟動該複數對之各對之至少一個單元之構件；用於至少部分基於啟動該至少一個單元而在該控制器中設定一指示符之構件；及用於至少部分基於該指示符而讀取記憶體單元之該第一部分之一或多個記憶體單元之構件。
描述用於執行方法1100之另一裝置。該裝置可包含一記憶體單元及與該記憶體單元電子通信之一記憶體控制器，其中該記憶體控制器可操作以初始化與一記憶體陣列耦合之一控制器中之一計數器，該記憶體陣列包括記憶體單元之一第一部分及記憶體單元之一第二部分，其中記憶體單元之該第二部分包括複數對記憶體單元，該複數對之各對與一各自旗標值相關聯；藉由將一第一讀取電壓施加至該記憶體陣列來啟動記憶體 單元之該第一部分之一第一子集；藉由將一第二讀取電壓施加至該記憶體陣列來啟動該複數對之各對之至少一個單元；至少部分基於啟動該至少一個單元而在該控制器中設定一指示符；及至少部分基於該指示符而讀取記憶體單元之該第一部分之一或多個記憶體單元。
在上文所描述之方法1100及裝置之一些實例中，設定指示符包括：至少部分基於啟動至少一個單元而將複數對之各對之各自旗標值自一第一旗標值轉變至一第二旗標值。
上文所描述之方法1100及裝置之一些實例可進一步包含用於至少部分基於在啟動至少一個單元之後的記憶體單元之第二部分之一值集合而判定第一部分中具有一第一邏輯狀態之記憶體單元之一總數目之程序、特徵、構件或指令。上文所描述之方法1100及裝置之一些實例可進一步包含用於至少部分基於啟動記憶體單元之第一子集而將計數器更新為一第一計數值之程序、特徵、構件或指令。上文所描述之方法1100及裝置之一些實例可進一步包含用於比較第一計數值與經判定總數目之程序、特徵、構件或指令，其中可至少部分基於比較而讀取記憶體單元之第一部分之一或多個記憶體單元。
應注意，上文所描述之方法描述可能實施方案，且操作及步驟可經重新配置或以其他方式修改，且其他實施方案係可行的。此外，可組合來自方法之兩者或兩者以上之實施例。
本文中所描述之資訊及信號可使用各種不同科技及技術之任一者表示。例如，可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合來表示。一些圖式可將信號繪示為單一信 號；然而，一般技術者將理解，該信號可表示一信號匯流排，其中該匯流排可具有各種位元寬度。
術語「電子通信」及「耦合」係指支援組件之間的電子流之組件之間的一關係。此可包含組件之間的一直接連接或可包含中間組件。彼此電子通信或耦合之組件可主動交換電子或信號(例如，在一通電電路中)或可不主動地交換電子或信號(例如，在一斷電電路中)，但可經組態且可操作以在一電路通電之後交換電子或信號。例如，經由一開關(例如，一電晶體)實體連接之兩個組件電子通信或可耦合，而無論該開關之狀態(即，斷開或閉合)為何。
如本文中所使用，術語「實質上」意謂修飾特性(例如，由術語實質上修飾之一動詞或形容詞)可並非絕對，但足夠接近以便達成該特性之優點。
如本文中所使用，術語「電極」可係指一電導體，且在一些情況中，可作為至一記憶體陣列之一記憶體單元或其他組件之一電接觸件。一電極可包含提供記憶體器件100之元件或組件之間的一導電路徑之一跡線、金屬線、導線、導電層或類似者。
硫屬化物材料可為包含元素S、Se及Te之至少一者之材料或合金。本文中所論述之相變材料可為硫屬化物材料。硫屬化物材料可包含以下各者之合金：S、Se、Te、Ge、As、Al、Sb、Au、銦(In)、鎵(Ga)、錫(Sn)、鉍(Bi)、鈀(Pd)、鈷(Co)、氧(O)、銀(Ag)、鎳(Ni)、鉑(Pt)。實例性硫屬化物材料及合金可包含(但不限於)：Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te- Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文中所使用之帶連字符之化學組合物表示法指示一特定化合物或合金中所包含之元素且意欲表示涉及該等所指示元素之所有化學計量學。例如，Ge-Te可包含GexTey，其中x及y可為任何正整數。可變電阻材料之其他實例可包含包括兩種或兩種以上金屬(例如，過渡金屬、鹼土金屬及/或稀土金屬)之二元金屬氧化物材料或混合價氧化物。實施例並不限於與記憶體單元之記憶體元件相關聯之一(或若干)特定可變電阻材料。例如，可變電阻材料之其他實例可用於形成記憶體元件且可包含硫屬化物材料、巨磁阻材料或聚合物基材料等等。
術語「隔離」係指其中電子目前無法在其等之間流動之組件之間的一關係；若組件之間存在一開路，則其等彼此隔離。例如，當一開關斷開時，藉由該開關實體連接之兩個組件可彼此隔離。
本文中所論述之器件(包含一記憶體器件100)可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板，諸如玻璃上矽(SOG)或藍寶石上矽(SOP)，或另一基板上之半導體材料之磊晶層。可透過使用各種化學物種(包含但不限於：磷、硼或砷)摻雜來控制基板或基板子區域之導電性。摻雜可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜方法而執行。
本文中所論述之一或若干電晶體可表示一場效電晶體(FET)且包括三端子器件，包含一源極、汲極及閘極。該等端子可透過導 電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的且可包括一重度摻雜(例如，簡併)半導體區域。源極及汲極可藉由一輕度摻雜半導體區域或通道分離。若通道係n型(即，多數載子係電子)，則FET可被稱為一n型FET。若通道係p型(即，多數載子係電洞)，則FET可被稱為一p型FET。通道可由一絕緣閘極氧化物封蓋。可藉由將一電壓施加至閘極而控制通道導電性。例如，分別將一正電壓或負電壓施加至一n型FET或一p型FET可導致通道變為導電。當將大於或等於一電晶體之臨限電壓之一電壓施加至電晶體閘極時，該電晶體可「接通」或「啟動」。當將小於該電晶體之臨限電壓之一電壓施加至該電晶體閘極時，該電晶體可「關斷」或「撤銷啟動」。
本文中所闡述之描述結合隨附圖式描述實例性組態且不表示可實施或可在發明申請專利範圍之範疇內之所有實例。本文中所使用之術語「例示性」意謂「用作一實例、例項或圖解」，而非「較佳」或「優於其他實例」。詳細描述包含用於提供對所描述技術之理解之目的之具體細節。然而，此等技術可在無此等具體細節之情況下實踐。在一些例項中，以方塊圖形式展示熟知結構及器件以避免模糊所描述實例之概念。
在附圖中，類似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同類型之各種組件。當僅在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無論第二參考標籤為何。
可使用各種不同科技及技術之任一者來表示本文中所描述之資訊及信號。例如，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合來表示可貫穿上文描述引用之資料、指 令、命令、資訊、信號、位元、符號及晶片。
可使用經設計以執行本文中所描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合來實施或執行結合本文中之揭示內容描述之各種闡釋性區塊及模組。一通用處理器可為一微處理器，但在替代例中，處理器可為任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為運算器件之一組合(例如，一DSP及一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態)。
可在硬體、由一處理器執行之軟體、韌體或其任何組合中實施本文中所描述之功能。若在由一處理器執行之軟體中實施，則可將功能作為一或多個指令或程式碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。舉例而言，歸因於軟體之性質，可使用由一處理器執行之軟體、硬體、韌體、硬接線或此等之任意者之組合來實施上文所描述之功能。實施功能之特徵亦可實體上定位在各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。又，如本文中所使用，包含在發明申請專利範圍中，如一物項清單(舉例而言，以諸如「至少一者」或「一或多者」之一片語開始之一物項清單)中使用之「或」指示一包含清單，使得(舉例而言)A、B或C之至少一者之一清單意謂A或B或C或AB或AC或BC或ABC(即，A及B及C)。又，如本文中所使用，片語「基於」不應解釋為對一條件閉集之參考。例如，在不脫離本發明之範疇之情況下，描述為「基於條件A」之一例示性步驟可基於條件A及條件B兩者。換言之，如本文中所 使用，片語「基於」應按相同於片語「至少部分基於」之方式來解釋。
電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，包含促進一電腦程式自一個位置傳送至另一位置之任何媒體。一非暫時性儲存媒體可為可藉由一通用或專用電腦存取之任何可用媒體。藉由實例但非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電可擦除可程式化ROM(EEPROM)、光碟(CD)ROM或其他光磁儲存器、磁碟儲存器或其他磁性儲存器件，或可用於攜載或儲存呈指令或資料結構之形式之所要程式碼構件且可藉由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。又，任何連接適當地稱為一電腦可讀媒體。例如，若使用一同軸纜線、光纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技自一網站、伺服器或其他遠端源傳輸軟體，則同軸纜線、光纜、雙絞線、DSL或諸如紅外線、無線電及微波之無線科技包含於媒體之定義中。如本文中所使用，磁碟及光碟包含CD、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟磁碟及藍光光碟(其中磁碟通常以磁性方式重現資料，而光碟使用雷射以光學方式重現資料)。上文之組合亦包含於電腦可讀媒體之範疇內。
提供本文中之描述以使熟習此項技術者能夠製成或使用本發明。熟習此項技術者將容易明白本發明之各種修改，且本文中所定義之通用原理可應用於其他變動而不脫離本發明之範疇。因此，本發明並不意欲限於本文中所描述之實例及設計，而應符合與本文中所揭示之原理及新穎特徵一致之最廣範疇。
401‧‧‧圖
402‧‧‧圖
405‧‧‧讀取電壓
405-a‧‧‧第一讀取電壓
405-b‧‧‧第二讀取電壓
410‧‧‧使用者資料
420-a‧‧‧第一計數資料
420-b‧‧‧第二計數資料
422-a‧‧‧數字對
422-b‧‧‧數字對
422-c‧‧‧數字對
422-d‧‧‧數字對
425‧‧‧經編碼使用者資料
430‧‧‧偏移

Claims (29)

  1. 一種用於自動參考記憶體單元讀取技術的方法，其包括：初始化與一記憶體陣列耦合之一控制器中之一計數器；藉由將一讀取電壓施加至該記憶體陣列來啟動該記憶體陣列之一第一記憶體單元群組之至少一部分；至少部分基於施加該讀取電壓而判定一記憶體單元集合已經啟動；至少部分基於判定該記憶體單元集合已經啟動而將該計數器更新為一第一值；比較該經更新計數器之該第一值與儲存於該控制器處之一臨限值；及至少部分基於該比較而讀取該記憶體陣列之一或多個記憶體單元。
  2. 如請求項1之方法，其中該比較進一步包括：判定該第一值滿足儲存於該控制器處之該臨限值；及至少部分基於該第一值滿足該臨限值之該判定而停止將該讀取電壓施加至該記憶體陣列，其中係在已停止施加該讀取電壓之後讀取該一或多個記憶體單元。
  3. 如請求項1之方法，其中該比較進一步包括：判定該第一值不滿足儲存於該控制器處之該臨限值；至少部分基於該第一值不滿足該臨限值之該判定而維持將該讀取電壓施加至該記憶體陣列； 至少部分基於維持施加該讀取電壓而判定一第二記憶體單元集合已經啟動；及至少部分基於判定該第二記憶體單元集合已經啟動而將該計數器更新為一第二值，其中係至少部分基於將該計數器更新為該第二值而讀取該一或多個記憶體單元。
  4. 如請求項1之方法，其進一步包括：判定已經啟動之該記憶體單元集合對應於一第一邏輯狀態。
  5. 如請求項4之方法，其中該第一邏輯狀態對應於一第一臨限電壓集合，該第一臨限電壓集合小於與一第二邏輯狀態相關聯之一第二臨限電壓集合。
  6. 如請求項1之方法，其中該第一記憶體單元群組經組態有具有一第一邏輯狀態之一預定數目個記憶體單元。
  7. 如請求項1之方法，其中該第一記憶體單元群組獨立於該第一群組中之記憶體單元之一總數目而經組態有固定數目個記憶體單元。
  8. 如請求項1之方法，其中該第一記憶體單元群組之一第一半對應於一第一邏輯狀態，且該第一記憶體單元群組之一第二半對應於一第二邏輯狀態。
  9. 如請求項1之方法，其中該記憶體單元集合之各記憶體單元對應於一第一邏輯狀態。
  10. 如請求項1之方法，其中該記憶體單元集合係該第一記憶體單元群組之一半。
  11. 如請求項6之方法，其中該臨限值等於具有該第一邏輯狀態之記憶體單元之該預定數目。
  12. 如請求項1之方法，其中係自該記憶體陣列之一第二記憶體單元群組讀取該臨限值。
  13. 如請求項1之方法，其中該讀取電壓包括各在一持續時間內具有一不同值之複數個恆定電壓。
  14. 一種用於自動參考記憶體單元讀取技術的方法，其包括：在一控制器處自一主機器件接收一輸入向量之一第一位元集合；至少部分基於該第一位元集合之位元之一總數目而分配一記憶體區塊來儲存該輸入向量之該第一位元集合及一第二位元集合；至少部分基於該第一位元集合中具有一第一邏輯狀態之位元之一數目而產生該第二位元集合；及在該記憶體區塊處寫入該第一位元集合及該第二位元集合。
  15. 如請求項14之方法，其中：該第二位元集合包括代表該第一位元集合中具有該第一邏輯狀態之位元之該數目之多個位元對。
  16. 如請求項14之方法，其中產生該第二位元集合包括：判定該第一位元集合中具有該第一邏輯狀態之位元之該數目；及產生對應於該經判定位元數目之一位元值集合。
  17. 一種用於自動參考記憶體單元讀取技術的方法，其包括：初始化與一記憶體陣列耦合之一控制器中之一第一計數器及一第二計數器，該記憶體陣列包括記憶體單元之一第一部分及記憶體單元之一第二部分；藉由將一第一讀取電壓施加至該記憶體陣列來啟動記憶體單元之該第一部分之一第一子集，且藉由將一第二讀取電壓施加至該記憶體陣列來啟動記憶體單元之該第二部分之一第二子集；至少部分基於啟動記憶體單元之該第一子集而將該第一計數器更新為一第一值，且至少部分基於啟動記憶體單元之該第二子集而將該第二計數器更新為一第二值；及至少部分基於更新該第一計數器及該第二計數器而讀取記憶體單元之該第一部分之一或多個記憶體單元。
  18. 如請求項17之方法，其進一步包括：比較該經更新第二計數器之該第二值與儲存於該控制器處之一臨限 值，其中至少部分基於比較該經更新第二計數器之該第二值與該臨限值而讀取記憶體單元之該第一部分之一或多個記憶體單元。
  19. 如請求項18之方法，其中該比較進一步包括：判定該第二值滿足儲存於該控制器處之該臨限值；至少部分基於該第二值滿足該臨限值之該判定而停止施加該第二讀取電壓；及至少部分基於該第二值滿足該臨限值之該判定而自記憶體單元之該第二部分識別該第一部分中具有一第一邏輯狀態之記憶體單元之一總數目。
  20. 如請求項19之方法，其進一步包括：判定該第一值對應於該經識別總數目；及至少部分基於該第一值對應於該經識別總數目之該判定而停止施加該第一讀取電壓，其中係在已停止施加該第一讀取電壓之後讀取記憶體單元之該第一部分之該一或多個記憶體單元。
  21. 如請求項19之方法，其進一步包括：判定該第一值不對應於該經識別總數目；及至少部分基於該第一值不對應於該經識別總數目之該判定而維持施加該第一讀取電壓。
  22. 如請求項18之方法，其中該比較進一步包括： 判定該第二值不滿足儲存於該控制器處之該臨限值；及至少部分基於該第二值不滿足該臨限值之該判定而維持施加該第二讀取電壓。
  23. 如請求項17之方法，其中該第一讀取電壓及該第二讀取電壓係一相同單一讀取電壓。
  24. 如請求項17之方法，其中該第一讀取電壓經組態以相對於該第二讀取電壓具有一時間偏移。
  25. 如請求項17之方法，其中該第一讀取電壓經組態以相對於該第二讀取電壓具有一不同電壓改變速率。
  26. 如請求項19之方法，其進一步包括：至少部分基於識別該第一部分中具有該第一邏輯狀態之記憶體單元之該總數目而在該控制器中設定一旗標。
  27. 一種用於自動參考記憶體單元讀取技術的方法，其包括：初始化與一記憶體陣列耦合之一控制器中之一計數器，該記憶體陣列包括記憶體單元之一第一部分及記憶體單元之一第二部分，其中記憶體單元之該第二部分包括複數對記憶體單元，該複數對之各對與一各自旗標值相關聯；藉由將一第一讀取電壓施加至該記憶體陣列來啟動記憶體單元之該 第一部分之一第一子集；藉由將一第二讀取電壓施加至該記憶體陣列來啟動該複數對之各對之至少一個單元；至少部分基於啟動該至少一個單元而在該控制器中設定一指示符；及至少部分基於該指示符而讀取記憶體單元之該第一部分之一或多個記憶體單元。
  28. 如請求項27之方法，其中設定該指示符包括：至少部分基於啟動該至少一個單元而將該複數對之各對之該各自旗標值自一第一旗標值轉變至一第二旗標值。
  29. 如請求項27之方法，其進一步包括：至少部分基於在啟動該至少一個單元之後的記憶體單元之該第二部分之一值集合而判定該第一部分中具有一第一邏輯狀態之記憶體單元之一總數目；至少部分基於啟動記憶體單元之該第一子集而將該計數器更新為一第一計數值；及比較該第一計數值與該經判定總數目，其中係至少部分基於該比較而讀取記憶體單元之該第一部分之一或多個記憶體單元。
TW107146309A 2017-12-22 2018-12-21 用於自動參考記憶體單元讀取技術的方法 TWI683312B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/853,364 2017-12-22
US15/853,364 US10431301B2 (en) 2017-12-22 2017-12-22 Auto-referenced memory cell read techniques

Publications (2)

Publication Number Publication Date
TW201937498A TW201937498A (zh) 2019-09-16
TWI683312B true TWI683312B (zh) 2020-01-21

Family

ID=66950574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146309A TWI683312B (zh) 2017-12-22 2018-12-21 用於自動參考記憶體單元讀取技術的方法

Country Status (8)

Country Link
US (4) US10431301B2 (zh)
EP (1) EP3729437A4 (zh)
JP (1) JP7026235B2 (zh)
KR (2) KR102386641B1 (zh)
CN (1) CN111512378B (zh)
SG (1) SG11202005773RA (zh)
TW (1) TWI683312B (zh)
WO (1) WO2019126416A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI747667B (zh) * 2020-10-29 2021-11-21 大陸商長江存儲科技有限責任公司 三維記憶體件中的同軸階梯結構及其形成方法
US11355209B2 (en) 2020-07-10 2022-06-07 Micron Technology, Inc. Accessing a multi-level memory cell

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR102401182B1 (ko) * 2018-01-19 2022-05-24 삼성전자주식회사 메모리 장치 및 메모리 패키지
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10714185B2 (en) 2018-10-24 2020-07-14 Micron Technology, Inc. Event counters for memory operations
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
US10713116B2 (en) * 2018-12-06 2020-07-14 Sabrina Barbato Solid state device implementing dynamic polar encoding
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
TWI760924B (zh) * 2019-12-03 2022-04-11 美商美光科技公司 用於存取記憶體單元之方法及系統
JP2023516346A (ja) 2020-03-03 2023-04-19 マイクロン テクノロジー，インク． メモリセルのためのカウンタベースのセンス増幅器の方法
US11450384B2 (en) * 2020-04-06 2022-09-20 Crossbar, Inc. Distinct chip identifier sequence utilizing unclonable characteristics of resistive memory on a chip
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
CN115485776A (zh) 2020-05-13 2022-12-16 美光科技公司 用于存取存储器单元的基于计数器的方法和系统
US11302390B2 (en) 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
WO2022043727A1 (en) * 2020-08-31 2022-03-03 Micron Technology, Inc. Methods and systems for improving read and write of memory cells
US11705429B2 (en) 2020-09-04 2023-07-18 Micron Technology, Inc. Redundant through-silicon vias
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
WO2022101655A1 (en) * 2020-11-11 2022-05-19 Micron Technology, Inc. Method and system for accessing memory cells
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11367484B1 (en) 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices
CN112951990B (zh) * 2021-02-22 2021-12-28 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法
CN114822609A (zh) * 2021-03-11 2022-07-29 台湾积体电路制造股份有限公司 包括硅通孔的存储器宏
DE102021107795A1 (de) 2021-03-11 2022-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Speichermakro mit silizium-durchkontaktierung
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664073B2 (en) 2021-04-02 2023-05-30 Micron Technology, Inc. Adaptively programming memory cells in different modes to optimize performance
US11615854B2 (en) 2021-04-02 2023-03-28 Micron Technology, Inc. Identify the programming mode of memory cells during reading of the memory cells
US11514983B2 (en) 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
US11348640B1 (en) 2021-04-05 2022-05-31 Micron Technology, Inc. Charge screening structure for spike current suppression in a memory array
US11715520B2 (en) 2021-04-05 2023-08-01 Micron Technology, Inc. Socket structure for spike current suppression in a memory array
US11514985B2 (en) 2021-04-05 2022-11-29 Micron Technology, Inc. Spike current suppression in a memory array
US11527287B1 (en) 2021-05-27 2022-12-13 Micron Technology, Inc. Drift aware read operations
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell
US11538522B1 (en) 2021-06-30 2022-12-27 Micron Technology, Inc. Systems and methods for adaptive self-referenced reads of memory devices
US11562790B1 (en) * 2021-06-30 2023-01-24 Micron Technology, Inc. Systems and methods for adaptive self-referenced reads of memory devices
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013033375A1 (en) * 2011-08-31 2013-03-07 Micron Technology, Inc. Apparatuses and methods of operating for memory endurance
US9141823B2 (en) * 2013-03-15 2015-09-22 Veridicom, Sa De Cv Abstraction layer for default encryption with orthogonal encryption logic session object; and automated authentication, with a method for online litigation
WO2017050861A1 (en) * 2015-09-22 2017-03-30 Siemens Healthcare Gmbh Auto-referencing in digital holographic microscopy reconstruction

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781880B2 (en) 2002-07-19 2004-08-24 Micron Technology, Inc. Non-volatile memory erase circuitry
AU2002331580A1 (en) 2002-08-14 2004-03-03 Intel Corporation Method for reading a structural phase-change memory
US6738298B1 (en) 2002-11-18 2004-05-18 Micron Technology, Inc. Automatic reference voltage regulation in a memory device
DE60317768T2 (de) 2003-04-10 2008-11-27 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung
CN1799104B (zh) 2003-06-05 2011-07-13 Nxp股份有限公司 存储在非易失性存储器中的数据的完整性控制
JP4330396B2 (ja) 2003-07-24 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置
JP2005100527A (ja) 2003-09-25 2005-04-14 Matsushita Electric Ind Co Ltd 半導体不揮発性記憶装置
US7079436B2 (en) 2003-09-30 2006-07-18 Hewlett-Packard Development Company, L.P. Resistive cross point memory
EP1699055B1 (en) 2005-03-03 2010-01-06 STMicroelectronics S.r.l. A memory device with time-shifting based emulation of reference cells
EP1699054A1 (en) 2005-03-03 2006-09-06 STMicroelectronics S.r.l. A memory device with a ramp-like voltage biasing structure and reduced number of reference cells
ITVA20050028A1 (it) 2005-05-03 2006-11-04 St Microelectronics Srl Generatore di rampa e relativa decodifica di riga per memoria flash
JP4936746B2 (ja) 2006-03-08 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
CN100590735C (zh) 2006-08-23 2010-02-17 财团法人工业技术研究院 应用于存储器的多稳态读出放大器
JP5214422B2 (ja) 2008-02-15 2013-06-19 株式会社東芝 データ記憶システム
US8406048B2 (en) 2008-08-08 2013-03-26 Marvell World Trade Ltd. Accessing memory using fractional reference voltages
JP2011181134A (ja) * 2010-02-26 2011-09-15 Elpida Memory Inc 不揮発性半導体装置の制御方法
US8531888B2 (en) 2010-07-07 2013-09-10 Marvell World Trade Ltd. Determining optimal reference voltages for progressive reads in flash memory systems
US8737138B2 (en) 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
US8693252B2 (en) * 2011-07-12 2014-04-08 Samsung Electronics Co., Ltd. Method and system for adjusting read voltage in flash memory device
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
JP5942781B2 (ja) 2012-04-16 2016-06-29 ソニー株式会社 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
JP5293860B1 (ja) * 2012-05-16 2013-09-18 富士ゼロックス株式会社 シリアル通信システム、画像形成システム及び送信装置
JP5929790B2 (ja) * 2012-06-19 2016-06-08 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US8832530B2 (en) 2012-09-26 2014-09-09 Intel Corporation Techniques associated with a read and write window budget for a two level memory system
KR101934892B1 (ko) 2012-10-17 2019-01-04 삼성전자 주식회사 메모리 장치의 열화 상태 판정 방법 및 이를 이용한 메모리 시스템
US9141534B2 (en) 2012-12-14 2015-09-22 Sandisk Technologies Inc. Tracking read accesses to regions of non-volatile memory
US9275740B2 (en) * 2013-08-05 2016-03-01 CNEXLABS, Inc. Method and apparatus for improving data integrity using threshold voltage recalibration
US9263136B1 (en) * 2013-09-04 2016-02-16 Western Digital Technologies, Inc. Data retention flags in solid-state drives
DE102014207296A1 (de) 2014-04-16 2015-10-22 Robert Bosch Gmbh Vorrichtung und Verfahren zur Verarbeitung von Daten
JP2016054017A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体記憶装置
US10320429B2 (en) 2015-03-04 2019-06-11 Toshiba Memory Corporation Memory controller, memory system and memory control method
US9460784B1 (en) 2015-04-22 2016-10-04 Micron Technology, Inc. Reference voltage generation apparatuses and methods
JP6657634B2 (ja) 2015-07-24 2020-03-04 ソニー株式会社 符号化装置、メモリシステム、通信システムおよび符号化方法
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9607691B1 (en) * 2016-02-17 2017-03-28 Micron Technology, Inc. Memory cell architecture for multilevel cell programming
US10083731B2 (en) 2016-03-11 2018-09-25 Micron Technology, Inc Memory cell sensing with storage component isolation
US10192606B2 (en) 2016-04-05 2019-01-29 Micron Technology, Inc. Charge extraction from ferroelectric memory cell using sense capacitors
US9892776B2 (en) 2016-06-13 2018-02-13 Micron Technology, Inc. Half density ferroelectric memory and operation
CN106898371B (zh) 2017-02-24 2020-08-28 中国科学院上海微系统与信息技术研究所 三维存储器读出电路及其字线与位线电压配置方法
US10424372B1 (en) * 2018-04-19 2019-09-24 Micron Technology, Inc. Apparatuses and methods for sensing memory cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013033375A1 (en) * 2011-08-31 2013-03-07 Micron Technology, Inc. Apparatuses and methods of operating for memory endurance
US9141823B2 (en) * 2013-03-15 2015-09-22 Veridicom, Sa De Cv Abstraction layer for default encryption with orthogonal encryption logic session object; and automated authentication, with a method for online litigation
WO2017050861A1 (en) * 2015-09-22 2017-03-30 Siemens Healthcare Gmbh Auto-referencing in digital holographic microscopy reconstruction

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355209B2 (en) 2020-07-10 2022-06-07 Micron Technology, Inc. Accessing a multi-level memory cell
TWI775484B (zh) * 2020-07-10 2022-08-21 美商美光科技公司 用於支援存取多位階記憶體單元之方法及設備，以及非暫時性電腦可讀媒體
US11894078B2 (en) 2020-07-10 2024-02-06 Micron Technology, Inc. Accessing a multi-level memory cell
TWI747667B (zh) * 2020-10-29 2021-11-21 大陸商長江存儲科技有限責任公司 三維記憶體件中的同軸階梯結構及其形成方法

Also Published As

Publication number Publication date
US10600480B2 (en) 2020-03-24
JP7026235B2 (ja) 2022-02-25
KR20200089762A (ko) 2020-07-27
WO2019126416A2 (en) 2019-06-27
US11282574B2 (en) 2022-03-22
EP3729437A4 (en) 2021-08-04
US10896727B2 (en) 2021-01-19
SG11202005773RA (en) 2020-07-29
KR102386641B1 (ko) 2022-04-14
KR102457048B1 (ko) 2022-10-20
WO2019126416A3 (en) 2019-07-25
KR20220049609A (ko) 2022-04-21
CN111512378A (zh) 2020-08-07
US20220208262A1 (en) 2022-06-30
US20210020239A1 (en) 2021-01-21
US20200294586A1 (en) 2020-09-17
US20200035297A1 (en) 2020-01-30
US10431301B2 (en) 2019-10-01
US20190198099A1 (en) 2019-06-27
JP2021508904A (ja) 2021-03-11
EP3729437A2 (en) 2020-10-28
CN111512378B (zh) 2023-09-29
TW201937498A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
TWI683312B (zh) 用於自動參考記憶體單元讀取技術的方法
JP6972353B2 (ja) 自動参照のメモリセル読み出し技術
TWI655539B (zh) 用於具有多個分割之記憶體裝置之記憶體存取技術
KR20200086379A (ko) 멀티-레벨 자체-선택 메모리 디바이스
TWI685844B (zh) 用於更新非揮發性記憶體中之一修整參數之技術
US12009028B2 (en) Auto-referenced memory cell read techniques