TWI654835B - 有極型低通濾波器及分波器 - Google Patents

有極型低通濾波器及分波器

Info

Publication number
TWI654835B
TWI654835B TW103130754A TW103130754A TWI654835B TW I654835 B TWI654835 B TW I654835B TW 103130754 A TW103130754 A TW 103130754A TW 103130754 A TW103130754 A TW 103130754A TW I654835 B TWI654835 B TW I654835B
Authority
TW
Taiwan
Prior art keywords
inductor
winding
parallel
capacitor
pass filter
Prior art date
Application number
TW103130754A
Other languages
English (en)
Other versions
TW201517511A (zh
Inventor
溝口直樹
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201517511A publication Critical patent/TW201517511A/zh
Application granted granted Critical
Publication of TWI654835B publication Critical patent/TWI654835B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path

Landscapes

  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

本發明提供能進一步小型化的有極型低通濾波器。有極型低通濾波器(1)至少包括在連接輸入端子和輸出端子的串聯臂上連接的電感器(L2、L3)，這些電感器(L2、L3)是安裝於層疊體(3)的第一面(S1)上的繞組型電感器，該繞組型電感器的各捲繞軸(A2、A3)大致正交。

Description

有極型低通濾波器及分波器
本發明涉及一種在通頻帶附近具有衰減極的低通濾波器、及包括該低通濾波器的分波器。
以往，作為這種低通濾波器(以下有時稱為LPF(Low Pass Filter：低通濾波器))，例如存在下述專利文獻1所記載的情況。該LPF包括串聯臂、以及例如三個並聯臂。該串聯臂上設置有例如兩個並聯共振電路。第一並聯臂設置在LPF的輸入端子和前級並聯共振電路之間。另外，第二並聯臂設置在兩個並聯共振電路之間。第三並聯臂設置在後級並聯共振電路和LPF的輸出端子之間。各並聯臂上各設置有一個電容器。
上述專利文獻1並未言及電感器及電容器的具體配置。然而，並不限於LPF，只要是包含電感器及電容器的濾波器(以下有時稱為LC濾波器)，下述專利文獻2中詳細說明了電感器及電容器的配置。該LC濾波器中，在電介質基板內由複數個內部電極至少構成一個電容器(亦即，內層電容器)。此外，在電介質基板的上表面安裝有兩個貼片型線圈和兩個電容器(亦即，外設電容器)。通過對上述的內置電容器、貼片型線圈以及外設電容器進行電氣連接，能獲得LC濾波器。此處，各貼片型線圈為縱向繞組型，以各個芯的軸與電介質基板的上表面大致正交的方式進行安裝。 因而，各貼片型線圈的軸彼此大致平行。此處，一個貼片型線圈配置在電介質基板的某一個角，另一個貼片型線圈配置在電介質基板的另一角，由此，盡可能使兩貼片型線圈之間的距離較大。這樣做的原因在於，使貼片型線圈的磁耦合的影響變小，確保LC濾波器的特性。
[先行技術文獻]
[專利文獻]
專利文獻1：日本專利特開2010-232765號公報
專利文獻2：日本專利特開平6-176966號公報
然而，專利文獻2的配置中，需要使兩貼片型線圈之間的距離較大，因此具有難以使LPF小型化的問題。
也就是說，本發明的目的在於提供一種能進一步小型化的有極型低通濾波器及分波器。
為了達到上述目的，本發明的第一態樣是有極型低通濾波器，該有極型低通濾波器包括：層疊體；形成於所述層疊體的第二面的輸入端子、輸出端子以及接地端子；在連接所述輸入端子和所述輸出端子的串聯臂上連接的複數個並聯共振電路，該複數個並聯共振電路包含電容器以及電感器；及在連接所述串聯臂和接地端子的並聯臂上連接的電容器。此處，設 置於所述串聯臂上的至少兩個電感器是安裝於所述層疊體的第一面上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交。
本發明的第二態樣是有極型低通濾波器，該有極型低通濾波器包括：層疊體；形成於所述層疊體的第二面的輸入端子、輸出端子以及接地端子；在連接所述輸入端子和所述輸出端子的串聯臂上連接的至少一個電感器；連接在所述串聯臂上即所述至少一個電感器的後級的複數個並聯共振電路，該複數個並聯共振電路包含電容器以及電感器；及在連接所述串聯臂和接地端子的並聯臂上連接的電容器。此處，設置於所述串聯臂上的至少兩個電感器是安裝於所述層疊體的第一面上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交。
本發明的第三態樣是分波器，該分波器包括：層疊體；形成於所述層疊體的第二面的輸入端子、第一輸出端子、以及第一接地端子；在所述層疊體中，設置於所述輸入端子以及所述第一輸出端子之間的有極型低通濾波器；形成於所述層疊體的第二面的第二輸出端子以及第二接地端子；及在所述層疊體中，設置於所述輸入端子以及所述第二輸出端子之間的高通濾波器，該高通濾波器包含電容器和電感器。因此，所述有極型低通濾波器包括：在連接所述輸入端子和所述第一輸出端子的串聯臂上連接的複數個並聯共振電路，該複數個並聯共振電路包含電容器以及電感器；及在連接所述串聯臂和接地端子的並聯臂上連接的電容器，所述串聯臂上設置的至少兩個電感器是安裝於所述層疊體的第一面上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交。
本發明的第四態樣是分波器，該分波器包括：層疊體；形成於所述層疊體的第二面的輸入端子、第一輸出端子、以及第一接地端子；在所述層疊體中，設置於所述輸入端子以及所述第一輸出端子之間的有極型低通濾波器；形成於所述層疊體的第二面的第二輸出端子以及第二接地端子；及在所述層疊體中，設置於所述輸入端子以及所述第二輸出端子之間的高通濾波器，該高通濾波器包含電容器和電感器。所述有極型低通濾波器包括：在連接所述輸入端子和所述第一輸出端子的串聯臂上連接的至少一個電感器；連接在所述串聯臂上的複數個並聯共振電路，該複數個並聯共振電路包含電容器以及電感器；及在連接所述串聯臂和所述第一接地端子的並聯臂上連接的電容器。此處，設置於所述串聯臂上的至少兩個電感器是安裝於所述層疊體的第一面上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交。
根據上述各態樣，能使一個繞組型電感器產生的磁通不貫穿另一個繞組型電感器。由此，即使將繞組型電感器彼此接近也能減弱磁耦合，因此能使LPF、及分波器小型化。
1、1a、1b‧‧‧分波器
3‧‧‧層疊體
M1~M19‧‧‧基材層
5、5a、5b‧‧‧有極型低通濾波器
51~54‧‧‧並聯共振電路
7‧‧‧高通濾波器
71~75‧‧‧串聯共振電路
C1~C18‧‧‧電容器
L1~L13‧‧‧電感器
G1~G7‧‧‧接地導體
圖1是本發明的一實施方式所涉及的具備LPF的分波器的等效電路圖。
圖2A是圖1的分波器的俯視圖。
圖2B是圖2A的層疊體的前視圖。
圖3是表示圖2A的電感器中、捲繞軸正交的兩個電感器的立體圖。
圖4A是圖2B的第一基材層至第五基材層的俯視圖。
圖4B是圖2B的第六基材層至第十基材層的俯視圖。
圖4C是圖2B的第十一基材層至第十五基材層的俯視圖。
圖4D是圖2B的第十六基材層至第十九基材層的俯視圖。
圖5A是表示圖1的LPF的通頻帶特性(從0到1.5[GHz])等的曲線。
圖5B是表示圖1的LPF的通頻帶特性(從0到200[MHz])等的曲線。
圖6是變形例1所涉及的分波器的俯視圖。
圖7是變形例2所涉及的分波器的俯視圖。
下面，參照圖1~圖5B，對一實施方式所涉及的有極型低通濾波器(以下簡稱為LPF)、及包括該有極型低通濾波器的分波器進行詳細說明。
(有極型低通濾波器/分波器的等效電路)
圖1中，分波器1包括共通輸入端子Pin、層疊體3、LPF5、高通濾波器(以下簡稱為HPF)7、第一輸出端子Pout1、第二輸出端子Pout2、以及複數個接地端子PGND1~PGND3。
在共通輸入端子Pin與複數個接地端子PGND1~PGND3的任一個之間輸入要由分波器1進行分波的頻率多工信號。該頻率多工信號中例如多工有線電視中使用的65MHz頻帶的信號(以下稱為低頻信號)及87MHz頻帶的信號(以下稱為高頻信號)。
層疊體3以實線框表示。圖1中以實線框來表示層疊體3是為了明確地區別內置於層疊體3中的元件(亦即、實線框內所示的電感 器L7以外)和不內置的外設元件(亦即、實線框外所示的電感器L7)。在後文對層疊體3的詳細結構進行說明，因此省略此處的說明。
LPF5使輸入至共通輸入端子Pin的頻率多工信號中的低頻信號通過，而去除高頻信號。因此，LPF5中，在連接共通輸入端子Pin和輸出端子Pout1的串聯臂上，電感器L1、L2、作為複數個並聯共振電路的一個示例的四個並聯共振電路51~54、電感器L7在從共通輸入端子Pin朝向輸出端子Pout1的信號路徑上按該記載順序相連接。電感器L7設置在層疊體3的外部，例如安裝有分波器1的電路基板9(參照圖2A)上，該電感器L7的一端與輸出端子Pout1相連接。並聯共振電路51包含並聯連接的電感器L3和電容器C1。同樣地，並聯共振電路52~54具有並聯連接的電感器L4~L6和電容器C2~C4。
除了上述以外，LPF5還包括電容器C5~C8。電容器C5設置在將電感器L2和並聯共振電路51之間的點與接地之間相連接的並聯臂上。電容器C6設置在將並聯共振電路51、52之間的點與接地相連接的並聯臂上，電容器C7設置在將並聯共振電路52、53之間的點與接地相連接的並聯臂上，電容器C8設置在將並聯共振電路53、54之間的點與接地相連接的並聯臂上。
電感器L7的另一端與接地之間出現了利用LPF5從輸入頻率多工信號分離得到的低頻信號。以上的LPF5的通頻帶特性等，基本上由電感器L1~L7的值、或電容器C1~C8的值確定。另外，細節將會在後文進行敘述，該通頻帶特性等希望參照圖5A、圖5B中以實線表示的曲線。
再次參照圖1。HPF7使輸入至共通輸入端子Pin的頻率多工 信號中的高頻信號通過，而去除低頻信號。因此，HPF7中，在連接共通輸入端子Pin和輸出端子Pout2的串聯臂上，與LPF5共用的電感器L1、電容器C9~C13、電感器L12在從共通輸入端子Pin朝向輸出端子Pout2的信號路徑上按該記載順序相連接。
除了上述以外，HPF7還包括串聯共振電路71~74、並聯共振電路75。串聯共振電路71具有串聯連接的電感器L8和電容器C14，設置在將電容器C9、C10之間的點與接地之間相連接的並聯臂上。串聯共振電路72具有串聯連接的電感器L9和電容器C15，設置在將電容器C10、C11之間的點與接地之間相連接的並聯臂上。串聯共振電路73具有串聯連接的電感器L10和電容器C16，設置在將電容器C11、C12之間的點與接地之間相連接的並聯臂上。串聯共振電路74具有串聯連接的電感器L11和電容器C17，設置在將電容器C12、C13之間的點與接地之間相連接的並聯臂上。此外，電感器L13以及電容器C18相互並聯連接，構成並聯共振電路75。該並聯共振電路75設置在將電感器L12和輸出端子Pout2之間的點與接地之間相連接的並聯臂上。此處，電感器L12和電容器C18構成用於抑制HPF7的高頻特性劣化的相位調整電路。
此外，在輸出端子Pout2與接地端子PGND3之間出現利用HPF7從輸入頻率多工信號分離得到的高頻信號。以上的HPF7的通頻帶特性等，基本上由電感器L1、L8~L13的值、或電容器C9~C18的值確定。該通頻帶特性等希望參照圖5A、圖5B中以細虛線表示的曲線。
(低通濾波器/分波器的結構)
圖1的等效電路所表示的分波器1實際上如圖2A~圖4D所示那樣， 通過將共通輸入端子Pin、LPF5(但除去電感器L7)、HPF7、輸出端子Pout1、輸出端子Pout2、以及接地端子PGND1~PGND3形成或者安裝於層疊體3來實現。該分波器1如圖2A所例示，在將其安裝於電路基板9上且將輸出端子Pout1與電感器L7電氣連接的狀態下，收容於未圖示的殼體中。
此處，為了方便以下的說明，對圖2A~圖4D所示的x軸、y軸以及z軸進行說明。x軸、y軸及z軸彼此正交。本實施方式中，x軸表示分波器1的橫向(亦即、左右方向)、y軸表示其縱深方向(亦即、前後方向)、z軸表示其高度方向(亦即、上下方向)。此外，z軸還表示基材層M的層疊方向、及相對於層疊體3的安裝有電感器L2~L11的第一面S1及第二面S2的法線方向。
層疊體3具有包含在z軸方向上相對的第一面(即上表面)S1和第二面(即底面)S2的大致長方體形狀，將複數個基材層在z軸方向上層疊而得。本實施方式中，如圖2B所示，層疊體3通過將第一基材層M1至第十九基材層M19按照該順序從上往下層疊而成。這裡，在下述說明中，有時將各基材層M1~M19一起記作基材層M。各基材層M在本實施方式的例示中由如LTCC(Low Temperature Co-fired Ceramics：低溫燒結陶瓷基板)般的陶瓷構成。
各個基材層M從z軸方向俯視時，具有彼此大致相同的長方形之形狀。本實施方式的例示中，設定各基材層M的x軸方向長度為10mm，其y軸方向長度為8mm。此外，各基材層M的z軸方向厚度的例示為如下所述。首先，最上層之基材層M1在上下方向上具有約200μm的厚度，其下方的基材層M2具有約200μm的厚度，基材層M10具有約300μ m的厚度，基材層M18具有約200μm的厚度。上述以外的基材層具有約15μm的厚度。
此處，圖2A中表示分波器1(即基材層M1)的俯視圖。在基材層M1的z軸正方向側的面(亦即、層疊體3的上表面)S1上安裝有電感器L2~L5、L8~L13。這裡，由於分波器1對100MHz附近的頻帶的信號進行分波，因此需要具有幾百nH這樣相對較大電感值的電感器。因此，電感器L2~L5、L8~L13除了具有相對較大的電感值以外，還需要具有優異的Q值特性。此外，為了降低雜訊的影響，各電感器L2~L5、L8~L13優選為繞組型貼片電感器。此外，為了降低分波器1的高度，各電感器L2~L5、L8~L13優選為橫向繞組型貼片電感器。以下，對各電感器L2~L5、L8~L13的結構進行詳細說明。
此處，圖3是表示圖2A所示的電感器L2、L3的結構、配置的立體圖。圖3中，電感器L2包括芯21、導線22、兩個外部電極E23、E24。芯21與面S1大致平行地延伸。導線22在芯21的周圍捲繞成螺旋狀。具體而言，導線22以與面S1大致平行的捲繞軸A2為中心旋轉、且形成從芯21的一端向另一端的方向前進的螺旋的方式捲繞在芯21的周面上。外部電極E23、E24設置在芯21的一端以及另一端。在該外部電極E23、E24上導線22的一端及另一端相結合。利用所述外部電極E23、E24，電感器L2安裝於面S1上對應的連接盤電極。
此外，若將電感器L3與電感器L2進行比較，則相異點在於電感值不同，該電感器L3包括芯31、導線32、外部電極E33、E34。若將芯31和外部電極E33、E34與芯21和外部電極E23、E24進行比較，則 相異點在於尺寸不同，若將導線32與導線22進行比較，則相異點在於圈數以及/或者線徑等不同。這樣的電感器L3以捲繞軸A3與捲繞軸A2大致正交的方式安裝於面S1上所設置的對應的連接盤電極。
再次參照圖2A。電感器L4、L5也是具有與要求規格相對應的電感值、尺寸的橫向繞組型貼片電感器。其中，電感器L4的捲繞軸與電感器L5的捲繞軸相平行。並且，電感器L4的捲繞軸與電感器L3的捲繞軸正交。
然而，LPF5具有圖5A、圖5B中以細虛線表示的曲線的通過特性，因此具有以下說明的結構。更具體而言，並聯共振電路52的共振頻率在並聯共振電路51~54的共振頻率中最低。因此，如圖5B所示，並聯共振電路52形成衰減極P1。此外，並聯共振電路51的共振頻率在並聯共振電路51~54的共振頻率中第二低。因此，如圖5B所示，並聯共振電路51形成衰減極P2。並聯共振電路53的共振頻率在並聯共振電路51~54的共振頻率中第三低。因此，如圖5B所示，並聯共振電路53形成衰減極P3。
如上所述，具有最低的共振頻率的並聯共振電路52所包含的電感器L4的捲繞軸與具有第二低的共振頻率的並聯共振電路51所包含的電感器L3的捲繞軸大致正交。並且，具有最低的共振頻率的並聯共振電路52所包含的電感器L4的捲繞軸與具有第三低的共振頻率的並聯共振電路53所包含的電感器L5的捲繞軸大致平行。
其它的電感器L8~L13也是具有與要求規格相對應的電感值、尺寸的橫向繞組型貼片電感器。
此外，本實施方式中，電感器L8、L9與電感器L2、L3相同，以兩電感器L8、L9的捲繞軸大致正交的方式安裝於面S1上。電感器L4、L5、L10、L11以各自的捲繞軸與捲繞軸A2等大致平行的方式進行安裝。電感器L12、L3以各自的捲繞軸與捲繞軸A3大致平行的方式安裝於面S1上。
此外，為了將分波器1的成品表面安裝於電路基板9，使用了表面安裝機(未圖示)。該表面安裝機利用自身所具備的噴嘴對由提供裝置(未圖示)所提供的分波器1的成品進行吸附，並將吸附的分波器1安裝於電路基板9上的所設定位置。因此，在層疊體3的面S1的大致中央部分，更具體而言、面S1的對角線之間的交叉點附近規定有直徑為200μm左右的吸附區域A。另外，圖2A中，吸附區域A是由假設的點線的圓包圍的區域。電感器L2~L5、L8~L13不安裝在預定的吸附區域A的內部，而安裝在吸附區域A外。
此外，為了提高分波器1安裝到電路基板9的安裝精度，在面S1的既定位置、例如面S1上的x軸正方向端部繪製識別標記I。表面安裝機利用照相機拍攝由提供裝置提供的分波器1，以拍攝圖像中所拍攝到的識別標記I為基準，利用噴嘴正確地決定吸附位置。
接著，參照圖4A~圖4D，對設置於層疊體3內部或者表面的LPF5的結構要素進行說明。圖4A~圖4D中，為了區別LPF5的結構要素，在各基材層M的y軸正方向側以點劃線表示假設的框α，在該框α中表示LPF5的結構要素。此外，相對於框α的y軸負方向側以雙點劃線表示假設的框β。該框β內表示HPF7的結構要素。
首先，在圖4A最上段右側表示為了安裝其左側所示的電感器L2~L5、L8~L13而在面S1上形成的兩個一對的連接盤電極(參照附加有陰影的部分)。各連接盤電極例如由銅的導電性材料形成。
接著，如圖4D所明示，共通輸入端子Pin形成於位於基材層M19的z軸負方向側(簡而言之，基材層M19的背面側)的第二面S2。更具體而言，在面S2的x軸負方向側且y軸方向的大致中央部分形成有共通輸入端子Pin。該共通輸入端子Pin經由貫通基材層M17~M19的通孔導體與電感器L1的一端相連接。各通孔導體例如由銅的導電性材料構成。此外，各通孔導體形成於在z軸方向上貫通對應的基材層M的孔內，與形成於不同基材層M的導體相接合。另外，通孔導體在圖4A~圖4D中以“‧”(點)表示，但從容易看清圖的觀點出發，並未對各通孔導體標註參照標號。
電感器L1與電感器L2等相比具有較小的電感值即可，因此形成於層疊體3的內部。更具體而言，如圖4C、圖4D所明示，電感器L1包括在基材層M14~M17的上表面各形成一個的線狀導體以及串聯連接這些線狀導體的通孔導體，是具有圍繞與z軸平行的捲繞軸旋轉並沿z軸方向行進的螺旋形的螺旋形線圈。該電感器L1的另一端經由通孔導體等與電感器L2的外部電極E23、及構成HPF7的電容器C9(後述)電氣連接。
此外，電感器L2的外部電極E24經由通孔導體等與電容器C5電氣連接。此處，如圖4C、圖4D所明示，電容器C5包括在基材層M13、M15、M17的上表面各形成一個的平面狀圖案導體。更具體而言，這些基材層M13、M15、M17上的平面狀圖案導體按該順序經由幾個通孔導體與電感 器L2的外部電極E24相連接，並且與接地導體G1~G3的任一個或者兩個在z軸方向上相對。此外，細節會在後文闡述，接地導體G1、G2、G3形成於基材層M14、M16、M18的上表面，與後述的接地端子PGND1、PGND2電氣連接。
電感器L3的外部電極E34經由通孔導體等與電感器L2的外部電極E24等電氣連接。另外，電容器C1使用通孔導體等形成在層疊體3的內部，以使得與電感器L3並聯連接。本實施方式中，如圖4A、圖4B所明示，電容器C1包括分別在基材層M3~M8的上表面各形成一個的平面狀圖案導體。更具體而言，這些基材層M3~M8中在z軸方向上相鄰的兩個基材層(例如，基材層M3、M4)上形成的兩個平面狀圖案導體以隔著一個基材層的狀態在z軸方向上相對。此外，形成於基材層M4、M6、M8的平面狀導體圖案按該順序經由通孔導體相連接，並且與外部電極E24、E34電氣連接。形成於基材層M3、M5、M7的平面狀導體圖案按該順序經由通孔導體相連接，並且與電感器L3的外部電極E33等電氣連接。
此外，電感器L3的外部電極E33還經由通孔導體等與電容器C6電氣連接。此處，如圖4C、圖4D所明示，電容器C6包括分別形成於基材層M15、M17的一個的平面狀圖案導體。這些平面狀圖案導體經由通孔導體與形成於基材層M3、M5、M7等的電容器C1、C2的平面狀圖案導體電氣連接。基材層M15的平面狀圖案導體與接地導體G1、G2在z軸方向上相對，基材層M17的平面狀圖案導體與接地導體G2、G3在z軸方向上相對，由此形成電容器C6。
此外，電感器L4的外部電極E43經由通孔導體等與電感器 L3的外部電極E33電氣連接。另外，電容器C2使用通孔導體等形成在層疊體3的內部，以使得與電感器L4並聯連接。本實施方式中，如圖4A、圖4B所明示，電容器C2包括分別在基材層M3~M7的上表面各形成一個的平面狀圖案導體。更具體而言，這些基材層M3~M7中在z軸方向上相鄰的兩個基材層的平面狀圖案導體隔著一個基材層在z軸方向上相對。此外，基材層M3、M5、M7的平面狀圖案導體按該順序利用複數個通孔導體電氣連接，並且與外部電極E43等電氣連接。基材層M4、M6的平面狀圖案導體經由複數個通孔導體與外部電極E44等電氣連接。
另外，電感器L4的外部電極E44經由通孔導體等與電容器C7的一端相連接。此處，如圖4C、圖4D所明示，電容器C7包括在基材層M15、M17的上表面各形成一個的平面狀圖案導體。具體而言，基材層M15的平面狀圖案導體與接地導體G1、G2在z軸方向上相對，並且基材層M17的平面狀圖案導體與接地導體G2、G3在z軸方向上相對。此外，這些平面狀圖案導體利用複數個通孔導體與外部電極E44等電氣連接。
另外，電感器L5的外部電極E53經由通孔導體等與電感器L4的外部電極E44相連接。電容器C3形成在層疊體3的內部，以使得利用複數個通孔導體等與電感器L5並聯連接。本實施方式中，如圖4A、圖4B所明示，電容器C3包括分別在基材層M3~M8的上表面各形成一個的平面狀圖案導體。更具體而言，這些基材層M3~M8中在z軸方向上相鄰的兩個基材層(例如，基材層M3、M4)上形成的兩個平面狀圖案導體以隔著一個基材層的狀態在z軸方向上相對。另外，形成於基材層M3、M5、M7的平面狀圖案導體按該記載順序利用複數個通孔導體相連接，並且與外部電極 E53電氣連接。形成於基材層M4、M6、M8的平面狀圖案導體按該記載順序利用複數個通孔導體相連接，並且與外部電極E54電氣連接。
另外，電感器L5的外部電極E54經由複數個通孔導體等與電容器C8的一端相連接。如圖4C、圖4D所明示，電容器C8包括在基材層M13、M15、M17的上表面各形成一個的平面狀圖案導體。這些平面狀圖案導體與接地導體G1~G3的任一個或者兩個在z軸方向上相對。此外，基材層M13、M15、M17的平面狀圖案導體按該記載順序利用複數個通孔導體相連接，並且與電感器L5的外部電極E54等電氣連接。
此外，上述外部電極E54還經由通孔導體等與電感器L6的一端相連接。電感器L6與電感器L2等相比具有較小的電感值即可，因此形成於層疊體3的內部。這樣的電感器L6是從圖4A的上方起第二段中的以假設的點線橢圓所包圍的部分，是形成於基材層M2的上表面的線狀導體圖案。該電感器L6的另一端經由複數個通孔導體等與輸出端子Pout1等電氣連接。另外，基材層M2的上表面除了電感器L6以外，在基材層M2的上表面還形成有幾個佈線導體，為了連接安裝於面S1的電感器L2~L5、L8~L13與設置於層疊體3內的電感器L1、L6、電容器C1~C18等。
電容器C4形成於層疊體3的內部，以使得與上述電感器L6並聯連接。更具體而言，如圖4A、圖4B所明示，電容器C4包括分別在基材層M3~M9的上表面各形成一個的平面狀圖案導體。更具體而言，這些基材層M3~M9中在z軸方向上相鄰的基材層上形成的兩個平面狀圖案導體隔著基材層在z軸方向上相對。形成於基材層M3、M5、M7、M9的平面狀圖案導體按該記載順序利用通孔導體相連接，並且與電感器L6的一端等 電氣連接。形成於基材層M4、M6、M8的平面狀圖案導體按該記載順序利用複數個通孔導體相連接，並且與電感器L6的另一端等電氣連接。
如上所述，如圖4C、圖4D所明示，接地導體G1、G2、G3是形成於基材層M14、M16、M18的上表面的平面狀圖案導體。接地導體G1是單個的，與形成在基材層M13、M15的任一個上的電容器C5~C8的平面狀圖案導體在z軸方向上相對，並且在x軸方向上延伸。另外，接地導體G2、G3也與接地導體G1相同，與形成在z軸方向上相鄰的基材層M上的電容器C5~C8的圖案導體在z軸方向上相對，並且在x軸方向上延伸。
接地導體G1、G2、G3以按該記載順序經由通孔導體在z軸方向上排列的方式進行連接。本實施方式中，在基材層M14的接地導體G1的下方即在x軸方向位置不同的四個部位設置合計五個通孔導體。基材層M16、M18中在xy平面上與基材層M14的通孔導體位置相同的位置上設有五個通孔導體。此外，接地導體G3經由設置在基材層M18、M19中的x軸方向兩端的通孔導體與設置在層疊體3的面S2中的x軸方向兩端的接地端子PGND1、PGND2相連接。如上所述，通過在x軸方向上設置較多的通孔導體，降低了接地導體G1~G3上的電流在x軸方向上流動的情況。其結果是，接地導體G1~G3中z軸方向的電流路徑處於主導，縮短了電流路徑長度。由此，抑制接地導體G1~G3中電感分量的產生。
輸出端子Pout1形成於基材層M19的面S2。更具體而言，在該面S2中，形成於y軸方向的正方向側端部且x軸方向的大致中央的部分。該輸出端子Pout1經由複數個通孔導體與構成電感器L6的線狀圖案導體(參照圖4A)的另一端相連接。在面S2中，在夾著輸出端子Pout1的x 軸的正方向側以及負方向側形成有兩個接地端子PGND1、PGND2。另外，如上所述，該輸出端子Pout1連接外設的電感器L7。
接著，參照圖1及圖4A~圖4D對設置於層疊體3的HPF7的結構要素進行詳細說明。如上所述，電感器L1連接電容器C9。如圖4A、圖4B所明示，電容器C9包括在各個基材層M3~M10的上表面各形成一個的平面狀圖案導體。更具體而言，這些基材層M3~M10中在z軸方向上相鄰的兩個基材層的圖案導體隔著一個基材層在z軸方向上相對。形成於基材層M3、M5、M7、M9的平面狀圖案導體按該順序利用通孔導體相連接，並且與電感器L8的外部電極E83電氣連接。此外，基材層M4、M4、M8、M10的平面狀圖案導體按該順序利用複數個通孔導體相連接，並且與外部電極E23等電氣連接。
電感器L8的外部電極84經由通孔導體等與構成電容器C14的各平面狀圖案導體相連接。電容器C14包括在基材層M13、M15、M17的上表面各形成一個的平面狀圖案導體。基材層M13、M15、M17的平面狀圖案導體與接地導體G5~G7中的任一個或兩個在z軸方向上相對。這些三個平面狀圖案導體按該記載順序利用通孔導體相連接，並且與外部電極E84相連接。此處，上述電感器L8與電容器C14構成串聯共振電路71。
電容器C10與電容器C9的另一端相連接。本實施方式中，電容器C10包括分別在基材層M3~M9的上表面各形成一個的圖案導體。更具體而言，這些基材層M3~M9中在z軸方向上相鄰的兩個基材層的圖案導體隔著一個基材層在z軸方向上相對。基材層M3、M5、M7、M9的平面狀導體圖案按該順序經由通孔導體相連接，並且與構成電容器C9的基材 層M3、M5、M7、M9的平面狀圖案導體、外部電極E83等電氣連接。此外，基材層M4、M4、M8的平面狀圖案導體按該順序利用複數個通孔導體相連接，並且與外部電極E93等相連接。
電感器L9的外部電極E94經由複數個通孔導體等與電容器C15相連接。由該電感器L9和電容器C15來構成串聯共振電路72。電容器C15由在基材層M11、M13、M15、M17上各形成一個的平面狀圖案導體構成。這些平面狀圖案導體與形成在基材層M12、M14、M16、M18的任一個上的接地導體G4、G5、G6、G7在z軸方向上相對。這些五個平面狀圖案導體利用複數個通孔導體相連接，並且與外部電極E94電氣連接。
電容器C11與電容器C10等電氣連接。本實施方式中，電容器C11包括分別在基材層M3~M9的上表面各形成一個的圖案導體。更具體而言，這些基材層M3~M9中在z軸方向上相鄰的兩個基材層的圖案導體隔著一個基材層在z軸方向上相對。基材層M3、M5、M7、M9的平面狀導體圖案按該順序利用通孔導體相連接，並且與構成後級的電容器C12的基材層M3、M5、M7、M9的平面狀圖案導體、外部電極E103等電氣連接。基材層M4、M6、M8的平面狀導體圖案按該順序利用複數個通孔導體相連接，並且與構成前級的電容器C10的基材層M4、M6、M8的平面狀圖案導體、外部電極E93等電氣連接。
電感器L10的外部電極E104經由通孔導體等與電容器C14串聯連接。由該電感器L10和電容器C16來構成串聯共振電路73。電容器C16包括在基材層M11、M13、M15、M17上各形成一個的平面狀圖案導體。這些平面狀圖案導體與接地導體G4、G5、G6、G7的任一個或者兩個在z 軸方向上相對。這些平面狀圖案導體利用複數個通孔導體串聯連接，並且與外部電極E104電氣連接。
電容器C12與上述電容器C11以及電感器L10等電氣連接。本實施方式中，電容器C12包括分別在基材層M3~M9的上表面各形成一個的圖案導體。更具體而言，這些基材層M3~M9中在z軸方向上相鄰的兩個基材層的圖案導體隔著一個基材層在z軸方向上相對。基材層M3、M5、M7、M9的平面狀導體圖案按該順序利用通孔導體相連接，並且與構成電容器C11的基材層M3、M5、M7、M9的平面狀圖案導體、外部電極E103等電氣連接。基材層M4、M6、M8的平面狀導體圖案按該順序利用複數個通孔導體相連接，並且與構成後級的電容器C13的基材層M4、M6、M8的平面狀圖案導體、外部電極E113等電氣連接。
電感器L11的外部電極E113經由通孔導體等與上述電容器C12等相連接。此外，該電感器L11的外部電極E114經由通孔導體等與電容器C17電氣連接。由該電感器L11和電容器C17來構成串聯共振電路74。電容器C17包括在基材層M11、M13、M15、M17上各形成一個的平面狀圖案導體。這些平面狀圖案導體與接地導體G4、G5、G6、G7的任一個或者兩個在z軸方向上相對。這些平面狀圖案導體利用複數個通孔導體串聯連接，並且與外部電極E114電氣連接。
電容器C13與上述電容器C12以及電感器L11等電氣連接。本實施方式中，電容器C13包括分別在基材層M3~M9的上表面各形成一個的圖案導體。更具體而言，這些基材層M3~M9中在z軸方向上相鄰的兩個基材層的圖案導體隔著一個基材層在z軸方向上相對。形成於基材層 M3、M5、M7、M9的平面狀圖案導體按該順序利用通孔導體相連接，並且與電感器L12的外部電極E123電氣連接。基材層M4、M6、M8的平面狀導體圖案按該順序利用複數個通孔導體相連接，並且與構成電容器C12的基材層M4、M6、M8的平面狀圖案導體、外部電極E113等電氣連接。
電感器L12的外部電極E124經由通孔導體等與後級的電感器L13以及電容器C18、輸出端子Pout2電氣連接。由該電感器L13和電容器C18來構成並聯共振電路75。如圖4A、圖4B所明示，電容器C18包括在基材層M4~M6上各形成一個的平面狀圖案導體。基材層M5的平面狀圖案導體與基材層M4、M6的平面狀圖案導體在z軸方向上相對。此外，基材層M4、M6的平面狀圖案導體利用複數個通孔導體相連接，並且經由佈線導體與輸出端子Pout2電氣連接。基材層M5的平面狀圖案導體經由複數個通孔等與接地端子PGND3電氣連接。
電感器L13與電容器C18並聯連接。具體而言，電感器L13的外部電極E133與構成電容器C18的平面狀圖案導體即基材層M4、M6的平面狀圖案導體電氣連接。電感器L13的外部電極134經由複數個通孔導體、形成於基材層M5的電容器C18的平面狀圖案導體，來與接地端子PGND3電氣連接。
如上所述，如圖4C、圖4D所明示，接地導體G4、G5、G6、G7是形成於基材層M12、M14、M16、M18的上表面的平面狀圖案導體。接地導體G4是單個，如上所述，形成為與形成於基材層M11、M13的任一個的電容器C15~C17的平面狀圖案導體在z軸方向上相對。此外，其它的接地導體G5~G7形成為與在z軸方向上相鄰的基材層M所形成的電容器 C14~C17的圖案導體在z軸方向上相對。此外，接地導體G5~G7按該記載順序經由通孔導體在z軸方向上串聯連接，並且經由x軸方向兩端的通孔導體與接地端子PGND3電氣連接。
輸出端子Pout2形成於基材層M19的面S2。更具體而言，在該面S2中，形成於y軸方向的負方向側端部且x軸方向的大致中央的部分。該輸出端子Pout2經由複數個通孔導體與電感器L12的外部電極E124相連接。在面S2中，在夾著輸出端子Pout2的x軸的正方向側以及負方向側形成有兩個接地端子PGND3。面S2中，在x軸的正方向側端部、y軸方向的大致中央部分形成有其它的接地端子PGND3。
(低通濾波器/分波器的製造方法)
接著，對上述分波器1的製造方法進行說明。首先，製造層疊體3。更詳細而言，將Al2O3、CeO3、Ba2Ti4O12、Ca-Al-B-Si類玻璃粉末作為原材料投放到球磨機中，進行濕法混合。將所獲得的混合物進行乾燥後粉碎，對所獲得的粉末進行預燒。將得到的預燒粉末用球磨機進行濕法粉碎後進行乾燥，然後破碎，得到陶瓷粉末。此外，對於構成層疊體的電介質材料並無特別限定，也可使用合成樹脂或電介質陶瓷等。
對期望的陶瓷粉末添加粘合劑、增塑劑、濕潤劑、和分散劑，用球磨機進行混合，之後，利用減壓進行脫泡。利用刮刀法將所獲得的陶瓷漿料形成為片狀並使其乾燥，從而得到要成為各基材層M的陶瓷生片。
接著，在各陶瓷生片上，利用鐳射或穿孔衝壓形成通孔導體用的通孔，在這些通孔內填充由將例如銅等作為主要組分的金屬構成的電極糊料。對這種陶瓷生片層疊所期望片數(本實施方式中為十九片基材層 M1~M19)。
接著，在各陶瓷生片的一個主面上，通過利用絲網印刷法或光刻法等方法塗布將銅等金屬作為主要組分的導電性糊料，從而形成各種電極、各種圖案導體。
接著，在對陶瓷生片的層疊體統一進行加壓接合後，進行燒成。之後，電感器L2~L13裝在層疊體3的上表面。之後，切割成各個層疊體3的尺寸，完成分波器1。
(低通濾波器/分波器的主要作用和效果)
如上所述，接地導體G1~G3中，z軸方向的電流路徑處於主導，並且由於盡可能地縮短了接地導體G1~G3與接地端子PGND1~PGND3之間的z軸方向距離，因此縮短了電流路徑長度。由此，抑制接地導體G1~G3中電感分量的產生。此外，基材層M10具有大約300μm的厚度，因此抑制電容器C1~C4的任一個與接地導體G1之間產生的寄生電容。由此，能抑制接地導體G1~G3的電位變動，其結果是，圖5A、在圖5B中以實線表示的LPF5的通頻帶附近所出現的衰減極能獲得足夠的衰減量(例如-70dB以下)。另外，HPF7也能獲得同樣的技術效果。
此外，LPF5的通頻帶特性中從衰減極的彈回因電感器L2、L3的磁耦合的程度引起。具體而言，磁耦合越強，彈回越大。因此，在分波器1或者LPF5中，從輸入端子Pin到輸出端子Pout1的串聯臂上設有電感器L1~L6。其中，電感器L2~L6安裝於層疊體3的面S1。所述電感器L2~L6中，在輸入頻率多工信號的信號路徑上，與輸入端子Pin最接近的電感器L2的捲繞軸A2與第二近的電感器L3的捲繞軸A3彼此大致正交(參 照圖3)。其結果是，電感器L2、L3的一方產生的磁通能不貫穿另一個電感器的所有匝(從捲繞起始匝起到捲繞結束匝為止)，能減弱電感器L2、L3之間的磁耦合。其結果是，即使電感器L2、L3彼此接近，也能抑制衰減極所引起的彈回，如圖5A、圖5B所例示，在比大約90MHz所出現的衰減極要高頻側的寬頻帶能確保足夠的衰減量。另外，HPF7也能獲得同樣的技術效果。
此外，如上所述，本實施方式中，電感器L7設置於層疊體3的外部。層疊體3有時在尺寸方面受到限制，也就是說，安裝於層疊體3的元件個數有時具有極限。由於所述元件個數的限制，有時LPF5的特性(例如，通頻帶特性、通頻帶附近的衰減極的頻率位置以及衰減量)不滿足要求規格。本實施方式中，利用外設的電感器L7來彌補元件個數，由此，力圖實現LPF5的特性改善。具體而言，LPF5的特性主要由電感器L1~L7的值、電容器C1~C8的值所確定，但利用外設的電感器L7來調整衰減極的頻率位置以及衰減量等。
根據分波器1或者LPF5，如圖2所示，在面S1上預定的部分(本實施方式中為中央部分)設有表面安裝機的吸附區域A，在面S1上的預定部分(本實施方式中為x軸正方向端部)繪製識別標記I。根據該吸附區域A以及識別標記I的組合，能正確地決定表面安裝機的吸附位置。除此以外，通過在面S1上設置吸附區域A，無需以樹脂等來對電感器L2~L13進行密封，因此能降低分波器1或者LPF5的高度。
根據分波器1或者LPF5，能增大衰減極P1、P2的衰減量。更詳細而言，衰減極P1、P2分別由並聯共振電路52、51形成。然後，若並 聯共振電路52所包含的電感器L4與並聯共振電路51所包含的電感器L3之間的磁耦合增強，則衰減極P1、P2的衰減量減小。因此，根據分波器1或者LPF5，具有最低的共振頻率的並聯共振電路52所包含的電感器L4的捲繞軸與具有第二低的共振頻率的並聯共振電路51所包含的電感器L3的捲繞軸大致正交。由此，能減弱電感器L3與電感器L4之間的磁耦合。其結果是，衰減極P1、P2的衰減量增大。
根據分波器1或者LPF5，能抑制衰減極P1和衰減極P3之間的通頻帶特性的彈回。更詳細而言，衰減極P3由並聯共振電路53形成。然後，若並聯共振電路53所包含的電感器L5與並聯共振電路52所包含的電感器L4之間的磁耦合減弱，則衰減極P2和衰減極P3之間的通頻帶特性突然上升。因此，根據分波器1或者LPF5，具有最低的共振頻率的並聯共振電路52所包含的電感器L4的捲繞軸與具有第三低的共振頻率的並聯共振電路53所包含的電感器L5的捲繞軸大致平行。由此，能增強電感器L4與電感器L5之間的磁耦合。其結果是，能抑制衰減極P2和衰減極P3之間的通頻帶特性的突然上升。
(低通濾波器/分波器的其他作用和效果)
電感器L2~L13是捲繞形貼片電感器，安裝於基材層M1(即層疊體3)的面S1。繞組型貼片電感器與在層疊體3內由圖案導體構成的電感器相比，容易使L值和Q值較大。由此，能提高LPF5、進而分波器1的Q值。另外，由於電感器L2~L13是表面安裝型，因此能簡單地安裝到層疊體3上。
另外，電感器L1插入到共通輸入端子Pin的正後方、即LPF5和HPF7的串聯臂上。由此，LPF5和HPF7各自的阻抗變大。其結果是，可 以抑制分波器1的回波損耗。特別是，可以抑制HPF7中的通頻帶上的回波損耗。
另外，根據上述分波器1，在層疊體3中至少設置電容器C1~C18。由此，有時會產生不期望的寄生電容，會使高頻特性劣化。因此，本實施方式中，在HPF7的輸出端子Pout2的正前方插入包含電感器L12、電容器C18以及電感器L13的相位調整電路，能在抑制高頻特性劣化的同時，擴大HPF7的通頻帶並匹配輸出阻抗。
另外，根據上述分波器1，例如LPF5側的第一接地導體G1、和HPF7側的第二接地導體G5形成在同一基材層M14(參照圖4C)上，但彼此分離設置。這裡，若LPF5和HPF7共用接地導體，則LPF5和HPF7會彼此干擾。為了避免這種干擾，LPF5側的第一接地導體G1~G3、和HPF7側的第二接地導體G4~G7彼此分離設置。
另外，由上述說明和圖4A~圖4D可知，接地導體G1~G3以電容器C1~C4為基準，靠近形成在層疊體3的面S2上的接地端子PGND1~PGND3設置。利用該結構，能夠減小接地導體G1~G3與接地端子PGND1~PGND3之間的距離，因此能抑制多餘的電感分量的產生。
(變形例1)
以下，參照圖6對變形例1所涉及的分波器1a以及LPF5a進行說明。
分波器1a以及LPF5a與分波器1以及LPF5的不同點在於，電容器C1是貼片型電容器。更詳細而言，電容器C1安裝於基材層M1的z軸方向正方向側的面(亦即，層疊體3的上表面)S1上。並且，電容器C1配置於捲繞軸彼此正交的兩個電感器L3與電感器L4之間。
根據如上所述的分波器1a以及LPF5a，能更有效地抑制電感器L3與電感器L4之間的磁耦合。並且，電容器C1的一個電極接地。由此，通過將電容器C1配置於電感器L3與電感器L4之間，來抑制電感器L3與電感器L4之間的電場耦合。
另外，分波器1a以及LPF5a中，電容器C2~C4、C14~C18也可以由貼片型電容器構成。在該情況下，可以不將電容器C1配置於電感器L3與電感器L4之間，而將電容器C2~C4、C14~C18中的任一個配置於電感器L3與電感器L4之間。
(變形例2)
以下，參照圖7對變形例2所涉及的分波器1b以及LPF5b進行說明。
分波器1b以及LPF5b與分波器1以及LPF5的不同點在於，電容器C1~C3是貼片型電容器。更詳細而言，電容器C1~C3安裝於基材層M1的z軸方向正方向側的面(亦即，層疊體3的上表面)S1上。並且，電容器C1~C3配置在低通濾波器LPF的並聯共振電路51~54所包含的電感器L3~L5和高通濾波器HPF的串聯共振電路71~74所包含的電感器L8~L11之間。
根據如上所述的分波器1b以及LPF5b，能更有效地抑制電感器L3~L5與電感器L8~L11之間的磁耦合。
另外，分波器1b以及LPF5b中，電容器C4、C14~C18也可以由貼片型電容器構成。在該情況下，可以不將電容器C1~C3配置於電感器L3~L5與電感器L8~L11之間，而將電容器C4、C14~C18中的任一個配置於電感器L3~L5與電感器L8~L11之間。
另外，配置於電感器L3~L5與電感器L8~L11之間的電感器的個數並不限於三個，也可以是一個或者兩個，也可以是四個以上。
(附記事項1)
另外，如圖3所示，電感器L2中傳輸從外部電極E23朝向外部電極E24的信號，電感器L3中傳輸從外部電極E33朝向外部電極E34的信號。然而，並不限於此，也可以將電感器L2、L3的任一個在面S1上繞z軸旋轉180°。
(附記事項2)
此外，上述實施方式中，例示性地說明了各基材層M由LTCC這樣的陶瓷構成的情況。然而，並不限於此，各基材層M也可以由樹脂構成。
(附記事項3)
上述實施方式中，說明了所有的電感器L2~L5、L8~L13是橫向捲繞型的貼片電感器的情況。然而，並不限於此，也可以捲繞軸正交的兩個電感器L2、L3的任一個是橫向捲繞型，另一個是縱向捲繞型。
(附記事項4)
上述實施方式中，說明了電感器L2、L3的電感值、尺寸等不同的情況。然而，根據分波器1的要求規定，電感器L3也可以與電感器L2具有相同的電感值或者相同的尺寸。
(附記事項5)
上述實施方式中，說明了電感器L2相對於並聯共振電路51前置於串聯臂上。然而，根據分波器1的要求規格，也可以省略電感器L2。在該情況下，其它的電感器(例如電感器L4)配置成與電感器L3的捲繞軸A3正交。
(附記事項6)
亦可以任意組合分波器1、1a、1b以及LPF5、5a、5b的結構。
[工業上的實用性]
本發明所涉及的有極型低通濾波器及分波器能進一步小型化，因此適用於分波器、共振器、平衡-不平衡變換器。

Claims (13)

  1. 一種有極型低通濾波器，其特徵在於，包括：層疊體；形成於所述層疊體的第二面的輸入端子、輸出端子以及接地端子；在連接所述輸入端子和所述輸出端子的串聯臂上連接的複數個並聯共振電路，該複數個並聯共振電路包含電容器以及電感器；及在連接所述串聯臂和接地端子的並聯臂上連接的電容器，設置於所述串聯臂上的至少兩個電感器是安裝於所述層疊體的第一面上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交，複數個所述並聯共振電路內的具有最低共振頻率的第一並聯共振電路所包含的第一繞組型電感器的捲繞軸、和該複數個並聯共振電路內的具有第二低的共振頻率的第二並聯共振電路所包含的第二繞組型電感器的捲繞軸大致正交。
  2. 一種有極型低通濾波器，其特徵在於，包括：層疊體；形成於所述層疊體的第二面的輸入端子、輸出端子以及接地端子；在連接所述輸入端子和所述輸出端子的串聯臂上連接的至少一個電感器；連接在所述串聯臂上即所述至少一個電感器的後級的複數個並聯共振電路，該複數個並聯共振電路包含電容器以及電感器；及在連接所述串聯臂和接地端子的並聯臂上連接的電容器，設置於所述串聯臂上的至少兩個電感器是安裝於所述層疊體的第一面 上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交，複數個所述並聯共振電路內的具有最低共振頻率的第一並聯共振電路所包含的第一繞組型電感器的捲繞軸、和該複數個並聯共振電路內的具有第二低的共振頻率的第二並聯共振電路所包含的第二繞組型電感器的捲繞軸大致正交。
  3. 如申請專利範圍第1或2項之有極型低通濾波器，其中，安裝於所述層疊體的第一面的繞組型電感器中，向所述輸入端子輸入信號的路徑上與所述輸入端子最接近的電感器和第二接近的電感器的各捲繞軸彼此大致正交。
  4. 如申請專利範圍第1或2項之有極型低通濾波器，其中，還包括設置於所述層疊體的外部的電感器，該電感器與所述輸出端子電氣連接。
  5. 如申請專利範圍第1或2項之有極型低通濾波器，其中，在所述層疊體的第一面的中央部分規定了表面安裝機的噴嘴進行吸附的吸附區域，設置於所述層疊體的第一面上的各繞組型電感器安裝於所述吸附區域外。
  6. 如申請專利範圍第1或2項之有極型低通濾波器，其中，複數個所述並聯共振電路內的具有最低共振頻率的第一並聯共振電路所包含的第一繞組型電感器的捲繞軸、和該複數個並聯共振電路內的具有第三低的共振頻率的第三並聯共振電路所包含的第三繞組型電感器的捲繞軸大致平行。
  7. 如申請專利範圍第1或2項之有極型低通濾波器，其中， 複數個所述並聯共振電路所包含的至少一個電容器是安裝於所述層疊體的第一面上的貼片型電容器，所述貼片型電容器配置在捲繞軸大致正交的兩個繞組型電感器之間。
  8. 一種分波器，包括；層疊體；形成於所述層疊體的第二面的輸入端子、第一輸出端子、以及第一接地端子；在所述層疊體中，設置於所述輸入端子以及所述第一輸出端子之間的有極型低通濾波器；形成於所述層疊體的第二面的第二輸出端子以及第二接地端子；及在所述層疊體中，設置於所述輸入端子以及所述第二輸出端子之間的高通濾波器，該高通濾波器包含電容器和電感器，其特徵在於，所述有極型低通濾波器包括：在連接所述輸入端子和所述第一輸出端子的串聯臂上連接的複數個並聯共振電路，該複數個並聯共振電路包含電容器以及電感器；及在連接所述串聯臂和接地端子的並聯臂上連接的電容器，設置於所述串聯臂上的至少兩個電感器是安裝於所述層疊體的第一面上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交，複數個所述並聯共振電路內的具有最低共振頻率的第一並聯共振電路所包含的第一繞組型電感器的捲繞軸、和該複數個並聯共振電路內的具有第二低的共振頻率的第二並聯共振電路所包含的第二繞組型電感器的捲繞軸大致正交。
  9. 一種分波器，包括：層疊體；形成於所述層疊體的第二面的輸入端子、第一輸出端子、以及第一接地端子；在所述層疊體中，設置於所述輸入端子以及所述第一輸出端子之間的有極型低通濾波器；形成於所述層疊體的第二面的第二輸出端子以及第二接地端子；及在所述層疊體中，設置於所述輸入端子以及所述第二輸出端子之間的高通濾波器，該高通濾波器包含電容器和電感器，其特徵在於，所述有極型低通濾波器包括：在連接所述輸入端子和所述第一輸出端子的串聯臂上連接的至少一個電感器；連接在所述串聯臂上的複數個並聯共振電路，該複數個並聯共振電路包含電容器以及電感器；及在連接所述串聯臂和所述第一接地端子的並聯臂上連接的電容器，設置於所述串聯臂上的至少兩個電感器是安裝於所述層疊體的第一面上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交，複數個所述並聯共振電路內的具有最低共振頻率的第一並聯共振電路所包含的第一繞組型電感器的捲繞軸、和該複數個並聯共振電路內的具有第二低的共振頻率的第二並聯共振電路所包含的第二繞組型電感器的捲繞軸大致正交。
  10. 如申請專利範圍第8或9項之分波器，其中， 所述高通濾波器包括：在連接所述輸入端子和所述第二輸出端子的串聯臂上連接的複數個電容器；及在連接所述串聯臂和所述第二接地端子的複數個並聯臂上分別設置的複數個串聯共振電路，該複數個串聯共振電路包含電容器和電感器，設置於複數個所述並聯臂上的至少兩個電感器是安裝於所述層疊體的第一面上的繞組型電感器，該繞組型電感器的各捲繞軸大致正交。
  11. 如申請專利範圍第8或9項之分波器，其中，在所述層疊體的第一面的中央部分規定了表面安裝機的噴嘴進行吸附的吸附區域，設置於所述層疊體的第一面上的各繞組型電感器安裝於所述吸附區域外。
  12. 如申請專利範圍第10項之分波器，其中，所述有極型低通濾波器的複數個所述並聯共振電路或者所述高通濾波器包含的複數個所述串聯共振電路所包含的至少一個電容器是安裝於所述層疊體的第一面上的貼片型電容器，所述貼片型電容器配置在所述有極型低通濾波器的所述串聯共振電路所包含的繞組型電感器、和所述高通濾波器的所述串聯共振電路所包含的繞組型電感器之間。
  13. 如申請專利範圍第8或9項之分波器，其中，複數個所述並聯共振電路內的具有最低共振頻率的第一並聯共振電路所包含的第一繞組型電感器的捲繞軸、和該複數個並聯共振電路內的具有 第三低的共振頻率的第三並聯共振電路所包含的第三繞組型電感器的捲繞軸大致平行。
TW103130754A 2013-09-27 2014-09-05 有極型低通濾波器及分波器 TWI654835B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2013-202215 2013-09-27
JP2013202215 2013-09-27
JPJP2014-021079 2014-02-06
JP2014021079A JP6083394B2 (ja) 2013-09-27 2014-02-06 有極型ローパスフィルタおよび分波器

Publications (2)

Publication Number Publication Date
TW201517511A TW201517511A (zh) 2015-05-01
TWI654835B true TWI654835B (zh) 2019-03-21

Family

ID=52739549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130754A TWI654835B (zh) 2013-09-27 2014-09-05 有極型低通濾波器及分波器

Country Status (4)

Country Link
US (1) US9461611B2 (zh)
JP (1) JP6083394B2 (zh)
CN (1) CN104518748B (zh)
TW (1) TWI654835B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112971B (zh) * 2014-11-11 2020-12-29 株式会社村田制作所 可变滤波电路、rf前端电路、以及通信装置
CN104883152B (zh) * 2015-05-19 2018-02-13 北京中科飞鸿科技有限公司 一种宽频带、低波动带通lc滤波器
WO2018003378A1 (ja) * 2016-06-27 2018-01-04 株式会社村田製作所 フィルタ装置およびマルチプレクサ
TWI648949B (zh) * 2016-11-18 2019-01-21 日商村田製作所股份有限公司 LC filter
CN111164890B (zh) * 2017-09-29 2023-10-20 株式会社村田制作所 高频滤波器、多路复用器、高频前端电路以及通信装置
JP2020155929A (ja) * 2019-03-20 2020-09-24 株式会社村田製作所 増幅回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737935B1 (en) 2002-12-03 2004-05-18 John Mezzalingua Associates, Inc. Diplex circuit forming bandstop filter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236508A (ja) * 1988-07-26 1990-02-06 Mitsubishi Mining & Cement Co Ltd リードタイプチップコンデンサおよびその製造方法
JPH06176966A (ja) 1992-12-08 1994-06-24 Murata Mfg Co Ltd チップ型ｌｃフィルタ
JPH07221580A (ja) * 1994-02-09 1995-08-18 Matsushita Electric Ind Co Ltd フィルタ回路とこのフィルタ回路を用いた双方向通信装置
JP2910739B2 (ja) * 1997-07-25 1999-06-23 日本電気株式会社 リードレス混成集積回路装置
US7336939B2 (en) * 2003-05-21 2008-02-26 Broadcom Corporation Integrated tracking filters for direct conversion and low-IF single conversion broadband filters
JP2005303418A (ja) * 2004-04-07 2005-10-27 Alps Electric Co Ltd ダイプレクサ
DE102006022580B4 (de) * 2006-05-15 2014-10-09 Epcos Ag Elektrisches Bauelement
JP4995606B2 (ja) 2007-03-16 2012-08-08 双信電機株式会社 受動部品
JP2010232765A (ja) 2009-03-26 2010-10-14 Fujikura Ltd インダクタおよびキャパシタを備えた電気回路
JP2011019004A (ja) 2009-07-07 2011-01-27 Alps Electric Co Ltd フィルタ回路
US20120212305A1 (en) * 2011-02-21 2012-08-23 John Mezzalingua Associates, Inc. Filter circuit and method of tuning filter circuit
JP5773251B2 (ja) * 2011-03-28 2015-09-02 日立金属株式会社 高周波回路、高周波部品およびそれらを用いた通信装置
US8736399B2 (en) * 2011-04-06 2014-05-27 M/A-Com Technology Solutions Holdings, Inc. Triplexer topology
JP2013027460A (ja) 2011-07-27 2013-02-07 Olympia:Kk 遊技機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737935B1 (en) 2002-12-03 2004-05-18 John Mezzalingua Associates, Inc. Diplex circuit forming bandstop filter

Also Published As

Publication number Publication date
US20150091669A1 (en) 2015-04-02
US9461611B2 (en) 2016-10-04
CN104518748A (zh) 2015-04-15
CN104518748B (zh) 2017-12-08
JP2015089097A (ja) 2015-05-07
TW201517511A (zh) 2015-05-01
JP6083394B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
TWI654835B (zh) 有極型低通濾波器及分波器
US8947175B2 (en) Low-pass filter
JP6801826B2 (ja) フィルタ素子
JP4720940B2 (ja) 積層型電子部品及びその製造方法
TWI654836B (zh) 有極型低通濾波器及具備此之分波器
CN205680518U (zh) 电感器以及频带去除滤波器
TWI584704B (zh) Electronic Parts
US8400236B2 (en) Electronic component
TWI539653B (zh) 雙工器
JP6904497B2 (ja) コイルデバイス、移相回路及び通信装置
TW202027415A (zh) 共振元件、濾波器以及雙工器
JP2006246124A (ja) 積層型ノイズフィルタ
TWI859695B (zh) 積層型濾波器
US11949396B2 (en) Multilayer electronic component
JP6664257B2 (ja) ローパスフィルター
US12113505B2 (en) Multilayer electronic component
US20230083216A1 (en) Multilayer electronic component
TW202335432A (zh) 積層型濾波器
JPH11260642A (ja) 積層インピーダンス素子
JP2005051322A (ja) フィルタ素子及び電子モジュール
JP2001068356A (ja) 積層型インピーダンス素子
JP2003273689A (ja) 積層ｌｃフィルタ素子
JPH11312610A (ja) 積層型インピーダンス素子及びその製造方法
JPH11329841A (ja) 積層インピーダンス素子
JP2005079883A (ja) フィルタ素子及び電子モジュール