CN104518748A - 有极型低通滤波器以及分波器 - Google Patents

有极型低通滤波器以及分波器 Download PDF

Info

Publication number
CN104518748A
CN104518748A CN201410503531.2A CN201410503531A CN104518748A CN 104518748 A CN104518748 A CN 104518748A CN 201410503531 A CN201410503531 A CN 201410503531A CN 104518748 A CN104518748 A CN 104518748A
Authority
CN
China
Prior art keywords
inductor
capacitor
duplexer
pass filter
coiled pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410503531.2A
Other languages
English (en)
Other versions
CN104518748B (zh
Inventor
沟口直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104518748A publication Critical patent/CN104518748A/zh
Application granted granted Critical
Publication of CN104518748B publication Critical patent/CN104518748B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path

Landscapes

  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供能进一步小型化的有极型低通滤波器。有极型低通滤波器(1)至少包括在连接输入端子和输出端子的串联臂上连接的电感器(L2、L3)，这些电感器(L2、L3)是安装于层叠体(3)的第一面(S1)上的绕组型电感器，该绕组型电感器的各卷绕轴(A2、A3)大致正交。

Description

有极型低通滤波器以及分波器
技术领域
本发明涉及一种在通频带附近具有衰减极的低通滤波器、及包括该低通滤波器的分波器。
背景技术
以往，作为这种低通滤波器(以下有时称为LPF(Low Pass Filter：低通滤波器))，例如存在下述专利文献1所记载的情况。该LPF包括串联臂、以及例如三个并联臂。该串联臂上设置有例如两个并联谐振电路。第一并联臂设置在LPF的输入端子和前级并联谐振电路之间。另外，第二并联臂设置在两个并联谐振电路之间。第三并联臂设置在后级并联谐振电路和LPF的输出端子之间。各并联臂上各设置有一个电容器。
上述专利文献1并未言及电感器及电容器的具体配置。然而，并不限于LPF，只要是包含电感器及电容器的滤波器(以下有时称为LC滤波器)，下述专利文献2中详细说明了电感器及电容器的配置。该LC滤波器中，在电介质基板内由多个内部电极至少构成一个电容器(即，内层电容器)。此外，在电介质基板的上表面安装有两个贴片型线圈和两个电容器(即，外设电容器)。通过对上述的内置电容器、贴片型线圈以及外设电容器进行电连接，能获得LC滤波器。此处，各贴片型线圈为纵向绕组型，以各个芯的轴与电介质基板的上表面大致正交的方式进行安装。因而，各贴片型线圈的轴彼此大致平行。此处，一个贴片型线圈配置在电介质基板的某一个角，另一个贴片型线圈配置在电介质基板的另一角，由此，尽可能使两贴片型线圈之间的距离较大。这样做的原因在于，使贴片型线圈的磁耦合的影响变小，确保LC滤波器的特性。
现有技术文献
专利文献
专利文献1：日本专利特开2010－232765号公报
专利文献2：日本专利特开平6－176966号公报
发明内容
发明所要解决的技术问题
然而，专利文献2的配置中，需要使两贴片型线圈之间的距离较大，因此具有难以使LPF小型化的问题。
也就是说，本发明的目的在于提供一种能进一步小型化的有极型低通滤波器以及分波器。
解决技术问题所采用的技术方案
为了达到上述目的，本发明的第一方面是有极型低通滤波器，该有极型低通滤波器包括：层叠体；形成于所述层叠体的第二面的输入端子、输出端子以及接地端子；在连接所述输入端子和所述输出端子的串联臂上连接的多个并联谐振电路，该多个并联谐振电路包含电容器以及电感器；以及在连接所述串联臂和接地端子的并联臂上连接的电容器。此处，设置于所述串联臂上的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
本发明的第二方面是有极型低通滤波器，该有极型低通滤波器包括：层叠体；形成于所述层叠体的第二面的输入端子、输出端子以及接地端子；在连接所述输入端子和所述输出端子的串联臂上连接的至少一个电感器；连接在所述串联臂上即所述至少一个电感器的后级的多个并联谐振电路，该多个并联谐振电路包含电容器以及电感器；以及在连接所述串联臂和接地端子的并联臂上连接的电容器。此处，设置于所述串联臂上的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
本发明的第三方面是分波器，该分波器包括：层叠体；形成于所述层叠体的第二面的输入端子、第一输出端子、以及第一接地端子；在所述层叠体中，设置于所述输入端子以及所述第一输出端子之间的有极型低通滤波器；形成于所述层叠体的第二面的第二输出端子以及第二接地端子；以及在所述层叠体中，设置于所述输入端子以及所述第二输出端子之间的高通滤波器，该高通滤波器包含电容器和电感器。因此，所述有极型低通滤波器包括：在连接所述输入端子和所述第一输出端子的串联臂上连接的多个并联谐振电路，该多个并联谐振电路包含电容器以及电感器；以及在连接所述串联臂和接地端子的并联臂上连接的电容器，所述串联臂上设置的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
本发明的第四方面是分波器，该分波器包括：层叠体；形成于所述层叠体的第二面的输入端子、第一输出端子、以及第一接地端子；在所述层叠体中，设置于所述输入端子以及所述第一输出端子之间的有极型低通滤波器；形成于所述层叠体的第二面的第二输出端子以及第二接地端子；以及在所述层叠体中，设置于所述输入端子以及所述第二输出端子之间的高通滤波器，该高通滤波器包含电容器和电感器。所述有极型低通滤波器包括：在连接所述输入端子和所述第一输出端子的串联臂上连接的至少一个电感器；连接在所述串联臂上的多个并联谐振电路，该多个并联谐振电路包含电容器以及电感器；以及在连接所述串联臂和所述第一接地端子的并联臂上连接的电容器。此处，设置于所述串联臂上的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
发明效果
根据上述各方面，能使一个绕组型电感器产生的磁通不贯穿另一个绕组型电感器。由此，即使将绕组型电感器彼此接近也能减弱磁耦合，因此能使LPF、分波器小型化。
附图说明
图1是包括本发明的一实施方式所涉及的LPF的分波器的等效电路图。
图2A是图1的分波器的俯视图。
图2B是图2A的层叠体的主视图。
图3是表示图2A的电感器中、卷绕轴正交的两个电感器的立体图。
图4A是图2B的第一基材层至第五基材层的俯视图。
图4B是图2B的第六基材层至第十基材层的俯视图。
图4C是图2B的第十一基材层至第十五基材层的俯视图。
图4D是图2B的第十六基材层至第十九基材层的俯视图。
图5A是表示图1的LPF的通频特性(从0到1.5[GHz])等的曲线。
图5B是表示图1的LPF的通频特性(从0到200[MHz])等的曲线。
图6是变形例1所涉及的分波器的俯视图。
图7是变形例2所涉及的分波器的俯视图。
具体实施方式
(实施方式)
下面，参照图1～图5B，对一实施方式所涉及的有极型低通滤波器(以下简称为LPF)、及包括该有极型低通滤波器的分波器进行详细说明。
(有极型低通滤波器/分波器的等效电路)
图1中，分波器1包括公共输入端子Pin、层叠体3、LPF5、高通滤波器(以下简称为HPF)7、第一输出端子Pout1、第二输出端子Pout2、以及多个接地端子PGND1～PGND3。
在公共输入端子Pin与多个接地端子PGND1～PGND3的某一个之间输入要由分波器1进行分波的频率多路复用信号。该频率多路复用信号中例如多路复用有线电视中使用的65MHz频带的信号(以下称为低频信号)及87MHz频带的信号(以下称为高频信号)。
层叠体3以实线框表示。图1中以实线框来表示层叠体3是为了明确地区别内置于层叠体3中的元件(即、实线框内所示的电感器L7以外)和不内置的外设元件(即、实线框外所示的电感器L7)。在后文对层叠体3的详细结构进行说明，因此省略此处的说明。
LPF5使输入至公共输入端子Pin的频率多路复用信号中的低频信号通过，而去除高频信号。因此，LPF5中，在连接公共输入端子Pin和输出端子Pout1的串联臂上，电感器L1、L2、作为多个并联谐振电路的一个示例的四个并联谐振电路51～54、电感器L7在从公共输入端子Pin朝向输出端子Pout1的信号路径上按该记载顺序相连接。电感器L7设置在层叠体3的外部，例如安装有分波器1的电路基板9(参照图2A)上，该电感器L7的一端与输出端子Pout1相连接。并联谐振电路51包含并联连接的电感器L3和电容器C1。同样地，并联谐振电路52～54具有并联连接的电感器L4～L6和电容器C2～C4。
除了上述以外，LPF5还包括电容器C5～C8。电容器C5设置在将电感器L2和并联谐振电路51之间的点与接地之间相连接的并联臂上。电容器C6设置在将并联谐振电路51、52之间的点与接地相连接的并联臂上，电容器C7设置在将并联谐振电路52、53之间的点与接地相连接的并联臂上，电容器C8设置在将并联谐振电路53、54之间的点与接地相连接的并联臂上。
电感器L7的另一端与接地之间出现了利用LPF5从输入频率多路复用信号分离得到的低频信号。以上的LPF5的通频特性等基本由电感器L1～L7的值、电容器C1～C8的值确定。另外，细节将会在后文进行叙述，该通频特性等希望参照图5A、图5B中以实线表示的曲线。
再次参照图1。LPF7使输入至公共输入端子Pin的频率多路复用信号中的高频信号通过，而去除低频信号。因此，HPF7中，在连接公共输入端子Pin和输出端子Pout2的串联臂上，与LPF5共用的电感器L1、电容器C9～C13、电感器L12在从公共输入端子Pin朝向输出端子Pout2的信号路径上按该记载顺序相连接。
除了上述以外，HPF7还包括串联谐振电路71～74、并联谐振电路75。串联谐振电路71具有串联连接的电感器L8和电容器C14，设置在将电容器C9、C10之间的点与接地之间相连接的并联臂上。串联谐振电路72具有串联连接的电感器L9和电容器C15，设置在将电容器C10、C11之间的点与接地之间相连接的并联臂上。串联谐振电路73具有串联连接的电感器L10和电容器C16，设置在将电容器C11、C12之间的点与接地之间相连接的并联臂上。串联谐振电路74具有串联连接的电感器L11和电容器C17，设置在将电容器C12、C13之间的点与接地之间相连接的并联臂上。此外，电感器L13以及电容器C18相互并联连接，构成并联谐振电路75。该并联谐振电路75设置在将电感器L12和输出端子Pout2之间的点与接地之间相连接的并联臂上。此处，电感器L12和电容器C18构成用于抑制HPF7的高频特性劣化的相位调整电路。
此外，在输出端子Pout2与接地端子PGND3之间出现了了利用HPF7从输入频率多路复用信号分离得到的高频信号。以上的HPF7的通频特性等基本由电感器L1、L8～L13的值、电容器C9～C18的值确定。该通频特性等希望参照图5A、图5B中以细虚线表示的曲线。
(低通滤波器/分波器的结构)
图1的等效电路所表示的分波器1实际上如图2A～图4D所示那样，通过将公共输入端子Pin、LPF5(但除去电感器L7)、HPF7、输出端子Pout1、输出端子Pout2、以及接地端子PGND1～PGND3形成或者安装于层叠体3来实现。该分波器1如图2A所例示的那样，在将其安装于电路基板9上且将输出端子Pout1与电感器L7电连接的状态下，收容于未图示的壳体中。
此处，为了方便以下的说明，对图2A～图4D所示的x轴、y轴以及z轴进行说明。x轴、y轴及z轴彼此正交。本实施方式中，x轴表示分波器1的横向(即、左右方向)、y轴表示其纵深方向(即、前后方向)、z轴表示其高度方向(即、上下方向)。此外，z轴还表示基材层M的层叠方向、相对于层叠体3的安装有电感器L2～L11的第一面S1及第二面S2的法线方向。
层叠体3具有包含在z轴方向上相对的第一面(即上表面)S1和第二面(即底面)S2的大致长方体形状，将多个基材层在z轴方向上层叠而得。本实施方式中，如图2B所示，层叠体3通过将第一基材层M1至第十九基材层M19按照该顺序从上往下层叠而成。这里，在下述说明中，有时将各基材层M1～M19一起记作基材层M。各基材层M在本实施方式的例示中由LTCC(LowTemperature Co-fired Ceramics：低温烧结陶瓷基板)那样的陶瓷构成。
各个基材层M从z轴方向俯视时，具有彼此大致相同的长方形形状。本实施方式的例示中，各基材层M的x轴方向长度为10mm，其y轴方向长度为8mm。此外，各基材层M的z轴方向厚度的例示为如下所述。首先，最上层即基材层M1在上下方向上具有约200μm的厚度，其下方的基材层M2具有约200μm的厚度，基材层M10具有约300μm的厚度，基材层M18具有约200μm的厚度。上述以外的基材层具有约15μm的厚度。
此处，图2A中示出了分波器1(即基材层M1)的俯视图。在基材层M1的z轴正方向侧的面(即、层叠体3的上表面)S1上安装有电感器L2～L5、L8～L13。这里，由于分波器1对100MHz附近的频带的信号进行分波，因此需要具有几百nH这样相对较大电感值的电感器。因此，电感器L2～L5、L8～L13除了具有相对较大的电感值以外，还需要具有优异的Q特性。此外，为了降低噪声的影响，各电感器L2～L5、L8～L13优选为绕组型贴片电感器。此外，为了降低分波器1的高度，各电感器L2～L5、L8～L13优选为横向绕组型贴片电感器。以下，对各电感器L2～L5、L8～L13的结构进行详细说明。
此处，图3是表示图2A所示的电感器L2、L3的结构、配置的立体图。图3中，电感器L2包括芯21、导线22、两个外部电极E23、E24。芯21与面S1大致平行地延伸。导线22在芯21的周围卷绕成螺旋状。具体而言，导线22以与面S1大致平行的卷绕轴A2为中心旋转、且形成从芯21的一端向另一端的方向前进的螺旋的方式卷绕在芯21的周面上。外部电极E23、E24设置在芯21的一端以及另一端。在该外部电极E23、E24上导线22的一端及另一端相结合。利用所述外部电极E23、E24，电感器L2安装于面S1上对应的连接盘电极。
此外，若将电感器L3与电感器L2进行比较，则相异点在于电感值不同，该电感器L3包括芯31、导线32、外部电极E33、E34。若将芯31和外部电极E33、E34与芯21和外部电极E23、E24进行比较，则相异点在于尺寸不同，若将导线32与导线22进行比较，则相异点在于圈数以及/或者线径等不同。这样的电感器L3以卷绕轴A3与卷绕轴A2大致正交的方式安装于面S1上所设置的对应的连接盘电极。
再次参照图2A。电感器L4、L5也是具有与要求规格相对应的电感值、尺寸的横向绕组型贴片电感器。其中，电感器L4的卷绕轴与电感器L5的卷绕轴相平行。并且，电感器L4的卷绕轴与电感器L3的卷绕轴正交。
然而，LPF5具有图5A、图5B中以细虚线表示的曲线的通过特性，因此具有以下说明的结构。更具体而言，并联谐振电路52的谐振频率在并联谐振电路51～54的谐振频率中最低。因此，如图5B所示，并联谐振电路52形成衰减极P1。此外，并联谐振电路51的谐振频率在并联谐振电路51～54的谐振频率中第二低。因此，如图5B所示，并联谐振电路51形成衰减极P2。并联谐振电路53的谐振频率在并联谐振电路51～54的谐振频率中第三低。因此，如图5B所示，并联谐振电路53形成衰减极P3。
如上所述，具有最低的谐振频率的并联谐振电路52所包含的电感器L4的卷绕轴与具有第二低的谐振频率的并联谐振电路51所包含的电感器L3的卷绕轴大致正交。并且，具有最低的谐振频率的并联谐振电路52所包含的电感器L4的卷绕轴与具有第三低的谐振频率的并联谐振电路53所包含的电感器L5的卷绕轴大致平行。
其它的电感器L8～L13也是具有与要求规格相对应的电感值、尺寸的横向绕组型贴片电感器。
此外，本实施方式中，电感器L8、L9与电感器L2、L3相同，以两电感器L8、L9的卷绕轴大致正交的方式安装于面S1上。电感器L4、L5、L10、L11以各自的卷绕轴与卷绕轴A2等大致平行的方式进行安装。电感器L12、L3以各自的卷绕轴与卷绕轴A3大致平行的方式安装于面S1上。
此外，为了将分波器1的成品表面安装于电路基板9，使用了表面安装机(未图示)。该表面安装机利用自身所具备的喷嘴对由提供装置(未图示)所提供的分波器1的成品进行吸附，并将吸附的分波器1安装于电路基板9上的所设定位置。因此，在层叠体3的面S1的大致中央部分，更具体而言、面S1的对角线之间的交叉点附近规定有直径为200μm左右的吸附区域A。另外，图2A中，吸附区域A是由假设的点线的圆包围的区域。电感器L2～L5、L8～L13不安装在预定的吸附区域A的内部，而安装在吸附区域A外。
此外，为了提高分波器1安装到电路基板9的安装精度，在面S1的规定位置、例如面S1上的x轴正方向端部绘制识别标记I。表面安装机利用照相机拍摄由提供装置提供的分波器1，以拍摄图像中所拍摄到的识别标记I为基准，利用喷嘴正确地决定吸附位置。
接着，参照图4A～图4D，对设置于层叠体3内部或者表面的LPF5的结构要素进行说明。图4A～图4D中，为了区别LPF5的结构要素，在各基材层M的y轴正方向侧以点划线表示假设的框α，在该框α中表示LPF5的结构要素。此外，相对于框α的y轴负方向侧以双点划线表示假设的框β。该框β内表示HPF7的结构要素。
首先，在图4A最上段右侧示出为了安装其左侧所示的电感器L2～L5、L8～L13而在面S1上形成的两个一对的连接盘电极(参照附加有阴影的部分)。各连接盘电极例如由铜那样的导电性材料形成。
接着，如图4D所明示的那样，公共输入端子Pin形成于位于基材层M19的z轴负方向侧(简而言之，基材层M19的背面侧)的第二面S2。更具体而言，在面S2的x轴负方向侧且y轴方向的大致中央部分形成有公共输入端子Pin。该公共输入端子Pin经由贯通基材层M17～M19的过孔导体与电感器L1的一端相连接。各过孔导体例如由铜那样的导电性材料构成。此外，各过孔导体形成于在z轴方向上贯通对应的基材层M的孔内，与形成于不同基材层M的导体相接合。另外，过孔导体在图4A～图4D中以“·”(点)表示，但从容易看清图的观点出发，并未对各过孔导体标注参照标号。
电感器L1与电感器L2等相比具有较小的电感值即可，因此形成于层叠体3的内部。更具体而言，如图4C、图4D所明示的那样，电感器L1包括在基材层M14～M17的上表面各形成一个的线状导体以及串联连接这些线状导体的过孔导体，是具有围绕与z轴平行的卷绕轴旋转并沿z轴方向行进的螺旋形的螺旋形线圈。该电感器L1的另一端经由过孔导体等与电感器L2的外部电极E23、构成HPF7的电容器C9(后述)电连接。
此外，电感器L2的外部电极E24经由过孔导体等与电容器C5电连接。此处，如图4C、图4D所明示的那样，电容器C5包括在基材层M13、M15、M17的上表面各形成一个的平面状图案导体。更具体而言，这些基材层M13、M15、M17上的平面状图案导体按该顺序经由几个过孔导体与电感器L2的外部电极E24相连接，并且与接地导体G1～G3的某一个或者两个在z轴方向上相对。此外，细节会在后文阐述，接地导体G1、G2、G3形成于基材层M14、M16、M18的上表面，与后述的接地端子PGND1、PGND2电连接。
电感器L3的外部电极E34经由过孔导体等与电感器L2的外部电极E24等电连接。另外，电容器C1使用过孔导体等形成在层叠体3的内部，以使得与电感器L3并联连接。本实施方式中，如图4A、图4B所明示的那样，电容器C1包括分别在基材层M3～M8的上表面各形成一个的平面状图案导体。更具体而言，这些基材层M3～M8中在z轴方向上相邻的两个基材层(例如，基材层M3、M4)上形成的两个平面状图案导体以隔着一个基材层的状态在z轴方向上相对。此外，形成于基材层M4、M6、M8的平面状导体图案按该顺序经由过孔导体相连接，并且与外部电极E24、E34电连接。形成于基材层M3、M5、M7的平面状导体图案按该顺序经由过孔导体相连接，并且与电感器L3的外部电极E33等电连接。
此外，电感器L3的外部电极E33还经由过孔导体等与电容器C6电连接。此处，如图4C、图4D所明示的那样，电容器C6包括分别形成于基材层M15、M17的一个的平面状图案导体。这些平面状图案导体经由过孔导体与形成于基材层M3、M5、M7等的电容器C1、C2的平面状图案导体电连接。基材层M15的平面状图案导体与接地导体G1、G2在z轴方向上相对，基材层M17的平面状图案导体与接地导体G2、G3在z轴方向上相对，由此形成电容器C6。
此外，电感器L4的外部电极E43经由过孔导体等与电感器L3的外部电极E33电连接。另外，电容器C2使用过孔导体等形成在层叠体3的内部，以使得与电感器L4并联连接。本实施方式中，如图4A、图4B所明示的那样，电容器C2包括分别在基材层M3～M7的上表面各形成一个的平面状图案导体。更具体而言，这些基材层M3～M7中在z轴方向上相邻的两个基材层的平面状图案导体隔着一个基材层在z轴方向上相对。此外，基材层M3、M5、M7的平面状图案导体按该顺序利用多个过孔导体电连接，并且与外部电极E43等电连接。基材层M4、M6的平面状图案导体经由多个过孔导体与外部电极E44等电连接。
另外，电感器L4的外部电极E44经由过孔导体等与电容器C7的一端相连接。此处，如图4C、图4D所明示的那样，电容器C7包括在基材层M15、M17的上表面各形成一个的平面状图案导体。具体而言，基材层M15的平面状图案导体与接地导体G1、G2在z轴方向上相对，并且基材层M17的平面状图案导体与接地导体G2、G3在z轴方向上相对。此外，这些平面状图案导体利用多个过孔导体与外部电极E44等电连接。
另外，电感器L5的外部电极E53经由过孔导体等与电感器L4的外部电极E44相连接。电容器C3形成在层叠体3的内部，以使得利用多个过孔导体等与电感器L5并联连接。本实施方式中，如图4A、图4B所明示的那样，电容器C3包括分别在基材层M3～M8的上表面各形成一个的平面状图案导体。更具体而言，这些基材层M3～M8中在z轴方向上相邻的两个基材层(例如，基材层M3、M4)上形成的两个平面状图案导体以隔着一个基材层的状态在z轴方向上相对。形成于基材层M3、M5、M7的平面状图案导体按该记载顺序利用多个过孔导体相连接，并且与外部电极E53电连接。形成于基材层M4、M6、M8的平面状图案导体按该记载顺序利用多个过孔导体相连接，并且与外部电极E54电连接。
另外，电感器L5的外部电极E54经由多个过孔导体等与电容器C8的一端相连接。如图4C、图4D所明示的那样，电容器C8包括在基材层M13、M15、M17的上表面各形成一个的平面状图案导体。这些平面状图案导体与接地导体G1～G3的某一个或者两个在z轴方向上相对。此外，基材层M13、M15、M17的平面状图案导体按该记载顺序利用多个过孔导体相连接，并且与电感器L5的外部电极E54等电连接。
此外，上述外部电极E54还经由过孔导体等与电感器L6的一端相连接。电感器L6与电感器L2等相比具有较小的电感值即可，因此形成于层叠体3的内部。这样的电感器L6是从图4A的上方起第二段中的以假设的点线椭圆所包围的部分，是形成于基材层M2的上表面的线状导体图案。该电感器L6的另一端经由多个过孔导体等与输出端子Pout1等电连接。另外，基材层M2的上表面除了电感器L6以外，在基材层M2的上表面还形成有几个布线导体，为了连接安装于面S1的电感器L2～L5、L8～L13与设置于层叠体3内的电感器L1、L6、电容器C1～C18等。
电容器C4形成于层叠体3的内部，以使得与上述电感器L6并联连接。更具体而言，如图4A、图4B所明示的那样，电容器C4包括分别在基材层M3～M9的上表面各形成一个的平面状图案导体。更具体而言，这些基材层M3～M9中在z轴方向上相邻的基材层上形成的两个平面状图案导体隔着基材层在z轴方向上相对。形成于基材层M3、M5、M7、M9的平面状图案导体按该记载顺序利用过孔导体相连接，并且与电感器L6的一端等电连接。形成于基材层M4、M6、M8的平面状图案导体按该记载顺序利用多个过孔导体相连接，并且与电感器L6的另一端等电连接。
如上所述，如图4C、图4D所明示的那样，接地导体G1、G2、G3是形成于基材层M14、M16、M18的上表面的平面状图案导体。接地导体G1是单个的，与形成在基材层M13、M15的某一个上的电容器C5～C8的平面状图案导体在z轴方向上相对，并且在x轴方向上延伸。另外，接地导体G2、G3也与接地导体G1相同，与形成在z轴方向上相邻的基材层M上的电容器C5～C8的图案导体在z轴方向上相对，并且在x轴方向上延伸。
接地导体G1、G2、G3以按该记载顺序经由过孔导体在z轴方向上排列的方式进行连接。本实施方式中，在基材层M14的接地导体G1的下方即在x轴方向位置不同的四个部位设置合计五个过孔导体。基材层M16、M18中在xy平面上与基材层M14的过孔导体位置相同的位置上设有五个过孔导体。此外，接地导体G3经由设置在基材层M18、M19中的x轴方向两端的过孔导体与设置在层叠体3的面S2中的x轴方向两端的接地端子PGND1、PGND2相连接。如上所述，通过在x轴方向上设置较多的过孔导体，降低了接地导体G1～G3上的电流在x轴方向上流动的情况。其结果是，接地导体G1～G3中z轴方向的电流路径处于主导，缩短了电流路径长度。由此，抑制接地导体G1～G3中电感分量的产生。
输出端子Pout1形成于基材层M19的面S2。更具体而言，在该面S2中，形成于y轴方向的正方向侧端部且x轴方向的大致中央的部分。该输出端子Pout1经由多个过孔导体与构成电感器L6的线状图案导体(参照图4A)的另一端相连接。在面S2中，在夹着输出端子Pout1的x轴的正方向侧以及负方向侧形成有两个接地端子PGND1、PGND2。另外，如上所述，该输出端子Pout1连接外设的电感器L7。
接着，参照图1及图4A～图4D对设置于层叠体3的HPF7的结构要素进行详细说明。如上所述，电感器L1连接电容器C9。如图4A、图4B所明示的那样，电容器C9包括在各个基材层M3～M10的上表面各形成一个的平面状图案导体。更具体而言，这些基材层M3～M10中在z轴方向上相邻的两个基材层的图案导体隔着一个基材层在z轴方向上相对。形成于基材层M3、M5、M7、M9的平面状图案导体按该顺序利用过孔导体相连接，并且与电感器L8的外部电极E83电连接。此外，基材层M4、M4、M8、M10的平面状图案导体按该顺序利用多个过孔导体相连接，并且与外部电极E23等电连接。
电感器L8的外部电极84经由过孔导体等与构成电容器C14的各平面状图案导体相连接。电容器C14包括在基材层M13、M15、M17的上表面各形成一个的平面状图案导体。基材层M13、M15、M17的平面状图案导体与接地导体G5～G7中的某一个或两个在z轴方向上相对。这些三个平面状图案导体按该记载顺序利用过孔导体相连接，并且与外部电极E84相连接。此处，上述电感器L8与电容器C14构成串联谐振电路71。
电容器C10与电容器C9的另一端相连接。本实施方式中，电容器C10包括分别在基材层M3～M9的上表面各形成一个的图案导体。更具体而言，这些基材层M3～M9中在z轴方向上相邻的两个基材层的图案导体隔着一个基材层在z轴方向上相对。基材层M3、M5、M7、M9的平面状导体图案按该顺序经由过孔导体相连接，并且与构成电容器C9的基材层M3、M5、M7、M9的平面状图案导体、外部电极E83等电连接。此外，基材层M4、M4、M8的平面状图案导体按该顺序利用多个过孔导体相连接，并且与外部电极E93等相连接。
电感器L9的外部电极E94经由多个过孔导体等与电容器C15相连接。由该电感器L9和电容器C15来构成串联谐振电路72。电容器C15由在基材层M11、M13、M15、M17上各形成一个的平面状图案导体构成。这些平面状图案导体与形成在基材层M12、M14、M16、M18的某一个上的接地导体G4、G5、G6、G7在z轴方向上相对。这些五个平面状图案导体利用多个过孔导体相连接，并且与外部电极E94电连接。
电容器C11与电容器C10等电连接。本实施方式中，电容器C11包括分别在基材层M3～M9的上表面各形成一个的图案导体。更具体而言，这些基材层M3～M9中在z轴方向上相邻的两个基材层的图案导体隔着一个基材层在z轴方向上相对。基材层M3、M5、M7、M9的平面状导体图案按该顺序利用过孔导体相连接，并且与构成后级的电容器C12的基材层M3、M5、M7、M9的平面状图案导体、外部电极E103等电连接。基材层M4、M6、M8的平面状导体图案按该顺序利用多个过孔导体相连接，并且与构成前级的电容器C10的基材层M4、M6、M8的平面状图案导体、外部电极E93等电连接。
电感器L10的外部电极E104经由过孔导体等与电容器C14串联连接。由该电感器L10和电容器C16来构成串联谐振电路73。电容器C16包括在基材层M11、M13、M15、M17上各形成一个的平面状图案导体。这些平面状图案导体与接地导体G4、G5、G6、G7的某一个或者两个在z轴方向上相对。这些平面状图案导体利用多个过孔导体串联连接，并且与外部电极E104电连接。
电容器C12与上述电容器C11以及电感器L10等电连接。本实施方式中，电容器C12包括分别在基材层M3～M9的上表面各形成一个的图案导体。更具体而言，这些基材层M3～M9中在z轴方向上相邻的两个基材层的图案导体隔着一个基材层在z轴方向上相对。基材层M3、M5、M7、M9的平面状导体图案按该顺序利用过孔导体相连接，并且与构成电容器C11的基材层M3、M5、M7、M9的平面状图案导体、外部电极E103等电连接。基材层M4、M6、M8的平面状导体图案按该顺序利用多个过孔导体相连接，并且与构成后级的电容器C13的基材层M4、M6、M8的平面状图案导体、外部电极E113等电连接。
电感器L11的外部电极E113经由过孔导体等与上述电容器C12等相连接。此外，该电感器L11的外部电极E114经由过孔导体等与电容器C17电连接。由该电感器L11和电容器C17来构成串联谐振电路74。电容器C17包括在基材层M11、M13、M15、M17上各形成一个的平面状图案导体。这些平面状图案导体与接地导体G4、G5、G6、G7的某一个或者两个在z轴方向上相对。这些平面状图案导体利用多个过孔导体串联连接，并且与外部电极E114电连接。
电容器C13与上述电容器C12以及电感器L11等电连接。本实施方式中，电容器C13包括分别在基材层M3～M9的上表面各形成一个的图案导体。更具体而言，这些基材层M3～M9中在z轴方向上相邻的两个基材层的图案导体隔着一个基材层在z轴方向上相对。形成于基材层M3、M5、M7、M9的平面状图案导体按该顺序利用过孔导体相连接，并且与电感器L12的外部电极E123电连接。基材层M4、M6、M8的平面状导体图案按该顺序利用多个过孔导体相连接，并且与构成电容器C12的基材层M4、M6、M8的平面状图案导体、外部电极E113等电连接。
电感器L12的外部电极E124经由过孔导体等与后级的电感器L13以及电容器C18、输出端子Pout2电连接。由该电感器L13和电容器C18来构成并联谐振电路75。如图4A、图4B所明示的那样，电容器C18包括在基材层M4～M6上各形成一个的平面状图案导体。基材层M5的平面状图案导体与基材层M4、M6的平面状图案导体在z轴方向上相对。此外，基材层M4、M6的平面状图案导体利用多个过孔导体相连接，并且经由布线导体与输出端子Pout2电连接。基材层M5的平面状图案导体经由多个过孔等与接地端子PGND3电连接。
电感器L13与电容器C18并联连接。具体而言，电感器L13的外部电极E133与构成电容器C18的平面状图案导体即基材层M4、M6的平面状图案导体电连接。电感器L13的外部电极134经由多个过孔导体、形成于基材层M5的电容器C18的平面状图案导体，来与接地端子PGND3电连接。
如上所述，如图4C、图4D所明示的那样，接地导体G4、G5、G6、G7是形成于基材层M12、M14、M16、M18的上表面的平面状图案导体。接地导体G4是单个，如上所述，形成为与形成于基材层M11、M13的某一个的电容器C15～C17的平面状图案导体在z轴方向上相对。此外，其它的接地导体G5～G7形成为与在z轴方向上相邻的基材层M所形成的电容器C14～C17的图案导体在z轴方向上相对。此外，接地导体G5～G7按该记载顺序经由过孔导体在z轴方向上串联连接，并且经由x轴方向两端的过孔导体与接地端子PGND3电连接。
输出端子Pout2形成于基材层M19的面S2。更具体而言，在该面S2中，形成于y轴方向的负方向侧端部且x轴方向的大致中央的部分。该输出端子Pout2经由多个过孔导体与电感器L12的外部电极E124相连接。在面S2中，在夹着输出端子Pout2的x轴的正方向侧以及负方向侧形成有两个接地端子PGND3。面S2中，在x轴的正方向侧端部、y轴方向的大致中央部分形成有其它的接地端子PGND3。
(低通滤波器/分波器的制造方法)
接着，对上述分波器1的制造方法进行说明。首先，制造层叠体3。更详细而言，将Al2O3、CeO3、Ba2Ti4O12、Ca－Al－B－Si类玻璃粉末作为原材料投放到球磨机中，进行湿法混合。将所获得的混合物进行干燥后粉碎，对所获得的粉末进行预烧。将得到的预烧粉末用球磨机进行湿法粉碎后进行干燥，然后破碎，得到陶瓷粉末。此外，对于构成层叠体的电介质材料并无特别限定，也可使用合成树脂或电介质陶瓷等。
对期望的陶瓷粉末添加粘合剂、增塑剂、湿润剂、和分散剂，用球磨机进行混合，之后，利用减压进行脱泡。利用刮刀法将所获得的陶瓷浆料形成为片状并使其干燥，从而得到要成为各基材层M的陶瓷生片。
接着，在各陶瓷生片上，利用激光或穿孔冲压形成过孔导体用的通孔，在这些通孔内填充由将例如铜等作为主要组分的金属构成的电极糊料。对这种陶瓷生片层叠所期望片数(本实施方式中为十九片基材层M1～M19)。
接着，在各陶瓷生片的一个主面上，通过利用丝网印刷法或光刻法等方法涂布将铜等金属作为主要组分的导电性糊料，从而形成各种电极、各种图案导体。
接着，在对陶瓷生片的层叠体统一进行加压接合后，进行烧成。之后，电感器L2～L13装在层叠体3的上表面。之后，切割成各个层叠体3的尺寸，完成分波器1。
(低通滤波器/分波器的主要作用和效果)
如上所述，接地导体G1～G3中，z轴方向的电流路径处于主导，并且由于尽可能地缩短了接地导体G1～G3与接地端子PGND1～PGND3之间的z轴方向距离，因此缩短了电流路径长度。由此，抑制接地导体G1～G3中电感分量的产生。此外，基材层M10具有大约300μm的厚度，因此抑制电容器C1～C4的任一个与接地导体G1之间产生的寄生电容。由此，能抑制接地导体G1～G3的电位变动，其结果是，图5A、在图5B中以实线表示的LPF5的通频带附近所出现的衰减极能获得足够的衰减量(例如-70dB以下)。另外，HPF7也能获得同样的技术效果。
此外，LPF5的通频带特性中从衰减极的弹回因电感器L2、L3的磁耦合的程度引起。具体而言，磁耦合越强，弹回越大。因此，在分波器1或者LPF5中，从输入端子Pin到输出端子Pout1的串联臂上设有电感器L1～L6。其中，电感器L2～L6安装于层叠体3的面S1。所述电感器L2～L6中，在输入频率多路复用信号的信号路径上，与输入端子Pin最接近的电感器L2的卷绕轴A2与第二近的电感器L3的卷绕轴A3彼此大致正交(参照图3)。其结果是，电感器L2、L3的一方产生的磁通能不贯穿另一个电感器的所有匝(从卷绕起始匝起到卷绕结束匝为止)，能减弱电感器L2、L3之间的磁耦合。其结果是，即使电感器L2、L3彼此接近，也能抑制衰减极所引起的弹回，如图5A、图5B所例示的那样，在比大约90MHz所出现的衰减极要高频侧的宽频带能确保足够的衰减量。另外，HPF7也能获得同样的技术效果。
此外，如上所述，本实施方式中，电感器L7设置于层叠体3的外部。层叠体3有时在尺寸方面受到限制，也就是说，安装于层叠体3的元件个数有时具有极限。由于所述元件个数的限制，有时LPF5的特性(例如，通频带特性、通频带附近的衰减极的频率位置以及衰减量)不满足要求规格。本实施方式中，利用外设的电感器L7来弥补元件个数，由此，力图实现LPF5的特性改善。具体而言，LPF5的特性主要由电感器L1～L7的值、电容器C1～C8的值所确定，但利用外设的电感器L7来调整衰减极的频率位置以及衰减量等。
根据分波器1或者LPF5，如图2所示，在面S1上预定的部分(本实施方式中为中央部分)设有表面安装机的吸附区域A，在面S1上的预定部分(本实施方式中为x轴正方向端部)绘制识别标记I。根据该吸附区域A以及识别标记I的组合，能正确地决定表面安装机的吸附位置。除此以外，通过在面S1上设置吸附区域A，无需以树脂等来对电感器L2～L13进行密封，因此能降低分波器1或者LPF5的高度。
根据分波器1或者LPF5，能增大衰减极P1、P2的衰减量。更详细而言，衰减极P1、P2分别由并联谐振电路52、51形成。然后，若并联谐振电路52所包含的电感器L4与并联谐振电路51所包含的电感器L3之间的磁耦合增强，则衰减极P1、P2的衰减量减小。因此，根据分波器1或者LPF5，具有最低的谐振频率的并联谐振电路52所包含的电感器L4的卷绕轴与具有第二低的谐振频率的并联谐振电路51所包含的电感器L3的卷绕轴大致正交。由此，能减弱电感器L3与电感器L4之间的磁耦合。其结果是，衰减极P1、P2的衰减量增大。
根据分波器1或者LPF5，能抑制衰减极P1和衰减极P3之间的通频带特性的弹回。更详细而言，衰减极P3由并联谐振电路53形成。然后，若并联谐振电路53所包含的电感器L5与并联谐振电路52所包含的电感器L4之间的磁耦合减弱，则衰减极P2和衰减极P3之间的通频带特性突然上升。因此，根据分波器1或者LPF5，具有最低的谐振频率的并联谐振电路52所包含的电感器L4的卷绕轴与具有第三低的谐振频率的并联谐振电路53所包含的电感器L5的卷绕轴大致平行。由此，能增强电感器L4与电感器L5之间的磁耦合。其结果是，能抑制衰减极P2和衰减极P3之间的通频带特性的突然上升。
(低通滤波器/分波器的其他作用和效果)
电感器L2～L13是卷绕形贴片电感器，安装于基材层M1(即层叠体3)的面S1。绕组型贴片电感器与在层叠体3内由图案导体构成的电感器相比，容易使L值和Q值较大。由此，能提高LPF5、进而分波器1的Q值。另外，由于电感器L2～L13是表面安装型，因此能简单地安装到层叠体3上。
另外，电感器L1插入到公共输入端子Pin的正后方、即LPF5和HPF7的串联臂上。由此，LPF5和HPF7各自的阻抗变大。其结果是，可以抑制分波器1的回波损耗。特别是，可以抑制HPF7中的通频带上的回波损耗。
另外，根据上述分波器1，在层叠体3中至少设置电容器C1～C18。由此，有时会产生不期望的寄生电容，会使高频特性劣化。因此，本实施方式中，在HPF7的输出端子Pout2的正前方插入包含电感器L12、电容器18以及电感器L13的相位调整电路，能在抑制高频特性劣化的同时，扩大HPF7的通频带并匹配输出阻抗。
另外，根据上述分波器1，例如LPF5侧的第一接地导体G1、和HPF7侧的第二接地导体G5形成在同一基材层M14(参照图4C)上，但彼此分离设置。这里，若LPF5和HPF7共用接地导体，则LPF5和HPF7会彼此干扰。为了避免这种干扰，LPF5侧的第一接地导体G1～G3、和HPF7侧的第二接地导体G4～G7彼此分离设置。
另外，由上述说明和图4A～图4D可知，接地导体G1～G3以电容器C1～C4为基准，靠近形成在层叠体3的面S2上的接地端子PGND1～PGND3设置。利用该结构，能够减小接地导体G1～G3与接地端子PGND1～PGND3之间的距离，因此能抑制多余的电感分量的产生。
(变形例1)
以下，参照图6对变形例1所涉及的分波器1a以及LPF5a进行说明。
分波器1a以及LPF5a与分波器1以及LPF5的不同点在于，电容器C1是贴片型电容器。更详细而言，电容器C1安装于基材层M1的z轴方向正方向侧的面(即，层叠体3的上表面)S1上。并且，电容器C1配置于卷绕轴彼此正交的两个电感器L3与电感器L4之间。
根据如上所述的分波器1a以及LPF5a，能更有效地抑制电感器L3与电感器L4之间的磁耦合。并且，电容器C1的一个电极接地。由此，通过将电容器C1配置于电感器L3与电感器L4之间，来抑制电感器L3与电感器L4之间的电场耦合。
另外，分波器1a以及LPF5a中，电容器C2～C4、C14～C18也可以由贴片型电容器构成。在该情况下，可以不将电容器C1配置于电感器L3与电感器L4之间，而将电容器C2～C4、C14～C18中的某一个配置于电感器L3与电感器L4之间。
(变形例2)
以下，参照图7对变形例2所涉及的分波器1b以及LPF5b进行说明。
分波器1b以及LPF5b与分波器1以及LPF5的不同点在于，电容器C1～C3是贴片型电容器。更详细而言，电容器C1～C3安装于基材层M1的z轴方向正方向侧的面(即，层叠体3的上表面)S1上。并且，电容器C1～C3配置在低通滤波器LPF的并联谐振电路51～54所包含的电感器L3～L5和高通滤波器HPF的串联谐振电路71～74所包含的电感器L8～L11之间。
根据如上所述的分波器1b以及LPF5b，能更有效地抑制电感器L3～L5与电感器L8～L11之间的磁耦合。
另外，分波器1b以及LPF5b中，电容器C4、C14～C18也可以由贴片型电容器构成。在该情况下，可以不将电容器C1～C3配置于电感器L3～L5与电感器L8～L11之间，而将电容器C4、C14～C18中的某一个配置于电感器L3～L5与电感器L8～L11之间。
另外，配置于电感器L3～L5与电感器L8～L11之间的电感器的个数并不限于三个，也可以是一个或者两个，也可以是四个以上。
(附记事项1)
另外，如图3所示，电感器L2中传输从外部电极E23朝向外部电极E24的信号，电感器L3中传输从外部电极E33朝向外部电极E34的信号。然而，并不限于此，也可以将电感器L2、L3的任一个在面S1上绕z轴旋转180°。
(附记事项2)
此外，上述实施方式中，例示性地说明了各基材层M由LTCC这样的陶瓷构成的情况。然而，并不限于此，各基材层M也可以由树脂构成。
(附记事项3)
上述实施方式中，说明了所有的电感器L2～L5、L8～L13是横向卷绕型的贴片电感器的情况。然而，并不限于此，也可以卷绕轴正交的两个电感器L2、L3的任一个是横向卷绕型，另一个是纵向卷绕型。
(附记事项4)
上述实施方式中，说明了电感器L2、L3的电感值、尺寸等不同的情况。然而，根据分波器1的要求规定，电感器L3也可以与电感器L2具有相同的电感值或者相同的尺寸。
(附记事项5)
上述实施方式中，说明了电感器L2相对于并联谐振电路51前置于串联臂上。然而，根据分波器1的要求规格，也可以省略电感器L2。在该情况下，其它的电感器(例如电感器L4)配置成与电感器L3的卷绕轴A3正交。
(附记事项6)
可以任意组合分波器1、1a、1b以及LPF5、5a、5b的结构。
工业上的实用性
本发明所涉及的有极型低通滤波器以及分波器能进一步小型化，因此适用于分波器、谐振器、平衡-不平衡变换器。
标号说明
1、1a、1b 分波器
3 层叠体
M1～M19 基材层
5、5a、5b 有极型低通滤波器
51～54 并联谐振电路
7 高通滤波器
71～75 串联谐振电路
C1～C18 电容器
L1～L13 电感器
G1～G7 接地导体

Claims (15)

1.一种有极型低通滤波器，其特征在于，包括：
层叠体；
形成于所述层叠体的第二面的输入端子、输出端子以及接地端子；
在连接所述输入端子和所述输出端子的串联臂上连接的多个并联谐振电路，该多个并联谐振电路包含电容器以及电感器；以及
在连接所述串联臂和接地端子的并联臂上连接的电容器，
设置于所述串联臂上的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
2.一种有极型低通滤波器，其特征在于，包括：
层叠体；
形成于所述层叠体的第二面的输入端子、输出端子以及接地端子；
在连接所述输入端子和所述输出端子的串联臂上连接的至少一个电感器；
连接在所述串联臂上即所述至少一个电感器的后级的多个并联谐振电路，该多个并联谐振电路包含电容器以及电感器；以及
在连接所述串联臂和接地端子的并联臂上连接的电容器，
设置于所述串联臂上的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
3.如权利要求1或2所述的有极型低通滤波器，其特征在于，
安装于所述层叠体的第一面的绕组型电感器中，向所述输入端子输入信号的路径上与所述输入端子最接近的电感器和第二接近的电感器的各卷绕轴彼此大致正交。
4.如权利要求1至3的任一项所述的有极型低通滤波器，其特征在于，
还包括设置于所述层叠体的外部的电感器，该电感器与所述输出端子电连接。
5.如权利要求1至4的任一项所述的有极型低通滤波器，其特征在于，
在所述层叠体的第一面的中央部分规定了表面安装机的喷嘴进行吸附的吸附区域，
设置于所述层叠体的第一面上的各绕组型电感器安装于所述吸附区域外。
6.如权利要求1至5的任一项所述的有极型低通滤波器，其特征在于，
多个所述并联谐振电路内的具有最低谐振频率的第一并联谐振电路所包含的第一绕组型电感器的卷绕轴、和该多个并联谐振电路内的具有第二低的谐振频率的第二并联谐振电路所包含的第二绕组型电感器的卷绕轴大致正交。
7.如权利要求6所述的有极型低通滤波器，其特征在于，
多个所述并联谐振电路内的具有最低谐振频率的第一并联谐振电路所包含的第一绕组型电感器的卷绕轴、和该多个并联谐振电路内的具有第三低的谐振频率的第三并联谐振电路所包含的第三绕组型电感器的卷绕轴大致平行。
8.如权利要求1至7的任一项所述的有极型低通滤波器，其特征在于，
多个所述并联谐振电路所包含的至少一个电容器是安装于所述层叠体的第一面上的贴片型电容器，
所述贴片型电容器配置在卷绕轴大致正交的两个绕组型电感器之间。
9.一种分波器，其特征在于，包括：
层叠体；
形成于所述层叠体的第二面的输入端子、第一输出端子、以及第一接地端子；
在所述层叠体中，设置于所述输入端子以及所述第一输出端子之间的有极型低通滤波器；
形成于所述层叠体的第二面的第二输出端子以及第二接地端子；以及
在所述层叠体中，设置于所述输入端子以及所述第二输出端子之间的高通滤波器，该高通滤波器包含电容器和电感器，
所述有极型低通滤波器包括：
在连接所述输入端子和所述第一输出端子的串联臂上连接的多个并联谐振电路，该多个并联谐振电路包含电容器以及电感器；以及
在连接所述串联臂和接地端子的并联臂上连接的电容器，
设置于所述串联臂上的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
10.一种分波器，其特征在于，包括：
层叠体；
形成于所述层叠体的第二面的输入端子、第一输出端子、以及第一接地端子；
在所述层叠体中，设置于所述输入端子以及所述第一输出端子之间的有极型低通滤波器；
形成于所述层叠体的第二面的第二输出端子以及第二接地端子；以及
在所述层叠体中，设置于所述输入端子以及所述第二输出端子之间的高通滤波器，该高通滤波器包含电容器和电感器，
所述有极型低通滤波器包括：
在连接所述输入端子和所述第一输出端子的串联臂上连接的至少一个电感器；
连接在所述串联臂上的多个并联谐振电路，该多个并联谐振电路包含电容器以及电感器；以及
在连接所述串联臂和所述第一接地端子的并联臂上连接的电容器，
设置于所述串联臂上的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
11.如权利要求9或10所述的分波器，其特征在于，
所述高通滤波器包括：
在连接所述输入端子和所述第二输出端子的串联臂上连接的多个电容器；以及
在连接所述串联臂和所述第二接地端子的多个并联臂上分别设置的多个串联谐振电路，该多个串联谐振电路包含电容器和电感器，
设置于多个所述串联臂上的至少两个电感器是安装于所述层叠体的第一面上的绕组型电感器，该绕组型电感器的各卷绕轴大致正交。
12.如权利要求9至11的任一项所述的分波器，其特征在于，
在所述层叠体的第一面的中央部分规定了表面安装机的喷嘴进行吸附的吸附区域，
设置于所述层叠体的第一面上的各绕组型电感器安装于所述吸附区域外。
13.如权利要求11所述的分波器，其特征在于，
所述有极型低通滤波器的多个所述并联谐振电路或者所述高通滤波器包含的多个所述串联谐振电路所包含的至少一个电容器是安装于所述层叠体的第一面上的贴片型电容器，
所述贴片型电容器配置在所述有极型低通滤波器的所述串联谐振电路所包含的绕组型电感器、和所述高通滤波器的所述串联谐振电路所包含的绕组型电感器之间。
14.如权利要求9至13的任一项所述的分波器，其特征在于，
多个所述并联谐振电路内的具有最低谐振频率的第一并联谐振电路所包含的第一绕组型电感器的卷绕轴、和该多个并联谐振电路内的具有第二低的谐振频率的第二并联谐振电路所包含的第二绕组型电感器的卷绕轴大致正交。
15.如权利要求14所述的分波器，其特征在于，
多个所述并联谐振电路内的具有最低谐振频率的第一并联谐振电路所包含的第一绕组型电感器的卷绕轴、和该多个并联谐振电路内的具有第三低的谐振频率的第三并联谐振电路所包含的第三绕组型电感器的卷绕轴大致平行。
CN201410503531.2A 2013-09-27 2014-09-26 有极型低通滤波器以及分波器 Expired - Fee Related CN104518748B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013202215 2013-09-27
JP2013-202215 2013-09-27
JP2014021079A JP6083394B2 (ja) 2013-09-27 2014-02-06 有極型ローパスフィルタおよび分波器
JP2014-021079 2014-02-06

Publications (2)

Publication Number Publication Date
CN104518748A true CN104518748A (zh) 2015-04-15
CN104518748B CN104518748B (zh) 2017-12-08

Family

ID=52739549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410503531.2A Expired - Fee Related CN104518748B (zh) 2013-09-27 2014-09-26 有极型低通滤波器以及分波器

Country Status (4)

Country Link
US (1) US9461611B2 (zh)
JP (1) JP6083394B2 (zh)
CN (1) CN104518748B (zh)
TW (1) TWI654835B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111726088A (zh) * 2019-03-20 2020-09-29 株式会社村田制作所 放大电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112971B (zh) * 2014-11-11 2020-12-29 株式会社村田制作所 可变滤波电路、rf前端电路、以及通信装置
CN104883152B (zh) * 2015-05-19 2018-02-13 北京中科飞鸿科技有限公司 一种宽频带、低波动带通lc滤波器
WO2018003378A1 (ja) 2016-06-27 2018-01-04 株式会社村田製作所 フィルタ装置およびマルチプレクサ
TWI648949B (zh) * 2016-11-18 2019-01-21 日商村田製作所股份有限公司 LC filter
WO2019064990A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1146096A (ja) * 1997-07-25 1999-02-16 Nec Corp リードレス混成集積回路装置
CN101636904A (zh) * 2007-03-16 2010-01-27 双信电机株式会社 无源部件
US20120212305A1 (en) * 2011-02-21 2012-08-23 John Mezzalingua Associates, Inc. Filter circuit and method of tuning filter circuit
US20120256701A1 (en) * 2011-04-06 2012-10-11 Solski Piotr M Novel triplexer topology

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236508A (ja) * 1988-07-26 1990-02-06 Mitsubishi Mining & Cement Co Ltd リードタイプチップコンデンサおよびその製造方法
JPH06176966A (ja) 1992-12-08 1994-06-24 Murata Mfg Co Ltd チップ型ｌｃフィルタ
JPH07221580A (ja) * 1994-02-09 1995-08-18 Matsushita Electric Ind Co Ltd フィルタ回路とこのフィルタ回路を用いた双方向通信装置
US6737935B1 (en) 2002-12-03 2004-05-18 John Mezzalingua Associates, Inc. Diplex circuit forming bandstop filter
US7336939B2 (en) * 2003-05-21 2008-02-26 Broadcom Corporation Integrated tracking filters for direct conversion and low-IF single conversion broadband filters
JP2005303418A (ja) * 2004-04-07 2005-10-27 Alps Electric Co Ltd ダイプレクサ
DE102006022580B4 (de) 2006-05-15 2014-10-09 Epcos Ag Elektrisches Bauelement
JP2010232765A (ja) 2009-03-26 2010-10-14 Fujikura Ltd インダクタおよびキャパシタを備えた電気回路
JP2011019004A (ja) 2009-07-07 2011-01-27 Alps Electric Co Ltd フィルタ回路
JP5773251B2 (ja) * 2011-03-28 2015-09-02 日立金属株式会社 高周波回路、高周波部品およびそれらを用いた通信装置
JP2013027460A (ja) 2011-07-27 2013-02-07 Olympia:Kk 遊技機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1146096A (ja) * 1997-07-25 1999-02-16 Nec Corp リードレス混成集積回路装置
CN101636904A (zh) * 2007-03-16 2010-01-27 双信电机株式会社 无源部件
US20120212305A1 (en) * 2011-02-21 2012-08-23 John Mezzalingua Associates, Inc. Filter circuit and method of tuning filter circuit
US20120256701A1 (en) * 2011-04-06 2012-10-11 Solski Piotr M Novel triplexer topology

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111726088A (zh) * 2019-03-20 2020-09-29 株式会社村田制作所 放大电路
CN111726088B (zh) * 2019-03-20 2024-09-06 株式会社村田制作所 放大电路

Also Published As

Publication number Publication date
US20150091669A1 (en) 2015-04-02
CN104518748B (zh) 2017-12-08
US9461611B2 (en) 2016-10-04
JP2015089097A (ja) 2015-05-07
JP6083394B2 (ja) 2017-02-22
TW201517511A (zh) 2015-05-01
TWI654835B (zh) 2019-03-21

Similar Documents

Publication Publication Date Title
CN104518748A (zh) 有极型低通滤波器以及分波器
CN104348442B (zh) 高频模块
CN105453430B (zh) 高频模块
JP4995606B2 (ja) 受動部品
CN107078715A (zh) 高频模块
CN205680518U (zh) 电感器以及频带去除滤波器
CN103997309A (zh) 有极型低通滤波器、及包括其的多路分离器
CN106716634A (zh) 高频元器件
CN103959645A (zh) 电子元器件
JP6249648B2 (ja) プリント回路板及び電子機器
CN105141273B (zh) 一种折叠链式穿心电容结构的emi滤波器
CN104756403B (zh) Lc滤波器单元体以及lc滤波器
US8400236B2 (en) Electronic component
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
CN103081357B (zh) 电子元器件
CN204013427U (zh) 电子元器件
JP2006246124A (ja) 積層型ノイズフィルタ
JP3204753B2 (ja) 共用器
JP5285951B2 (ja) バンドパスフィルタ及び積層型バンドパスフィルタ。
JP2006332979A (ja) ハイパスフィルタ
CN100566148C (zh) 噪声滤波器
CN107078709A (zh) Lc滤波器
JP2007116554A (ja) ノイズフィルタアレイ
JP6664257B2 (ja) ローパスフィルター
JP2006019936A (ja) ノイズフィルタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171208

CF01 Termination of patent right due to non-payment of annual fee