JP2003273689A - 積層ｌｃフィルタ素子 - Google Patents

Abstract

(57)【要約】 【課題】 高周波帯においてより大きな減衰を与え、且
つ、表面実装が可能な積層ＬＣフィルタ素子を提供す
る。 【解決手段】 積層ＬＣフィルタ素子において、信号入
力用電極１と接地用電極２とに接続した一対の平行イン
ダクタ導体３１，３２，３３，３４，３５をスルーホー
ルを介して複数層に螺旋状に形成することにより第１の
共振点を形成し、前記信号入力用電極に接続したインダ
クタ導体の他端を信号出力用電極３に接続すると共に、
第３のインダクタ導体３９，４０とキャパシタ導体３
６，３７，３８とを接地用電極２に直列に接続すること
で第２の共振点を形成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、減衰特性において
複数の共振点を有し、広帯域にわたり大きな減衰量を有
する積層ＬＣフィルタ素子に関するものである。

【０００２】

【従来の技術】最近、情報機器の高速化・小型化に伴
い、それに使用される部品に対する小型化・集積化への
要求が著しい。小型集積化志向の表面実装用部品に対す
る期待が強く、就中、積層セラミック電子部品に対する
期待が高まっている。積層セラミック部品として、積層
ＬＣフィルタ素子や積層チップコイルなどがある。

【０００３】積層ＬＣフィルタ素子の一つに分布定数型
ノイズフィルタがある。特開平４−１４７５９９が開示
する分布定数型ノイズフィルタは、導体パターンがチッ
プ内部に配置され、外部に露出することがない構造とな
っている。その為、部品の信頼性が高い上に小型化が達
成でき、表面実装できる構造であり、電気的接続に要す
るリードも短いなど望ましくない寄生インダクタンスが
小さい長所がある。

【０００４】減衰域を高周波域まで広げるため、特許第
３０３０３９９号は二つの共振点を有する分布定数型ノ
イズフィルタを提案している。この分布定数型ノイズフ
ィルタは、図６のような等価回路で表され、その減衰特
性は、図５に示されているように、７ＧＨｚ程度まで延
びている。しかしながら、各種機器の高周波数化に伴い
マイクロ波帯域での減衰特性が改善された分布定数型ノ
イズフィルタの開発が待たれている。

【０００５】

【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、高周波帯においてより大きな
減衰を与え、且つ、装置の小型化が可能な積層ＬＣフィ
ルタ素子を提供することを目的とする。

【０００６】

【課題を解決するための手段】以上の課題を解決するた
めに、本発明の積層ＬＣフィルタ素子は、信号入力用電
極と接地用電極とに接続した一対の平行インダクタ導体
をスルーホールを介して複数層に螺旋状に形成すること
により第１の共振点を形成し、前記信号入力用電極に接
続したインダクタ導体の他端を信号出力用電極に接続す
ると共に、第３のインダクタ導体とキャパシタ導体とを
接地用電極に直列に接続することで第２の共振点を形成
したことを特徴とする。

【０００７】本発明の積層ＬＣフィルタ素子は、高周波
帯に二つの共振点を有する。第一の共振点は、例えば７
００ＭＨｚであり、第二の共振点は１ＧＨｚである。第
一の共振点を螺旋状に平行に配置した一対のインダクタ
導体で形成し、その後段に前記第３の螺旋状のインダク
タと平行平板型キャパシタで形成されるトラップ回路
（例えば共振周波数＝１ＧＨｚ）を信号出力用電極と接
地用電極の間に直列に配置するようにしたものである。
これにより、第二の共振点以上の周波数帯における減衰
特性を著しく改善することができる。

【０００８】

【発明の実施の形態】以下、本発明に係る積層ＬＣフィ
ルタ素子の実施形態について図１乃至図５を参照して説
明する。

【０００９】図１は、本発明の積層ＬＣフィルタ素子の
外観を示す図である。この積層ＬＣフィルタ素子は、複
数層のセラミックグリーンシートを積層して焼結するこ
とにより形成した積層セラミック体１０に信号入力電極
１と接地用電極２と信号出力電極３を有しており、表面
実装用チップ部品としての構造を備えている。

【００１０】図２は、本発明の積層ＬＣフィルタ素子の
分解斜視図である。この積層ＬＣフィルタ素子は、導体
パターン５をその上面に配置した複数の誘電体層４を積
み重ねて構成されている。導体パターン５は、スルーホ
ール６を介して他の誘電体層上の導体パターンに接続
し、これによりコイル状（螺旋状）のインダクタ導体が
形成される。導体パターンは、インダクタ導体に限ら
ず、キャパシタンス素子を構成する平板状の導体等も含
まれる。

【００１１】図３は、本発明の積層ＬＣフィルタ素子の
誘電体層に配置された導体パターンの構成例を示す図で
あり、図４に示す等価回路の積層ＬＣフィルタ素子を具
現化する。即ち、本発明の積層ＬＣフィルタ素子は、信
号入力用電極と接地用電極とに接続した一対の平行イン
ダクタ導体をスルーホールを介して複数層に螺旋状に形
成することにより第１の共振点を形成する。そして、信
号入力用電極に接続したインダクタ導体の他端を信号出
力用電極に接続すると共に、第３のインダクタ導体とキ
ャパシタ導体とを接地用電極に直列に接続することで第
２の共振点を形成している。

【００１２】図３（ｅ）の導体パターン３５は、最下層
の導体パターンであり、信号入力電極１に接続している
分布定数型インダクタンス素子の一部となっている。図
３（ｃ）の導体パターン３３と図３（ａ）の導体パター
ン３１も、一つのインダクタ導体となっていて、導体パ
ターン３５と組み合わせて螺旋状のコイル導体を構成す
る。即ち、導体パターン３５と導体パターン３３は、接
続部Jから導体の詰まっているスルーホールH，Eを介し
て接続される。同様に、導体パターン３３と導体パター
ン３１は、接続部FからスルーホールC，Aを介して接続
される。従って、導体パターン３５と導体パターン３３
と導体パターン３１は、一つの螺旋状のインダクタ、即
ち、信号入力電極と信号出力電極の間のインダクタンス
素子を構成している。このインダクタンス素子は図４に
示す等価回路のＬ１に相当する。

【００１３】図３（ｄ）の導体パターン３４と、図３
（ｂ）の導体パターン３２とでもって接地電極２に接続
するインダクタンス素子を形成している。導体パターン
３４は、その一端がチップの端縁に到達し、外部の接地
用電極２に接続される。そして、導体パターン３４と導
体パターン３２は、接続部Iから導体の詰まっているス
ルーホールG，D を介して接続されて一つの螺旋状のイ
ンダクタンス素子を構成する。このインダクタンス素子
は図４のＬ２に相当する。導体パターン３５，３３，３
１と、導体パターン３４，３２とは、それぞれ信号入力
用電極１と接地用電極２とに接続した一対の平行インダ
クタ導体を構成する。例えば、図３（ａ）の導体パター
ン３１と図３（ｂ）の導体パターン３２は、相互に電磁
結合および静電結合する位置に配置されている。従っ
て、相互に結合したインダクタンス素子Ｌ１，Ｌ２によ
り、分布定数型の第一の共振回路が形成される。

【００１４】図３（ａ）の導体パターン３１は、その端
部がチップ端縁に到達し、外部の信号出力用電極３に接
続される。そして、図３（ａ）の接続部Bと図３（ｊ）
のスルーホールQを介して、図３（ａ）の導体パターン
３１の出力端と図３（ｊ）の導体パターン４０とが接続
される。図３（ｊ）の導体パターン４０と図３（ｉ）の
導体パターン３９は、接続部ＰおよびスルーホールＮ
を介して接続されて、一つの螺旋状のインダクタ導体を
構成する。即ち、信号出力電極３と接地電極２の間に配
置される直列共振回路のインダクタンス素子Ｌ３を構成
している（図４参照）。

【００１５】図３（ｈ）の導体パターン３８と図３
（ｆ）の導体パターン３６は、接地用電極に接続される
平行平板型キャパシタンス素子の一方の対向電極であ
る。これらの電極は、その端部がチップ端縁に到達し、
接地電極２に接続される。図３（ｇ）の導体パターン３
７は、インダクタンス素子Ｌ３に接続される平行平板型
キャパシタンス素子の他方の対向電極である。この平行
平板型キャパシタンス素子は、図４の等価回路における
Ｃ３に相当する。上記インダクタンス素子（Ｌ３相当）
と平行平板型キャパシタンス素子（Ｃ３相当）は、接続
部ＭからスルーホールL，Kを介して直列に接続される。
従って、信号出力用電極３と接地用電極２に接続される
直列共振回路が、インダクタンス素子Ｌ３とキャパシタ
ンス素子Ｃ３とで構成される。

【００１６】本発明の積層ＬＣフィルタ素子は、下から
上へ（ｅ）、（ｄ）、（ｃ）、（ｂ）、（ａ）、
（Ｊ）、（ｉ）、（ｈ）、（ｇ）、（ｆ）の順で誘電体
層４を図２のように積み重ねて、構成されている。ここ
で、第一の共振回路（Ｌ１，Ｌ２）の共振周波数は、７
００ＭＨｚに設定され、第二の共振回路（Ｌ３，Ｃ３）
の共振周波数は、１０００ＭＨｚに設定されているが、
フィルタ素子の要求仕様に応じて、共振周波数は適宜変
更される。

【００１７】図５は、本発明の積層ＬＣフィルタ素子の
減衰特性を示す図である。図５に示すように、１００Ｍ
Ｈｚ以上の周波数領域において、７００ＭＨｚ近傍と１
ＧＨｚ近傍の二つの極を中心として、良好な減衰特性が
得られる。特に、１ＧＨｚ以上の高周波数帯において、
減衰特性が格段に改善され、周波数＝８ＧＨｚにおいて
も減衰量は１４ｄＢの値を示している。従来の積層ＬＣ
フィルタ素子の周波数＝７ＧＨｚにおける減衰量の値
は、０ｄＢであるのに比して大幅に改善されていること
が判る。これは、従来の図６に示す等価回路において
は、インダクタンス素子Ｌ１３が、１ＧＨｚ以上の高周
波数帯において、大きなインピーダンス成分となるのに
対して、本発明の構造では、インダクタンス素子Ｌ２を
直接接地することで、係る問題が解決したものと考えら
れる。

【００１８】上述したように、本発明の積層ＬＣフィル
タ素子は、導体パターンがチップ内部に配置され、外部
に露出することがなく、モジュール基板に表面実装でき
る構造となっている。その為、部品の信頼性が高く、且
つ部品の小型化が達成され、高周波帯での減衰量が大き
いノイズフィルタが実現できる。これにより、マイクロ
波通信装置や高速通信用情報機器などの高性能化・小型
化、およびそれら装置の干渉雑音の軽減に大きく貢献で
きる。

【００１９】これまで本発明の一実施形態について説明
したが、本発明は上述の実施形態に限定されず、その技
術的思想の範囲内において種々異なる形態にて実施され
てよいことは言うまでもない。

【００２０】

【発明の効果】上述したように、本発明の積層ＬＣフィ
ルタ素子によれば、部品の信頼性が高く部品の小型化が
達成され、マイクロ波帯での減衰量が大きいノイズフィ
ルタが実現される。これにより、マイクロ波通信装置や
高速通信用情報機器などの高性能化・小型化におよびこ
れら装置の干渉雑音の軽減に大きく貢献できる。

【図面の簡単な説明】

【図１】本発明の積層ＬＣフィルタ素子の外観を示す図
である。

【図２】本発明の積層ＬＣフィルタ素子の分解斜視図で
ある。

【図３】本発明の積層ＬＣフィルタ素子の誘電体層に配
置された導体パターンの構成例を示す図である。

【図４】本発明の積層ＬＣフィルタ素子の等価回路を示
す図である。

【図５】本発明と従来例の積層ＬＣフィルタ素子の減衰
特性を示す図である。

【図６】従来の積層ＬＣフィルタ素子の等価回路を示す
図である。

【符号の説明】 １ 信号入力用電極 ２ 接地用電極 ３ 信号出力用電極 ４ 誘電体層 ５ 導体パターン ６ スルーホール １０ セラミック積層体 ３１〜３５ インダクタ導体パターン ３６，３８ 平行平板型キャパシタンス素子の電極
（接地側） ３７ 平行平板型キャパシタンス素子の電極 ３９、４０ 螺旋状の導体パターン H,E,G,D,Q,N,L スルーホール J,F,B,P,M 接続部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 積層ＬＣフィルタ素子において、 信号入力用電極と接地用電極とに接続した一対の平行イ
   ンダクタ導体をスルーホールを介して複数層に螺旋状に
   形成することにより第１の共振点を形成し、 前記信号入力用電極に接続したインダクタ導体の他端を
   信号出力用電極に接続すると共に、第３のインダクタ導
   体とキャパシタ導体とを接地用電極に直列に接続するこ
   とで第２の共振点を形成したことを特徴とする積層ＬＣ
   フィルタ素子。
2. 【請求項２】 前記第３のインダクタ導体は、スルーホ
   ールを介して複数層に螺旋状に接続して形成したもので
   あることを特徴とする請求項１記載の積層ＬＣフィルタ
   素子。
3. 【請求項３】 前記キャパシタ導体は、平行平板型の電
   極により形成したものであることを特徴とする請求項１
   記載の積層ＬＣフィルタ素子。