TWI643205B - 記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法 - Google Patents

記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法 Download PDF

Info

Publication number
TWI643205B
TWI643205B TW106135986A TW106135986A TWI643205B TW I643205 B TWI643205 B TW I643205B TW 106135986 A TW106135986 A TW 106135986A TW 106135986 A TW106135986 A TW 106135986A TW I643205 B TWI643205 B TW I643205B
Authority
TW
Taiwan
Prior art keywords
sequence
operation mode
data sequence
circuit system
memory
Prior art date
Application number
TW106135986A
Other languages
English (en)
Other versions
TW201905909A (zh
Inventor
張銘宏
卡托奇 阿圖
黃家恩
吳經緯
麥肯 唐納德
楊皓義
林高正
蔡銘謙
阿德汗 沙曼
琮永 張
沙拉特 錢德拉 尤布
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI643205B publication Critical patent/TWI643205B/zh
Publication of TW201905909A publication Critical patent/TW201905909A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一種記憶體儲存裝置、記憶體裝置以及操作記憶體儲存裝置的方法，在測試運作模式中測試記憶體裝置或耦合至記憶體裝置的其他電子裝置是以預期還是以非預期方式運作。測試運作模式包括移位、捕捉、及/或掃描運作模式。在移位運作模式及掃描運作模式中，測試環境向記憶體裝置遞送串列輸入資料序列。在捕捉運作模式中，測試環境向記憶體裝置遞送並列輸入資料序列。記憶體裝置在移位運作模式或捕捉運作模式中傳遞串列輸入資料序列或並列輸入資料序列以提供輸出資料序列或者在掃描運作模式中傳遞串列輸入資料序列以提供掃描串列輸出資料序列。

Description

記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法
本發明是有關於一種具有掃描同步直寫測試(synchronous-write-through)架構的記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法。
記憶體裝置是用於讀取及/或寫入電子資料的電子裝置。記憶體裝置可被實作為：揮發性記憶體，例如隨機存取記憶體(random-access memory，RAM)，其需要電力來維持所儲存的資訊；或者非揮發性記憶體，例如唯讀記憶體(read-only memory，ROM)，即使在不通電時也可維持所儲存的資訊。隨機存取記憶體可被實作為動態隨機存取記憶體(dynamic random-access memory，DRAM)配置形式、靜態隨機存取記憶體(static random-access memory，SRAM)配置形式、及/或非揮發性隨機存取記憶體(non-volatile random-access memory，NVRAM)(通常 被稱為快閃記憶體)配置形式。可自記憶體單元的陣列讀取電子資料及/或將電子資料寫入至記憶體單元的陣列中，可經由各種控制線來對記憶體單元的陣列進行存取。由記憶體裝置執行的兩種基本操作是「讀取操作」以及「寫入操作」，在讀取操作中讀出儲存於記憶體單元的陣列中的電子資料且在寫入操作中將電子資料儲存於記憶體單元的陣列中。除了記憶體單元的陣列之外，記憶體裝置亦包括周邊電路系統以自記憶體單元的陣列讀取電子資料並將電子資料寫入至記憶體單元的陣列中。在記憶體裝置的上下文中，對測試進行的設計(亦被稱為可測試性設計)為記憶體裝置的設計提供可測試性特徵以改良對記憶體裝置的內部電路系統(例如(舉例而言)，周邊電路系統)的存取，進而更容易地控制及/或觀察此種內部電路系統。
本發明提供一種記憶體儲存裝置，包括第一多工電路系統、第一閂鎖電路系統、記憶體裝置、第二閂鎖電路系統以及第二多工電路系統。第一多工電路系統被配置成提供資料串列序列或資料並列序列作為輸入資料序列。第一閂鎖電路系統被配置成根據記憶體計時訊號來提供所述輸入資料序列作為測試資料序列。記憶體裝置包括記憶體陣列、受測試電路系統、及不受測試電路系統，其中所述受測試電路系統被配置成對所述測試資料序列進行操作以提供輸出資料串列序列或輸出資料並列序列，且其 中所述記憶體陣列及所述不受測試電路系統被配置成被禁用的。第二閂鎖電路系統被配置成根據所述記憶體計時訊號提供所述測試資料序列作為第二輸出資料串列序列。第二多工電路系統，被配置成提供所述輸出資料串列序列、所述輸出資料並列序列、或所述第二輸出資料串列序列作為輸出資料序列。
本發明提供一種記憶體裝置，包括記憶體陣列、列選擇電路系統、行選擇電路系統、及感測放大器/寫入驅動器，被配置成在測試運作模式中被禁用，以及輸出閂鎖器，被配置成：根據記憶體計時訊號，在所述測試運作模式中接收輸入資料序列，在所述測試運作模式中對所述輸入資料序列進行操作以提供輸出資料序列，以及在所述測試運作模式中根據所述記憶體計時訊號遞送所述輸出資料序列。
本發明提供一種操作記憶體儲存裝置的方法，所述方法包括：由所述記憶體儲存裝置在第一運作模式中或在第二運作模式中提供資料串列序列或在第三運作模式中提供資料並列序列；由所述記憶體儲存裝置的記憶體裝置的第一內部電路系統在所述第一運作模式中傳遞所述資料串列序列以及在所述第三運作模式中傳遞所述資料並列序列，以提供第一輸出資料序列；由所述記憶體儲存裝置禁用所述記憶體裝置的第二內部電路系統；由所述記憶體儲存裝置在所述第二運作模式中傳遞所述資料串列序列，以提供第二輸出資料序列；以及由所述記憶體儲存裝置在所述第一運作模式中及在所述第三運作模式中提供所述第一輸出資料序 列或在所述第二運作模式中提供所述第二輸出資料序列。
100‧‧‧示例性測試環境
102‧‧‧第一功能邏輯電路系統
104‧‧‧記憶體儲存裝置
106‧‧‧第二功能邏輯電路系統/第二邏輯電路系統
108‧‧‧處理電路系統
110‧‧‧第一多工電路系統
112‧‧‧第一閂鎖電路系統
114、200、300、400、500、600‧‧‧記憶體裝置
116‧‧‧第二閂鎖電路系統
118‧‧‧第二多工電路系統
150‧‧‧串列輸入資料序列
152‧‧‧並列輸入資料序列
154‧‧‧串列輸出掃描資料序列
156‧‧‧輸出測試資料序列
158、160‧‧‧運作模式控制訊號
162、164‧‧‧記憶體計時訊號
166‧‧‧輸入資料序列
168‧‧‧測試資料序列
170‧‧‧輸出資料序列
190、192、194‧‧‧方向
202‧‧‧受測試內部電路系統
204‧‧‧記憶體陣列
206‧‧‧不受測試內部電路系統
302‧‧‧輸出閂鎖器
304‧‧‧列選擇電路系統
306‧‧‧行選擇電路系統
308、402‧‧‧感測放大器/寫入驅動器
310、404‧‧‧寫入驅動器
312、408‧‧‧感測放大器
314‧‧‧影子閂鎖器
350‧‧‧測試資料序列
406‧‧‧切換電路系統
450、452、454‧‧‧測試資料序列
502‧‧‧多工電路系統
700、800、900‧‧‧示例性操作流程
702、704、706、708、802、804、806、808、902、904、906、908‧‧‧步驟
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出根據本揭露示例性實施例的用於對記憶體裝置進行測試的示例性測試環境的方塊圖。
圖2示出根據本揭露示例性實施例的記憶體裝置的方塊圖。
圖3示出根據本揭露示例性實施例的記憶體裝置的第一示例性實施例的方塊圖。
圖4示出根據本揭露示例性實施例的記憶體裝置的第二示例性實施例的方塊圖。
圖5示出根據本揭露示例性實施例的記憶體裝置的第三示例性實施例的方塊圖。
圖6示出根據本揭露示例性實施例的記憶體裝置的第四示例性實施例的方塊圖。
圖7示出根據本揭露示例性實施例的示例性測試環境的示例性移位運作模式的流程圖。
圖8示出根據本揭露示例性實施例的示例性測試環境的示例性捕捉運作模式的流程圖。
圖9示出根據本揭露示例性實施例的示例性測試環境的示例性掃描運作模式的流程圖。
以下揭露內容提供用於實作所提供主題的不同特徵的諸多不同的實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露內容。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上可包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用自身並不表示所闡述的各種實施例及/或配置之間的關係。
概述
示例性測試環境可在測試運作模式中運作以測試記憶體裝置或以通訊方式耦合至所述記憶體裝置的其他電子裝置是以預期方式運作還是因一或多種製造故障而以非預期方式運作。所述測試運作模式包括移位運作模式、捕捉運作模式、及/或掃描運作模式。在移位運作模式及掃描運作模式中，示例性測試環境向記憶體裝置遞送串列輸入資料序列。在捕捉運作模式中，示例性測試環境向記憶體裝置遞送並列輸入資料序列。之後，記憶體裝置在移位運作模式或捕捉運作模式中傳遞串列輸入資料序列或並列 輸入資料序列以提供輸出資料序列或者在掃描運作模式中傳遞串列輸入資料序列以提供串列輸出掃描資料序列。
用於對記憶體裝置進行測試的示例性測試環境
圖1示出根據本揭露示例性實施例的用於對記憶體裝置進行測試的示例性測試環境的方塊圖。如圖1所示，示例性測試環境100可在測試運作模式中運作以測試記憶體裝置或以通訊方式耦合至所述記憶體裝置的其他電子裝置是以預期方式運作還是因一或多種製造故障而以非預期方式運作。所述測試運作模式包括移位運作模式、捕捉運作模式、及/或掃描運作模式。在圖1中，移位運作模式的訊號流由方向190表示，捕捉運作模式的訊號流由方向192表示，且掃描運作模式的訊號流由方向194表示。在如方向190所示的移位運作模式中，示例性測試環境100根據記憶體計時訊號向記憶體裝置遞送串列輸入資料序列以測試記憶體裝置中是否存在所述一或多種製造故障。在移位運作模式中，記憶體裝置傳遞串列輸入資料序列以在移位運作模式中提供串列輸出資料序列作為輸出測試資料序列。接下來，示例性測試環境100根據記憶體計時訊號遞送輸出測試資料序列以驗證記憶體裝置的功能性。
在一些情形中，記憶體裝置可在其他電子裝置的較大的系統內實作。在該些情形中，可利用記憶體裝置在由方向192示出的捕捉運作模式中及/或在由方向194示出的掃描運作模式中幫助測試該些其他電子裝置中的一或多者中是否存在所述一或多種 製造故障。在由方向192示出的捕捉運作模式中，示例性測試環境100根據記憶體計時訊號向記憶體裝置遞送並列輸入資料序列。記憶體裝置在捕捉運作模式中傳遞並列輸入資料序列以提供並列輸出資料序列作為輸出測試資料序列。接下來，示例性測試環境100根據記憶體計時訊號遞送輸出測試資料序列以對該些其他電子裝置中的一或多者進行測試。舉例而言，可使用輸出測試資料序列來對該些其他電子裝置中的一或多者施加電應力以測試是否存在所述一或多種製造故障。
作為另外一種選擇，在由方向194示出的掃描運作模式中，記憶體裝置及該些其他電子裝置可被配置及排列以形成掃描鏈來測試其他電子裝置。在此種替代形式中，記憶體裝置可被配置及排列以形成在此掃描鏈內的掃描正反器(scanning flip-flop)。舉例而言，記憶體裝置在掃描運作模式中傳遞串列輸入資料序列以提供串列輸出掃描資料序列。在此實例中，記憶體裝置根據記憶體計時訊號來遞送串列輸出掃描資料序列以測試該些其他電子裝置內是否存在所述一或多種製造故障。在示例性實施例中，可將記憶體裝置在掃描運作模式中傳遞串列輸入資料序列稱為掃描直寫(scan write-through)。且如上所述，掃描直寫可根據記憶體計時訊號來同步，以為該些其他電子裝置中的一或多者提供掃描同步直寫測試(synchronous-write-through，SWT)。
儘管圖1未示出，然而熟習相關技術者將認識到，在不背離本揭露的精神及範圍的條件下，示例性測試環境100可在傳 統的讀取/寫入運作模式中運作。在傳統的寫入運作模式中，記憶體裝置向一或多個記憶體單元寫入寫入資料序列。在傳統的讀取運作模式中，記憶體裝置自一或多個記憶體單元讀取讀取資料序列。將不再對傳統的讀取/寫入運作模式予以贅述。在圖1所示示例性實施例中，示例性測試環境100包括第一功能邏輯電路系統102、記憶體儲存裝置104、及第二功能邏輯電路系統106。
如圖1所示，第一功能邏輯電路系統102在由方向190所示的移位運作模式及/或由方向194所示的掃描運作模式中提供串列輸入資料序列150或者在由方向192所示的捕捉運作模式中提供並列輸入資料序列152。如上所述，可由記憶體儲存裝置104利用串列輸入資料序列150，以在移位運作模式中測試是否存在所述一或多種製造故障及/或在掃描運作模式中測試第二功能邏輯電路系統106中是否存在所述一或多種製造故障。當串列輸入資料序列150在移位運作模式期間被應用至記憶體儲存裝置104時，串列輸入資料序列150使第二邏輯電路系統106測試記憶體儲存裝置104是以預期方式運作還是因記憶體儲存裝置104內的一或多種製造故障而以非預期方式運作。當串列輸入資料序列150在掃描運作模式期間被應用至記憶體儲存裝置104時，串列輸入資料序列150使示例性測試環境100執行第二邏輯電路系統106的掃描鏈測試以測試第二邏輯電路系統106是以預期方式運作還是因第二邏輯電路系統106內的一或多種製造故障而以非預期方式運作。且亦如上所述，可由記憶體儲存裝置104利用並列輸入資 料序列152來幫助測試第二功能邏輯電路系統106中是否存在所述一或多種製造故障。當在捕捉運作模式期間由記憶體儲存裝置104傳遞並列輸入資料序列152時，並列輸入資料序列152使得第二邏輯電路系統106受測試以發現其中是否存在所述一或多種製造故障。所述一或多種製造故障可包括一或多種斷言故障(assertion faults)、一或多種行為故障(behavioral faults)、一或多種橋接故障(bridging faults)、一或多種延遲故障、一或多種功能故障、一或多種閘延遲故障(gate-delay faults)、一或多種線延遲故障(line-delay faults)、一或多種邏輯故障、一或多種路徑延遲故障(path-delay faults)、一或多種引腳故障、一或多種竟態故障(race faults)、一或多種電晶體故障、一或多種躍遷故障(transition faults)、及/或在不背離本揭露的精神及範圍的條件下對熟習相關技術者而言將顯而易見的記憶體儲存裝置104及/或第二功能邏輯電路系統106中的任意其他故障。在圖1所示示例性實施例中，第一功能邏輯電路系統102包括一或多個邏輯閘，例如(舉例而言)，一或多個邏輯及閘、一或多個邏輯或閘、一或多個邏輯反相器閘、一或多個邏輯反及閘、一或多個邏輯反或閘、或其任意組合。在此示例性實施例中，所述一或多個邏輯閘可被排列成實作自動測試圖案產生器。
如圖1所另外地示出，記憶體儲存裝置104在串列輸入資料序列150與並列輸入資料序列152之間進行選擇性地選擇。之後，記憶體儲存裝置104在如方向190所示的移位運作模式中 對串列輸入資料序列150進行操作以產生串列輸出測試資料序列作為輸出測試資料序列156或者在由方向192示出的捕捉運作模式中對並列輸入資料序列152進行操作以產生並列輸出資料序列作為輸出測試資料序列156。另外，記憶體裝置可傳遞串列輸入資料序列150以在由方向194示出的掃描運作模式中提供串列輸出掃描資料序列154。
在圖1所示的示例性實施例中，記憶體儲存裝置104包括處理電路系統108、第一多工電路系統110、第一閂鎖電路系統112、記憶體裝置114、第二閂鎖電路系統116、及第二多工電路系統118。處理電路系統108控制記憶體儲存裝置104的總體配置及/或運作。在圖1所示示例性實施例中，處理電路系統108接收運作模式控制訊號158，以使記憶體儲存裝置104在運作模式控制訊號158處於第一邏輯位準(比如，以邏輯零作為示例)時進入如方向192所示的捕捉運作模式、或者在運作模式控制訊號158處於第二邏輯位準(比如，邏輯一作為示例)時進入如方向190所示的移位運作模式或如方向194所示的掃描運作模式。處理電路系統108可提供運作模式控制訊號160以控制以下將進一步詳細論述的第二多工電路系統118的配置及/或運作。如以下將更詳細地闡述，處理電路系統108可提供處於第一邏輯位準(比如，邏輯零作為示例)的運作模式控制訊號160，以使第二多工電路系統118向第二功能邏輯電路系統106提供輸出測試資料序列156，或者提供處於第二邏輯位準(比如，邏輯一作為示例)的運作模 式控制訊號160，以使第二多工電路系統118向第二功能邏輯電路系統106提供串列輸出掃描資料序列154。由此，記憶體儲存裝置104的特徵為：當運作模式控制訊號158處於第一邏輯位準且運作模式控制訊號160處於第一邏輯位準時以如方向190所示的移位運作模式運作；當運作模式控制訊號158處於第二邏輯位準且運作模式控制訊號160處於第一邏輯位準時以由方向192示出的捕捉運作模式運作；且當運作模式控制訊號158處於第一邏輯位準且運作模式控制訊號160處於第二邏輯位準時以由方向194示出的掃描運作模式運作。同樣在圖1所示的示例性實施例中，處理電路系統108可基於記憶體計時訊號162提供記憶體計時訊號164。在一些情形中，處理電路系統108可調整記憶體計時訊號162的幅值、頻率及/或相位以提供記憶體計時訊號164。
第一多工電路系統110基於運作模式控制訊號158來選擇性地提供串列輸入資料序列150或並列輸入資料序列152作為輸入資料序列166。第一多工電路系統110在運作模式控制訊號158處於第一邏輯位準(比如，以邏輯零作為示例)時選擇性地提供串列輸入資料序列150作為輸入資料序列166。第一多工電路系統110在運作模式控制訊號158處於第二邏輯位準(比如，以邏輯一作為示例)時選擇性地提供並列輸入資料序列152作為輸入資料序列166。在示例性實施例中且如上所述，第一多工電路系統110選擇性地提供串列輸入資料序列150以在如方向190所示的移位運作模式中測試記憶體儲存裝置104是以預期方式運作還是因 記憶體儲存裝置104內的所述一或多種製造故障而以非預期方式運作，或者在由方向194示出的掃描運作模式中幫助測試第二功能邏輯電路系統106中是否存在所述一或多種製造故障。另外，第一多工電路系統110在由方向192示出的捕捉運作模式中選擇性地提供並列輸入資料序列152以幫助測試第二功能邏輯電路系統106中是否存在所述一或多種製造故障。
第一閂鎖電路系統112在如方向190所示的移位運作模式中以及在由方向192示出的捕捉運作模式中根據記憶體計時訊號164提供輸入資料序列166作為測試資料序列168。在示例性實施例中，第一閂鎖電路系統112包括一或多個閘控閂鎖器以在記憶體計時訊號164的上升緣(即，自邏輯零躍遷至邏輯一時)提供輸入資料序列166作為測試資料序列168。所述一或多個閘控閂鎖器舉例而言可包括一或多個閘控設定-重設(set-reset，SR)邏輯反或閂鎖器、一或多個閘控設定-重設邏輯反及閂鎖器、一或多個設定-重設閘控邏輯及或閂鎖器、及/或一或多個閘控JK閂鎖器(gated JK latch)。
在圖1所示示例性實施例中，記憶體裝置114包括記憶體陣列、受測試內部電路系統、及不受測試內部電路系統。受測試內部電路系統表示記憶體裝置114內的進行如下操作的電路系統(比如，感測放大器/寫入驅動器、及/或輸出閂鎖器作為示例)：對測試資料序列168進行操作以產生輸出測試資料序列156來在如方向190所示的移位運作模式中測試記憶體儲存裝置104是以 預期方式運作還是因記憶體儲存裝置104內的所述一或多種製造故障而以非預期方式運作，及/或在由方向192示出的捕捉運作模式中幫助測試第二功能邏輯電路系統106中是否存在一或多種製造故障。不受測試內部電路系統表示記憶體裝置114內的在移位運作模式及捕捉運作模式中不接受測試的電路系統，例如(舉例而言)記憶體陣列、列選擇電路系統、及/或行選擇電路系統。在一些情形中，可在測試運作模式中禁用(disable)(例如，關斷)記憶體陣列及/或不受測試內部電路系統來達到省電目的。在圖2中進一步闡述記憶體裝置114。
第二閂鎖電路系統116在由方向194示出的掃描運作模式中根據記憶體計時訊號164提供測試資料序列168作為串列輸出掃描資料序列154以幫助測試第二功能邏輯電路系統106中是否存在所述一或多種製造故障。在示例性實施例中，第二閂鎖電路系統116包括一或多個閘控閂鎖器以在記憶體計時訊號164的下降緣(即，自邏輯一躍遷至邏輯零時)提供測試資料序列168作為串列輸出掃描資料序列154。所述一或多個閘控閂鎖器舉例而言可包括一或多個閘控設定-重設(set-reset，SR)邏輯反或閂鎖器、一或多個閘控設定-重設邏輯反及閂鎖器、一或多個設定-重設閘控邏輯及或閂鎖器、及/或一或多個閘控JK閂鎖器。
第二多工電路系統118基於運作模式控制訊號160來選擇性地提供串列輸出掃描資料序列154或輸出測試資料序列156作為輸出資料序列170。第二多工電路系統118在運作模式控制訊 號160處於第一邏輯位準(比如，邏輯零作為示例)時選擇性地提供輸出測試資料序列156作為輸出資料序列170。第二多工電路系統118在運作模式控制訊號160處於第二邏輯位準(比如，邏輯一作為示例)時選擇性地提供串列輸出掃描資料序列154作為輸出資料序列170。在示例性實施例中且如上所述，第二多工電路系統118在由方向194示出的掃描運作模式中選擇性地提供串列輸出掃描資料序列154以幫助測試第二功能邏輯電路系統106中是否存在所述一或多種製造故障。在此示例性實施例中，第二多工電路系統118選擇性地提供輸出測試資料序列156以在如方向190所示的移位運作模式中測試記憶體儲存裝置104是以預期方式運作還是因記憶體儲存裝置104內的所述一或多種製造故障而以非預期方式運作，或者在由方向192示出的捕捉運作模式中幫助測試第二功能邏輯電路系統106中是否存在所述一或多種製造故障。
如圖1進一步示出，第二功能邏輯電路系統106自記憶體儲存裝置104接收輸出資料序列170。在示例性實施例中，第二功能邏輯電路系統106在如方向190所示的移位運作模式中將自記憶體儲存裝置104接收的輸出資料序列170與對應於串列輸入資料序列150的輸出資料序列170的預期值進行比較。當自記憶體儲存裝置104接收的輸出資料序列170與輸出資料序列170的預期值一致時，記憶體儲存裝置104的受測試內部電路系統以預期方式運作。當自記憶體儲存裝置104接收的輸出資料序列170 與輸出資料序列170的預期值不一致時，記憶體儲存裝置104的受測試內部電路系統因記憶體儲存裝置104內的所述一或多種製造故障而以非預期方式運作。在另一個示例性實施例中且亦如上所述，第二功能邏輯電路系統106表示以通訊方式耦合至記憶體儲存裝置104的一或多個其他電子裝置。在此其他實施例中，自記憶體儲存裝置104接收的輸出資料序列170被應用至第二功能邏輯電路系統106以向第二功能邏輯電路系統106施加電應力來在如方向192所示的捕捉運作模式以及由方向194示出的掃描運作模式中測試在第二功能邏輯電路系統106內是否存在所述一或多種製造故障。
示例性記憶體裝置
圖2示出根據本揭露示例性實施例的記憶體裝置的方塊圖。記憶體裝置200以測試運作模式運作，如以上圖1所闡述。在圖2所示測試運作模式中，記憶體裝置200對測試資料序列168進行操作以提供輸出測試資料序列156。測試資料序列168在移位運作模式中表示串列輸入資料序列150或在捕捉運作模式中表示並列輸入資料序列152。在圖2所示示例性實施例中，記憶體裝置200包括受測試內部電路系統202、記憶體陣列204、及不受測試內部電路系統206。記憶體裝置200可表示如以上圖1所闡述的記憶體裝置114的示例性實施例。
如圖2所示，受測試內部電路系統202在移位運作模式及捕捉運作模式中接收測試資料序列168，如以上圖1所闡述。之 後，受測試內部電路系統202對測試資料序列168進行操作。舉例而言，受測試內部電路系統202可在移位運作模式中對測試資料序列168進行操作以測試在受測試內部電路系統202內是否存在所述一或多種製造故障。作為另一實例，受測試內部電路系統202可在不進行進一步處理的條件下傳遞測試資料序列168，測試資料序列168可在之後用於向第二功能邏輯電路系統106施加電應力以測試在第二功能邏輯電路系統106內是否存在所述一或多種製造故障。接下來，受測試內部電路系統202遞送輸出測試資料序列156。在示例性實施例中，受測試內部電路系統202舉例而言可包括感測放大器/寫入驅動器、及/或輸出閂鎖器。在一些情形中，可在測試運作模式中禁用(例如，關斷)記憶體陣列204及/或不受測試內部電路系統206(比如，列選擇電路系統、及/或行選擇電路系統作為示例)來達到省電目的。
第一示例性記憶體裝置
圖3示出根據本揭露示例性實施例的記憶體裝置的第一示例性實施例的方塊圖。如圖3所示，記憶體裝置300在傳統的讀取/寫入運作模式中運作及/或在以上在圖1及圖2中闡述的測試運作模式中運作。將不再對傳統的讀取/寫入運作模式予以贅述。因此，未在圖3中示出在傳統的讀取/寫入運作模式中運作的各種電路系統及/或各種互連線。然而，在不背離本揭露的精神及範圍的條件下，對熟習相關技術者而言該些電路系統及/或互連線將顯而易見。在以上圖1及圖2所闡述的移位運作模式中，記憶體裝 置300判斷記憶體裝置300是以預期方式運作還是因記憶體裝置300內的所述一或多種製造故障而以非預期方式運作。另外，記憶體裝置300在以上圖1及圖2所闡述的捕捉運作模式及/或掃描運作模式中幫助測試以通訊方式耦合至記憶體裝置300的一或多個其他電子裝置中是否存在所述一或多種製造故障。如圖3所示，記憶體裝置300包括受測試內部電路系統202、記憶體陣列204、及不受測試內部電路系統206。記憶體裝置300可表示如以上圖2所闡述的記憶體裝置200的示例性實施例。
在圖3所示示例性實施例中，第一閂鎖電路系統112在以上圖1所闡述的移位運作模式、捕捉運作模式、及掃描運作模式中提供輸入資料序列166作為測試資料序列168。第二閂鎖電路系統116相似地在以上圖1中闡述的掃描運作模式中提供測試資料序列168作為串列輸出掃描資料序列154。另外，第二閂鎖電路系統116可在移位運作模式及捕捉運作模式中向記憶體裝置300提供測試資料序列168作為測試資料序列350。在圖3所示的示例性實施例中，第二閂鎖電路系統116包括影子閂鎖器314及輸出閂鎖器302。在示例性實施例中，影子閂鎖器314包括一或多個閘控閂鎖器以在記憶體計時訊號(比如，記憶體計時訊號164作為示例)的下降緣(即，自邏輯一躍遷至邏輯零時)提供串列輸出掃描資料序列154以及測試資料序列350。所述一或多個閘控閂鎖器舉例而言可包括一或多個閘控設定-重設(set-reset，SR)邏輯反或閂鎖器、一或多個閘控設定-重設邏輯反及閂鎖器、一或多個 設定-重設閘控邏輯及或閂鎖器、及/或一或多個閘控JK閂鎖器。
如圖3所示，記憶體裝置300在移位運作模式及捕捉運作模式中操作測試資料序列350以產生輸出測試資料序列156。在圖3所示示例性實施例中，受測試內部電路系統202包括輸出閂鎖器302，且不受測試內部電路系統206包括列選擇電路系統304、行選擇電路系統306、及感測放大器/寫入驅動器308，感測放大器/寫入驅動器308具有寫入驅動器310及感測放大器312。在此示例性實施例中，可在測試運作模式中禁用(例如，關斷)記憶體陣列204、列選擇電路系統304、行選擇電路系統306、及感測放大器/寫入驅動器308以達到省電目的。
在以上圖1及圖2所闡述的移位運作模式及捕捉運作模式中，輸出閂鎖器302接收測試資料序列350。之後，輸出閂鎖器302在移位運作模式及捕捉運作模式中操作測試資料序列350以產生輸出測試資料序列156。接下來，在移位運作模式及捕捉運作模式中，輸出閂鎖器302遞送輸出測試資料序列156。在示例性實施例中，輸出閂鎖器302包括一或多個閘控閂鎖器以在記憶體計時訊號(比如，記憶體計時訊號164作為示例)的下降緣(即，自邏輯一躍遷至邏輯零時)提供輸出測試資料序列156。
第二示例性記憶體裝置
圖4示出根據本揭露示例性實施例的記憶體裝置的第二示例性實施例的方塊圖。如圖4所示，記憶體裝置400在傳統的讀取/寫入運作模式中運作及/或在以上在圖1及圖2中闡述的測試 運作模式中運作。將不再對傳統的讀取/寫入運作模式予以贅述。因此，未在圖4中示出在傳統的讀取/寫入運作模式中運作的各種電路系統及/或各種互連線。然而，在不背離本揭露的精神及範圍的條件下，對熟習相關技術者而言該些電路系統及/或互連線將顯而易見。在以上圖1及圖2所闡述的移位運作模式中，記憶體裝置400判斷記憶體裝置400是以預期方式運作還是因記憶體裝置400內的所述一或多種製造故障而以非預期方式運作。另外，記憶體裝置400在以上圖1及圖2所闡述的捕捉運作模式及/或掃描運作模式中幫助測試以通訊方式耦合至記憶體裝置400的一或多個其他電子裝置中是否存在所述一或多種製造故障。如圖4所示，記憶體裝置400包括受測試內部電路系統202、記憶體陣列204、及不受測試內部電路系統206。記憶體裝置400可表示如以上圖2所闡述的記憶體裝置200的示例性實施例。
在圖4所示示例性實施例中，第一閂鎖電路系統112在以上圖1所闡述的移位運作模式中、捕捉運作模式中、及掃描運作模式中提供輸入資料序列166作為測試資料序列168。第二閂鎖電路系統116相似地在以上圖1中闡述的掃描運作模式中提供測試資料序列168作為串列輸出掃描資料序列154。
如圖4所示，記憶體裝置400在移位運作模式及捕捉運作模式中操作測試資料序列350以產生輸出測試資料序列156。在圖4所示的示例性實施例中，受測試內部電路系統202包括輸出閂鎖器302以及感測放大器/寫入驅動器402，感測放大器/寫入驅 動器402具有寫入驅動器404、切換電路系統406、及感測放大器408，且不受測試內部電路系統206包括列選擇電路系統304及行選擇電路系統306。在此示例性實施例中，可在測試運作模式中禁用(例如，關斷)記憶體陣列204、列選擇電路系統304及行選擇電路系統306以達到省電目的。
在以上圖1及圖2所闡述的移位運作模式及捕捉運作模式中，寫入驅動器404對測試資料序列168進行操作以產生測試資料序列450。舉例而言，寫入驅動器404以與傳統的寫入運作模式中寫入驅動器404將測試資料序列168寫入至記憶體陣列204的一或多個記憶體單元實質上相似的方式來對測試資料序列168進行操作。之後，切換電路系統406在移位運作模式及捕捉運作模式中將寫入驅動器404耦合至感測放大器408以自測試資料序列450提供測試資料序列452。然而，在傳統的讀取/寫入運作模式中，切換電路系統406將寫入驅動器404自感測放大器408解耦合，以使寫入驅動器404能夠將資料序列寫入至記憶體陣列204且使感測放大器自記憶體陣列讀取資料序列。接下來，在以上圖1及圖2所闡述的移位運作模式及捕捉運作模式中，感測放大器408對測試資料序列452進行操作以產生測試資料序列454。舉例而言，感測放大器408以與傳統的讀取運作模式中感測放大器408自記憶體陣列204的一或多個記憶體單元感測測試資料序列452實質上相似的方式來對測試資料序列452進行操作。之後，在以上圖1及圖2所闡述的移位運作模式及捕捉運作模式中，輸出閂 鎖器302對測試資料序列454進行操作以產生輸出測試資料序列156。接下來，在以上圖1及圖2所闡述的移位運作模式中，輸出閂鎖器302遞送輸出測試資料序列156。
第三示例性記憶體裝置
圖5示出根據本揭露示例性實施例的記憶體裝置的第三示例性實施例的方塊圖。如圖5所示，記憶體裝置500在傳統的讀取/寫入運作模式中運作及/或在以上在圖1及圖2中闡述的測試運作模式中運作。將不再對傳統的讀取/寫入運作模式予以贅述。因此，未在圖5中示出在傳統的讀取/寫入運作模式中運作的各種電路系統及/或各種互連線。然而，在不背離本揭露的精神及範圍的條件下，對熟習相關技術者而言該些電路系統及/或互連線將顯而易見。在以上圖1及圖2所闡述的移位運作模式中，記憶體裝置500判斷記憶體裝置500是以預期方式運作還是因記憶體裝置500內的所述一或多種製造故障而以非預期方式運作。另外，記憶體裝置500在以上圖1及圖2所闡述的捕捉運作模式及/或掃描運作模式中幫助測試以通訊方式耦合至記憶體裝置500的一或多個其他電子裝置中是否存在所述一或多種製造故障。如圖5所示，記憶體裝置500包括受測試內部電路系統202、記憶體陣列204、及不受測試內部電路系統206。記憶體裝置500可表示如以上圖2所闡述的記憶體裝置200的示例性實施例。
在圖5所示示例性實施例中，第一閂鎖電路系統112在以上圖1所闡述的移位運作模式中、捕捉運作模式中、及掃描運 作模式中提供輸入資料序列166作為測試資料序列168。第二閂鎖電路系統116相似地在以上圖1中闡述的掃描運作模式中提供測試資料序列168作為串列輸出掃描資料序列154。另外，第二閂鎖電路系統116可在移位運作模式及捕捉運作模式中向記憶體裝置300提供測試資料序列168作為測試資料序列350。
如圖5所示，記憶體裝置500在移位運作模式及捕捉運作模式中操作測試資料序列350以產生輸出測試資料序列156。在圖5所示示例性實施例中，受測試內部電路系統202包括多工電路系統502，且不受測試內部電路系統206包括輸出閂鎖器302、列選擇電路系統304、行選擇電路系統306、及感測放大器/寫入驅動器308，感測放大器/寫入驅動器308具有寫入驅動器310及感測放大器312。在此示例性實施例中，可在測試運作模式中禁用(例如，關斷)記憶體陣列204、輸出閂鎖器302、列選擇電路系統304、行選擇電路系統306、及感測放大器/寫入驅動器308。
在以上圖1及圖2所闡述的移位運作模式及捕捉運作模式中，多工電路系統502接收測試資料序列350。之後，在以上圖1及圖2所闡述的移位運作模式及捕捉運作模式中，多工電路系統502在移位運作模式及捕捉運作模式中選擇性地提供測試資料序列350作為輸出測試資料序列156。然而，在傳統的讀取運作模式中，多工電路系統502選擇由感測放大器312在傳統的讀取運作模式中感測的自記憶體陣列204的一或多個記憶體單元讀取的資料序列(在圖5中由虛線箭頭示出)。
第四示例性記憶體裝置
圖6示出根據本揭露示例性實施例的記憶體裝置的第四示例性實施例的方塊圖。如圖6所示，記憶體裝置600在傳統的讀取/寫入運作模式中運作及/或在以上在圖1及圖2中闡述的測試運作模式中運作。將不再對傳統的讀取/寫入運作模式予以贅述。因此，未在圖6中示出在傳統的讀取/寫入運作模式中運作的各種電路系統及/或各種互連線。然而，在不背離本揭露的精神及範圍的條件下，對熟習相關技術者而言該些電路系統及/或互連線將顯而易見。在以上圖1及圖2中所闡述的掃描運作模式中，記憶體裝置600幫助測試以通訊方式耦合至記憶體裝置600的一或多個其他電子裝置中是否存在所述一或多種製造故障，如以上圖1及圖2中所闡述。如圖6所示，記憶體裝置600包括記憶體陣列204及不受測試內部電路系統206。記憶體裝置600可表示如以上圖2所闡述的記憶體裝置200的示例性實施例。
如圖6所示，第一閂鎖電路系統112在以上圖1所闡述的移位運作模式中、捕捉運作模式中、及掃描運作模式中提供輸入資料序列166作為測試資料序列168。第二閂鎖電路系統116相似地在以上圖1中闡述的掃描運作模式中提供測試資料序列168作為串列輸出掃描資料序列154。
在圖6所示示例性實施例中，不受測試內部電路系統206包括輸出閂鎖器302、列選擇電路系統304、行選擇電路系統306、及感測放大器/寫入驅動器308，感測放大器/寫入驅動器308具有 寫入驅動器310及感測放大器312。在此示例性實施例中，可在測試運作模式中禁用(例如，關斷)記憶體陣列204、輸出閂鎖器302、列選擇電路系統304、行選擇電路系統306、及感測放大器/寫入驅動器308。
用於對記憶體裝置進行測試的示例性測試環境的示例性移位運作模式
圖7示出根據本揭露示例性實施例的示例性測試環境的示例性移位運作模式的流程圖。本揭露並非僅限於此操作說明。另外，對熟習相關技術者而言顯而易見，其他操作控制流程亦處於本揭露的範圍及精神範圍內。以下論述描述示例性測試環境(比如，示例性測試環境100作為示例)的移位運作模式的示例性操作流程700。
在步驟702處，示例性操作流程700在移位運作模式中自串列輸入資料序列及並列輸入資料序列(比如，並列輸入資料序列152作為示例)中選擇串列輸入資料序列(比如，串列輸入資料序列150作為示例)。在示例性實施例中，多工電路系統(比如，第一多工電路系統110作為示例)自串列輸入資料序列及並列輸入資料序列選擇串列輸入資料序列。
在步驟704處，示例性操作流程700在移位運作模式中將串列輸入資料序列遞送至記憶體裝置(比如，記憶體裝置114、記憶體裝置200、記憶體裝置300、記憶體裝置400、記憶體裝置500、或記憶體裝置600作為示例)。在示例性實施例中，閂鎖電 路系統(比如，第一閂鎖電路系統112作為示例)根據記憶體計時訊號(比如，記憶體計時訊號164作為示例)將串列輸入資料序列遞送至記憶體裝置。
在步驟706處，示例性操作流程700在移位運作模式中對在步驟704中遞送的串列輸入資料序列進行操作。在示例性實施例中，記憶體裝置的受測試內部電路系統(比如，受測試內部電路系統202作為示例)可僅傳遞在步驟704中遞送的串列輸入資料序列以提供串列輸出資料序列(比如，輸出測試資料序列156作為示例)。
在步驟708處，示例性操作流程700在移位運作模式中自串列輸出資料序列及輸出掃描資料序列(比如，串列輸出掃描資料序列154作為示例)中選擇串列輸出資料序列。在示例性實施例中，多工電路系統(比如，第二多工電路系統118作為示例)自串列輸出資料序列及輸出掃描資料序列中選擇串列輸出資料序列。
示例性捕捉運作模式
圖8示出根據本揭露示例性實施例的示例性測試環境的示例性捕捉運作模式的流程圖。本揭露並非僅限於此操作說明。另外，對熟習相關技術者而言顯而易見的，其他操作控制流程亦處於本揭露的範圍及精神範圍內。以下論述描述示例性測試環境(比如，示例性測試環境100作為示例)的捕捉運作模式的示例性操作流程800。
在步驟802處，示例性操作流程800在捕捉運作模式中自串列輸入資料序列(比如，串列輸入資料序列150)及並列輸入資料序列中選擇並列輸入資料序列(比如，並列輸入資料序列152作為示例)。在示例性實施例中，多工電路系統(比如，第一多工電路系統110作為示例)自串列輸入資料序列及並列輸入資料序列選擇並列輸入資料序列。
在步驟804處，示例性操作流程800在捕捉運作模式中將並列輸入資料序列遞送至記憶體裝置(比如，記憶體裝置114、記憶體裝置200、記憶體裝置300、記憶體裝置400、記憶體裝置500、或記憶體裝置600作為示例)。在示例性實施例中，閂鎖電路系統(比如，第一閂鎖電路系統112作為示例)根據記憶體計時訊號(比如，記憶體計時訊號164作為示例)將並列輸入資料序列遞送至記憶體裝置。
在步驟806處，示例性操作流程800在捕捉運作模式中對在步驟804中遞送的並列輸入資料序列進行操作。在示例性實施例中，記憶體裝置的受測試內部電路系統(比如，受測試內部電路系統202作為示例)可僅傳遞在步驟804中遞送的並列輸入資料序列以提供並列輸出資料序列(比如，輸出測試資料序列156作為示例)。
在步驟808處，示例性操作流程800在捕捉運作模式中自並列輸出資料序列及輸出掃描資料序列(比如，串列輸出掃描資料序列154作為示例)中選擇並列輸出資料序列。在示例性實 施例中，多工電路系統(比如，第二多工電路系統118作為示例)自並列輸出資料序列及輸出掃描資料序列中選擇並列輸出資料序列。
示例性掃描運作模式
圖9示出根據本揭露示例性實施例的示例性測試環境的示例性掃描運作模式的流程圖。本揭露並非僅限於此操作說明。另外，對熟習相關技術者而言顯而易見，其他操作控制流程亦處於本揭露的範圍及精神範圍內。以下論述描述示例性測試環境(比如，示例性測試環境100作為示例)的掃描運作模式的示例性操作流程900。
在步驟902處，示例性操作流程900在掃描運作模式中自串列輸入資料序列及並列輸入資料序列(比如，並列輸入資料序列152作為示例)中選擇串列輸入資料序列(比如，串列輸入資料序列150作為示例)。在示例性實施例中，多工電路系統(比如，第一多工電路系統110作為示例)自串列輸入資料序列及並列輸入資料序列選擇串列輸入資料序列。
在步驟904處，示例性操作流程900在掃描運作模式中將串列輸入資料序列遞送至閂鎖電路系統(比如，第二閂鎖電路系統116作為示例)。在示例性實施例中，其他閂鎖電路系統(比如，第一閂鎖電路系統112作為示例)根據記憶體計時訊號(比如，記憶體計時訊號164作為示例)將串列輸入資料序列遞送至閂鎖電路系統。
在步驟906處，示例性操作流程900遞送在步驟904中遞送的串列輸入資料序列作為輸出掃描資料序列(比如，串列輸出掃描資料序列154作為示例)。在示例性實施例中，步驟904的閂鎖電路系統遞送輸出掃描資料序列。
在步驟908處，示例性操作流程900在掃描運作模式中自串列輸出資料序列(比如，輸出測試資料序列156作為示例)及輸出掃描資料序列中選擇輸出掃描資料序列。在示例性實施例中，多工電路系統(比如，第二多工電路系統118作為示例)自串列輸出資料序列及輸出掃描資料序列中選擇輸出掃描資料序列。
總結
以上詳細說明揭露了一種記憶體儲存裝置。所述記憶體儲存裝置包括第一多工電路系統、第一閂鎖電路系統、記憶體裝置、第二閂鎖電路系統、以及第二多工電路系統，所述記憶體裝置包括記憶體陣列、受測試內部電路系統、及不受測試內部電路系統。第一多工電路系統提供資料串列序列或資料並列序列作為輸入資料序列。第一閂鎖電路系統根據記憶體計時訊號來提供所述輸入資料序列作為測試資料序列。所述受測試內部電路系統對所述測試資料序列進行操作以提供輸出資料串列序列或輸出資料並列序列。所述記憶體陣列及所述不受測試內部電路系統被禁用。所述第二閂鎖電路系統根據所述記憶體計時訊號提供所述測試資料序列作為第二輸出資料串列序列。所述第二多工電路系統 提供所述輸出資料串列序列、所述輸出資料並列序列、或所述第二輸出資料串列序列作為輸出資料序列。
在一些實施例中的記憶體儲存裝置，所述處理電路系統更被配置成調整第二記憶體計時訊號的幅值、頻率及/或相位以提供所述記憶體計時訊號。
在一些實施例中的記憶體儲存裝置，所述受測試電路系統包括輸出閂鎖器，且其中所述不受測試電路系統包括：列選擇電路系統、行選擇電路系統、及感測放大器/寫入驅動器。
在一些實施例中的記憶體儲存裝置，所述第二閂鎖電路系統包括影子閂鎖器。影子閂鎖器被配置成根據所述記憶體計時訊號來提供所述測試資料序列作為所述第二輸出資料串列序列且提供所述測試資料序列作為第二測試資料序列，其中所述輸出閂鎖器被配置成對所述第二測試資料序列進行操作以提供所述輸出資料串列序列或所述輸出資料並列序列。
在一些實施例中的記憶體儲存裝置，所述第一閂鎖電路系統及所述第二閂鎖電路系統被配置及排列成掃描鏈中的掃描正反器，以測試以通訊方式耦合至所述記憶體儲存裝置的另一電子裝置。
以上詳細說明亦揭露了一種記憶體裝置。所述記憶體裝置包括記憶體陣列、列選擇電路系統、行選擇電路系統、感測放大器/寫入驅動器、及輸出閂鎖器。記憶體陣列、列選擇電路系統、行選擇電路系統、及感測放大器/寫入驅動器在測試運作模式中被 禁用。輸出閂鎖器根據記憶體計時訊號在所述測試運作模式中接收輸入資料序列，在所述測試運作模式中對所述輸入資料序列進行操作以提供輸出資料序列，以及在所述測試運作模式中根據所述記憶體計時訊號遞送所述輸出資料序列。
在一些實施例中，所述記憶體裝置耦合至第一多工電路系統及第二多工電路系統，所述第一多工電路系統被配置成在第一運作模式中提供資料串列序列作為所述輸入資料序列或者在與所述第一運作模式不同的第二運作模式中提供資料並列序列作為所述輸入資料序列，且其中所述第二多工電路系統被配置成在所述第一運作模式及所述第二運作模式中提供所述輸出資料序列以及在與所述第一運作模式及所述第二運作模式不同的第三運作模式中提供第二資料串列序列。
在一些實施例中，所述記憶體裝置耦合至處理電路系統，所述處理電路系統被配置成提供控制訊號，以使所述第一多工電路系統在所述控制訊號處於第一邏輯位準時提供所述資料串列序列作為所述輸入資料序列或者在所述控制訊號處於第二邏輯位準時提供所述資料並列序列作為所述輸入資料序列。
以上詳細說明更揭露了一種操作記憶體儲存裝置的方法。所述方法包括：由所述記憶體儲存裝置在第一運作模式中或在第二運作模式中提供資料串列序列或在第三運作模式中提供資料並列序列；由所述記憶體儲存裝置的記憶體裝置的第一內部電路系統在所述第一運作模式中傳遞所述資料串列序列以及在所述 第三運作模式中傳遞所述資料並列序列，以提供第一輸出資料序列；由所述記憶體儲存裝置禁用所述記憶體裝置的第二內部電路系統；由所述記憶體儲存裝置在所述第二運作模式中傳遞所述資料串列序列，以提供第二輸出資料序列；以及由所述記憶體儲存裝置在所述第一運作模式中及在所述第三運作模式中提供所述第一輸出資料序列或在所述第二運作模式中提供所述第二輸出資料序列。
在一些實施例中，所述禁用包括禁用所述記憶體裝置的記憶體陣列、列選擇電路系統、行選擇電路系統、及感測放大器/寫入驅動器。
在一些實施例中，所述第一運作模式是移位運作模式，其中所述第二運作模式是捕捉運作模式，且其中所述第三運作模式是掃描運作模式。
在一些實施例中，其中所述提供所述第一輸出資料序列或所述第二輸出資料序列包括：在所述第三運作模式中提供所述第一輸出資料序列或在所述第二運作模式中提供第二輸出資料序列，以對以通訊方式耦合至所述記憶體儲存裝置的另一電子電路施加應力。
前述具體實施方式參照附圖說明了根據本揭露的示例性實施例。前述具體實施方式中所提及的「示例性實施例」表示所闡述的示例性實施例可包括具體特徵、結構、或特性，但每一示例性實施例可能未必均包括所述具體特徵、結構、或特性。此外， 此種片語未必指代同一示例性實施例。另外，結合示例性實施例所闡述的任意特徵、結構、或特性可獨立地包含或以與其他示例性實施例的特徵、結構、或特性的任何組合形式包含，而不管是否明確說明。
前述具體實施方式並不意在進行限制。而是，本揭露的範圍僅根據以下申請專利範圍及其等效範圍來界定。應理解，旨在使用以上具體實施方式而非以下摘要部分來解釋申請專利範圍。摘要部分可陳述本揭露的一或多個而非全部示例性實施例，且因此摘要部分不旨在以任何方式限制本揭露內容以及以下申請專利範圍及其等效範圍。
提供在前述具體實施方式內闡述的示例性實施例是為了說明目的，而並非旨在進行限制。亦可存在其他示例性實施例，且在保持處於本揭露的精神及範圍內的同時可對示例性實施例作出潤飾。已借助說明特定功能的實作方式及特定功能之間關係的功能構建區塊闡述了以上具體實施方式。在本文中，為便於說明起見，任意地定義了該些功能構建區塊的邊界。亦可定義替代邊界，只要適當地執行特定功能及特定功能之間的關係即可。
可以硬體、韌體、軟體、或其任意組合的方式來實作本揭露的實施例。本揭露的實施例亦可被實作為儲存於機器可讀取媒體上的指令，所述指令可由一或多個處理器讀取並執行。機器可讀取媒體可包括用於以機器(例如，計算電路系統)可讀取的形式儲存或傳送資訊的任何機制。舉例而言，機器可讀取媒體可 包括：非暫時性機器可讀取媒體，例如唯讀記憶體(read only memory，ROM)；隨機存取記憶體(random access memory，RAM)；磁碟儲存媒體；光學儲存媒體；快閃記憶體裝置；及其他裝置。作為另一實例，機器可讀取媒體可包括暫時性機器可讀取媒體，例如電訊號、光訊號、聲音訊號、或其他形式的傳播訊號(例如，載波、紅外線訊號、數位訊號等)。另外，韌體、軟體、常式、指令在本文中可被闡述為執行某些動作。然而，應理解，該些說明僅是出於方便目的且該些動作實際上是由執行韌體、軟體、常式、指令等的計算裝置、處理器、控制器或其他裝置引起的。
前述具體實施方式全面地揭露了本揭露一般性質，因而其他人可藉由應用熟習相關技術者的知識來針對各種應用對該等示例性實施例進行潤飾及/或修改而無需過多實驗，此並不背離本揭露的精神及範圍。因此，基於本文所呈現的教示內容及引導內容，該些修改及潤飾旨在處於示例性實施例的意義及多個等效意義範圍內。應理解，本文中的措辭或術語是出於說明目的而非限制目的，因而本說明書的術語或措辭將由熟習相關技術者根據本文的教示內容來加以解釋。

Claims (9)

  1. 一種記憶體儲存裝置，包括：第一多工電路系統，被配置成提供資料串列序列或資料並列序列作為輸入資料序列；第一閂鎖電路系統，被配置成根據記憶體計時訊號來提供所述輸入資料序列作為測試資料序列；記憶體裝置，包括記憶體陣列、受測試電路系統、及不受測試電路系統，其中所述受測試電路系統被配置成對所述測試資料序列進行操作以提供輸出資料串列序列或輸出資料並列序列，且其中所述記憶體陣列及所述不受測試電路系統被配置成被禁用的；第二閂鎖電路系統，被配置成根據所述記憶體計時訊號提供所述測試資料序列作為第二輸出資料串列序列；第二多工電路系統，被配置成提供所述輸出資料串列序列、所述輸出資料並列序列、或所述第二輸出資料串列序列作為輸出資料序列；以及處理電路系統，被配置成提供控制訊號，以使所述第二多工電路系統在所述控制訊號處於第一邏輯位準時提供所述輸出資料串列序列或所述輸出資料並列序列作為所述輸出資料序列且在所述控制訊號處於第二邏輯位準時提供所述第二輸出資料串列序列作為所述輸出資料序列。
  2. 如申請專利範圍第1項所述的記憶體儲存裝置，其中所述第一閂鎖電路系統被配置成在所述記憶體計時訊號的上升緣提供所述輸入資料序列作為所述測試資料序列，且其中所述第二閂鎖電路系統被配置成在所述記憶體計時訊號的下降緣提供所述測試資料序列作為所述第二輸出資料串列序列。
  3. 如申請專利範圍第1項所述的記憶體儲存裝置，其中所述第一多工電路系統被配置成在第一運作模式中或在第二運作模式中提供所述資料串列序列或者在第三運作模式中提供所述資料並列序列，且其中所述第二多工電路系統被配置成在所述第一運作模式中提供所述輸出資料串列序列，在所述第二運作模式中提供所述第二輸出資料串列序列，或者在所述第三運作模式中提供所述輸出資料並列序列。
  4. 如申請專利範圍第1項所述的記憶體儲存裝置，其中將所述輸出資料序列與對應於所述資料串列序列的所述輸出資料序列的預期值進行比較，且其中所述受測試電路系統在所述輸出資料序列與所述輸出資料序列的所述預期值一致時以預期方式運作，且在所述輸出資料序列與所述輸出資料序列的所述預期值不一致時以非預期方式運作。
  5. 一種記憶體裝置，包括：記憶體陣列、列選擇電路系統、行選擇電路系統、及感測放大器/寫入驅動器，被配置成在測試運作模式中被禁用，其中所述記憶體陣列耦接所述列選擇電路系統以及所述行選擇電路系統，且所述行選擇電路系統耦接所述感測放大器/寫入驅動器；以及輸出閂鎖器，被配置成：根據記憶體計時訊號，在所述測試運作模式中接收輸入資料序列，在所述測試運作模式中對所述輸入資料序列進行操作以提供輸出資料序列，以及在所述測試運作模式中根據所述記憶體計時訊號遞送所述輸出資料序列，其中所述記憶體裝置耦合至第一閂鎖電路系統、第二閂鎖電路系統以及處理電路系統，其中所述第一閂鎖電路系統被配置成根據所述記憶體計時訊號提供資料串列序列或資料並列序列作為測試資料序列，其中所述第二閂鎖電路系統被配置成根據所述記憶體計時訊號提供所述測試資料序列作為第二資料串列序列，其中所述輸出閂鎖器被配置成提供所述輸出資料序列或所述第二資料串列序列，且其中所述處理電路系統被配置成提供控制訊號，以使所述輸出閂鎖器在所述控制訊號處於第一邏輯位準時提供所述輸出資料串列序列或所述輸出資料並列序列作為所述輸出資料序列且在所述控制訊號處於第二邏輯位準時提供所述第二輸出資料串列序列作為所述輸出資料序列。
  6. 如申請專利範圍第5項所述的記憶體裝置，其中所述輸出閂鎖器被配置成：在所述記憶體計時訊號的上升緣接收所述輸入資料序列，且在所述記憶體計時訊號的下降緣遞送所述輸出資料序列。
  7. 如申請專利範圍第5項所述的記憶體裝置，其中所述感測放大器/寫入驅動器被配置成向所述記憶體陣列寫入第一資料序列或自所述記憶體陣列讀取第二資料序列。
  8. 一種操作記憶體儲存裝置的方法，所述方法包括：由所述記憶體儲存裝置在第一運作模式中或在第二運作模式中提供資料串列序列或在第三運作模式中提供資料並列序列；由所述記憶體儲存裝置的記憶體裝置的第一內部電路系統在所述第一運作模式中傳遞所述資料串列序列以及在所述第三運作模式中傳遞所述資料並列序列，以提供第一輸出資料序列；由所述記憶體儲存裝置禁用所述記憶體裝置的第二內部電路系統；由所述記憶體儲存裝置在所述第二運作模式中傳遞所述資料串列序列，以提供第二輸出資料序列；以及由所述記憶體儲存裝置在所述第一運作模式中及在所述第三運作模式中提供所述第一輸出資料序列或在所述第二運作模式中提供所述第二輸出資料序列。
  9. 如申請專利範圍第8項所述的方法，其中所述在所述第一運作模式中傳遞所述資料串列序列以及在所述第三運作模式中傳遞所述資料並列序列包括：由所述記憶體裝置的輸出閂鎖器在所述第一運作模式中傳遞所述資料串列序列以及在所述第三運作模式中傳遞所述資料並列序列。
TW106135986A 2017-06-30 2017-10-19 記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法 TWI643205B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527331P 2017-06-30 2017-06-30
US62/527,331 2017-06-30
US15/700,877 2017-09-11
US15/700,877 US10705934B2 (en) 2017-06-30 2017-09-11 Scan synchronous-write-through testing architectures for a memory device

Publications (2)

Publication Number Publication Date
TWI643205B true TWI643205B (zh) 2018-12-01
TW201905909A TW201905909A (zh) 2019-02-01

Family

ID=64738988

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107136827A TWI689939B (zh) 2017-06-30 2017-10-19 記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法
TW106135986A TWI643205B (zh) 2017-06-30 2017-10-19 記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107136827A TWI689939B (zh) 2017-06-30 2017-10-19 記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法

Country Status (4)

Country Link
US (1) US10705934B2 (zh)
KR (1) KR102136173B1 (zh)
CN (1) CN109215720B (zh)
TW (2) TWI689939B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112512036B (zh) * 2020-11-06 2024-03-12 河源职业技术学院 一种自动写号及耦合测试设备及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001377A1 (en) * 2002-06-27 2004-01-01 Yoshiki Kobayashi Semiconductor memory device
TW200617977A (en) * 2004-08-03 2006-06-01 Unitest Inc An algorithm pattern generator for testing a memory device and memory tester using the same
US7869293B2 (en) * 2007-09-28 2011-01-11 Advanced Micro Devices, Inc. Memory sense scan circuit and test interface
CN103917879A (zh) * 2011-09-23 2014-07-09 美商新思科技有限公司 用于测试嵌入式存储器的存储器硬宏分区优化
CN103971742A (zh) * 2013-01-30 2014-08-06 德克萨斯仪器股份有限公司 具有内建测试驱动器的非易失性逻辑阵列

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US5793777A (en) * 1996-04-19 1998-08-11 International Business Machines Corporation System and method for testing internal nodes of an integrated circuit at any predetermined machine cycle
US5933379A (en) * 1996-11-18 1999-08-03 Samsung Electronics, Co., Ltd. Method and circuit for testing a semiconductor memory device operating at high frequency
US6754094B2 (en) * 2002-01-31 2004-06-22 Stmicroelectronics, Inc. Circuit and method for testing a ferroelectric memory device
US20030226077A1 (en) * 2002-05-28 2003-12-04 International Business Machines Corporation Low power level-sensitive scan mechanism
US7139946B2 (en) * 2002-12-18 2006-11-21 Logicvision, Inc. Method and test circuit for testing memory internal write enable
ATE532133T1 (de) * 2003-02-13 2011-11-15 Mentor Graphics Corp Komprimieren von testantworten unter verwendung eines kompaktors
US7487419B2 (en) * 2005-06-15 2009-02-03 Nilanjan Mukherjee Reduced-pin-count-testing architectures for applying test patterns
KR100850208B1 (ko) 2007-01-09 2008-08-04 삼성전자주식회사 Ｐｂｔ 장치 및 그 방법
US7707467B2 (en) 2007-02-23 2010-04-27 Micron Technology, Inc. Input/output compression and pin reduction in an integrated circuit
JP2009176371A (ja) * 2008-01-25 2009-08-06 Nec Electronics Corp 半導体集積回路装置とそのテスト方法
KR100961205B1 (ko) * 2008-10-02 2010-06-09 주식회사 하이닉스반도체 반도체 메모리 장치
KR101594028B1 (ko) * 2009-01-13 2016-02-15 삼성전자주식회사 리드/라이트 명령 및 스캔 명령을 중재하는 중재 회로 및 이를 구비하는 디스플레이 구동회로
KR101069674B1 (ko) * 2009-06-08 2011-10-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 테스트 방법
US8045401B2 (en) 2009-09-18 2011-10-25 Arm Limited Supporting scan functions within memories
KR101343557B1 (ko) * 2010-03-22 2013-12-20 에스케이하이닉스 주식회사 반도체 장치 및 그 테스트 방법
EP2372379B1 (en) 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
US8645777B2 (en) * 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US8803582B1 (en) * 2013-02-19 2014-08-12 Texas Instruments Incorporated Positive edge reset flip-flop with dual-port slave latch
CN104078082B (zh) 2013-03-29 2017-11-14 芯成半导体（上海）有限公司 用于测试存储器件的电路和方法
KR20160084100A (ko) * 2015-01-05 2016-07-13 에스케이하이닉스 주식회사 적층 메모리 장치 및 시스템
JP6530216B2 (ja) * 2015-03-27 2019-06-12 株式会社メガチップス 半導体集積回路の試験回路及びこれを用いた試験方法
US9864005B1 (en) * 2016-08-31 2018-01-09 Northrop Grumman Systems Corporation Wave-pipelined logic circuit scanning system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001377A1 (en) * 2002-06-27 2004-01-01 Yoshiki Kobayashi Semiconductor memory device
TW200617977A (en) * 2004-08-03 2006-06-01 Unitest Inc An algorithm pattern generator for testing a memory device and memory tester using the same
US7869293B2 (en) * 2007-09-28 2011-01-11 Advanced Micro Devices, Inc. Memory sense scan circuit and test interface
CN103917879A (zh) * 2011-09-23 2014-07-09 美商新思科技有限公司 用于测试嵌入式存储器的存储器硬宏分区优化
CN103971742A (zh) * 2013-01-30 2014-08-06 德克萨斯仪器股份有限公司 具有内建测试驱动器的非易失性逻辑阵列

Also Published As

Publication number Publication date
US10705934B2 (en) 2020-07-07
TWI689939B (zh) 2020-04-01
CN109215720A (zh) 2019-01-15
KR20190003288A (ko) 2019-01-09
TW201909173A (zh) 2019-03-01
US20190004915A1 (en) 2019-01-03
CN109215720B (zh) 2021-03-30
KR102136173B1 (ko) 2020-07-23
TW201905909A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
JP5073193B2 (ja) 半導体装置
US20080222464A1 (en) Structure for System for and Method of Performing High Speed Memory Diagnostics Via Built-In-Self-Test
KR20060090553A (ko) Ｊｔａｇ 시험 방식
US20120331362A1 (en) Integrated circuit comprising scan test circuitry with controllable number of capture pulses
JP7204697B2 (ja) 半導体集積回路
CN115938456B (zh) 半导体存储装置的测试方法、装置、设备及介质
KR100715953B1 (ko) 동기형 반도체 장치 및 시험 시스템
US10677844B2 (en) Semiconductor device and test method for semiconductor device
TWI643205B (zh) 記憶體儲存裝置、記憶體裝置及操作記憶體儲存裝置的方法
TWI435095B (zh) 具有延遲測試能力之掃描鏈單元
US20130311843A1 (en) Scan controller configured to control signal values applied to signal lines of circuit core input interface
US9653186B2 (en) Memory-testing device and memory-testing method
CN114690018A (zh) 一种集成电路芯片的测试方法、装置和存储介质
US20090083595A1 (en) Scan test circuit
US7725787B1 (en) Testing of a programmable device
US11256588B2 (en) Scan synchronous-write-through testing architectures for a memory device
JPH11219385A (ja) 集積回路の遅延故障検出方法
JP3943890B2 (ja) 半導体装置
JPH0394350A (ja) 半導体記憶装置
KR100997436B1 (ko) 반도체 메모리장치의 펄스생성회로 및 방법
JP2011013604A (ja) 表示装置及び表示装置のテスト方法
JP2001176300A (ja) メモリ検査装置
KR102011139B1 (ko) 시스템 온 칩의 초기화 장치
JP2020041821A (ja) テスト回路及びテスト方法
JP2011060356A (ja) 半導体記憶装置の試験方法及び半導体記憶装置