CN109215720A - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN109215720A
CN109215720A CN201711279754.5A CN201711279754A CN109215720A CN 109215720 A CN109215720 A CN 109215720A CN 201711279754 A CN201711279754 A CN 201711279754A CN 109215720 A CN109215720 A CN 109215720A
Authority
CN
China
Prior art keywords
sequence
data sequence
under
test
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711279754.5A
Other languages
English (en)
Other versions
CN109215720B (zh
Inventor
张铭宏
阿图尔·卡多奇
黄家恩
吴经纬
小唐纳德·G·米坎
杨皓义
林高正
蔡铭谦
萨曼·M·I·阿扎姆
张琮永
尤布·沙拉特·钱德拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109215720A publication Critical patent/CN109215720A/zh
Application granted granted Critical
Publication of CN109215720B publication Critical patent/CN109215720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明的实施例提供了存储器件及其操作方法。示例性测试环境可以在测试操作模式下操作，以测试由于一个或多个制造缺陷，存储器器件或通信连接至存储器器件的其它电子器件是否如预期或未如预期地操作。测试操作模式包括移位操作模式、捕获操作模式和/或扫描操作模式。在移位操作模式和扫描操作模式下，示例性测试环境将串行输入数据序列传送至存储器器件。在捕获操作模式下，示例性测试环境将并行输入数据序列传送至存储器器件。之后，存储器器件在移位操作模式或捕获操作模式下输送串行输入数据序列或并行输入数据序列来提供输出数据序列或在扫描操作模式下输送串行输入数据序列来提供扫描数据串行输出序列。

Description

存储器件及其操作方法
技术领域
本发明的实施例总体电子电路领域，更具体地，涉及存储器件及其操作方法。
背景技术
存储器器件是用于读取和/或写入电子数据的电子器件。存储器器件可以实现为易失性存储器，诸如需要供电来保持其存储的信息的随机存取存储器(RAM)，或非易失性存储器，诸如即使在断电时也能保持其存储的信息的只读存储器(ROM)。可以以动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和/或非易失性随机存取存储器(NVRAM)(通常被称为闪存)的配置实现RAM。电子数据可以从存储器单元阵列读取和/或写入，其中，存储器单元阵列可通过各个控制线来访问。由存储器器件实施的两个基本操作是：“读取”，其中，存储在存储器单元阵列中的电子数据被读出；以及“写入”，其中，电子数据存储在存储器单元阵列中。除了存储器单元阵列之外，存储器器件还包括从存储器单元阵列读取电子数据以及将电子数据写入存储器单元阵列的外围电路。在存储器器件的背景下，用于测试的设计(也称为可测试性的设计)用可测试性部件(诸如以外围电路作为例子)来补充存储器器件的设计以对存储器器件的内部电路提供改进的存取，以更容易控制和/或观察该内部电路。
发明内容
根据本发明的一个方面，提供了一种存储装置，包括：第一多路复用电路，被配置为提供串行数据序列或并行数据序列以作为输入数据序列；第一锁存电路，被配置为根据存储器时钟信号提供所述输入数据序列以作为测试数据序列；存储器器件，包括存储器阵列、待测内部电路和未待测内部电路，其中，所述待测内部电路被配置为对所述测试数据序列进行操作以提供输出数据串行序列或输出数据并行序列，以及其中，所述存储器阵列和所述未待测内部电路被配置为是禁用的；第二锁存内部电路，被配置为根据所述存储器时钟信号提供所述测试数据序列以作为第二输出数据串行序列；以及第二多路复用电路，被配置为提供所述输出数据串行序列、所述输出数据并行序列或所述第二输出数据串行序列以作为输出数据序列。
根据本发明的另一方面，提供了一种存储器器件，包括：存储器阵列、行选择电路、列选择电路和感测放大器/写驱动器，被配置为在测试操作模式下是禁用的；以及输出锁存器，被配置为：在所述测试操作模式下，根据存储器时钟信号接收输入数据序列，在所述测试操作模式下，对所述输入数据序列进行操作以提供输出数据序列，和在所述测试操作模式下，根据所述存储器时钟信号传送所述输出数据序列。
根据本发明的又一方面，提供了一种用于操作存储装置的方法，所述方法包括：通过所述存储装置，在第一操作模式或第二操作模式下提供串行数据序列，或在第三操作模式下提供并行数据序列；通过所述存储装置的存储器件的第一内部电路输送所述第一操作模式下的所述串行数据序列和所述第三操作模式下的所述并行数据序列来提供第一输出数据序列；通过所述存储装置禁用所述存储器器件的第二内部电路；通过所述存储装置，输送所述第二操作模式下的所述串行数据序列来提供第二输出数据序列；以及通过所述存储装置，在所述第一操作模式和所述第三操作模式下提供所述第一输出数据序列或在所述第二操作模式下提供所述第二输出数据序列。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据本发明的示例性实施例的用于测试存储器器件的示例性测试环境的框图；
图2示出了根据本发明的示例性实施例的存储器器件的框图；
图3示出了根据本发明的示例性实施例的用于存储器器件的第一示例性实施例的框图；
图4示出了根据本发明的示例性实施例的用于存储器器件的第二示例性实施例的框图；
图5示出了根据本发明的示例性实施例的用于存储器器件的第三示例性实施例的框图；
图6示出了根据本发明的示例性实施例的用于存储器器件的第四示例性实施例的框图；
图7示出了根据本发明的示例性实施例的示例性测试环境的示例性移位操作模式的流程图；
图8示出了根据本发明的示例性实施例的示例性测试环境的示例性捕获操作模式的流程图；以及
图9示出了根据本发明的示例性实施例的示例性测试环境的示例性扫描操作模式的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
概述
示例性测试环境可以在测试操作模式下操作，以测试由于一个或多个制造缺陷，存储器器件或通信连接至存储器器件的其它电子器件是否如预期或未如预期地操作。测试操作模式包括移位操作模式、捕获操作模式和/或扫描操作模式。在移位操作模式和扫描操作模式下，示例性测试环境将串行输入数据序列传送至存储器器件。在捕获操作模式下，示例性测试环境将并行输入数据序列传送至存储器器件。之后，存储器器件在移位操作模式或捕获操作模式下输送串行输入数据序列或并行输入数据序列来提供输出数据序列或在扫描操作模式下输送串行输入数据序列来提供扫描数据串行输出序列。
用于测试存储器器件的示例性测试环境
图1示出了根据本发明的示例性实施例的用于测试存储器器件的示例性测试环境的框图。如图1示出的，示例性测试环境100可以在测试操作模式下操作，以测试由于一个或多个制造缺陷，存储器器件或通信连接至存储器器件的其它电子器件是否如预期或未如预期地操作。测试操作模式包括移位操作模式、捕获操作模式和/或扫描操作模式。用于移位操作模式的信号流由方向190表示，用于捕获操作模式的信号流由方向192表示，并且用于扫描操作模式的信号流由图1中的方向194表示。在方向190所示的移位操作模式下，示例性测试系统100根据存储器时钟信号将串行输入数据序列传送至存储器器件，以测试存储器器件存在的一个或多个制造缺陷。存储器器件输送(pass through)串行输入数据序列以在移位操作模式下提供作为测试数据输出序列的串行输出数据序列。下一步，示例性测试环境100根据存储器时钟信号传送测试数据输出序列，以验证存储器器件的功能。
在一些情况下，存储器器件可以在较大的其它电子装置系统内实现。在这些情况下，在如方向192所示的捕获操作模式和/或如方向194所示的扫描操作模式下，存储器器件可以用于辅助测试这些其它电子器件的一个或多个存在的一个或多个制造缺陷。在如方向192所示的捕获操作模式下，示例性测试环境100根据存储器时钟信号将并行输入数据序列传送至存储器器件。存储器器件输送并行输入数据序列以在捕获操作模式下提供作为测试数据输出序列的并行输出数据序列。下一步，示例性测试环境100根据存储器时钟信号传送测试数据输出序列以测试这些其它电子器件的一个或多个。例如，测试数据输出序列可以用于对一个或多个这些其它电子器件电性施压(electronically stress)以测试存在的一个或多个制造缺陷。
可选地，在如方向194所示的扫描操作模式下，存储器器件和这些其它电子器件可以配置和布置为形成用于测试其它电子器件的扫描链。在这种可选方式中，存储器器件可以配置和布置为在这种扫描链内形成扫描触发器。例如，存储器器件输送串行输入数据序列来提供在扫描操作模式下的扫描数据串行输出序列。在这种实例中，存储器器件根据存储器时钟信号传送扫描数据串行输出序列以测试这些其它电子器件内存在的一个或多个制造缺陷。在示例性实施例中，存储器器件在扫描操作模式下对串行输入数据序列的输送(passing through)可以称为扫描直写。并且如以上讨论的，可以根据存储器时钟信号来同步扫描直写以提供一个或多个其它电子器件的扫描同步直写(SWT)测试。
虽然未由图1示出，相关领域的技术人员将意识到，在不背离本发明的精神和范围的情况下，示例性测试系统100可以在传统读取/写入操作模式下操作。在传统写入操作模式下，存储器器件将写入数据序列写入至一个或多个存储器单元。在传统读取操作模式下，存储器器件从一个或多个存储器单元来读取读取数据序列。不在此处进一步描述传统读取/写入操作模式。在图1示出的示例性实施例中，示例性测试环境100包括第一功能逻辑电路102、存储装置104和第二功能逻辑电路106。
如图1示出的，第一功能逻辑电路102提供了如方向190所示的移位操作模式和/或方向194所示的扫描操作模式下的串行输入数据序列150和如方向192所示的捕获操作模式下的并行输入数据序列152。如以上讨论的，存储装置104可以利用串行输入数据序列150来测试移位操作模式下存在的一个或多个制造缺陷和/或测试扫描操作模式下第二功能逻辑电路106存在的一个或多个制造缺陷。当在移位操作模式期间施加至存储装置104时，串行输入数据序列150能够使第二逻辑电路106测试由于存储装置104内的一个或多个制造缺陷，存储器器件104是否如预期或未如预期地操作。串行输入数据序列150，当在扫描操作模式期间施加至存储装置104时，使示例性测试环境100能够实施对第二逻辑电路106的扫描链测试以测试由于第二逻辑电路106内的一个或多个制造缺陷，第二逻辑电路106是否如预期或未如预期地操作。并且如以上讨论的，存储装置104可以利用并行输入数据序列152辅助测试第二功能逻辑电路106存在的一个或多个制造缺陷。并行输入数据序列152，当在捕获操作模式期间通过存储装置104时，能够测试第二逻辑电路106存在的一个或多个缺陷。在不背离本发明的精神和范围的情况下，相关领域的技术人员显而易见的一个或多个制造缺陷可以包括一个或多个断言缺陷、一个或多个行为缺陷、一个或多个桥接缺陷、一个或多个延迟缺陷、一个或多个功能缺陷、一个或多个门延迟缺陷、一个或多个线延迟缺陷、一个或多个逻辑缺陷、一个或多个路径延迟缺陷、一个或多个引脚缺陷、一个或多个内圈(race)缺陷、一个或多个晶体管缺陷、一个或多个转换缺陷和/或存储装置104和/或第二功能电路106中的任何其它缺陷。在图1示出的示例性实施例中，第一功能逻辑电路102包括一个或多个逻辑门，诸如用以提供一些实例的一个或多个逻辑AND门、一个或多个逻辑OR门、一个或多个逻辑INVERTER门、一个或多个逻辑NAND门、一个或多个逻辑NOR门或任何它们的组合。在这种示例性实施例中，一个或多个逻辑门可以布置为实现自动测试图案发生器。
如图1额外示出的，存储装置104选择性地在串行输入数据序列150和并行输入数据序列152之间选择。之后，存储装置104对串行输入数据序列150进行操作以在如方向190所示的移位操作模式下生成作为测试数据输出序列156的测试数据串行输出序列，或对并行输入数据序列152进行操作以在如方向192所示的捕获操作模式下生成作为测试数据输出序列156的测试数据并行输出序列。此外，在如方向194所示的扫描操作模式下，存储器器件可以输送串行输入数据序列150来提供扫描数据串行输出序列154。
在图1示出的示例性实施例中，存储装置104包括处理电路108、第一多路复用电路110、第一锁存电路112、存储器器件114、第二锁存电路116和第二多路复用电路118。处理电路108控制存储装置104的整体配置和/或操作。在图1示出的示例性实施例中，处理电路108接收操作模式控制信号158，以当操作模式控制信号158处于第一逻辑电平(诸如用以作为实例的逻辑0)时，使存储装置104进入至如方向190所示的移位操作模式，或当操作模式控制信号158处于第二逻辑电平(诸如用以作为实例的逻辑1)时，使存储装置104进入至如方向192所示的捕获操作模式或如方向194所示的扫描操作模式。处理电路108可以提供操作模式控制信号160以控制将在以下进一步详细讨论的第二多路复用电路118的配置和/或操作。如以下进一步详细讨论的，处理电路108可以提供处于第一逻辑电平(诸如用以作为实例的逻辑0)的操作模式控制信号160以使第二多路复用电路118将测试数据输出序列156提供给第二功能逻辑电路106，或可以提供处于第二逻辑电平(诸如用以作为实例的逻辑1)的操作模式控制信号160，以使第二多路复用电路118将扫描数据串行输出序列154提供给第二功能逻辑电路106。如此，存储装置104的特征在于：当操作模式控制信号158处于第一逻辑电平并且操作模式控制信号160处于第一逻辑电平时，工作在如方向190所示的移位操作模式下；当操作模式控制信号158处于第二逻辑电平并且操作模式控制信号160处于第一逻辑电平时，工作在如方向192所示的捕获操作模式下；以及当操作模式控制信号158处于第一逻辑电平并且操作模式控制信号160处于第二逻辑电平时，工作在如194所示的扫描操作模式下。同样在图1示出的示例性实施例中，处理电路108可以提供基于存储器时钟信号162的存储器时钟信号164。在一些情况下，处理电路108可以调整存储器时钟信号162的幅度、频率和/或相位以提供存储器时钟信号164。
第一多路复用电路110基于操作模式控制信号158选择性地将串行输入数据序列150或并行输入数据序列152提供作为输入数据序列166。当操作模式控制信号158处于第一逻辑电平(诸如用以作为实例的逻辑0)时，第一多路复用电路110选择性地将串行输入数据序列150提供作为输入数据序列166。当操作模式控制信号158处于第二逻辑电平(诸如用以作为实例的逻辑1)时，第一多路复用电路110选择性地将并行输入数据序列152提供作为输入数据序列166。在示例性实施例中并且如以上讨论的，第一多路复用电路110选择性地提供串行输入数据序列150以在如方向190所示的移位操作模式下测试由于存储装置104内的一个或多个制造缺陷，存储装置104是否如预期或未如预期地操作，或在如方向194所示的扫描操作模式下辅助测试第二功能逻辑电路106存在的一个或多个制造缺陷。另外，第一多路复用电路110选择性地提供并行输入数据序列152以在如方向192所示的捕获操作模式下辅助测试第二功能逻辑电路106存在的一个或多个制造缺陷。
在如方向190所示的移位操作模式下和在如方向192所示的捕获操作模式下，第一锁存电路112根据存储器时钟信号164将输入数据序列166提供作为测试数据序列168。在示例性实施例中，第一锁存电路112包括一个或多个门控锁存器以基于存储器时钟信号164的上升沿(即，从逻辑0至逻辑1的转换)将输入数据序列166提供作为测试数据序列168。一个或多个门控锁存器可以包括用以作为一些实例的一个或多个门控置位复位(SR)逻辑NOR锁存器、一个或多个门控SR逻辑NAND锁存器、一个或多个SR门控逻辑AND-OR锁存器和/或一个或多个门控JK锁存器。
在图1示出的示例性实施例中，存储器器件114包括存储器阵列、待测内部电路和未待测内部电路。待测内部电路表示存储器器件114内的电路，诸如用以提供一些实例的感测放大器/写驱动器和/或输出锁存器，该电路对测试数据序列168进行操作以产生测试数据输出序列156以在如方向190所示的移位操作模式下测试由于存储装置104内的一个或多个制造缺陷的存储装置104是否如预期或未如预期地操作，或者在如方向192所示的捕获操作模式下辅助测试第二功能逻辑电路106存在的一个或多个制造缺陷。未待测内部电路表示存储器器件114内在移位操作模式和捕获操作模式下为未执行测试的电路，诸如用以作为一些实例的存储器阵列、行选择电路和/或列选择电路。在一些情况下，可以禁用(例如，截止)存储器阵列和/或未待测内部电路，以在测试操作模式下节省功率。在图2中进一步描述存储器器件114。
第二锁存电路116根据存储器时钟信号164将测试数据序列168提供作为扫描数据串行输出序列154以在如方向194所示的扫描操作模式下辅助测试第二功能逻辑电路106存在的一个或多个制造缺陷。在示例性实施例中，第二锁存电路116包括一个或多个门控锁存器以基于存储器时钟信号164的下降沿(即，从逻辑1至逻辑0的转换)将测试数据序列168提供作为扫描数据串行输出序列154。一个或多个门控锁存器可以包括用以作为一些实例的一个或多个门控置位复位(SR)逻辑NOR锁存器、一个或多个门控SR逻辑NAND锁存器、一个或多个SR门控逻辑AND-OR锁存器和/或一个或多个门控JK锁存器。
第二多路复用电路118基于操作模式控制信号160选择性地将扫描数据串行输出序列154或测试数据输出序列156提供作为输出数据序列170。当操作模式控制信号160处于第一逻辑电平(诸如用以作为实例的逻辑0)时，第二多路复用电路118选择性地将测试数据输出序列156提供作为输出数据序列170。当操作模式控制信号160处于第二逻辑电平(诸如用以作为实例的逻辑1)时，第二多路复用电路118选择性地将扫描数据串行输出序列154提供作为输出数据序列170。在示例性实施例中并且如以上讨论的，第二多路复用电路118选择性地提供扫描数据串行输出序列154以在如方向194所示的扫描操作模式下辅助测试第二功能逻辑电路106存在的一个或多个制造缺陷。在这种示例性实施例中，第二多路复用电路118选择性地提供测试数据输出序列156以在如方向190所示的移位操作模式下测试由于存储装置104内的一个或多个制造缺陷，存储装置104是否如预期或未如预期地操作，或在如方向192所示的捕获操作模式下辅助测试第二功能电路106存在的一个或多个制造缺陷。
如图1进一步示出的，第二功能逻辑电路106接收来自存储装置104的输出数据序列170。在示例性实施例中，在如方向190所示的移位操作模式下，第二功能逻辑电路106将从存储装置104接收的输出数据序列170与对应于串行输入数据序列150的输出数据序列170的期望值进行对比。当从存储装置104接收的输出数据序列170与输出数据序列170的期望值匹配时，存储装置104的待测内部电路如预期操作。然而，当从存储装置104接收的输出数据序列170与输出数据序列170的期望值不匹配时，存储装置104的待测内部电路由于存储装置104内的一个或多个制造缺陷而未如预期地操作。在另一示例性实施例中并且也如以上讨论的，第二逻辑功能电路106表示通信连接至存储装置104的一个或多个其它电子器件。在这种其它示例性实施例中，在如方向192所示的捕获操作模式和如方向194所示的扫描操作模式下，将从存储装置104接收的输出数据序列170施加至第二功能逻辑电路106以对第二功能逻辑电路106施加电压力以测试第二功能逻辑电路106内存在的一个或多个制造缺陷。
示例性存储器器件
图2示出了根据本发明的示例性实施例的存储器器件的框图。如以上图1中描述的，存储器器件200在测试操作模式下操作。在如图2示出的测试操作模式中，存储器器件200对测试数据序列168进行操作以提供测试数据输出序列156。测试数据序列168表示移位操作模式下的串行输入数据序列150或捕获操作模式下的并行输入数据序列152。在图2示出的示例性实施例中，存储器器件200包括待测内部电路202、存储器阵列204和未待测内部电路206。存储器器件200可以表示如以上图1中描述的存储器器件114的示例性实施例。
如图2示出的，在移位操作模式和捕获操作模式下，待测内部电路202接收测试数据序列168，如以上图1中描述的。之后，待测内部电路202对测试数据序列168进行操作。例如，待测内部电路202可以在移位操作模式下对测试数据序列168进行操作以测试待测内部电路202内存在的一个或多个制造缺陷。如另一实例，待测内部电路202可以输送测试数据序列168(不需要进一步处理)，这些测试数据可以之后用于对第二功能逻辑电路106施加电压力以测试第二功能逻辑电路106内存在的一个或多个制造缺陷。下一步，待测内部电路202传送测试数据输出序列156。在示例性实施例中，待测内部电路202可以包括用以作为一些实例的感测放大器/写驱动器和/或输出锁存器。在一些情况下，可以禁用(例如，截止)存储器阵列204和/或未待测内部电路206(诸如用以作为一些实例的行选择电路和/或列选择电路)，以在测试操作模式下节省功率。
第一示例性存储器器件
图3示出了根据本发明的示例性实施例的用于存储器器件的第一示例性实施例的框图。如图3示出的，存储器器件300在传统读取/写入操作模式下和/或在如以上图1和图2描述的测试操作模式下操作。未进一步详细的描述传统读取/写入操作模式。因此，未在图3中示出传统读取/写入操作模式下操作的各个电路和/或各个互连件。然而，在不背离本发明的精神和范围的情况下，这些电路和/或互连件对于相关领域的技术人员是显而易见的。在如以上图1和图2描述的移位操作模式下，存储器器件300确定其是否由于存储器器件300内的一个或多个制造缺陷如预期或未如预期地操作。另外，在如以上图1和图2描述的捕获操作模式和/或扫描操作模式下，存储器器件300辅助测试通信连接至存储器器件300的一个或多个其它电子器件存在的一个或多个制造缺陷。如图3示出的，存储器器件300包括待测内部电路202、存储器阵列204、未待测内部电路206。存储器器件300可以表示如以上图2描述的存储器器件200的示例性实施例。
在图3示出的示例性实施例中，在如以上图1描述的移位操作模式下、捕获操作模式下和扫描操作模式下，第一锁存电路112将输入数据序列166提供作为测试数据序列168。在如以上图1描述的扫描操作模式下，第二锁存电路116类似地将测试数据序列168提供作为扫描数据串行输出序列154。同样，在移位操作模式和捕获操作模式下，第二锁存电路116可以将测试数据序列168提供作为至存储器器件300的测试数据序列350。在图3示出的示例性实施例中，第二锁存电路116包括影子锁存器(shadow latch)314和输出锁存器302。在示例性实施例中，影子锁存器314包括一个或多个门控锁存器以基于存储器时钟信号(诸如用于作为实例的存储器时钟信号164)的下降沿(即，从逻辑1至逻辑0的转换)提供扫描数据串行输出序列154和测试数据序列350。一个或多个门控锁存器可以包括用以作为一些实例的一个或多个门控置位复位(SR)逻辑NOR锁存器、一个或多个门控SR逻辑NAND锁存器、一个或多个SR门控逻辑AND-OR锁存器和/或一个或多个门控JK锁存器。
如图3示出的，在移位操作模式和捕获操纵模式下，存储器器件300对测试数据序列350进行操作以生成测试数据输出序列156。在图3示出的示例性实施例中，待测内部电路202包括输出锁存器302并且未待测内部电路206具有行选择电路304、列选择电路306和感测放大器/写驱动器308(具有写驱动器310和感测放大器312)。在这种示例性实施例中，可以禁用(例如，截止)存储器阵列204、行选择电路304、列选择电路306和感测放大器/写驱动器308以在测试操作模式下节省功率。
在如以上图1和图2描述的移位操作模式和捕获操作模式下，输出锁存器302接收测试数据序列350。之后，在移位操作模式和捕获操作模式下，输出锁存器302对测试数据序列350进行操作以生成测试数据输出序列156。下一步，在移位操作模式和捕获操作模式下，输出锁存器302传送测试数据输出序列156。在示例性实施例中，输出锁存器302包括一个或多个门控锁存器以基于存储器时钟信号(诸如用于作为实例的存储器时钟信号164)的下降沿(即，从逻辑1至逻辑0的转换)提供测试数据输出序列156。
第二示例性存储器器件
图4示出了根据本发明的示例性实施例的用于存储器器件的第二示例性实施例的框图。如图4示出的，存储器器件400在传统读取/写入操作模式下和/或在如以上图1和图2描述的测试操作模式下操作。未进一步详细的描述传统读取/写入操作模式。因此，未在图4中示出传统读取/写入操作模式下操作的各个电路和/或各个互连件。然而，在不背离本发明的精神和范围的情况下，这些电路和/或互连件对于相关领域的技术人员是显而易见的。在如以上图1和图2描述的移位操作模式下，存储器器件400确定其是否由于存储器器件400内的一个或多个制造缺陷如预期或未如预期地操作。另外，在如以上图1和图2描述的移位操作模式和/或扫描操作模式下，存储器器件400辅助测试通信连接至存储器器件400的一个或多个其它电子器件存在的一个或多个制造缺陷。如图4示出的，存储器器件400包括待测内部电路202、存储器阵列204、未待测内部电路206。存储器器件400可以表示如以上图2描述的存储器器件200的示例性实施例。
在图4示出的示例性实施例中，在如以上图1描述的移位操作模式下、捕获操作模式下和扫描操作模式下，第一锁存电路112将输入数据序列166提供作为测试数据序列168。在如以上图1描述的扫描操作模式下，第二锁存电路116类似地将测试数据序列168提供作为扫描数据串行输出序列154。
如图4示出的，在移位操作模式和捕获操纵模式下，存储器器件400对测试数据序列350进行操作以生成测试数据输出序列156。在图4示出的示例性实施例中，待测内部电路202包括输出锁存器302和感测放大器/写驱动器402(具有写驱动器404、开关电路406和感测放大器408)，并且未待测内部电路206包括行选择电路304和列选择电路306。在这种示例性实施例中，可以禁用(例如，截止)存储器阵列204、行选择电路304和列选择电路306以在测试操作模式下节省功率。
在如以上图1和图2描述的移位操作模式和捕获操作模式下，写驱动器404对测试数据序列168进行操作以生成测试数据序列450。例如，写驱动器404以与在传统写入操作模式下写驱动器404将测试数据序列168写入至存储器阵列204的一个或多个存储器单元基本类似的方式对测试数据序列168进行操作。之后，在移位操作模式和捕获操作模式下，开关电路406将写驱动器404连接至感测放大器408以提供来自测试数据序列450的测试数据序列452。然而，在传统读取/写入操作模式下，开关电路406将写驱动器404与感测放大器408断开，允许写驱动器404将数据序列写入至存储器阵列204并且允许感测放大器从存储器阵列读取数据序列。下一步，在如以上图1和图2描述的移位操作模式和捕获操作模式下，感测放大器408对测试数据序列452进行操作以生成测试数据序列454。例如，感测放大器408以与在传统读取操作模式下感测放大器408从存储器阵列的一个或多个存储器单元感测测试数据序列452基本类似的方式对测试数据序列452进行操作。之后，在如以上图1图2描述的移位操作模式和捕获操作模式下，输出锁存器302对测试数据序列454进行操作生成测试数据输出序列156。下一步，在如以上图1和图2描述的移位操作模式下，输出锁存器302传送测试数据输出序列156。
第三示例性存储器器件
图5示出了根据本发明的示例性实施例的用于存储器器件的第三示例性实施例的框图。如图5示出的，存储器器件500在传统读取/写入操作模式下和/或在如以上图1和图2描述的测试操作模式下操作。未进一步详细的描述传统读取/写入操作模式。因此，未在图5中示出传统读取/写入操作模式下操作的各个电路和/或各个互连件。然而，在不背离本发明的精神和范围的情况下，这些电路和/或互连件对于相关领域的技术人员是显而易见的。在如以上图1和图2描述的移位操作模式下，存储器器件500确定其是否由于存储器器件500内的一个或多个制造缺陷如预期或未如预期地操作。另外，在如以上图1和图2描述的移位操作模式和/或扫描操作模式下，存储器器件500辅助测试通信连接至存储器器件500的一个或多个其它电子器件存在的一个或多个制造缺陷。如图5示出的，存储器器件500包括待测内部电路202、存储器阵列204、未待测内部电路206。存储器器件500可以表示如以上图2描述的存储器器件200的示例性实施例。
在图5示出的示例性实施例中，在如以上图1描述的移位操作模式下、捕获操作模式下和扫描操作模式下，第一锁存电路112将输入数据序列166提供作为测试数据序列168。在如以上图1描述的扫描操作模式下，第二锁存电路116类似地将测试数据序列168提供作为扫描数据串行输出序列154。同样，在移位操作模式和捕获操作模式下，第二锁存电路116可以将测试数据序列168提供作为至存储器器件500的测试数据序列350。
如图5示出的，在移位操作模式和捕获操纵模式下，存储器器件500对测试数据序列350进行操作以生成测试数据输出序列156。在图5示出的示例性实施例中，待测内部电路202包括多路复用电路502并且未待测内部电路206包括输出锁存器302、行选择电路304、列选择电路306和感测放大器/写驱动器308(具有写驱动器310和感测放大器312)。在这种示例性实施例中，可以禁用(例如，截止)存储器阵列204、输出锁存器302、行选择电路304、列选择电路306和感测放大器/写驱动器308以在测试操作模式下节省功率。
在如以上图1和图2描述的移位操作模式和捕获操作模式下，多路复用电路502接收测试数据序列350。之后，在如以上图1和图2描述的移位操作模式和捕获操作模式下，多路复用电路502选择性地将测试数据序列350提供作为移位操作模式下和捕获操作模式下的测试数据输出序列156。然而，在传统读取操作模式下，如图5中的虚线箭头所示，多路复用电路502选择在传统读取操作模式下从由感测放大器312感测的存储器阵列204的一个或多个存储器单元中读取的数据序列。
第四示例性存储器器件
图6示出了根据本发明的示例性实施例的用于存储器器件的第四示例性实施例的框图。如图6示出的，存储器器件600在传统读取/写入操作模式下和/或在如以上图1和图2描述的测试操作模式下操作。未进一步详细的描述传统读取/写入操作模式。因此，未在图6中示出传统读取/写入操作模式下操作的各个电路和/或各个互连件。然而，在不背离本发明的精神和范围的情况下，这些电路和/或互连件对于相关领域的技术人员是显而易见的。在如以上图1和图2描述的扫描操作模式下，存储器器件600辅助测试通信连接至存储器器件600的一个或多个其它电子器件存在如以上图1和图2描述的一个或多个制造缺陷。如图6示出的，存储器器件600包括存储器阵列204和未待测内部电路206。存储器器件600可以表示如以上图2描述的存储器器件200的示例性实施例。
如图6示出的，在如以上图1描述的移位操作模式下、捕获操作模式下和扫描操作模式下，第一锁存电路112将输入数据序列166提供作为测试数据序列168。在如以上图1描述的扫描操作模式下，第二锁存电路116类似地将测试数据序列168提供作为扫描数据串行输出序列154。
在图6示出的示例性实施例中，未待测内部电路206包括输出锁存器302、行选择电路304、列选择电路306和感测放大器/写驱动器308(具有写驱动器310和感测放大器312)。在这种示例性实施例中，可以禁用(例如，截止)存储器阵列204、输出锁存器302、行选择电路304、列选择电路306和感测放大器/写驱动器308以在测试操作模式下节省功率。
用于测试存储器器件的示例性测试环境的示例性移位操作模式
图7示出了根据本发明的示例性实施例的示例性测试环境的示例性移位操作模式的流程图。本发明不限于这种操作描述。相反，对于相关领域的技术人员显而易见的其它操作控制流程均包括在本发明的范围和精神内。以下讨论描述用于示例性测试环境(用以提供实例的示例性测试环境100)的移位操作模式的示例性操作流程700。
在步骤702中，在移位操作模式下，示例性操作流程700从串行输入数据序列和并行输入数据序列(诸如用以作为实例的并行输入数据序列152)中选择串行输入数据序列(诸如用以作为实例的串行输入数据序列150)。在示例性实施例中，多路复用电路(诸如用以作为实例的第一多路复用电路110)从串行输入数据序列和并行输入数据序列中选择串行输入数据序列。
在步骤704中，在移位操作模式下，示例性操作流程700将串行输入数据序列传送至存储器器件，诸如用以作为一些实例的存储器器件114、存储器器件200、存储器器件300、存储器器件400、存储器器件500或存储器器件600。在示例性实施例中，锁存电路(诸如用以作为实例的第一锁存电路112)根据存储器时钟信号(诸如用以作为实例的存储器时钟信号164)将串行输入数据序列传送至存储器器件。
在步骤706中，在移位操作模式下，示例性操作流程700对在步骤704中传送的串行输入数据序列进行操作。在示例性实施例中，存储器器件的待测内部电路(诸如用以作为实例的待测内部电路202)可以仅通过步骤704中传送的串行输入数据序列来提供串行输出数据序列，诸如，用以作为实例的测试数据输出序列156。
在步骤708中，在移位操作模式下，示例性操作流程700从串行输出数据序列和扫描数据输出序列(诸如用以作为实例的扫描数据串行输出序列154)中选择串行输出数据序列。在示例性实施例中，多路复用电路(诸如用以作为实例的第二多路复用电路118)从串行输出数据序列和扫描数据输出序列中选择串行输出数据序列。
示例性捕获操作模式
图8示出了根据本发明的示例性实施例的示例性测试环境的示例性捕获操作模式的流程图。本发明不限于这种操作描述。相反，对于相关领域的技术人员显而易见的其它操作控制流程均包括在本发明的范围和精神内。以下讨论描述用于示例性测试环境(用以提供实例的示例性测试环境100)的捕获操作模式的示例性操作流程800。
在步骤802中，在捕获操作模式下，示例性操作流程800从串行输入数据序列(诸如用以作为实例的串行输入数据序列150)和并行输入数据序列中选择并行输入数据序列(诸如用以作为实例的并行输入数据序列152)。在示例性实施例中，多路复用电路(诸如用以作为实例的第一多路复用电路110)从串行输入数据序列和并行输入数据序列中选择并行输入数据序列。
在步骤804中，在捕获操作模式下，示例性操作流程800将并行输入数据序列传送至存储器器件，诸如用以作为一些实例的存储器器件114、存储器器件200、存储器器件300、存储器器件400、存储器器件500或存储器器件600。在示例性实施例中，锁存电路(诸如用以作为实例的第一锁存电路112)根据存储器时钟信号(诸如用以作为实例的存储器时钟信号164)将并行输入数据序列传送至存储器器件。
在步骤806中，在捕获操作模式下，示例性操作流程800对在步骤804中传送的并行输入数据序列进行操作。在示例性实施例中，存储器器件的待测内部电路(诸如用以作为实例的待测内部电路202)可以仅输送步骤804中传送的并行输入数据序列来提供并行输出数据序列，诸如，用以作为实例的测试数据输出序列156。
在步骤808中，在捕获操作模式下，示例性操作流程800从并行输出数据序列和扫描数据输出序列(诸如用以作为实例的扫描数据串行输出序列154)中选择并行输出数据序列。在示例性实施例中，多路复用电路(诸如用以作为实例的第二多路复用电路118)从并行输出数据序列和扫描数据输出序列中选择并行输出数据序列。
示例性扫描操作模式
图9示出了根据本发明的示例性实施例的示例性测试环境的示例性扫描操作模式的流程图。本发明不限于这种操作描述。相反，对于相关领域的技术人员显而易见的其它操作控制流程均包括在本发明的范围和精神内。以下讨论描述用于示例性测试环境(用以提供实例的示例性测试环境100)的扫描操作模式的示例性操作流程900。
在步骤902中，在扫描操作模式下，示例性操作流程900从串行输入数据序列和并行输入数据序列(诸如用以作为实例的并行输入数据序列152)中选择串行输入数据序列(诸如用以作为实例的串行输入数据序列150)。在示例性实施例中，多路复用电路(诸如用以作为实例的第一多路复用电路110)从串行输入数据序列和并行输入数据序列中选择串行输入数据序列。
在步骤904中，在扫描操作模式下，示例性操作流程900将串行输入数据序列传送至锁存电路，诸如用以作为实例的第二锁存电路116。在示例性实施例中，其它锁存电路(诸如用以作为实例的第一锁存电路112)根据存储器时钟信号(诸如用以作为实例的存储器时钟信号164)将串行输入数据序列传送至锁存电路。
在步骤906中，示例性操作流程900将在步骤904中传送的串行输入数据序列作为扫描数据输出序列(诸如用以作为实例的扫描数据串行输出序列154传送)。在示例性实施例中，步骤904的锁存电路传送扫描数据输出序列。
在步骤908中，在扫描操作模式下，示例性操作流程900从串行输出数据序列(诸如用以作为实例的测试数据输出序列156)和扫描数据输出序列中选择扫描数据输出序列。在示例性实施例中，多路复用电路(诸如用以作为实例的第二多路复用电路118)从串行输出数据序列和扫描数据输出序列中选择扫描数据输出序列。
总结
上面详细的描述公开了存储装置。存储装置包括第一多路复用电路、第一锁存电路、存储器器件(包括存储器阵列、待测内部电路和未待测内部电路)、第二锁存电路和第二多路复用电路。第一多路复用电路将串行数据序列或并行数据序列作为输入数据序列。第一锁存电路根据存储器时钟信号将输入数据序列提供作为测试数据序列。待测内部电路对测试数据序列进行操作以提供输出数据串行序列或输出数据并行序列。禁用存储器阵列和未待测内部电路。第二锁存内部电路根据存储器时钟信号将测试数据序列提供作为第二输出数据串行序列。第二多路复用电路将输出数据串行序列、输出数据并行序列或第二输出数据串行序列提供作为输出数据序列。
在一些实施例中，存储装置还包括：处理电路，被配置为提供控制信号，以当所述控制信号处于第一逻辑电平时，使所述第二多路复用电路提供所述输出数据串行序列或所述输出数据并行序列作为所述输出数据序列，并且当所述控制信号处于第二逻辑电平时，使所述第二多路复用电路提供所述第二输出数据序列作为所述输出数据序列。
在一些实施例中，所述处理电路还被配置为调整第二存储器时钟信号的幅度、频率和/或相位以提供所述存储器时钟信号。
在一些实施例中，所述待测电路包括：输出锁存器，以及其中，所述未待测电路包括：行选择电路、列选择电路和感测放大器/写驱动器。
在一些实施例中，所述第二锁存电路包括：影子锁存器，被配置为根据存储器时钟信号提供所述测试数据序列作为所述第二输出数据串行序列并且提供所述测试数据序列作为第二测试数据序列，其中，所述输出锁存器被配置为对所述第二测试数据序列进行操作以提供所述输出数据串行序列或所述输出数据并行序列。
在一些实施例中，所述第一锁存电路被配置为基于所述存储器时钟信号的上升沿提供所述输入数据序列作为所述测试数据序列，以及其中，所述第二锁存电路被配置为基于所述存储器时钟信号的下降沿提供所述测试数据序列作为所述第二输出数据串行序列。
在一些实施例中，所述第一多路复用电路被配置为在第一操作模式或第二操作模式下提供串行数据序列或在第三操作模式下提供并行数据序列，以及其中，所述第二多路复用电路被配置为在所述第一操作模式下提供所述输出数据串行序列，在所述第二操作模式下提供所述第二输出数据串行序列或在所述第三操作模式下提供所述输出数据并行序列。
在一些实施例中，将所述输出数据序列与对应于所述串行数据序列的所述输出数据序列的期望值进行对比，以及其中，当所述输出数据序列与所述输出数据序列的所述期望值匹配时，所述待测内部电路如预期操作，并且所述输出数据序列与所述输出数据序列的所述期望值不匹配时，所述待测内部电路未如预期操作。
在一些实施例中，所述第一锁存电路和所述第二锁存电路被配置和布置为扫描链内的扫描触发器以测试通信连接至所述存储装置的另一电子器件。上面详细的描述也公开了存储器器件。存储器器件包括存储器阵列、行选择电路、列选择电路、感测放大器/写驱动器和输出锁存器。在测试操作模式中禁用存储器阵列、行选择电路、列选择电路和感测放大器/写驱动器。输出锁存器根据存储器时钟信号在测试操作模式下接收输入数据序列，在测试操作模式下对输入数据序列进行操作以提供输出数据序列，并且在测试操作模式下根据存储器时钟信号传送输出数据序列。
在一些实施例中，所述存储器器件连接至第一多路复用电路和第二多路复用电路，所述第一多路复用电路被配置为在第一操作模式下提供串行数据序列作为所述输入数据序列，或在与所述第一操作模式不同的第二操作模式下提供并行数据序列作为所述输入数据序列；以及其中，所述第二多路复用电路被配置为在所述第一操作模式和所述第二操作模式下提供所述输出数据序列，并且在与所述第一操作模式和所述第二操作模式不同的第三操作模式下提供第二串行数据序列。
在一些实施例中，所述存储器器件连接至处理电路，所述处理电路被配置为提供控制信号，以当所述控制信号处于第一逻辑电平时，使所述第一多路复用电路提供所述串行数据序列作为所述输入数据序列，或当所述控制信号处于第二逻辑电平时，使所述第一多路复用电路提供所述并行数据序列作为所述输入数据序列。
在一些实施例中，所述存储器器件连接至第一锁存电路和第二锁存电路，其中，所述第一锁存电路被配置为根据所述存储器时钟信号提供串行数据序列或并行数据序列以作为测试数据序列，其中，所述第二锁存电路被配置为根据所述存储器时钟信号提供所述测试数据序列以作为第二串行数据序列，以及其中，所述第二多路复用电路被配置为提供所述输出数据序列或所述第二串行数据序列。
在一些实施例中，所述输出锁存器被配置为：基于所述存储器时钟信号的上升沿接收所述输入数据序列，以及基于所述存储器时钟信号的下降沿传送所述输出数据序列。
在一些实施例中，所述感测放大器/写驱动器被配置为将第一数据序列写入至所述存储器阵列或从所述存储器阵列读取第二数据序列。
上面详细的描述进一步公开了用于操作存储装置的方法。该方法包括：通过存储装置，在第一操作模式或第二操作模式下提供串行数据序列或在第三操作模式下提供并行数据序列；通过存储装置的存储器器件的第一内部电路在第一操作模式下输送串行数据序列和第三操作模式下输送并行数据序列来提供第一输出数据序列；通过存储装置，禁用存储器器件的第二内部电路；通过存储装置的锁存电路在第二操作模式下输送串行数据序列来提供第二输出数据序列；以及通过存储装置，在第一操作模式和第三操作模式下提供第一输出数据序列或在第二操作模式下提供第二输出数据序列。
在一些实施例中，在所述第一操作模式下输送所述串行数据序列和在所述第三模式下输送所述并行数据序列包括：通过所述存储器器件的输出锁存器在所述第一操作模式下输送所述串行数据序列和在所述第三模式下输送所述并行数据序列。
在一些实施例中，所述禁用包括：禁用所述存储器器件的存储阵列、行选择电路、列选择电路和感测放大器/写驱动器。
在一些实施例中，所述第一操作模式是移位操作模式，其中，所述第二操作模式是捕获操作模式，以及其中，所述第三操作模式是扫描操作模式。
在一些实施例中，提供所述第一输出数据序列或所述第二输出数据序列包括：在第三操作模式下提供所述第一输出数据序列或在所述第二操作模式下提供所述第二输出数据序列以对通信连接至所述存储装置的另一电子电路施加压力。
上面详细的描述示出与本发明一致的示例性实施例的附图。上面详细的描述中引用“示例性实施例”表示所描述的示例性实施例，可以包括特定部件、结构或特征，但是每个示例性实施例可能没有必要包括该特定部件、结构或特征。此外，这样的短语不一定指的是相同的示例性实施例。此外，无论是否明确描述，可以独立地包括结合示例性实施例描述的任何部件、结构或特征或可以包括与其它示例性实施例的部件、结构或特征的任何组合。
上面详细的描述不旨在限制。相反，本发明的范围仅根据所附权利要求及其等同物来限定。应该注意，以上详细的描述而不是以下摘要部分旨在用于解释权利要求。摘要部分可以阐述本发明的一个或多个但不是全部的示例性实施例，并且因此不旨在以任何方式限制本发明和所附权利要求书及其等同物。
上面详细的描述中描述的示例性实施例已经被提供用于说明的目的，而不旨在限制。其它示例性实施例是可能的，并且可以在保持在本发明的精神和范围内的同时对示例性实施例进行修改。上面详细的描述已经借助于功能构建块来描述，功能构建块示出了具体功能及其关系的实现。为了便于描述，本文任意地限定了这些功能构建块的边界。只要规定的功能及其关系被适当地实施，就可以限定替代的边界。
本发明的实施例可以用硬件、固件、软件或其任何组合来实现。本发明的实施例也可以被实现为存储在机器可读介质上的指令，其可以被一个或多个处理器读取和执行。机器可读介质可以包括用于以机器可读的形式来存储或传输信息的任何机制(例如，计算电路)。例如，机器可读介质可以包括非暂时性机器可读介质，诸如只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光存储介质；闪存器件等。如另一实例，机器可读介质可以包括诸如电、光、声或其它形式的传播信号(例如，载波、红外信号、数字信号等)的暂态机器可读介质。此外，固件、软件、例程、指令在本文可以被描述为实施某些动作。然而，应该注意，这样的描述仅仅是为了方便，并且这样的动作实际上由固件、软件、例程、指令等执行的计算器件、处理器、控制器或其它器件产生。
上面详细的描述充分揭示了本发明的一般性质，在不背离本发明的精神和范围的情况下，它们可以通过应用相关领域的技术人员的知识而容易地修改和/或适应这种示例性实施例的各种应用，而不需要过度的实验。因此，基于本文给出的教导和指导，这样的适应和修改旨在示例性实施例的含义和多个等同物内。应该理解，本文的措辞或术语是为了描述的目的而不是限制的目的，从而使得本说明书的术语或措辞由相关领域的技术人员根据本文的教导来解释。

Claims (10)

1.一种存储装置，包括：
第一多路复用电路，被配置为提供串行数据序列或并行数据序列以作为输入数据序列；
第一锁存电路，被配置为根据存储器时钟信号提供所述输入数据序列以作为测试数据序列；
存储器器件，包括存储器阵列、待测内部电路和未待测内部电路，
其中，所述待测内部电路被配置为对所述测试数据序列进行操作以提供输出数据串行序列或输出数据并行序列，以及
其中，所述存储器阵列和所述未待测内部电路被配置为是禁用的；
第二锁存内部电路，被配置为根据所述存储器时钟信号提供所述测试数据序列以作为第二输出数据串行序列；以及
第二多路复用电路，被配置为提供所述输出数据串行序列、所述输出数据并行序列或所述第二输出数据串行序列以作为输出数据序列。
2.根据权利要求1所述的存储装置，还包括：
处理电路，被配置为提供控制信号，以当所述控制信号处于第一逻辑电平时，使所述第二多路复用电路提供所述输出数据串行序列或所述输出数据并行序列作为所述输出数据序列，并且当所述控制信号处于第二逻辑电平时，使所述第二多路复用电路提供所述第二输出数据序列作为所述输出数据序列。
3.根据权利要求2所述的存储装置，其中，所述处理电路还被配置为调整第二存储器时钟信号的幅度、频率和/或相位以提供所述存储器时钟信号。
4.根据权利要求1所述的存储装置，其中，所述待测电路包括：
输出锁存器，以及
其中，所述未待测电路包括：
行选择电路、列选择电路和感测放大器/写驱动器。
5.根据权利要求1所述的存储装置，其中，所述第二锁存电路包括：
影子锁存器，被配置为根据存储器时钟信号提供所述测试数据序列作为所述第二输出数据串行序列并且提供所述测试数据序列作为第二测试数据序列，
其中，所述输出锁存器被配置为对所述第二测试数据序列进行操作以提供所述输出数据串行序列或所述输出数据并行序列。
6.根据权利要求1所述的存储装置，其中，所述第一锁存电路被配置为基于所述存储器时钟信号的上升沿提供所述输入数据序列作为所述测试数据序列，以及
其中，所述第二锁存电路被配置为基于所述存储器时钟信号的下降沿提供所述测试数据序列作为所述第二输出数据串行序列。
7.一种存储器器件，包括：
存储器阵列、行选择电路、列选择电路和感测放大器/写驱动器，被配置为在测试操作模式下是禁用的；以及
输出锁存器，被配置为：
在所述测试操作模式下，根据存储器时钟信号接收输入数据序列，在所述测试操作模式下，对所述输入数据序列进行操作以提供输出数据序列，和
在所述测试操作模式下，根据所述存储器时钟信号传送所述输出数据序列。
8.根据权利要求7所述的存储器器件，其中，所述存储器器件连接至第一多路复用电路和第二多路复用电路，所述第一多路复用电路被配置为在第一操作模式下提供串行数据序列作为所述输入数据序列，或在与所述第一操作模式不同的第二操作模式下提供并行数据序列作为所述输入数据序列；以及
其中，所述第二多路复用电路被配置为在所述第一操作模式和所述第二操作模式下提供所述输出数据序列，并且在与所述第一操作模式和所述第二操作模式不同的第三操作模式下提供第二串行数据序列。
9.一种用于操作存储装置的方法，所述方法包括：
通过所述存储装置，在第一操作模式或第二操作模式下提供串行数据序列，或在第三操作模式下提供并行数据序列；
通过所述存储装置的存储器件的第一内部电路输送所述第一操作模式下的所述串行数据序列和所述第三操作模式下的所述并行数据序列来提供第一输出数据序列；
通过所述存储装置禁用所述存储器器件的第二内部电路；
通过所述存储装置，输送所述第二操作模式下的所述串行数据序列来提供第二输出数据序列；以及
通过所述存储装置，在所述第一操作模式和所述第三操作模式下提供所述第一输出数据序列或在所述第二操作模式下提供所述第二输出数据序列。
10.根据权利要求9所述的方法，其中，在所述第一操作模式下输送所述串行数据序列和在所述第三模式下输送所述并行数据序列包括：
通过所述存储器器件的输出锁存器在所述第一操作模式下输送所述串行数据序列和在所述第三模式下输送所述并行数据序列。
CN201711279754.5A 2017-06-30 2017-12-06 存储器件及其操作方法 Active CN109215720B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527331P 2017-06-30 2017-06-30
US62/527,331 2017-06-30
US15/700,877 2017-09-11
US15/700,877 US10705934B2 (en) 2017-06-30 2017-09-11 Scan synchronous-write-through testing architectures for a memory device

Publications (2)

Publication Number Publication Date
CN109215720A true CN109215720A (zh) 2019-01-15
CN109215720B CN109215720B (zh) 2021-03-30

Family

ID=64738988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711279754.5A Active CN109215720B (zh) 2017-06-30 2017-12-06 存储器件及其操作方法

Country Status (4)

Country Link
US (1) US10705934B2 (zh)
KR (1) KR102136173B1 (zh)
CN (1) CN109215720B (zh)
TW (2) TWI689939B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112512036B (zh) * 2020-11-06 2024-03-12 河源职业技术学院 一种自动写号及耦合测试设备及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256841A (zh) * 2007-01-09 2008-09-03 三星电子株式会社 能减少测试时间的并行位测试装置和并行位测试方法
US20090089632A1 (en) * 2007-09-28 2009-04-02 Advanced Micro Devices, Inc. Memory Sense Scan Circuit And Test Interface
CN101617242A (zh) * 2007-02-23 2009-12-30 美光科技公司 集成电路中的输入/输出压缩和引脚减少
CN103917879A (zh) * 2011-09-23 2014-07-09 美商新思科技有限公司 用于测试嵌入式存储器的存储器硬宏分区优化
CN104078082A (zh) * 2013-03-29 2014-10-01 芯成半导体（上海）有限公司 用于测试存储器件的电路和方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627478A (en) * 1995-07-06 1997-05-06 Micron Technology, Inc. Apparatus for disabling and re-enabling access to IC test functions
US5793777A (en) * 1996-04-19 1998-08-11 International Business Machines Corporation System and method for testing internal nodes of an integrated circuit at any predetermined machine cycle
US5933379A (en) * 1996-11-18 1999-08-03 Samsung Electronics, Co., Ltd. Method and circuit for testing a semiconductor memory device operating at high frequency
US6754094B2 (en) * 2002-01-31 2004-06-22 Stmicroelectronics, Inc. Circuit and method for testing a ferroelectric memory device
US20030226077A1 (en) * 2002-05-28 2003-12-04 International Business Machines Corporation Low power level-sensitive scan mechanism
JP2004030829A (ja) * 2002-06-27 2004-01-29 Oki Electric Ind Co Ltd 半導体記憶装置
US7139946B2 (en) * 2002-12-18 2006-11-21 Logicvision, Inc. Method and test circuit for testing memory internal write enable
DE602004014904D1 (de) * 2003-02-13 2008-08-21 Mentor Graphics Corp Komprimieren von testantworten unter verwendung eines kompaktors
KR100540506B1 (ko) * 2004-08-03 2006-01-11 주식회사 유니테스트 메모리 소자 테스트를 위한 알고리즘 패턴 생성기 및 이를이용한 메모리 테스터
US7487419B2 (en) * 2005-06-15 2009-02-03 Nilanjan Mukherjee Reduced-pin-count-testing architectures for applying test patterns
JP2009176371A (ja) * 2008-01-25 2009-08-06 Nec Electronics Corp 半導体集積回路装置とそのテスト方法
KR100961205B1 (ko) * 2008-10-02 2010-06-09 주식회사 하이닉스반도체 반도체 메모리 장치
KR101594028B1 (ko) * 2009-01-13 2016-02-15 삼성전자주식회사 리드/라이트 명령 및 스캔 명령을 중재하는 중재 회로 및 이를 구비하는 디스플레이 구동회로
KR101069674B1 (ko) * 2009-06-08 2011-10-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 테스트 방법
US8045401B2 (en) 2009-09-18 2011-10-25 Arm Limited Supporting scan functions within memories
KR101343557B1 (ko) * 2010-03-22 2013-12-20 에스케이하이닉스 주식회사 반도체 장치 및 그 테스트 방법
EP2372379B1 (en) 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
US8645777B2 (en) * 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US8792288B1 (en) * 2013-01-30 2014-07-29 Texas Instruments Incorporation Nonvolatile logic array with built-in test drivers
US8803582B1 (en) * 2013-02-19 2014-08-12 Texas Instruments Incorporated Positive edge reset flip-flop with dual-port slave latch
KR20160084100A (ko) * 2015-01-05 2016-07-13 에스케이하이닉스 주식회사 적층 메모리 장치 및 시스템
JP6530216B2 (ja) * 2015-03-27 2019-06-12 株式会社メガチップス 半導体集積回路の試験回路及びこれを用いた試験方法
US9864005B1 (en) * 2016-08-31 2018-01-09 Northrop Grumman Systems Corporation Wave-pipelined logic circuit scanning system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256841A (zh) * 2007-01-09 2008-09-03 三星电子株式会社 能减少测试时间的并行位测试装置和并行位测试方法
CN101617242A (zh) * 2007-02-23 2009-12-30 美光科技公司 集成电路中的输入/输出压缩和引脚减少
US20090089632A1 (en) * 2007-09-28 2009-04-02 Advanced Micro Devices, Inc. Memory Sense Scan Circuit And Test Interface
CN103917879A (zh) * 2011-09-23 2014-07-09 美商新思科技有限公司 用于测试嵌入式存储器的存储器硬宏分区优化
CN104078082A (zh) * 2013-03-29 2014-10-01 芯成半导体（上海）有限公司 用于测试存储器件的电路和方法

Also Published As

Publication number Publication date
CN109215720B (zh) 2021-03-30
US20190004915A1 (en) 2019-01-03
KR102136173B1 (ko) 2020-07-23
TWI689939B (zh) 2020-04-01
TW201909173A (zh) 2019-03-01
KR20190003288A (ko) 2019-01-09
TWI643205B (zh) 2018-12-01
TW201905909A (zh) 2019-02-01
US10705934B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
US9678152B2 (en) Scan chain latch design that improves testability of integrated circuits
EP2053515B1 (en) A boundary scan method, system and device
KR20060090553A (ko) Ｊｔａｇ 시험 방식
US20120331362A1 (en) Integrated circuit comprising scan test circuitry with controllable number of capture pulses
CN102403042A (zh) 基于锁存器的存储器设备
JPWO2006132329A1 (ja) マイクロコンピュータ及びそのテスト方法
KR102684998B1 (ko) 테스트 회로, 테스트 장치 및 이의 테스트 방법
US20150058685A1 (en) Method and system of testing semiconductor memory
CN109215720A (zh) 存储器件及其操作方法
US9885753B2 (en) Scan systems and methods
US7725787B1 (en) Testing of a programmable device
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
CN108414822A (zh) 一种信号质量检测电路及方法
US11734142B2 (en) Scan synchronous-write-through testing architectures for a memory device
US8423844B2 (en) Dense register array for enabling scan out observation of both L1 and L2 latches
CN101809883A (zh) 使用扇出/扇入矩阵的错误捕获ram支持
TWM404379U (en) Test structure for GIP panel
JP4894376B2 (ja) 半導体集積回路装置
KR100830959B1 (ko) 낸드 플래쉬 메모리 소자의 테스트 장치
TWI512309B (zh) 自動測試設備及其控制方法
CN110389298A (zh) 借助辐射引发的翻转的数字测试
JPS62285077A (ja) 半導体試験装置
JPS6336447A (ja) 試験容易化方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant