TWI641055B - 製造半導體元件之方法 - Google Patents

製造半導體元件之方法 Download PDF

Info

Publication number
TWI641055B
TWI641055B TW106135964A TW106135964A TWI641055B TW I641055 B TWI641055 B TW I641055B TW 106135964 A TW106135964 A TW 106135964A TW 106135964 A TW106135964 A TW 106135964A TW I641055 B TWI641055 B TW I641055B
Authority
TW
Taiwan
Prior art keywords
fin
forming
region
substrate
gate
Prior art date
Application number
TW106135964A
Other languages
English (en)
Other versions
TW201911422A (zh
Inventor
陳維邦
郭廷晃
張簡旭珂
鄭志成
羅光耀
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI641055B publication Critical patent/TWI641055B/zh
Publication of TW201911422A publication Critical patent/TW201911422A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Abstract

在製作半導體元件的方法中，提供基材。形成硬罩幕與罩幕層於基材之第一區與第二區上。利用硬罩幕與罩幕層凹入基材，以形成鰭狀結構於第一區中、以及凸起結構於第二區中。形成第一隔離結構與第二隔離結構於鰭狀結構之相對側壁之下部與凸起結構之相對側壁上。形成第一閘極結構在部分之鰭狀結構上、以及第二閘極結構在部分之凸起結構上。形成第一源極以及第一汲極於第一閘極結構之相對二側上、以及第二源極以及第二汲極於第二閘極結構之相對二側上。

Description

製造半導體元件之方法
本發明實施例是有關於一種半導體元件，且特別是有關於一種鰭式場效電晶體(FinFET)元件及其製造方法。
半導體積體電路(IC)工業已歷經快速成長。在積體電路發展的進程中，隨著幾何尺寸[亦即，利用一製程可形成之最小構件(或線)]的減少，功能密度(定義為每晶片面積之互連元件的數量)大體上已獲得增加。微縮化過程大體上藉由增加生產效率以及降低相關成本的方式提供許多優勢。但是，這樣的微縮化已增加了處理與製造積體電路的複雜性。為了實現這些進展，在積體電路製造上需要相似的發展。
舉例而言，隨著半導體積體電路工業已發展到奈米科技製程節點，以追求更高之元件密度、更高的性能與更低的成本，來自製造與設計的挑戰均已促使三維(3D)元件，例如鰭式場效電晶體的發展。然而，傳統鰭式場效電晶 體元件及製造鰭式場效電晶體元件的方法已無法完全滿足各方面需求。
依照一實施方式，本揭露揭示一種製造半導體元件之方法。在此方法中，提供基材，此基材包含第一區以及第二區。形成至少一硬罩幕於基材之第一區上。形成罩幕層於基材之第二區上。利用硬罩幕與罩幕層，凹入基材，以形成鰭狀結構於第一區中、以及凸起結構於第二區中。形成二第一隔離結構分別覆蓋鰭狀結構之相對二側壁之下部、以及二第二隔離結構分別覆蓋凸起結構之相對二側壁。形成第一閘極結構延伸在鰭狀結構之第一部分以及部分之第一隔離結構上、以及第二閘極結構延伸在凸起結構之第一部分以及部分之第二隔離結構上，其中第一閘極結構覆蓋鰭狀結構之第一部分之側壁之上部與上表面上。形成第一源極以及第一汲極分別位於鰭狀結構上之第一閘極結構之相對二側上、以及第二源極以及第二汲極分別位於凸起結構中之第二閘極結構之相對二側上。
依照另一實施方式，本揭露揭示一種製造半導體元件之方法。在此方法中，提供基材，此基材包含第一區以及第二區。形成硬罩幕於基材之第一區上。形成罩幕層於基材之第二區上。利用硬罩幕與罩幕層，凹入基材，以形成第一凸起結構於第一區中、以及第二凸起結構於第二區中。形成數個第一隔離結構以及二第二隔離結構，其中形成第一 隔離結構包含移除第一凸起結構之多個部分，以形成沿一方向延伸之至少二鰭狀結構，其中每一鰭狀結構之相對二側壁之下部被第一隔離結構之其中二者所覆蓋，且第二凸起結構之相對二側壁被第二隔離結構所完全覆蓋。形成第一閘極結構延伸在鰭狀結構之數個第一部分以及部分之第一隔離結構上、以及第二閘極結構延伸在第二凸起結構之第一部分以及部分之第二隔離結構上，其中第一閘極結構覆蓋鰭狀結構之第一部分之側壁之上部與上表面。形成第一源極以及第一汲極分別位於鰭狀結構上之第一閘極結構之相對二側上、以及第二源極以及第二汲極分別位於第二凸起結構中之第二閘極結構之相對二側上。
依照又一實施方式，本揭露揭示一種製造半導體元件之方法。在此方法中，提供基材，此基材包含第一區以及第二區。利用硬罩幕與罩幕層，凹入基材，以形成鰭狀結構於第一區中、以及凸起結構於第二區中，其中硬罩幕係利用至少一鰭狀心軸而形成在第一區上，且罩幕層係形成於第二區上。形成二第一隔離結構分別覆蓋鰭狀結構之相對二側壁之下部、以及二第二隔離結構分別覆蓋凸起結構之相對二側壁。形成第一閘極結構延伸在鰭狀結構之第一部分以及部分之第一隔離結構上、以及第二閘極結構延伸在凸起結構之第一部分以及部分之第二隔離結構上，其中第一閘極結構覆蓋鰭狀結構之第一部分之側壁之上部與上表面上。形成第一源極以及第一汲極分別位於鰭狀結構上之第一閘極結構 之相對二側上、以及第二源極以及第二汲極分別位於凸起結構中之第二閘極結構之相對二側上。
100‧‧‧半導體元件
110‧‧‧基材
110a‧‧‧表面
112‧‧‧第一區
114‧‧‧第二區
120‧‧‧鰭式場效電晶體結構
122‧‧‧鰭狀結構
122a‧‧‧側壁
122a’‧‧‧下部
122b‧‧‧側壁
122b’‧‧‧下部
124a‧‧‧第一隔離結構
124b‧‧‧第一隔離結構
126‧‧‧第一閘極結構
126a‧‧‧第一閘極
126b‧‧‧第一間隙壁
126c‧‧‧第一間隙壁
128‧‧‧第一源極
130‧‧‧第一汲極
140‧‧‧平面場效電晶體結構
142‧‧‧凸起結構
142a‧‧‧側壁
142b‧‧‧側壁
144a‧‧‧第二隔離結構
144a’‧‧‧上表面
144b‧‧‧第二隔離結構
144b’‧‧‧上表面
146‧‧‧第二閘極結構
146a‧‧‧第二閘極
146b‧‧‧第二間隙壁
146c‧‧‧第二間隙壁
148‧‧‧第二源極
150‧‧‧第二汲極
200‧‧‧基材
200a‧‧‧表面
202‧‧‧第一區
204‧‧‧第二區
210‧‧‧硬罩幕
220‧‧‧硬罩幕結構
222‧‧‧墊氧化層
224‧‧‧硬罩幕層
226‧‧‧氧化層
230‧‧‧鰭狀心軸
232‧‧‧鰭狀心軸層
234‧‧‧抗反射薄膜
236‧‧‧保護層
238‧‧‧蝕刻罩幕
240‧‧‧罩幕層
250‧‧‧第一凸起結構
252‧‧‧鰭狀結構
252a‧‧‧側壁
252a’‧‧‧下部
252a”‧‧‧上部
252b‧‧‧側壁
252b’‧‧‧下部
252b”‧‧‧上部
252c‧‧‧第一部分
252t‧‧‧上表面
254‧‧‧鰭狀結構
254a‧‧‧側壁
254a’‧‧‧下部
254a”‧‧‧上部
254b‧‧‧側壁
254b’‧‧‧下部
254b”‧‧‧上部
254c‧‧‧第一部分
254t‧‧‧上表面
256‧‧‧方向
260‧‧‧第二凸起結構
260a‧‧‧側壁
260b‧‧‧側壁
260c‧‧‧第一部分
260t‧‧‧上表面
262‧‧‧植入區
264‧‧‧植入區
270‧‧‧第一隔離結構
272‧‧‧第一隔離結構
274‧‧‧第一隔離結構
280‧‧‧第二隔離結構
280t‧‧‧上表面
282‧‧‧第二隔離結構
282t‧‧‧上表面
290‧‧‧第一虛設閘極
290a‧‧‧第一容置空間
300‧‧‧第二虛設閘極
300a‧‧‧第二容置空間
310‧‧‧第一間隙壁
310a‧‧‧孔洞
310b‧‧‧孔洞
312‧‧‧第一間隙壁
320‧‧‧第二間隙壁
322‧‧‧第二間隙壁
330‧‧‧第一源極
332‧‧‧第一汲極
340‧‧‧第二源極
342‧‧‧第二汲極
350‧‧‧第一閘極
352‧‧‧第一閘極結構
360‧‧‧第二閘極
362‧‧‧第二閘極結構
370‧‧‧鰭式場效電晶體結構
380‧‧‧平面場效電晶體結構
390‧‧‧半導體元件
400‧‧‧操作
402‧‧‧操作
404‧‧‧操作
406‧‧‧操作
408‧‧‧操作
410‧‧‧操作
412‧‧‧操作
414‧‧‧操作
416‧‧‧操作
418‧‧‧操作
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界的標準實務，各特徵並未依比例繪示。事實上，為了使討論更為清楚，各特徵的尺寸都可任意地增加或減少。
〔圖1〕係繪示依照各實施方式之一種半導體元件的透視示意圖。
〔圖2A〕至〔圖2J〕係繪示依照各實施方式之一種半導體元件之製造方法之各個中間階段的示意圖。
〔圖3〕係繪示依照各實施方式之一種半導體元件之製造方法的流程圖。
以下的揭露提供了許多不同實施方式或實施例，以實施所提供之標的之不同特徵。以下所描述之構件與安排的特定實施例係用以簡化本揭露。當然這些僅為實施例，並非用以作為限制。舉例而言，於描述中，第一特徵形成於第二特徵之上方或之上，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施方式，亦可能包含額外特徵可 能形成在第一特徵與第二特徵之間的實施方式，如此第一特徵與第二特徵可能不會直接接觸。
在此所使用之用語僅用以描述特定實施方式，而非用以限制所附之申請專利範圍。舉例而言，除非特別限制，否則單數型態之用語「一」或「該」亦可代表複數型態。「第一」與「第二」用語用以描述各種元件、區域或層等等，然這類用語僅用以區別一元件、一區域或一層與另一元件、另一區域或另一層。因此，在不脫離所請求保護之標的之精神下，第一區亦可稱為第二區，其它的以此類推。此外，本揭露可能會在各實施例中重複參考數字及/或文字。這樣的重複係基於簡化與清楚之目的，以其本身而言並非用以指定所討論之各實施方式及/或配置之間的關係。如在此所使用的，用詞「及/或(and/or)」包含一或多個相關列示項目的任意或所有組合。
鰭可利用任何適合方法來圖案化。舉例而言，鰭可利用一或多個微影製程，包含雙重圖案化(double-patterning)或多重圖案化(multi-patterning)製程，來圖案化。一般而言，雙重圖案化或多重圖案化製程結合微影與自對準(self-aligned)製程，使圖案可被創造成具有例如間距小於利用單一直接微影製程所能得到之圖案的間距。舉例而言，在一實施方式中，犧牲層形成於基材上方且利用微影製程予以圖案化。利用自對準製程形成靠攏經圖案化之犧牲層的間隙壁。接下來，移除犧牲層，然後剩下之間隙壁或心軸可用來圖案化鰭。
鰭式場效電晶體元件係三維結構，而平面金屬氧化物半導體場效電晶體(MOSFET)元件係二維結構，因而鰭式場效電晶體元件之寄生電容大於平面金屬氧化物半導體場效電晶體元件之寄生電容。因此，鰭式場效電晶體元件之截止頻率(cut-off frequency，Ft)遠小於平面金屬氧化物半導體場效電晶體元件之截止頻率。一般而言，鰭式場效電晶體元件與平面金屬氧化物半導體場效電晶體元件係個別製作在兩個晶圓上，且鰭式場效電晶體元件與平面金屬氧化物半導體場效電晶體元件為兩個獨立的元件。因此，包含鰭式場效電晶體元件與平面金屬氧化物半導體場效電晶體元件之電子產品的製程複雜，且不利於電子產品的微型化。
本揭露之實施方式係針對一種製造半導體元件之方法，其中利用額外的罩幕層來定義多樣的金屬氧化物半導體場效電晶體結構，如此一來，鰭式場效電晶體結構與平面場效電晶體結構可在相同基材上同時製作。因此，可簡化製作包含鰭式場效電晶體元件與平面金屬氧化物半導體場效電晶體元件之半導體元件的製程，並微型化半導體元件。
圖1係繪示依照各實施方式之一種半導體元件的透視示意圖。在一些實施方式中，半導體元件100為雙金屬氧化物半導體場效電晶體結構元件。半導體元件100可包含基材110、鰭式場效電晶體結構120、以及平面場效電晶體結構140。基材110包含第一區112與第二區114。在一些實施例中，第一區112鄰近於第二區114。基材110可由單 晶半導體材料或化合物半導體材料所組成。舉例而言，可使用矽、鍺或玻璃來作為基材110之材料。在一些示範實施例中，基材110由矽所組成。
鰭式場效電晶體結構120設於基材110之第一區112中。在一些實施例中，鰭式場效電晶體結構120包含至少一鰭狀結構122、至少二第一隔離結構124a與124b、第一閘極結構126、第一源極128、以及第一汲極130。鰭狀結構122設於基材110上。在一些實施例中，鰭狀結構122係透過凹入基材110的方式製作，因此鰭狀結構122突出於基材110之經凹入的表面110a，其中鰭狀結構122與基材110由相同材料所組成。
如圖1所示，第一隔離結構124a與124b分別設於鰭狀結構122之相對二側壁122a與122b上，且順著鰭狀結構122延伸所沿之方向延伸。第一隔離結構124a與124b分別覆蓋側壁122a之下部122a’與側壁122b之下部122b’。在一些示範實施例中，第一隔離結構124a與124b由氧化矽所製成。
第一閘極結構126延伸在部分之鰭狀結構122以及部分之第一隔離結構124a與124b上。第一閘極結構126之延伸方向不同於鰭狀結構122之延伸方向。舉例而言，第一閘極結構126之延伸方向可垂直於鰭狀結構122之延伸方向。第一閘極結構126覆蓋鰭狀結構122之此部分的側壁122a與122b的上部以及上表面，其中側壁122a與122b之上部分別位於側壁122a之下部122a’與側壁122b之 下部122b’之上方，且鰭狀結構122之上表面與側壁122a和122b接合。在一些實施例中，第一閘極結構126包含第一閘極126a以及二第一間隙壁126b與126c。第一間隙壁126b與126c設於鰭狀結構122及第一隔離結構124a與124b上，且彼此分開。第一閘極126a設於第一間隙壁126b與126c之間，且覆蓋鰭狀結構122之此部分之側壁122a與122b的上部與上表面。在一些示範實施例中，第一間隙壁126b與126c由氮化矽或氮氧化矽所製成，且第一閘極126a包含金屬層。
第一源極128與第一汲極130分別設於第一閘極結構126之相對二側上，且位於鰭狀結構122上。第一源極128與第一汲極130分別穿過第一間隙壁126b與126c。在一些示範實施例中，第一源極128與第一汲極130均為磊晶結構。舉例而言，第一源極128與第一汲極130由磊晶矽鍺(SiGe)所製成。
請再次參照圖1，平面場效電晶體結構140設於基材110之第二區114中。在一些實施例中，平面場效電晶體結構140包含凸起結構142、二第二隔離結構144a與144b、第二閘極結構146、第二源極148、以及第二汲極150。凸起結構142設於基材110上。在一些實施例中，凸起結構142係透過凹入基材110的方式製作，如此一來凸起結構142突出於基材110之經凹入的表面110a，且因此凸起結構142與基材110由相同材料所組成。
第二隔離結構144a與144b分別設於凸起結構142之相對二側壁142a與142b上，且順著凸起結構142延伸 所沿之方向延伸。第二隔離結構144a與144b完全覆蓋側壁142a與142b。在一些示範實施例中，第二隔離結構144a與144b由氧化矽所製成。在一些示範實施例中，被第二閘極結構146所覆蓋之凸起結構142的上表面與第二隔離結構144a之上表面144a’和第二隔離結構144b之上表面144b’實質對齊。
第二閘極結構146延伸在部分之凸起結構142以及部分之第二隔離結構144a與144b上。第二閘極結構146之延伸方向不同於凸起結構142之延伸方向。舉例而言，第二閘極結構146之延伸方向可垂直於凸起結構142之延伸方向。第二閘極結構146覆蓋凸起結構142之此部分的上表面，其中凸起結構142之上表面與側壁142a和142b接合。在一些實施例中，第二閘極結構146包含第二閘極146a以及二第二間隙壁146b與146c。第二間隙壁146b與146c設於凸起結構142及第二隔離結構144a與144b上，其中第二隔離結構144a與144b彼此分開。第二閘極146a設於第二間隙壁146b與146c之間，且覆蓋凸起結構142之此部分的上表面。在一些示範實施例中，第二間隙壁146b與146c由氮化矽或氮氧化矽所製成，且第二閘極146a包含金屬層。
第二源極148與第二汲極150分別設於第二閘極結構146之相對二側上，且位於凸起結構142中。部分之第二源極148與部分之第二汲極150分別設於第二間隙壁146b與146c下方。在一些示範實施例中，第二源極148與 第二汲極150均為磊晶結構。舉例而言，第二源極148與第二汲極150由磊晶矽鍺所製成。
鰭式場效電晶體結構120與平面場效電晶體結構140在同一基材110上製作，因此可微型化半導體元件100，而可提高半導體元件100的應用性。
圖2A至圖2J係繪示依照各實施方式之一種半導體元件之製造方法之各個中間階段的示意圖。如圖2A所示，提供基材200。基材200包含第一區202以及第二區204。在一些實施例中，第一區202鄰近於第二區204。基材200可由單晶半導體材料或化合物半導體材料所組成。舉例而言，可使用矽、鍺或玻璃來作為基材200之材料。
如圖2C所示，形成至少一硬罩幕210於基材200之第一區202上。在一些實施例中，在製作硬罩幕210時，形成硬罩幕結構220於基材200之表面200a上。硬罩幕結構220可形成以包含許多層。舉例而言，如圖2A所示，形成硬罩幕結構220可包含形成墊氧化層222於基材200之表面200a上、形成硬罩幕層224於墊氧化層222上、以及形成氧化層226於硬罩幕層224上。在一些示範實施例中，墊氧化層222由氧化矽所製成，硬罩幕層224由氮化矽所製成，氧化層226由氧化矽所製成。
在一些實施例中，如圖2B所示，在製作硬罩幕210時，在硬罩幕結構220完成後，形成至少一鰭狀心軸230於基材200之第一區202上之硬罩幕結構220上。在一些示範實施例中，如圖2A所示，於製作鰭狀心軸230時，形成鰭 狀心軸層232於硬罩幕結構220上，形成抗反射薄膜234於鰭狀心軸層232上，形成保護層236於抗反射薄膜234上，接著形成蝕刻罩幕238於保護層236的一部分上。然後，利用蝕刻罩幕來阻擋蝕刻劑的方式，在保護層236、抗反射薄膜234、以及鰭狀心軸層232上進行蝕刻操作，而移除部分之保護層236、部分之抗反射薄膜234、以及部分之鰭狀心軸層232。於蝕刻操作完成後，移除剩餘之保護層236與剩餘之抗反射薄膜234，而留下剩餘之鰭狀心軸層232成為鰭狀心軸230。鰭狀心軸層232對硬罩幕210具有蝕刻選擇比。舉例而言，硬罩幕210可由氮化矽所製成，而鰭狀心軸層232可由多晶矽所製成。保護層236可由氮氧化物所製成，蝕刻罩幕238可由光阻所製成。
於完成鰭狀心軸230的製作後，形成硬罩幕210，以周圍式地圍住鰭狀心軸230。在一些示範實施例中，如圖2B與圖2C所示，鰭狀心軸230為條狀結構，硬罩幕210為矩形框狀結構。接下來，利用蝕刻製程，例如乾蝕刻製程，移除鰭狀心軸230，而留下硬罩幕210於基材200之第一區202上，如圖2C所示。
請再次參照圖2C，形成罩幕層240於基材200之第二區204上的硬罩幕結構220上。在一些示範實施例中，罩幕層240由光阻所製成。
如圖2D所示，透過硬罩幕210與罩幕層240，來凹入基材200，以形成第一凸起結構250於第一區202中、以及第二凸起結構260於第二區204中。在一些實施例 中，藉由進行以硬罩幕210與罩幕層240作為蝕刻罩幕結構的蝕刻製程，來凹入基材200，其中進行此蝕刻製程，以移除未被硬罩幕210與罩幕層240覆蓋之部分硬罩幕結構220與部分基材200。此蝕刻製程可為乾蝕刻製程或濕蝕刻製程。於凹入基材200後，移除剩餘之硬罩幕210與剩餘之罩幕層240。
在一些實施例中，形成至少二第一隔離結構與二第二隔離結構。舉例而言，如圖2E所示，形成三個第一隔離結構270、272與274，以及二個第二隔離結構280與282。在製作這些第一隔離結構時，移除部分之第一凸起結構250、以及位於第一凸起結構250之這些部分上之硬罩幕結構220的部分，以將第一凸起結構250定義成至少二鰭狀結構252與254，其中鰭狀結構252與254沿著方向256延伸。在一些示範實施例中，第一隔離結構270、272與274順著鰭狀結構252與254延伸所沿之方向256延伸。此外，第一隔離結構270與272覆蓋鰭狀結構252之相對二側壁252a與252b的下部252a’與252b’，且第一隔離結構272與274覆蓋鰭狀結構254之相對二側壁254a與254b的下部254a’與254b’。鰭狀結構252之上表面252t以及側壁252a與252b的上部252a”與252b”、以及鰭狀結構254之上表面254t以及側壁254a與254b的上部254a”與254b”被暴露出。
在一些示範實施例中，第二隔離結構280與282沿著方向256延伸。第二隔離結構280與282分別完全覆蓋 第二凸起結構260之相對二側壁260a與260b。在一些示範實施例中，第二凸起結構260之上表面260t與第二隔離結構280之上表面280t和第二隔離結構282之上表面282t實質對齊。舉例而言，第一隔離結構270、272與274、以及第二隔離結構280與282由氧化矽所製成。
如圖2F所示，形成第一虛設閘極290延伸在鰭狀結構252之第一部分252c、鰭狀結構254之第一部分254c、部分之第一隔離結構270、部分之第一隔離結構272、以及部分之第一隔離結構274上。第一虛設閘極290之延伸方向不同於鰭狀結構252與254之延伸方向256。舉例而言，第一虛設閘極290之延伸方向可垂直於鰭狀結構252與254之方向256。第一虛設閘極290覆蓋鰭狀結構252之第一部分252c之上表面252t、及側壁252a與252b的上部252a”與252b”，以及鰭狀結構254之第一部分254c之上表面254t、及側壁254a與254b的上部254a”與254b”。請再次參照圖2F，形成第二虛設閘極300延伸在第二凸起結構260之第一部分260c、部分之第二隔離結構280、以及部分之第二隔離結構282上。在一些示範實施例中，第一虛設閘極290與第二虛設閘極300由多晶矽所製成。
如圖2G所示，形成二第一間隙壁310與312於鰭狀結構252與254、以及第一隔離結構270、272與274上，且第一間隙壁310與312分別位於第一虛設閘極290之相對二側壁上，因此第一虛設閘極290夾設在第一間隙壁310與312之間。形成二第二間隙壁320與322於第二凸起結 構260、以及第二隔離結構280與282上，且第二間隙壁320與322分別位於第二虛設閘極300之相對二側壁上，因此第二虛設閘極300夾設在第二間隙壁320與322之間。第一間隙壁310與312、以及第二間隙壁320與322可由氮化矽或氮氧化矽所製成。
如圖2H所示，移除鰭狀結構252與254之未被覆蓋的部分、以及鰭狀結構252與254被第一間隙壁310與312覆蓋的部分，藉以在第一間隙壁310中形成二個孔洞310a與310b、以及在第一間隙壁312中形成二個孔洞(未繪示於圖2H中)。形成在第一間隙壁312中的孔洞類似於形成在第一間隙壁310中的孔洞310a與310b。請再次參照圖2H，在一些實施例中，可對第二凸起結構260進行植入製程，以形成二植入區262與264於第二凸起結構260中且鄰近於第二虛設閘極300之二側。
如圖2I所示，形成第一源極330、第一汲極332、第二源極340、以及第二汲極342。第一源極330與第一汲極332形成在鰭狀結構252與254上，且分別設於位在第一虛設閘極290之相對二側上之第一間隙壁310與312的側壁上。第一源極330與第一汲極332更分別填充形成在第一間隙壁310中之孔洞310a與310b、以及形成在第一間隙壁312中之孔洞。第二源極340與第二汲極342形成在第二凸起結構260中之植入區262與264中，且分別鄰近於位於第二虛設閘極300之相對二側上的第二間隙壁320與322。在一些示範實施例中，第一源極330、第一汲極332、第二 源極340、以及第二汲極342均為磊晶結構。舉例而言，第一源極330、第一汲極332、第二源極340、以及第二汲極342由磊晶矽鍺所製成。
請參照圖2J、圖2E、以及圖2F，移除第一虛設閘極290，以形成第一容置空間290a，並暴露出鰭狀結構252之第一部分252c之側壁252a與252b的上部252a”與252b”和上表面252t、以及鰭狀結構254之第一部分254c之側壁254a與254b的上部254a”與254b”和上表面254t。此外，移除第二虛設閘極300，以形成第二容置空間300a，並暴露出第二凸起結構260之第一部分260c之上表面260t。接下來，以第一閘極350填充第一容置空間290a，來完成第一閘極結構352，而實質完成鰭式場效電晶體結構370。第一閘極結構352包含第一間隙壁310與312以及第一閘極350。第一閘極350包含金屬層。以第二閘極360填充第二容置空間300a，來完成第二閘極結構362，而實質完成平面場效電晶體結構380。第二閘極結構362包含第二間隙壁320與322以及第二閘極360。第二閘極360包含金屬層。因此，已實質完成包含鰭式場效電晶體結構370與平面場效電晶體結構380之半導體元件390。
於完成用以定義鰭式場效電晶體結構370之第一凸起結構250的硬罩幕210後，另外於基材200之第二區204上形成用以定義平面場效電晶體結構380之第二凸起結構260的罩幕層240，藉此可同時在基材200上製作鰭式場 效電晶體結構370與平面場效電晶體結構380。因此，可簡化製作半導體元件390的製程，並可微型化半導體元件390。
請參照圖3與圖2A至圖2J，圖3係繪示依照各實施方式之一種半導體元件之製造方法的流程圖。此方法始於操作400，以提供基材200，如圖2A所示。基材200包含第一區202以及第二區204。第一區202可鄰近於第二區204。舉例而言，可使用矽、鍺或玻璃來作為基材200之材料。
在操作402中，如圖2A所示，形成硬罩幕結構220於基材200之表面220a上。硬罩幕結構220可形成以包含許多層。舉例而言，在製作硬罩幕結構220時，形成墊氧化層222於基材200之表面200a上，形成硬罩幕層224於墊氧化層222上，以及形成氧化層226於硬罩幕層224上。在一些示範實施例中，利用熱氧化技術或沉積技術，例如化學氣相沉積(CVD)技術及物理氣相沉積(PVD)技術，來製作墊氧化層222。可利用沉積技術，例如化學氣相沉積技術或物理氣相沉積技術，來製作硬罩幕層224與氧化層226。
在操作404中，如圖2B所示，形成至少一鰭狀心軸230於基材200之第一區202上之硬罩幕結構220上。在一些示範實施例中，如圖2A所示，於製作鰭狀心軸230時，形成鰭狀心軸層232於硬罩幕結構220上，形成抗反射薄膜234於鰭狀心軸層232上，形成保護層236於抗反射薄膜234上，接著形成蝕刻罩幕238於保護層236的一部分上。舉例而言，可利用沉積技術，例如化學氣相沉積技術或物理氣相沉積技術，來製作鰭狀心軸層232、抗反射薄膜234、以及 保護層236。可進行旋塗製程與微影製程來製作蝕刻罩幕238。接下來，利用蝕刻罩幕來阻擋蝕刻劑的方式，在保護層236、抗反射薄膜234、以及鰭狀心軸層232上進行蝕刻操作，而移除部分之保護層236、部分之抗反射薄膜234、以及部分之鰭狀心軸層232。於蝕刻操作完成後，移除剩餘之保護層236與剩餘之抗反射薄膜234，而留下剩餘之鰭狀心軸層232成為鰭狀心軸230。
在操作406中，形成硬罩幕210，以周圍式地圍住鰭狀心軸230。可利用沉積技術、微影技術、以及蝕刻劑數來製作硬罩幕210。在一些示範實施例中，如圖2B與圖2C所示，鰭狀心軸230為條狀結構，硬罩幕210為矩形框狀結構。硬罩幕210對鰭狀心軸層232具有蝕刻選擇比。舉例而言，硬罩幕210可由氮化矽所製成，而鰭狀心軸層232可由多晶矽所製成。在操作408中，如圖2C所示，利用蝕刻製程，例如乾蝕刻製程，移除鰭狀心軸230，而留下硬罩幕210於基材200之第一區202上。
在操作410中，請再次參照圖2C，形成罩幕層240於基材200之第二區204上的硬罩幕結構220上。在一些示範實施例中，罩幕層240由光阻所製成，且透過進行旋塗製程與微影製程來製作罩幕層240。
在操作412中，如圖2D所示，凹入基材200，以形成第一凸起結構250於第一區202中、以及第二凸起結構260於第二區204中。在一些實施例中，藉由進行以硬罩幕210與罩幕層240作為蝕刻罩幕結構的蝕刻製程，來凹入 基材200。進行此蝕刻製程，以移除未被硬罩幕210與罩幕層240覆蓋之部分硬罩幕結構220與部分基材200。此蝕刻製程可為乾蝕刻製程或濕蝕刻製程。於凹入基材200後，移除剩餘之硬罩幕210與剩餘之罩幕層240。
在操作414中，形成至少二第一隔離結構與二第二隔離結構。舉例而言，如圖2E所示，形成三個第一隔離結構270、272與274，以及二個第二隔離結構280與282。在製作這些第一隔離結構時，移除部分之第一凸起結構250、以及位於第一凸起結構250之這些部分上之硬罩幕結構220的部分，以將第一凸起結構250定義成至少二鰭狀結構252與254。鰭狀結構252與254形成以沿著方向256延伸。在一些示範實施例中，第一隔離結構270、272與274沿著方向256延伸。第一隔離結構270與272覆蓋鰭狀結構252之相對二側壁252a與252b的下部252a’與252b’，且第一隔離結構272與274覆蓋鰭狀結構254之相對二側壁254a與254b的下部254a’與254b’。此外，鰭狀結構252之上表面252t以及側壁252a與252b的上部252a”與252b”、以及鰭狀結構254之上表面254t以及側壁254a與254b的上部254a”與254b”被暴露出。
在一些實施例中，第二隔離結構280與282沿著方向256延伸。第二隔離結構280與282分別完全覆蓋第二凸起結構260之相對二側壁260a與260b。在一些示範實施例中，第二凸起結構260之上表面260t與第二隔離結構280之上表面280t和第二隔離結構282之上表面282t實質對 齊。舉例而言，利用高密度電漿化學氣相沉積(HDP CVD)技術製作第一隔離結構270、272與274、以及第二隔離結構280與282。
在操作416中，請先參照圖2J，形成第一閘極結構352延伸在鰭狀結構252與254，以及形成第二閘極結構362延伸在第二凸起結構260上。在一些實施例中，如圖2F所示，於製作第一閘極結構352時，形成第一虛設閘極290延伸在鰭狀結構252之第一部分252c、鰭狀結構254之第一部分254c、部分之第一隔離結構270、部分之第一隔離結構272、以及部分之第一隔離結構274上。第一虛設閘極290形成以具有一延伸方向，且此延伸方向不同於鰭狀結構252與254之延伸方向256。舉例而言，第一虛設閘極290之延伸方向可垂直於方向256。第一虛設閘極290形成以覆蓋鰭狀結構252之第一部分252c之上表面252t、及側壁252a與252b的上部252a”與252b”，以及鰭狀結構254之第一部分254c之上表面254t、及側壁254a與254b的上部254a”與254b”。於製作第二閘極結構362時，形成第二虛設閘極300延伸在第二凸起結構260之第一部分260c、部分之第二隔離結構280、以及部分之第二隔離結構282上。在一些示範實施例中，利用沉積技術、微影技術、以及蝕刻技術製作第一虛設閘極290與第二虛設閘極300。
如圖2G所示，在製作第一閘極結構352時，於第一虛設閘極290形成後，形成二第一間隙壁310與312於鰭狀結構252與254、以及第一隔離結構270、272與274 上，且第一間隙壁310與312分別位於第一虛設閘極290之相對二側壁上。在製作第二閘極結構362時，於第二虛設閘極300形成後，形成二第二間隙壁320與322於第二凸起結構260、以及第二隔離結構280與282上，且第二間隙壁320與322分別位於第二虛設閘極300之相對二側壁上。可利用沉積技術與回蝕技術來製作第一間隙壁310與312、以及第二間隙壁320與322。
在製作第一閘極結構352時，請同時參照圖2J、圖2E、以及圖2F，移除第一虛設閘極290，以形成第一容置空間290a，並暴露出鰭狀結構252之第一部分252c之側壁252a與252b的上部252a”與252b”和上表面252t、以及鰭狀結構254之第一部分254c之側壁254a與254b的上部254a”與254b”和上表面254t。在製作第二閘極結構362時，移除第二虛設閘極300，以形成第二容置空間300a，並暴露出第二凸起結構260之第一部分260c之上表面260t。接下來，以第一閘極350填充第一容置空間290a，來完成第一閘極結構352，而實質完成鰭式場效電晶體結構370。以第二閘極360填充第二容置空間300a，來完成第二閘極結構362，而實質完成平面場效電晶體結構380。第一閘極結構352包含第一間隙壁310與312以及第一閘極350，其中第一閘極350包含金屬層。第二閘極結構362包含第二間隙壁320與322以及第二閘極360，其中第二閘極360包含金屬層。
在操作418中，如圖2H所示，在形成第一間隙壁310與312以及第二間隙壁320與322、和以第一閘極350與第二閘極360填充第一容置空間290a與第二容置空間300a之間，形成第一源極330、第一汲極332、第二源極340、以及第二汲極342。於製作第一源極330與第一汲極332時，利用蝕刻技術移除鰭狀結構252與254之未被覆蓋的部分、以及鰭狀結構252與254被第一間隙壁310與312覆蓋的部分，藉以在第一間隙壁310中形成二個孔洞310a與310b、以及在第一間隙壁312中形成二個孔洞(未繪示於圖2H中)。第一源極330與第一汲極332形成在鰭狀結構252與254上，且分別設於位在第一虛設閘極290之相對二側上之第一間隙壁310與312的側壁上。第一源極330與第一汲極332更分別填充形成在第一間隙壁310中之孔洞310a與310b、以及形成在第一間隙壁312中之孔洞。舉例而言，可利用磊晶技術製作第一源極330與第一汲極332。
請再次參照圖2H，在一些實施例中，於製作第二源極340以及第二汲極342時，可對第二凸起結構260進行植入製程，以形成二植入區262與264於第二凸起結構260中且鄰近於第二虛設閘極300之二側。第二源極340與第二汲極342形成在第二凸起結構260中之植入區262與264中，且分別鄰近於位於第二虛設閘極300之相對二側上的第二間隙壁320與322。舉例而言，可利用磊晶技術製作第二源極340以及第二汲極342。因此，以第一閘極350與第二閘極360分別填充第一容置空間290a與第二容置空間 300a後，已實質完成包含鰭式場效電晶體結構370與平面場效電晶體結構380之半導體元件390。
依照一實施方式，本揭露揭示一種製造半導體元件之方法。在此方法中，提供基材，此基材包含第一區以及第二區。形成至少一硬罩幕於基材之第一區上。形成罩幕層於基材之第二區上。利用硬罩幕與罩幕層，凹入基材，以形成鰭狀結構於第一區中、以及凸起結構於第二區中。形成二第一隔離結構分別覆蓋鰭狀結構之相對二側壁之下部、以及二第二隔離結構分別覆蓋凸起結構之相對二側壁。形成第一閘極結構延伸在鰭狀結構之第一部分以及部分之第一隔離結構上、以及第二閘極結構延伸在凸起結構之第一部分以及部分之第二隔離結構上，其中第一閘極結構覆蓋鰭狀結構之第一部分之側壁之上部與上表面上。形成第一源極以及第一汲極分別位於鰭狀結構上之第一閘極結構之相對二側上、以及第二源極以及第二汲極分別位於凸起結構中之第二閘極結構之相對二側上。
依照一實施例，上述凸起結構之上表面與第二隔離結構之複數個上表面實質對齊。
依照一實施例，於提供基材後，上述之方法更包含形成墊氧化層於基材之表面上、形成一硬罩幕層於該墊氧化層上、以及形成一氧化層於該硬罩幕層上。
依照一實施例，形成上述第一閘極結構包含：形成第一虛設閘極延伸在鰭狀結構之第一部分以及第一隔離結構之上述部分上；形成二第一間隙壁於第一虛設閘極之 相對二側壁、鰭狀結構、以及第一隔離結構上；移除第一虛設閘極，以形成第一容置空間，並暴露出鰭狀結構之第一部分之上表面與側壁之上部；以及以第一閘極填充第一容置空間。
依照一實施例，上述形成第一源極以及第一汲極包含：移除鰭狀結構之數個未被覆蓋的部分、以及被些第一間隙壁覆蓋之鰭狀結構的數個部分，以形成二孔洞分別位於第一間隙壁中；以及形成第一源極以及第一汲極分別位於第一間隙壁之數個側壁上並填充孔洞。
依照一實施例，上述形成第二閘極結構包含：形成第二虛設閘極延伸在凸起結構之第一部分以及第二隔離結構之上述部分上；形成二第二間隙壁於第二虛設閘極之相對二側壁、凸起結構、以及第二隔離結構上；移除第二虛設閘極，以形成第二容置空間，並暴露出凸起結構之第一部分之上表面；以及以第二閘極填充第二容置空間。
依照一實施例，上述形成該第二源極以及該第二汲極包含：對凸起結構之數個未被覆蓋的部分進行植入製程，以在凸起結構中形成二植入區；以及形成第二源極以及第二汲極分別位於植入區中。
依照另一實施方式，本揭露揭示一種製造半導體元件之方法。在此方法中，提供基材，此基材包含第一區以及第二區。形成硬罩幕於基材之第一區上。形成罩幕層於基材之第二區上。利用硬罩幕與罩幕層，凹入基材，以形成第一凸起結構於第一區中、以及第二凸起結構於第二區中。 形成數個第一隔離結構以及二第二隔離結構，其中形成第一隔離結構包含移除第一凸起結構之多個部分，以形成沿一方向延伸之至少二鰭狀結構，其中每一鰭狀結構之相對二側壁之下部被第一隔離結構之其中二者所覆蓋，且第二凸起結構之相對二側壁被第二隔離結構所完全覆蓋。形成第一閘極結構延伸在鰭狀結構之數個第一部分以及部分之第一隔離結構上、以及第二閘極結構延伸在第二凸起結構之第一部分以及部分之第二隔離結構上，其中第一閘極結構覆蓋鰭狀結構之第一部分之側壁之上部與上表面。形成第一源極以及第一汲極分別位於鰭狀結構上之第一閘極結構之相對二側上、以及第二源極以及第二汲極分別位於第二凸起結構中之第二閘極結構之相對二側上。
依照一實施例，上述第二凸起結構之上表面與第二隔離結構之數個上表面實質對齊。
依照一實施例，於提供基材後，上述方法更包含形成硬罩幕結構於基材之表面上。
依照一實施例，於形成硬罩幕結構與形成硬罩幕之間，上述方法更包含形成至少一鰭狀心軸於基材之第一區上之硬罩幕結構上，其中硬罩幕形成以周圍式地圍住上述至少一鰭狀心軸。
依照一實施例，形成上述至少一鰭狀心軸包含：形成鰭狀心軸層於硬罩幕結構上；形成抗反射薄膜於鰭狀心軸層；形成保護層於抗反射薄膜上；形成蝕刻罩幕於保 護層之一部分上；以及利用蝕刻罩幕，在保護層、抗反射薄膜、以及鰭狀心軸層上進行蝕刻操作。
依照一實施例，上述鰭狀心軸層對硬罩幕具有蝕刻選擇比。
依照一實施例，形成上述第一閘極結構包含：形成第一虛設閘極延伸在鰭狀結構之第一部分以及第一隔離結構之上述部分上；形成二第一間隙壁於第一虛設閘極之相對二側壁、鰭狀結構、以及第一隔離結構上；移除第一虛設閘極，以形成第一容置空間，並暴露出鰭狀結構之第一部分之側壁之上部與上表面；以及以第一閘極填充第一容置空間。
依照一實施例，上述形成第一源極以及第一汲極包含：移除鰭狀結構之數個未被覆蓋的部分、以及被第一間隙壁覆蓋之鰭狀結構的數個部分，以形成數個孔洞分別位於第一間隙壁中；以及形成第一源極以及第一汲極分別位於第一間隙壁之數個側壁上並填充孔洞。
依照一實施例，上述形成第二閘極結構包含：形成第二虛設閘極延伸在第二凸起結構之第一部分以及第二隔離結構之上述部分上；形成二第二間隙壁於第二虛設閘極之相對二側壁、第二凸起結構、以及第二隔離結構上；移除第二虛設閘極，以形成第二容置空間，並暴露出第二凸起結構之第一部分之上表面；以及以第二閘極填充第二容置空間。
依照一實施例，上述形成第二源極以及第二汲極包含：移除第二凸起結構之數個未被覆蓋的部分，以在第二凸起結構中形成二凹陷；以及形成第二源極以及第二汲極分別位於這些凹陷中。
依照又一實施方式，本揭露揭示一種製造半導體元件之方法。在此方法中，提供基材，此基材包含第一區以及第二區。利用硬罩幕與罩幕層，凹入基材，以形成鰭狀結構於第一區中、以及凸起結構於第二區中，其中硬罩幕係利用至少一鰭狀心軸而形成在第一區上，且罩幕層係形成於第二區上。形成二第一隔離結構分別覆蓋鰭狀結構之相對二側壁之下部、以及二第二隔離結構分別覆蓋凸起結構之相對二側壁。形成第一閘極結構延伸在鰭狀結構之第一部分以及部分之第一隔離結構上、以及第二閘極結構延伸在凸起結構之第一部分以及部分之第二隔離結構上，其中第一閘極結構覆蓋鰭狀結構之第一部分之側壁之上部與上表面上。形成第一源極以及第一汲極分別位於鰭狀結構上之第一閘極結構之相對二側上、以及第二源極以及第二汲極分別位於凸起結構中之第二閘極結構之相對二側上。
依照一實施例，上述之凸起結構之上表面與第二隔離結構之數個上表面實質對齊。
依照一實施例，形成上述至少一鰭狀心軸包含：形成鰭狀心軸層於基材上；形成抗反射薄膜於鰭狀心軸層；形成保護層於抗反射薄膜上；形成蝕刻罩幕於保護層之 一部分上；以及利用蝕刻罩幕，在保護層、抗反射薄膜、以及鰭狀心軸層上進行蝕刻操作。
上述已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟習此技藝者應了解到，其可輕易地利用本揭露作為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟習此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟習此技藝者可在不脫離本揭露之精神和範圍下，在此進行各種之更動、取代與替代。

Claims (10)

  1. 一種製造半導體元件之方法，該方法包含：提供一基材，該基材包含一第一區以及一第二區；形成至少一鰭狀心軸於該基材之該第一區上；形成至少一硬罩幕於該基材之該第一區上，其中該硬罩幕形成以周圍式地圍住該鰭狀心軸；形成一罩幕層於該基材之該第二區上；利用該硬罩幕與該罩幕層，凹入該基材，以形成一鰭狀結構於該第一區中、以及一凸起結構於該第二區中；形成二第一隔離結構分別覆蓋該鰭狀結構之相對二側壁之複數個下部、以及二第二隔離結構分別覆蓋該凸起結構之相對二側壁；形成一第一閘極結構延伸在該鰭狀結構之一第一部分以及部分之該些第一隔離結構上、以及一第二閘極結構延伸在該凸起結構之一第一部分以及部分之該些第二隔離結構上，其中該第一閘極結構覆蓋該鰭狀結構之該第一部分之該些側壁之複數個上部與一上表面上；以及形成一第一源極以及一第一汲極分別位於該鰭狀結構上之該第一閘極結構之相對二側上、以及一第二源極以及一第二汲極分別位於該凸起結構中之該第二閘極結構之相對二側上。
  2. 如申請專利範圍第1項之方法，其中該凸起結構之一上表面與該些第二隔離結構之複數個上表面實質對齊。
  3. 如申請專利範圍第1項之方法，其中形成該第一閘極結構包含：形成一第一虛設閘極延伸在該鰭狀結構之該第一部分以及該些第一隔離結構之該些部分上；形成二第一間隙壁於該第一虛設閘極之相對二側壁、該鰭狀結構、以及該些第一隔離結構上；移除該第一虛設閘極，以形成一第一容置空間，並暴露出該鰭狀結構之該第一部分之該上表面與該些側壁之該些上部；以及以一第一閘極填充該第一容置空間。
  4. 如申請專利範圍第3項之方法，其中形成該第一源極以及該第一汲極包含：移除該鰭狀結構之複數個未被覆蓋的部分、以及被該些第一間隙壁覆蓋之該鰭狀結構的複數個部分，以形成二孔洞分別位於該些第一間隙壁中；以及形成該第一源極以及該第一汲極分別位於該些第一間隙壁之複數個側壁上並填充該些孔洞。
  5. 如申請專利範圍第3項之方法，其中形成該第二閘極結構包含：形成一第二虛設閘極延伸在該凸起結構之該第一部分以及該些第二隔離結構之該些部分上；形成二第二間隙壁於該第二虛設閘極之相對二側壁、該凸起結構、以及該些第二隔離結構上；移除該第二虛設閘極，以形成一第二容置空間，並暴露出該凸起結構之該第一部分之一上表面；以及以一第二閘極填充該第二容置空間。
  6. 如申請專利範圍第5項之方法，其中形成該第二源極以及該第二汲極包含：對該凸起結構之複數個未被覆蓋的部分進行一植入製程，以在該凸起結構中形成二植入區；以及形成該第二源極以及該第二汲極分別位於該些植入區中。
  7. 一種製造半導體元件之方法，該方法包含：提供一基材，該基材包含一第一區以及一第二區；形成一硬罩幕於該基材之該第一區上；形成一罩幕層於該基材之該第二區上；利用該至少一硬罩幕與該罩幕層，凹入該基材，以形成一第一凸起結構於該第一區中、以及一第二凸起結構於該第二區中；形成複數個第一隔離結構以及二第二隔離結構，其中形成該些第一隔離結構包含移除該些第一凸起結構之複數個部分，以形成沿一方向延伸之至少二鰭狀結構，其中每一該些鰭狀結構之相對二側壁之複數個下部被該些第一隔離結構之其中二者所覆蓋，且該第二凸起結構之相對二側壁被該些第二隔離結構所完全覆蓋；形成一第一閘極結構延伸在該些鰭狀結構之複數個第一部分以及部分之該些第一隔離結構上、以及一第二閘極結構延伸在該第二凸起結構之一第一部分以及部分之該些第二隔離結構上，其中該第一閘極結構覆蓋該些鰭狀結構之該些第一部分之該些側壁之複數個上部與複數個上表面；以及形成一第一源極以及一第一汲極分別位於該些鰭狀結構上之該第一閘極結構之相對二側上、以及一第二源極以及一第二汲極分別位於該第二凸起結構中之該第二閘極結構之相對二側上。
  8. 如申請專利範圍第7項之方法，其中於提供該基材後，該方法更包含形成一硬罩幕結構於該基材之一表面上。
  9. 如申請專利範圍第8項之方法，其中於形成該硬罩幕結構與形成該硬罩幕之間，該方法更包含形成至少一鰭狀心軸於該基材之該第一區上之該硬罩幕結構上，其中該硬罩幕形成以周圍式地圍住該至少一鰭狀心軸。
  10. 一種製造半導體元件之方法，該方法包含：提供一基材，該基材包含一第一區以及一第二區；利用一硬罩幕與一罩幕層，凹入該基材，以形成一鰭狀結構於該第一區中、以及一凸起結構於該第二區中，其中該硬罩幕係利用至少一鰭狀心軸而形成在該第一區上，且該罩幕層係形成於該第二區上；形成二第一隔離結構分別覆蓋該鰭狀結構之相對二側壁之複數個下部、以及二第二隔離結構分別覆蓋該凸起結構之相對二側壁；形成一第一閘極結構延伸在該鰭狀結構之一第一部分以及部分之該些第一隔離結構上、以及一第二閘極結構延伸在該凸起結構之一第一部分以及部分之該些第二隔離結構上，其中該第一閘極結構覆蓋該鰭狀結構之該第一部分之該些側壁之複數個上部與一上表面上；以及形成一第一源極以及一第一汲極分別位於該鰭狀結構上之該第一閘極結構之相對二側上、以及一第二源極以及一第二汲極分別位於該凸起結構中之該第二閘極結構之相對二側上。
TW106135964A 2017-08-15 2017-10-19 製造半導體元件之方法 TWI641055B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/678,097 2017-08-15
US15/678,097 US10483167B2 (en) 2017-08-15 2017-08-15 Method for manufacturing dual FinFET device

Publications (2)

Publication Number Publication Date
TWI641055B true TWI641055B (zh) 2018-11-11
TW201911422A TW201911422A (zh) 2019-03-16

Family

ID=65034266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135964A TWI641055B (zh) 2017-08-15 2017-10-19 製造半導體元件之方法

Country Status (3)

Country Link
US (4) US10483167B2 (zh)
CN (1) CN109411338B (zh)
TW (1) TWI641055B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728335B2 (en) * 2019-01-25 2023-08-15 Intel Corporation Buried channel structure integrated with non-planar structures
DE102020112203A1 (de) * 2020-03-13 2021-09-16 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum einbetten planarer fets mit finfets

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081895A1 (en) * 2004-10-19 2006-04-20 Deok-Huyng Lee Semiconductor device having fin transistor and planar transistor and associated methods of manufacture
US20090023261A1 (en) * 2007-07-20 2009-01-22 Sony Corporation Method for manufacturing semiconductor device
US20160268434A1 (en) * 2015-03-13 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for fin field effect transistors and methods of forming same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515061B1 (ko) * 2003-10-31 2005-09-14 삼성전자주식회사 핀 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 형성방법
JPWO2006006438A1 (ja) * 2004-07-12 2008-04-24 日本電気株式会社 半導体装置及びその製造方法
US7459416B2 (en) * 2004-07-12 2008-12-02 Panasonic Corporation Fluid bearing unit and spindle motor using the same
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
US7183142B2 (en) 2005-01-13 2007-02-27 International Business Machines Corporation FinFETs with long gate length at high density
US7479421B2 (en) * 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7425740B2 (en) * 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US8927353B2 (en) 2007-05-07 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method of forming the same
CN101315892A (zh) * 2007-05-29 2008-12-03 南亚科技股份有限公司 制造自对准鳍状场效应晶体管装置的方法
KR100979359B1 (ko) * 2008-05-30 2010-08-31 주식회사 하이닉스반도체 새들형 핀 트랜지스터를 포함한 반도체 장치의 제조 방법및 반도체 장치
US8569135B2 (en) * 2011-07-20 2013-10-29 International Business Machines Corporation Replacement gate electrode with planar work function material layers
US8759904B2 (en) * 2011-08-24 2014-06-24 GlobalFoundries, Inc. Electronic device having plural FIN-FETs with different FIN heights and planar FETs on the same substrate
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
KR101964262B1 (ko) * 2011-11-25 2019-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN103515283B (zh) * 2012-06-25 2016-03-30 中国科学院微电子研究所 半导体器件制造方法
KR102151768B1 (ko) * 2014-01-27 2020-09-03 삼성전자주식회사 반도체 장치 및 그 제조방법
US9490365B2 (en) * 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
CN105826257B (zh) * 2015-01-06 2019-03-12 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
KR102351659B1 (ko) * 2015-04-03 2022-01-17 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US20170236841A1 (en) * 2016-02-11 2017-08-17 Qualcomm Incorporated Fin with an epitaxial cladding layer
US9691766B1 (en) * 2016-04-01 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081895A1 (en) * 2004-10-19 2006-04-20 Deok-Huyng Lee Semiconductor device having fin transistor and planar transistor and associated methods of manufacture
US20090023261A1 (en) * 2007-07-20 2009-01-22 Sony Corporation Method for manufacturing semiconductor device
US20160268434A1 (en) * 2015-03-13 2016-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for fin field effect transistors and methods of forming same

Also Published As

Publication number Publication date
US10818555B2 (en) 2020-10-27
CN109411338B (zh) 2020-10-20
US10483167B2 (en) 2019-11-19
US20210043517A1 (en) 2021-02-11
US11328958B2 (en) 2022-05-10
US20220262680A1 (en) 2022-08-18
US20200091004A1 (en) 2020-03-19
TW201911422A (zh) 2019-03-16
CN109411338A (zh) 2019-03-01
US20190057905A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
TWI682467B (zh) 鰭式場效電晶體的製作方法與半導體元件及其製作方法
KR101599641B1 (ko) Ｆｉｎｆｅｔ 디바이스 제조 방법
KR101393917B1 (ko) Ｃｍｏｓ 디바이스 및 그 형성 방법
CN106505096B (zh) 半导体器件及其制造方法
TWI416634B (zh) 形成積體電路結構的方法
TWI621170B (zh) 鰭式場效電晶體及其製造方法
CN103474397A (zh) 制造finfet器件的方法
CN103247574A (zh) 鳍式场效应晶体管（finfet）器件的切割掩模图案化工艺
US8932936B2 (en) Method of forming a FinFET device
JP5662590B2 (ja) 半導体装置の製造方法及び半導体装置
TWI671819B (zh) 半導體裝置及其製作方法
US10177005B2 (en) Critical dimension control for double patterning process
US20220262680A1 (en) Semiconductor device having planar transistor and finfet
TWI716567B (zh) 製造用於半導體裝置之鰭狀結構之方法及半導體裝置
US9378973B1 (en) Method of using sidewall image transfer process to form fin-shaped structures
CN103165428A (zh) 制作半导体器件的方法
TW202137572A (zh) 積體晶片
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
KR20150132448A (ko) 스페이서 가능한 폴리 게이트
US20160276164A1 (en) Method for Forming Patterns with Sharp Jogs
TW201916112A (zh) 半導體元件及其製作方法
TWI750316B (zh) 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
TWI704690B (zh) 半導體裝置以及其製作方法
TW201444086A (zh) 半導體裝置及其製作方法
TW201608673A (zh) 一種製作半導體元件的方法