TWI628983B - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- TWI628983B TWI628983B TW104143528A TW104143528A TWI628983B TW I628983 B TWI628983 B TW I628983B TW 104143528 A TW104143528 A TW 104143528A TW 104143528 A TW104143528 A TW 104143528A TW I628983 B TWI628983 B TW I628983B
- Authority
- TW
- Taiwan
- Prior art keywords
- external connection
- connection pads
- arrangement pitch
- conductor
- differential signals
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 91
- 239000011295 pitch Substances 0.000 description 30
- 239000004065 semiconductor Substances 0.000 description 28
- 230000005540 biological transmission Effects 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 13
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000009941 weaving Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本發明的配線基板具備:絕緣基板;形成於絕緣基板的下表面之差動信號用的外部連接焊墊及接地或電源用的外部連接焊墊;以及形成於絕緣基板的貫通導體;該配線基板中:各外部連接焊墊以二維的排列而形成,前述差動信號用的外部連接焊墊的直徑以及排列間距比前述接地或電源用的外部連接焊墊的直徑以及排列間距小,與前述差動信號用的外部連接焊墊連接的前述貫通導體的排列間距為前述差動信號用的外部連接焊墊的排列間距以下。
Description
本發明有關一種用於搭載半導體集成電路元件等半導體元件的配線基板。
根據第3圖說明用於搭載半導體元件S’之習知的配線基板B。配線基板B具備絕緣基板30,該絕緣基板30在具有貫通孔32的絕緣板31的上下表面積層了複數層具有通孔(via hole)34的絕緣層33。這樣的配線基板例如記載於日本特開2014-82393號公報。
在絕緣基板30的表面以及內部配置有複數個導體35a、35b。導體35a是差動信號用的導體。導體35b是接地或電源用的導體。在貫通孔32內附著有貫通導體36a、36b。貫通導體36a是差動信號用的貫通導體。貫通導體36b是接地或電源用的貫通導體。
在通孔34內填充有通孔導體37a、37b。通孔導體37a是差動信號用的通孔導體。通孔導體37b是接地或電源用的通孔導體。
在絕緣基板30的上表面中央部形成有複數個半導體元件連接焊墊38a、38b。半導體元件連接焊墊38a
是差動信號用的半導體元件連接焊墊。半導體元件連接焊墊38b是接地或電源用的半導體元件連接焊墊。半導體元件連接焊墊38a、38b經由焊料與半導體元件S’的電極電性連接。
在絕緣基板30的下表面形成有外部連接焊墊39a、39b。外部連接焊墊39a是差動信號用的外部連接焊墊。外部連接焊墊39b是接地或電源用的外部連接焊墊。外部連接焊墊39a、39b經由焊料與外部電路基板的線路導體連接。
進一步地,在最表層的絕緣層33以及導體35a、35b的表面附著有阻焊層40。上表面側的阻焊層40具有使半導體元件連接焊墊38a、38b的中央部露出的開口部。下表面側的阻焊層40具有使外部連接焊墊39a、39b的中央部露出的開口部。
該配線基板B具備差動信號用的傳送路徑、及接地或電源用的傳送路徑。差動信號用的傳送路徑經由導體35a、貫通導體36a以及通孔導體37a將半導體元件連接焊墊38a和外部連接焊墊39a互相連接。在差動信號用的傳送路徑上,一對傳送路徑彼此相鄰地配設。在外部連接焊墊39a的中心部連接著貫通導體36a以及通孔導體37a。另一方面,接地或電源用的傳送路徑經由導體35b、貫通導體36b以及通孔導體37b將半導體元件連接焊墊38b和外部連接焊墊39b互相連接。
差動信號是高頻傳送中的電性損耗較少的
傳送形式,作為傳送高頻信號的形式是有用的。但是,配線基板B在差動信號用的傳送路徑上,其特性阻抗被設計成盡可能地接近100Ω。較宜構成差動信號用的傳送路徑的導體35a、貫通導體36a或者通孔導體37a的各部分的阻抗的值盡可能地接近100Ω,且該傳送線路上的阻抗值的差較小。藉此,能夠抑制信號的反射而有效率地傳送高頻信號。
在配線基板B上,外部連接焊墊39a、39b的直徑通常被設定成640μm左右。相鄰的外部連接焊墊39a、39b彼此之間的排列間距通常被設定成1mm左右。藉由將外部連接焊墊39a、39b的直徑設為640μm左右來增大外部連接焊墊與外部電路基板的線路導體的連接面積,從而使配線基板B與外部電路基板的連接可靠性得到提高。藉由將外部連接焊墊39a、39b的排列間距增大為1mm左右,從而確保彼此相鄰的外部連接焊墊39a、39b相互之間的電絕緣可靠性。
但是,在現有的配線基板B中,由於外部連接焊墊39a、39b的直徑大到640μm左右,所以在相鄰的差動信號用的外部連接焊墊39a彼此之間,靜電電容變大。因此,在這些差動信號用的外部連接焊墊39a的部分,會有阻抗的值變得比100Ω還小的傾向。
相對地,在與差動信號用的外部連接焊墊39a的中心部連接的貫通導體36a,由於其配置間距大到1mm左右,所以在相鄰的差動信號用的貫通導體36a彼此
之間靜電電容降低,而會有阻抗的值變得比100Ω還大的傾向。因此,在差動信號用的外部連接焊墊39a與貫通導體36a之間,發生阻抗的不匹配而使信號的反射變大,會有無法有效率地傳送高頻信號的問題。
本發明的課題在於,提供一種能夠抑制高頻信號的反射而有效率地傳送信號的配線基板。
本發明的實施形態之配線基板具備:絕緣基板;形成在絕緣基板的下表面之彼此相鄰的至少一對差動信號用的外部連接焊墊及複數個接地或電源用的外部連接焊墊;以及形成於前述絕緣基板且與前述各外部連接焊墊電性連接的貫通導體;該配線基板中:前述各外部連接焊墊以二維的排列而形成,前述差動信號用的外部連接焊墊的直徑以及排列間距比前述接地或電源用的外部連接焊墊的直徑以及排列間距小,與前述差動信號用的外部連接焊墊連接的前述貫通導體的排列間距為前述差動信號用的外部連接焊墊的排列間距以下。
根據本發明的實施形態之配線基板,差動信號用的外部連接焊墊的直徑以及排列間距形成為比接地或電源用的外部連接焊墊的直徑以及排列間距小。因此,藉由減小相鄰的差動信號用的外部連接焊墊彼此之間的靜電電容,能夠提高阻抗的值使其接近100Ω。進一步地,與差動信號用的外部連接焊墊連接的貫通導體的排列間距為差動信號用的外部連接焊墊的排列間距以下。因此,藉
由增大相鄰的差動信號用的貫通導體彼此之間的靜電電容,能夠降低阻抗的值使其接近100Ω。
據此,藉由在差動信號用的外部連接焊墊與貫通導體之間,抑制阻抗的不匹配來減小信號的反射,從而能夠提供一種可有效率地傳送高頻信號的配線基板。差動信號用的外部連接焊墊的數目在外部連接焊墊中所占的比例大概是1至2成左右,所以即使減小差動信號用的外部連接焊墊的直徑,對配線基板與外部電路基板的連接可靠性的影響較少。
10、30‧‧‧絕緣基板
11、31‧‧‧絕緣板
12、32‧‧‧貫通孔
13、33‧‧‧絕緣層
14、34‧‧‧通孔
15a、15b‧‧‧導體
16a、16b‧‧‧貫通導體
17a、17b‧‧‧通孔導體
18a、18b‧‧‧半導體元件連接焊墊
19a、19b‧‧‧外部連接焊墊
20、40‧‧‧阻焊層
35a、35b‧‧‧導體
36a、36b‧‧‧貫通導體
37a、37b‧‧‧通孔導體
38a、38b‧‧‧連接焊墊
39a、39b‧‧‧外部連接焊墊
A、B‧‧‧配線基板
d1、d2‧‧‧直徑
P1、P2、P3‧‧‧排列間距
S、S'‧‧‧半導體元件
第1圖是表示本發明的一實施形態之配線基板的概略剖面圖。
第2圖是第1圖所示的配線基板的主要部分放大剖面圖。
第3圖是表示習知的配線基板的概略剖面圖。
根據第1圖及第2圖來說明一實施形態之配線基板。第1圖所示的配線基板A具備絕緣基板10,該絕緣基板10在具有貫通孔12的絕緣板11的上下表面積層了複數層具有通孔14的絕緣層13。
絕緣板11是成為配線基板A的芯基板的構件。絕緣板11例如由使環氧樹脂、雙馬來醯亞胺三嗪樹脂等熱固化性樹脂浸漬到玻璃織物後得到的電絕緣材料形
成,其中,該玻璃織物是縱橫地織入玻璃纖維束而得到的。絕緣板11的厚度為0.3至1.5mm左右。貫通孔12的直徑為0.1至0.3mm左右。
積層於絕緣板11的上下表面的各絕緣層13是增強絕緣層(buildup insulating layer)。絕緣層13由使氧化矽粉末等無機絕緣物填料以30至70質量%左右分散到環氧樹脂等熱固化性樹脂後得到的絕緣材料形成。各絕緣層13各自的厚度為20至60μm左右。從各絕緣層13的上表面一直到下表面,形成有複數個直徑為30至100μm左右的通孔14。
在絕緣基板10的表面以及內部,配置有複數個導體15a、15b。導體15a是差動信號用的導體。導體15b是接地或電源用的導體。導體15a、15b例如由銅形成。導體15a、15b的厚度為5至50μm左右。
在貫通孔12內附著有貫通導體16a、16b。貫通導體16a是差動信號用的貫通導體。貫通導體16b是接地或電源用的貫通導體。貫通導體16a、16b例如由銅形成。貫通導體16a、16b的厚度為5至25μm左右。在附著了貫通導體16a、16b的貫通孔12的內部填充有樹脂。
在通孔14內填充有通孔導體17a、17b。通孔導體17a是差動信號用的通孔導體。通孔導體17b是接地或電源用的通孔導體。通孔導體17a、17b例如由銅形成。
在絕緣基板10的上表面中央部形成有複數個半導體元件連接焊墊18a、18b。半導體元件連接焊墊
18a、18b由導體15a、15b的一部分形成。這些半導體元件連接焊墊18a、18b以二維的排列來形成。半導體元件連接焊墊18a是差動信號用的半導體元件連接焊墊。半導體元件連接焊墊18b是接地或電源用的半導體元件連接焊墊。半導體元件連接焊墊18a、18b經由焊料與半導體元件S的電極電性連接。
在絕緣基板10的下表面形成有外部連接焊墊19a、19b。外部連接焊墊19a、19b由導體15a、15b的一部分形成。這些外部連接焊墊19a、19b以二維的排列來形成。外部連接焊墊19a是差動信號用的外部連接焊墊。外部連接焊墊19b是接地或電源用的外部連接焊墊。外部連接焊墊19a、19b經由焊料與外部電路基板的線路導體連接。
進一步地,在最表層的絕緣層13以及導體15a、15b的表面附著有阻焊層20。上表面側的阻焊層20具有使半導體元件連接焊墊18a、18b的中央露出的開口部。下表面側的阻焊層20具有使外部連接焊墊19a、19b的中央部露出的開口部。阻焊層20例如由含有二氧化矽等填料的丙烯改性環氧樹脂等熱固化性樹脂形成。阻焊層20的厚度為10至50μm左右。
第1圖所示的配線基板A具備差動信號用的傳送路徑、及接地或電源用的傳送路徑。差動信號用的傳送路徑經由導體15a、貫通導體16a以及通孔導體17a將差動信號用的半導體元件連接焊墊18a和外部連接焊墊
19a互相連接。在差動信號用的傳送路徑上,一對差動信號用的傳送路徑以彼此相鄰的方式配設。在差動信號用的外部連接焊墊19a中心部連接著貫通導體16a以及通孔導體17a。接地或電源用的傳送路徑經由導體15b、貫通導體16b以及通孔導體17b將半導體元件連接焊墊18b和外部連接焊墊19b互相連接。
如第2圖所示,在配線基板A中,差動信號用的外部連接焊墊19a的直徑d1以及排列間距P1比接地或電源用的外部連接焊墊19b的直徑d2以及排列間距P2還小。進一步地,與差動信號用的外部連接焊墊19a連接的貫通導體16a的排列間距P3為差動信號用的外部連接焊墊19a的排列間距P1以下。
差動信號用的外部連接焊墊19a的直徑d1較宜比接地或電源用的外部連接焊墊19b的直徑d2還小100至300μm左右。差動信號用的外部連接焊墊19a的排列間距P1較宜比接地或電源用的外部連接焊墊19b的排列間距P2還小0.35至0.8mm左右。進一步地,與差動信號用的外部連接焊墊19a連接的貫通導體16a的排列間距P3和差動信號用的外部連接焊墊19a的排列間距P1之差為0至0.25mm左右。
具體而言,直徑d1為300至500μm左右,較宜為400μm左右。配置間距P1、P3為0.45至0.7mm左右,較宜為0.55mm左右。直徑d2為400至800μm左右,較宜為640μm左右。配置間距P2為0.8至1.5mm左右,
較宜為1mm左右。
如上所述,在本發明中,差動信號用的外部連接焊墊19a的直徑d1以及排列間距P1形成為比接地或電源用的外部連接焊墊19b的直徑d2以及排列間距P2還小。因此,能夠減小相鄰的差動信號用的外部連接焊墊19a彼此間的靜電電容,且能夠提高阻抗的值使其接近100Ω。進一步地,與差動信號用的外部連接焊墊19a連接的貫通導體16a的排列間距P3為差動信號用的外部連接焊墊19a的排列間距P1以下。因此,能夠增大相鄰的差動信號用的貫通導體16a彼此間的靜電電容,且能夠降低阻抗的值使其接近100Ω。
此外,在差動信號用的外部連接焊墊19a、與差動信號用的外部連接焊墊19a連接的貫通導體16a、差動信號用的導體15a、通孔導體17a、和半導體元件連接焊墊18a產生共振,能夠減小它們之間的反射。
根據上述,藉由在差動信號用的外部連接焊墊19a與貫通導體16a之間,抑制阻抗的不匹配來減小信號的反射,從而能夠提供一種可有效率地傳送高頻信號的配線基板。差動信號用的外部連接焊墊19a的數目占外部連接焊墊19的比例為1至2成左右。因此,即使減小差動信號用的外部連接焊墊19a的直徑d1,對配線基板與外部電路基板的連接可靠性的影響也較少。
本發明不限定為上述的一實施形態,只要在不脫離本發明的主旨的範圍內就能夠進行各種變更。例
如,上述一實施形態之配線基板A,排列間距P3和排列間距P1大致為相同的間距。但是,排列間距P3只要為排列間距P1以下就沒有特別限定。
在上述的一實施形態之配線基板A中,絕緣基板10由絕緣板11、和在絕緣板的上下表面分別各積層2層的絕緣層13形成。但是,積層在絕緣板的上下表面的絕緣層的層數不被限定,在絕緣板的上下表面,層數可以不同。
在上述的一實施形態之配線基板A中,在貫通孔12的壁面附著貫通導體16a、16b,在貫通孔12的內部填充樹脂。但是,也可以將貫通導體填充到貫通孔中。
Claims (4)
- 一種配線基板,係具備:絕緣基板;形成於絕緣基板的下表面之彼此相鄰的至少一對差動信號用的外部連接焊墊及複數個接地或電源用的外部連接焊墊;以及形成於前述絕緣基板且與前述各外部連接焊墊電性連接的貫通導體;該配線基板中:前述各外部連接焊墊以二維的排列而形成,前述差動信號用的外部連接焊墊的直徑係比前述接地或電源用的外部連接焊墊的直徑小100至300μm,並且前述差動信號用的外部連接焊墊之排列間距係比前述接地或電源用的外部連接焊墊的排列間距小,與前述差動信號用的外部連接焊墊連接的前述貫通導體的排列間距為前述差動信號用的外部連接焊墊的排列間距以下。
- 如申請專利範圍第1項所述的配線基板,其中,前述絕緣基板係由絕緣板、及分別層疊於絕緣板的上下表面的至少1層絕緣層所形成。
- 如申請專利範圍第1項所述的配線基板,其中,前述差動信號用的外部連接焊墊的排列間距比前述接地或電源用的外部連接焊墊的排列間距小0.35至0.8mm。
- 如申請專利範圍第1項所述的配線基板,其中,與前述差動信號用的外部連接焊墊連接的前述貫通導體的排列間距與前述差動信號用的外部連接焊墊的排列間距之差為0至0.25mm。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-266824 | 2014-12-27 | ||
JP2014266824A JP6462360B2 (ja) | 2014-12-27 | 2014-12-27 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201633861A TW201633861A (zh) | 2016-09-16 |
TWI628983B true TWI628983B (zh) | 2018-07-01 |
Family
ID=56166050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104143528A TWI628983B (zh) | 2014-12-27 | 2015-12-24 | 配線基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9480146B2 (zh) |
JP (1) | JP6462360B2 (zh) |
KR (1) | KR101843381B1 (zh) |
CN (1) | CN105764252B (zh) |
TW (1) | TWI628983B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102262073B1 (ko) * | 2018-07-26 | 2021-06-08 | 교세라 가부시키가이샤 | 배선 기판 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200642541A (en) * | 2005-02-09 | 2006-12-01 | Ngk Spark Plug Co | Wiring board and capacitor to be built into wiring board |
TW200733837A (en) * | 2006-02-23 | 2007-09-01 | Via Tech Inc | Arrangement of non-signal through vias and wiring board applying the same |
JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198087A (ja) * | 2001-12-26 | 2003-07-11 | Toshiba Corp | 配線板及びこれを用いた情報処理装置 |
CN1802885A (zh) * | 2003-07-07 | 2006-07-12 | 艾利森电话股份有限公司 | 叠层电路板板间互连的测试 |
US20050057906A1 (en) | 2003-09-12 | 2005-03-17 | Seiichi Nakatani | Connector sheet and wiring board, and production processes of the same |
TWI363411B (en) | 2008-07-22 | 2012-05-01 | Advanced Semiconductor Eng | Embedded chip substrate and fabrication method thereof |
JP2010034403A (ja) | 2008-07-30 | 2010-02-12 | Shinko Electric Ind Co Ltd | 配線基板及び電子部品装置 |
JP5221315B2 (ja) * | 2008-12-17 | 2013-06-26 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5586441B2 (ja) * | 2010-11-30 | 2014-09-10 | 京セラSlcテクノロジー株式会社 | 配線基板 |
KR101289186B1 (ko) | 2011-04-15 | 2013-07-26 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8908387B2 (en) | 2011-10-31 | 2014-12-09 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5904856B2 (ja) * | 2012-04-23 | 2016-04-20 | キヤノン株式会社 | プリント配線板、半導体パッケージ及びプリント回路板 |
JP2014082393A (ja) | 2012-10-18 | 2014-05-08 | Canon Inc | プリント回路板 |
KR20150002492A (ko) * | 2013-06-28 | 2015-01-07 | 쿄세라 서킷 솔루션즈 가부시키가이샤 | 배선 기판 |
JP6161437B2 (ja) * | 2013-07-03 | 2017-07-12 | 新光電気工業株式会社 | 配線基板及びその製造方法、半導体パッケージ |
-
2014
- 2014-12-27 JP JP2014266824A patent/JP6462360B2/ja active Active
-
2015
- 2015-12-14 KR KR1020150178058A patent/KR101843381B1/ko active IP Right Grant
- 2015-12-16 US US14/971,453 patent/US9480146B2/en active Active
- 2015-12-23 CN CN201510977251.XA patent/CN105764252B/zh active Active
- 2015-12-24 TW TW104143528A patent/TWI628983B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200642541A (en) * | 2005-02-09 | 2006-12-01 | Ngk Spark Plug Co | Wiring board and capacitor to be built into wiring board |
TW200733837A (en) * | 2006-02-23 | 2007-09-01 | Via Tech Inc | Arrangement of non-signal through vias and wiring board applying the same |
JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
Also Published As
Publication number | Publication date |
---|---|
KR20160079657A (ko) | 2016-07-06 |
TW201633861A (zh) | 2016-09-16 |
JP6462360B2 (ja) | 2019-01-30 |
KR101843381B1 (ko) | 2018-03-29 |
US20160192475A1 (en) | 2016-06-30 |
JP2016127149A (ja) | 2016-07-11 |
CN105764252B (zh) | 2018-11-27 |
CN105764252A (zh) | 2016-07-13 |
US9480146B2 (en) | 2016-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9192044B2 (en) | Printed wiring board, semiconductor package, and printed circuit board | |
TWI573229B (zh) | 配線基板 | |
US20140027165A1 (en) | Printed wiring board | |
JP5311653B2 (ja) | 配線基板 | |
TWI572256B (zh) | 線路板及電子總成 | |
TW201311065A (zh) | 電子電路板 | |
JP6098285B2 (ja) | 配線基板及び電子装置 | |
KR20150138059A (ko) | 배선 기판 | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
US9655233B2 (en) | Wiring board to mount a semiconductor element | |
US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
TWI628983B (zh) | 配線基板 | |
JP5950683B2 (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
JP5981265B2 (ja) | 配線基板 | |
JP2012033529A (ja) | 配線基板 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
JP5370883B2 (ja) | 配線基板 | |
TWI809624B (zh) | 電路板結構 | |
JP7379140B2 (ja) | 配線基板 | |
JP7128098B2 (ja) | 配線基板 | |
JP6882069B2 (ja) | 配線基板 | |
WO2015190236A1 (ja) | チップモジュールおよび情報処理機器 | |
JP2015226035A (ja) | 配線基板 | |
JP6582665B2 (ja) | 多層配線構造、多層配線基板及び多層配線構造の製造方法 | |
JP2011035171A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |