CN105764252A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN105764252A
CN105764252A CN201510977251.XA CN201510977251A CN105764252A CN 105764252 A CN105764252 A CN 105764252A CN 201510977251 A CN201510977251 A CN 201510977251A CN 105764252 A CN105764252 A CN 105764252A
Authority
CN
China
Prior art keywords
external connection
connection pads
conductor
differential wave
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510977251.XA
Other languages
English (en)
Other versions
CN105764252B (zh
Inventor
中川芳洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN105764252A publication Critical patent/CN105764252A/zh
Application granted granted Critical
Publication of CN105764252B publication Critical patent/CN105764252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的布线基板具备：绝缘基板；形成于绝缘基板的下表面的差动信号用的外部连接焊盘以及接地或电源用的外部连接焊盘；以及形成于绝缘基板的贯通导体，各外部连接焊盘以二维的排列而形成，所述差动信号用的外部连接焊盘的直径以及排列间距比所述接地或电源用的外部连接焊盘的直径以及排列间距小，与所述差动信号用的外部连接焊盘连接的所述贯通导体的排列间距为所述差动信号用的外部连接焊盘的排列间距以下。

Description

布线基板
技术领域
本发明涉及用于搭载半导体集成电路元件等半导体元件的布线基板。
背景技术
基于图3说明用于搭载半导体元件S’的现有布线基板B。布线基板B具备绝缘基板30，该绝缘基板30在具有贯通孔32的绝缘板31的上下表面层叠了具有过孔34的多个绝缘层33。这样的布线基板例如记载于JP特开2014-82393号公报。
在绝缘基板30的表面以及内部配置有多个导体35a、35b。导体35a是差动信号用的导体。导体35b是接地或电源用的导体。在贯通孔32内附着有贯通导体36a、36b。贯通导体36a是差动信号用的贯通导体。贯通导体36b是接地或电源用的贯通导体。
在过孔34内填充有过孔导体37a、37b。过孔导体37a是差动信号用的过孔导体。过孔导体37b是接地或电源用的过孔导体。
在绝缘基板30的上表面中央部形成有多个半导体元件连接焊盘38a、38b。半导体元件连接焊盘38a是差动信号用的半导体元件连接焊盘。半导体元件连接焊盘38b是接地或电源用的半导体元件连接焊盘。半导体元件连接焊盘38a、38b经由焊料与半导体元件S’的电极电连接。
在绝缘基板30的下表面形成有外部连接焊盘39a、39b。外部连接焊盘39a是差动信号用的外部连接焊盘。外部连接焊盘39b是接地或电源用的外部连接焊盘。外部连接焊盘39a、39b经由焊料与外部电路基板的布线导体连接。
进一步地，在最表层的绝缘层33以及导体35a、35b的表面附着有阻焊层40。上表面侧的阻焊层40具有使半导体元件连接焊盘38a、38b的中央部露出的开口部。下表面侧的阻焊层40具有使外部连接焊盘39a、39b的中央部露出的开口部。
该布线基板B具备差动信号用的传送路径、和接地或电源用的传送路径。差动信号用的传送路径经由导体35a、贯通导体36a以及过孔导体37a将半导体元件连接焊盘38a和外部连接焊盘39a互相连接。在差动信号用的传送路径上，一对传送路径彼此相邻地配设。在外部连接焊盘39a的中心部连接着贯通导体36a以及过孔导体37a。另一方面，接地或电源用的传送路径经由导体35b、贯通导体36b以及过孔导体37b将半导体元件连接焊盘38b和外部连接焊盘39b互相连接。
差动信号是高频传送中的电损耗少的传送形式，作为传送高频信号的形式是有用的。但是，布线基板B在差动信号用的传送路径上，其特性阻抗被设计成尽可能地接近100Ω。优选构成差动信号用的传送路径的导体35a、贯通导体36a或者过孔导体37a的各部分的阻抗的值尽可能地接近100Ω，且该传送线路上的阻抗值的差小。由此，能够抑制信号的反射从而高效地传送高频信号。
在布线基板B上，外部连接焊盘39a、39b的直径通常被设定成640μm左右。相邻的外部连接焊盘39a、39b彼此之间的排列间距通常被设定成1mm左右。通过将外部连接焊盘39a、39b的直径设为640μm左右来增大外部连接焊盘与外部电路基板的布线导体的连接面积，从而使布线基板B与外部电路基板的连接可靠性得到提高。通过将外部连接焊盘39a、39b的排列间距增大为1mm左右，从而确保彼此相邻的外部连接焊盘39a、39b相互之间的电绝缘可靠性。
但是，在现有的布线基板B中，由于外部连接焊盘39a、39b的直径大到640μm左右，所以在相邻的差动信号用的外部连接焊盘39a彼此之间，静电电容变大。由此，在这些差动信号用的外部连接焊盘39a的部分，具有阻抗的值变得比100Ω小的倾向。
相反，关于与差动信号用的外部连接焊盘39a的中心部连接的贯通导体36a，由于其配置间距大到1mm左右，所以在相邻的差动信号用的贯通导体36a彼此之间静电电容降低，从而具有阻抗的值变得比100Ω大的倾向。由此，在差动信号用的外部连接焊盘39a与贯通导体36a之间，发生阻抗的不匹配从而信号的反射变大，存在无法高效地传送高频信号这样的问题。
发明内容
本发明的课题在于，提供一种能够抑制高频信号的反射从而高效地传送信号的布线基板。
本发明的实施方式涉及的布线基板具备：绝缘基板；形成在绝缘基板的下表面的、彼此相邻的至少一对差动信号用的外部连接焊盘以及多个接地或电源用的外部连接焊盘；以及形成于所述绝缘基板且与所述各外部连接焊盘电连接的贯通导体，所述各外部连接焊盘以二维的排列而形成，所述差动信号用的外部连接焊盘的直径以及排列间距比所述接地或电源用的外部连接焊盘的直径以及排列间距小，与所述差动信号用的外部连接焊盘连接的所述贯通导体的排列间距为所述差动信号用的外部连接焊盘的排列间距以下。
根据本发明的实施方式涉及的布线基板，差动信号用的外部连接焊盘的直径以及排列间距形成为比接地或电源用的外部连接焊盘的直径以及排列间距小。由此，通过减小相邻的差动信号用的外部连接焊盘彼此之间的静电电容，能够提高阻抗的值使其接近100Ω。进一步地，与差动信号用的外部连接焊盘连接的贯通导体的排列间距为差动信号用的外部连接焊盘的排列间距以下。由此，通过增大相邻的差动信号用的贯通导体彼此之间的静电电容，能够降低阻抗的值使其接近100Ω。
因此，通过在差动信号用的外部连接焊盘与贯通导体之间，抑制阻抗的不匹配来减小信号的反射，从而能够提供一种可高效地传送高频信号的布线基板。差动信号用的外部连接焊盘的数目在外部连接焊盘中所占的比例大概是1～2成左右，所以即使减小差动信号用的外部连接焊盘的直径，对布线基板与外部电路基板的连接可靠性的影响也小。
附图说明
图1是表示本发明的一实施方式涉及的布线基板的概略剖面图。
图2是图1所示的布线基板的主要部分放大剖面图。
图3是表示现有的布线基板的概略剖面图。
具体实施方式
基于图1以及图2来说明一实施方式涉及的布线基板。图1所示的布线基板A具备绝缘基板10，该绝缘基板10在具有贯通孔12的绝缘板11的上下表面层叠了具有过孔14的多个绝缘层13。
绝缘板11是成为布线基板A的芯基板的构件。绝缘板11例如由使环氧树脂、双马来酰亚胺三嗪树脂等热固化性树脂浸渍到玻璃织物后得到的电绝缘材料形成，其中，该玻璃织物是纵横地织入玻璃纤维束而得到的。绝缘板11的厚度为0.3～1.5mm左右。贯通孔12的直径为0.1～0.3mm左右。
层叠于绝缘板11的上下表面的各绝缘层13是增强绝缘层(buildupinsulatinglayer)。绝缘层13由使氧化硅粉末等无机绝缘物填料以30～70质量％左右分散到环氧树脂等热固化性树脂后得到的绝缘材料形成。各绝缘层13各自的厚度为20～60μm左右。从各绝缘层13的上表面一直到下表面，形成有直径为30～100μm左右的多个过孔14。
在绝缘基板10的表面以及内部，配置有多个导体15a、15b。导体15a是差动信号用的导体。导体15b是接地或电源用的导体。导体15a、15b例如由铜形成。导体15a、15b的厚度为5～50μm左右。
在贯通孔12内附着有贯通导体16a、16b。贯通导体16a是差动信号用的贯通导体。贯通导体16b是接地或电源用的贯通导体。贯通导体16a、16b例如由铜形成。贯通导体16a、16b的厚度为5～25μm左右。在附着了贯通导体16a、16b的贯通孔12的内部填充有树脂。
在过孔14内填充有过孔导体17a、17b。过孔导体17a是差动信号用的过孔导体。过孔导体17b是接地或电源用的过孔导体。过孔导体17a、17b例如由铜形成。
在绝缘基板10的上表面中央部形成有多个半导体元件连接焊盘18a、18b。半导体元件连接焊盘18a、18b由导体15a、15b的一部分形成。这些半导体元件连接焊盘18a、18b以二维的排列来形成。半导体元件连接焊盘18a是差动信号用的半导体元件连接焊盘。半导体元件连接焊盘18b是接地或电源用的半导体元件连接焊盘。半导体元件连接焊盘18a、18b经由焊料与半导体元件S的电极电连接。
在绝缘基板10的下表面形成有外部连接焊盘19a、19b。外部连接焊盘19a、19b由导体15a、15b的一部分形成。这些外部连接焊盘19a、19b以二维的排列来形成。外部连接焊盘19a是差动信号用的外部连接焊盘。外部连接焊盘19b是接地或电源用的外部连接焊盘。外部连接焊盘19a、19b经由焊料与外部电路基板的布线导体连接。
进一步地，在最表层的绝缘层13以及导体15a、15b的表面附着有阻焊层20。上表面侧的阻焊层20具有使半导体元件连接焊盘18a、18b的中央露出的开口部。下表面侧的阻焊层20具有使外部连接焊盘19a、19b的中央部露出的开口部。阻焊层20例如由含有二氧化硅等填料的丙烯改性环氧树脂等热固化性树脂形成。阻焊层20的厚度为10～50μm左右。
图1所示的布线基板A具备差动信号用的传送路径、和接地或电源用的传送路径。差动信号用的传送路径经由导体15a、贯通导体16a以及过孔导体17a将差动信号用的半导体元件连接焊盘18a和外部连接焊盘19a互相连接。在差动信号用的传送路径上，一对差动信号用的传送路径以彼此相邻的方式配设。在差动信号用的外部连接焊盘19a中心部连接着贯通导体16a以及过孔导体17a。接地或电源用的传送路径经由导体15b、贯通导体16b以及过孔导体17b将半导体元件连接焊盘18b和外部连接焊盘19b互相连接。
如图2所示，在布线基板A中，差动信号用的外部连接焊盘19a的直径d1以及排列间距P1比接地或电源用的外部连接焊盘19b的直径d2以及排列间距P2小。进一步地，与差动信号用的外部连接焊盘19a连接的贯通导体16a的排列间距P3为差动信号用的外部连接焊盘19a的排列间距P1以下。
差动信号用的外部连接焊盘19a的直径d1优选比接地或电源用的外部连接焊盘19b的直径d2小100～300μm左右。差动信号用的外部连接焊盘19a的排列间距P1优选比接地或电源用的外部连接焊盘19b的排列间距P2小0.35～0.8mm左右。进一步地，与差动信号用的外部连接焊盘19a连接的贯通导体16a的排列间距P3和差动信号用的外部连接焊盘19a的排列间距P1之差为0～0.25mm左右。
具体来说，直径d1为300～500μm左右，优选为400μm左右。配置间距P1、P3为0.45～0.7mm左右，优选为0.55mm左右。直径d2为400～800μm左右，优选为640μm左右。配置间距P2为0.8～1.5mm左右，优选为1mm左右。
如上所述，在本发明中，差动信号用的外部连接焊盘19a的直径d1以及排列间距P1形成为比接地或电源用的外部连接焊盘19b的直径d2以及排列间距P2小。由此，能够减小相邻的差动信号用的外部连接焊盘19a彼此间的静电电容，能够提高阻抗的值使其接近100Ω。进一步地，与差动信号用的外部连接焊盘19a连接的贯通导体16a的排列间距P3为差动信号用的外部连接焊盘19a的排列间距P1以下。由此，能够增大相邻的差动信号用的贯通导体16a彼此间的静电电容，能够降低阻抗的值使其接近100Ω。
此外，在差动信号用的外部连接焊盘19a、与差动信号用的外部连接焊盘19a连接的贯通导体16a、差动信号用的导体15a、过孔导体17a、和半导体元件连接焊盘18a产生共振，能够减小它们之间的反射。
由此，通过在差动信号用的外部连接焊盘19a与贯通导体16a之间，抑制阻抗的不匹配来减小信号的反射，从而能够提供一种可高效地传送高频信号的布线基板。差动信号用的外部连接焊盘19a的数目占外部连接焊盘19的比例为1～2成左右。由此，即使减小差动信号用的外部连接焊盘19a的直径d1，对布线基板与外部电路基板的连接可靠性的影响也小。
本发明不特定为上述的一实施方式，只要在不脱离本发明的主旨的范围内就能够进行各种变更。例如，上述一实施方式涉及的布线基板A，排列间距P3和排列间距P1大致为相同的间距。但是，排列间距P3只要为排列间距P1以下就没有特别限定。
在上述的一实施方式涉及的布线基板A中，绝缘基板10由绝缘板11、和在绝缘板的上下表面分别各层叠2层的绝缘层13形成。但是，层叠在绝缘板的上下表面的绝缘层的层数不被限定，在绝缘板的上下表面，层数可以不同。
在上述的一实施方式涉及的布线基板A中，在贯通孔12的壁面附着贯通导体16a、16b，在贯通孔12的内部填充树脂。但是，也可以将贯通导体填充到贯通孔中。

Claims (5)

1.一种布线基板，具备：
绝缘基板；
形成于绝缘基板的下表面的、彼此相邻的至少一对差动信号用的外部连接焊盘以及多个接地或电源用的外部连接焊盘；以及
形成于所述绝缘基板且与所述各外部连接焊盘电连接的贯通导体，
所述布线基板的特征在于，
所述各外部连接焊盘以二维的排列而形成，
所述差动信号用的外部连接焊盘的直径以及排列间距比所述接地或电源用的外部连接焊盘的直径以及排列间距小，
与所述差动信号用的外部连接焊盘连接的所述贯通导体的排列间距为所述差动信号用的外部连接焊盘的排列间距以下。
2.根据权利要求1所述的布线基板，其特征在于，
所述绝缘基板由绝缘板、和分别层叠于绝缘板的上下表面的至少1层绝缘层形成。
3.根据权利要求1所述的布线基板，其特征在于，
所述差动信号用的外部连接焊盘的直径比所述接地或电源用的外部连接焊盘的直径小100～300μm。
4.根据权利要求1所述的布线基板，其特征在于，
所述差动信号用的外部连接焊盘的排列间距比所述接地或电源用的外部连接焊盘的排列间距小0.35～0.8mm。
5.根据权利要求1所述的布线基板，其特征在于，
与所述差动信号用的外部连接焊盘连接的所述贯通导体的排列间距与所述差动信号用的外部连接焊盘的排列间距之差为0～0.25mm。
CN201510977251.XA 2014-12-27 2015-12-23 布线基板 Active CN105764252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-266824 2014-12-27
JP2014266824A JP6462360B2 (ja) 2014-12-27 2014-12-27 配線基板

Publications (2)

Publication Number Publication Date
CN105764252A true CN105764252A (zh) 2016-07-13
CN105764252B CN105764252B (zh) 2018-11-27

Family

ID=56166050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510977251.XA Active CN105764252B (zh) 2014-12-27 2015-12-23 布线基板

Country Status (5)

Country Link
US (1) US9480146B2 (zh)
JP (1) JP6462360B2 (zh)
KR (1) KR101843381B1 (zh)
CN (1) CN105764252B (zh)
TW (1) TWI628983B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102262073B1 (ko) * 2018-07-26 2021-06-08 교세라 가부시키가이샤 배선 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802885A (zh) * 2003-07-07 2006-07-12 艾利森电话股份有限公司 叠层电路板板间互连的测试
TW200642541A (en) * 2005-02-09 2006-12-01 Ngk Spark Plug Co Wiring board and capacitor to be built into wiring board
CN103379733A (zh) * 2012-04-23 2013-10-30 佳能株式会社 印刷布线板、半导体封装件和印刷电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198087A (ja) * 2001-12-26 2003-07-11 Toshiba Corp 配線板及びこれを用いた情報処理装置
US20050057906A1 (en) 2003-09-12 2005-03-17 Seiichi Nakatani Connector sheet and wiring board, and production processes of the same
TWI278268B (en) * 2006-02-23 2007-04-01 Via Tech Inc Arrangement of non-signal through vias and wiring board applying the same
TWI363411B (en) 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
JP2010034403A (ja) 2008-07-30 2010-02-12 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
JP5589601B2 (ja) * 2010-06-24 2014-09-17 日本電気株式会社 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
JP5586441B2 (ja) * 2010-11-30 2014-09-10 京セラＳｌｃテクノロジー株式会社 配線基板
KR101289186B1 (ko) 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8908387B2 (en) 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2014082393A (ja) 2012-10-18 2014-05-08 Canon Inc プリント回路板
KR20150002492A (ko) * 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802885A (zh) * 2003-07-07 2006-07-12 艾利森电话股份有限公司 叠层电路板板间互连的测试
TW200642541A (en) * 2005-02-09 2006-12-01 Ngk Spark Plug Co Wiring board and capacitor to be built into wiring board
CN103379733A (zh) * 2012-04-23 2013-10-30 佳能株式会社 印刷布线板、半导体封装件和印刷电路板

Also Published As

Publication number Publication date
JP6462360B2 (ja) 2019-01-30
US20160192475A1 (en) 2016-06-30
US9480146B2 (en) 2016-10-25
TW201633861A (zh) 2016-09-16
KR101843381B1 (ko) 2018-03-29
KR20160079657A (ko) 2016-07-06
CN105764252B (zh) 2018-11-27
TWI628983B (zh) 2018-07-01
JP2016127149A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
US9192044B2 (en) Printed wiring board, semiconductor package, and printed circuit board
US8119931B1 (en) Differential vertical structure for high density, low layer count packages
TWI573229B (zh) 配線基板
US20140027165A1 (en) Printed wiring board
TW201311065A (zh) 電子電路板
JP5311653B2 (ja) 配線基板
US9565750B2 (en) Wiring board for mounting a semiconductor element
CN105323956A (zh) 布线基板
US8227699B2 (en) Printed circuit board
JP6102770B2 (ja) 高周波モジュール
US9848488B1 (en) Electrical interface for printed circuit board, package and die
CN105764252A (zh) 布线基板
JP5981265B2 (ja) 配線基板
CN107360663B (zh) 可选择对应接地层的电路板结构
KR20090118747A (ko) 관통 전극을 가지는 반도체 칩 패키지 및 인쇄회로기판
TWI615933B (zh) 半導體裝置及其製造方法
JP6804261B2 (ja) 中継用印刷配線板
KR101607065B1 (ko) 공통 모드 필터 및 그 제조 방법
JP2020013917A (ja) 配線基板
JP6734750B2 (ja) 高周波パッケージ
JP2014038971A (ja) 配線基板
JP2013093521A (ja) 差動伝送線路および多層配線基板
JP2016081999A (ja) 回路基板及び電子装置
TWM429293U (en) Electronic circuit board
JP2008227105A (ja) 伝送線路実装基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant