TWI616280B - 锗 wafer grinding method - Google Patents

锗 wafer grinding method Download PDF

Info

Publication number
TWI616280B
TWI616280B TW104120856A TW104120856A TWI616280B TW I616280 B TWI616280 B TW I616280B TW 104120856 A TW104120856 A TW 104120856A TW 104120856 A TW104120856 A TW 104120856A TW I616280 B TWI616280 B TW I616280B
Authority
TW
Taiwan
Prior art keywords
polishing
slurry
wafer
hydrogen peroxide
tantalum
Prior art date
Application number
TW104120856A
Other languages
English (en)
Other versions
TW201603953A (zh
Inventor
Yasuo Nagaoka
Hiroji Aga
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of TW201603953A publication Critical patent/TW201603953A/zh
Application granted granted Critical
Publication of TWI616280B publication Critical patent/TWI616280B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一種鍺晶圓的研磨方法,係於表面以鍺所構成的鍺晶圓的研磨中,於含有矽酸膠的鹼性水溶液的第一研磨漿中添加雙氧水,使用經添加該雙氧水而成的第二研磨漿而研磨鍺晶圓的表面,其特徵在於:第一研磨漿中的該雙氧水的添加濃度,係相當於:相對於第一研磨漿的容量,以大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度,並使用經添加該雙氧水而成的第二研磨漿而研磨該鍺晶圓的表面。藉此提供的鍺晶圓的研磨方法,能使研磨後的Ge表面的表面粗糙度充分地變小,作為貼合用晶圓的情況也能充分抑制空洞與起泡等的界面缺陷的發生。

Description

鍺晶圓的研磨方法
本發明係關於一種鍺晶圓的研磨方法。
單晶鍺(Ge)比單晶矽(Si)有較高的電子電洞的遷移率,因此而被認為可將GeOI(Germanium On Insulator)用為作為次世代的CMOS(Complementary Metal Oxide Semiconductor)的基板。習知,有許多方法被提出作為GeOI的製作方法。
第一個已知的GeOI的製作方法係使用於利用離子注入剝離法的方法,而使用將由單晶鍺所構成的施體晶圓予以層轉移的方法(參考專利文獻1)。將以單晶矽所構成的操作晶圓(支承基板)之被氧化的表面予以接合於施體晶圓。之後為使Ge的薄層殘留於氧化矽上,而將施體晶圓與操作晶圓沿著劈開面分離(剝離)。然而,由於轉移的Ge層的表面粗糙度須藉由CMP(化學機械研磨)加工處理而難以形成有良好膜厚度均一性的Ge層。
再者,第二個已知的方法係於矽施體晶圓予以磊晶成長SiGe遞變層且於SiGe遞變層上磊晶成長Ge層的方法(參考專利文獻2)。之後藉由離子注入剝離法於操作晶圓上轉移Ge層或是SiGe/Ge層。然而,於SiGe遞變層上生長的Ge層的穿透錯位密度為106 ~108 cm-2 的程度而成為降低裝置的性能的主要原因。再者,由於會有自轉移後的SiGe/Ge層露出Ge層之故,而難以僅選擇性地蝕刻有高Ge含量的SiGe遞變層。
此二個方法,由於任一方法皆須要有將Ge的表面貼合於支持基板的步驟的緣故,Ge表面的表面粗糙度在將與支承基板貼合的Ge薄膜予以剝離時,必須予以研磨加工成平坦至不使空洞及起泡等的界面缺陷發生的程度。再者,於第一個方法的情況下,於剝離Ge薄膜後仍必須藉由CMP(化學機械研磨)加工Ge表面。
而且,作為單晶Ge基板的研磨方法,例如已知有記載於非專利文獻1的方法。作為非專利文獻1的結論(非專利文獻1的p.106),記載有對於Ge基板研磨劑(研磨漿),含有矽酸膠,且含有次氯酸鈉作為氧化劑或研磨促進劑的研磨漿可提供良好的研磨表面。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開平5-211128號公報 [專利文獻2]日本特開2008-141206號公報 [專利文獻3]日本特開2007-5562號公報 [非專利文獻]
。 [非專利文獻1]越山勇,以及其他3名,「於單晶鍺基板的化學機械研磨的氧化劑的效果」,研磨顆粒加工學會誌,Vol.50,No.2,2006年2月,p.102-106
[發明所欲解決之問題]
然而,使用次氯酸鈉作為氧化劑的酸性研磨漿,因研磨機並非耐酸性的緣故而有生鏽的顧慮。再者,因防鏽的對策會花費龐大的改造費用而不切實際。
再者,非專利文獻1雖記載利用過氧化氫作為氧化劑進行研磨,過氧化氫的添加量僅公開為1、5、20vol%(非專利文獻1的第7圖),並且有即使添加5vol%以上,研磨效率幾乎不變化因此研磨促進的效果為很小的記載,而對於使用過氧化氫作為氧化劑而言,成為否定的記載。推測為因研磨對象為單晶Ge基板,且研磨量未有實際上的限制的緣故,而意圖以提高研磨率來進行有效率地平坦化。
然而,實際以這些濃度添加過氧化氫並研磨Ge表面,研磨面的粗糙度無法充分地變小的緣故,作為貼合用的晶圓會經常發生空洞或起泡等的界面缺陷。
另一方面,於專利文獻3中記載,雖以含有矽酸膠、過氧化氫及有機膦酸的鹼性研磨漿研磨鍺晶圓,該實施例中研磨後的表面粗糙度(Ra)最小為0.385 nm的緣故,與非專利文獻1相同,貼合剝離此表面粗糙度的Ge表面而形成Ge薄膜,無法充分抑制空洞或起泡等的界面缺陷的發生。
如同以上的說明,以習知的研磨方法進行研磨Ge表面,因無法充分地使研磨後的表面粗糙度變小,故作為貼合用的晶圓使用的情況,則有無法充分地抑制空洞或起泡等的界面缺陷的發生的問題。
本發明的目的係提供一鍺晶圓的研磨方法,可解決這樣的問題,充分使研磨後的Ge表面的表面粗糙度變小,藉此即使作為貼合晶圓的情況下,也會充分抑制空洞或起泡等的界面缺陷的發生。 [解決問題之技術手段]
為達成上述目的,本發明提供一種鍺晶圓的研磨方法,係於表面以鍺所構成的鍺晶圓的研磨中,於含有矽酸膠的鹼性水溶液的第一研磨漿中添加雙氧水,使用經添加該雙氧水而成的第二研磨漿而研磨該鍺晶圓的表面,其特徵在於:該第一研磨漿中的該雙氧水的添加濃度,係相當於:相對於該第一研磨漿的容量,以大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度,並使用經添加該雙氧水而成的第二研磨漿而研磨該鍺晶圓的表面。
含有矽酸膠的鹼性水溶液的研磨漿(本發明中的第一研磨漿)一般使用於單晶矽晶圓的研磨,且量產技術亦已確立。雖使用此研磨漿在不添加過氧化氫下研磨Ge表面會完全沒有進展,但若對其添加微量的過氧化氫,亦即以相當於大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度來添加過氧化氫,使用經添加過氧化氫後的第二研磨漿研磨鍺晶圓的表面,可進行研磨且確實得到低表面粗糙度的Ge表面。再者,一般用於單晶矽晶圓的研磨的研磨漿中,僅添加上述濃度的微量的過氧化氫便可研磨Ge表面的緣故,有能夠就這樣直接地使用在量產技術已確立的單晶矽晶圓的研磨設備的優點,例如:直徑30mm的大直徑晶圓的Ge表面的研磨也能夠對應。另外,添加的雙氧水的容量的下限值大於0.001 vol%為佳,而大於0.003 vol%為更佳。
此時,該雙氧水的添加濃度,係相當於:相對於該第一研磨漿的容量,以大於0.005 vol%且0.05 vol%以下的容量添加30wt%的雙氧水的濃度為佳。
特別是,藉由使用添加濃度相當於:以大於0.005 vol%且0.05 vol%以下的容量添加30wt%的雙氧水的濃度的研磨漿,可更有效地減低表面粗糙度。
再者,此時該鍺晶圓可為於單晶矽晶圓上的最外層表面形成有以鍺所構成的磊晶層。
本發明的研磨方法可適合用於此種具有以鍺所構成的磊晶層的鍺晶圓的研磨。
此時,該以鍺所構成的磊晶層的厚度可為1μm以下。
本發明的研磨方法使鍺層的厚度變薄為1μm以下,可合適地實施於即使為限定研磨量的情況。
再者此時,待研磨的該鍺晶圓的表面的面粗糙度(RMS)可調整為0.20 nm以下。
如此一來,本發明中,即使在某種程度上已有良好的表面粗糙度的鍺晶圓的表面,亦可進行進一步使表面粗糙度變小的研磨。 〔對照先前技術之功效〕
本發明的鍺晶圓的研磨方法,可充分使研磨後的Ge表面的表面粗糙度變小,特別是,即使使用鍺晶圓作為貼合用晶圓的情況,亦能夠得到能充分抑制空洞或起泡等的界面缺陷的發生的鍺晶圓。
以下,關於本發明的實施方式進行說明,而本發明則未限定於此。 如同上述,以習知的研磨方法進行研磨Ge表面,無法使表面粗糙度充分變小的緣故,特別是使用鍺晶圓作為貼合用晶圓的情況,有無法充分抑制空洞或起泡等的界面缺陷的發生的問題。
因此,本發明人們為解決這樣的問題而努力研究的結果,想到於習知用於單晶矽基板的研磨的研磨漿中,將雙氧水以相當於:相對於研磨漿的容量,以大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度來添加,並用於研磨而可得到有良好粗糙度的鍺晶圓,而完成了本發明。
以下,關於本發明進行詳細的說明,於此,依照第1圖所示的流程圖說明本發明的鍺晶圓的研磨方法的一範例。
如第1圖的(a)所示,首先準備成為研磨對象的鍺晶圓。於此,本發明中提及的鍺晶圓係為受研磨的表面是以鍺所構成的晶圓。例如:亦可將全體以單晶鍺所構成的單晶鍺基板作為研磨對象,於單晶矽晶圓上的最外層表面構成有以鍺所構成的磊晶層的晶圓,或是亦可為於單晶矽晶圓等的支持基板上透過絕緣膜而形成鍺層的GeOI晶圓。
最外層表面以鍺所構成的磊晶層的晶圓,係能夠藉由例如於單晶矽晶圓或SOI晶圓上形成使SiGe層等的晶格常數緩和的緩衝層後並將Ge層磊晶成長而得到。本發明,特別適用於以鍺所構成的磊晶層的表面的研磨。
此時,可使以鍺所構成的磊晶層的厚度為1μm以下。如此使鍺層的厚度變薄為1μm以下,即使為限定研磨量的情況,本發明亦可合適地實施。
再者,可將待研磨的該鍺晶圓的表面的面粗糙度(RMS)調整為0.20 nm以下。
於以磊晶成長而製作Ge層的情況中,一般係於具有鏡面研磨面的基板上進行磊晶成長的緣故,Ge的磊晶層的表面原本(研磨前的階段)在某種程度上具有良好的粗糙度(RMS≦0.20 nm)。於將經成長Ge層而構成的鍺晶圓作為貼合用晶圓的情況中,為了極力減低空洞或起泡等的界面缺陷的發生,一度藉由將Ge層的表面進行微量的研磨而更降低表面粗糙度為佳。即使在該情況中,藉由本發明可進一步減低藉由研磨所致的表面粗糙度。
接下來,如第1圖的(b)所示,製作於研磨鍺晶圓時使用的第二研磨漿。本發明的研磨方法中,係藉由於含有矽酸膠的鹼性水溶液的第一研磨漿中添加雙氧水而製作出第二研磨漿,並使用該第二研磨漿而研磨鍺晶圓。可使用習知用於單晶矽基板的研磨的研磨漿作為第一研磨漿。於此,雙氧水的添加濃度,係相當於:相對於該第一研磨漿的容量,以大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度。經由使用以此濃度添加雙氧水的第二研磨漿於研磨中,可使鍺晶圓的表面粗糙度藉由研磨變小。此外,雖然由於雙氧水以30wt%的濃度提供的情況很多,故於此使用30wt%的濃度的雙氧水,但本發明則不限定於此,使用較濃濃度或是較稀濃度的雙氧水亦可。在此情況,只要調整添加的容量,便能夠可簡單地達到與本發明所規定的濃度相當的濃度。
再者,雙氧水的添加濃度,係相當於:相對於該第一研磨漿的容量,以大於0.005 vol%且0.05 vol%以下的容量添加30wt%的雙氧水的濃度為佳。以此濃度添加雙氧水可製作更使表面粗糙度變小的研磨漿。以上述方式進行,製作用於鍺晶圓的研磨的第二研磨漿。
接著,如第1圖的(c)所示,使用第1圖的(b)所製作出的第二研磨漿來研磨鍺晶圓。
於此,首先參考第2圖說明關於可使用於鍺晶圓的研磨的研磨裝置。
如第2圖所示,研磨裝置1可為單面研磨裝置,主要以貼附研磨墊4的工作台3、研磨漿供給機構5以及研磨頭2等所構成。再者,如第2圖所示,亦可具備用於進行對於鍺晶圓的至研磨頭2的裝載、自研磨頭2的卸載、以及研磨頭2的洗淨的工件台9與用於修整研磨墊4的刷子10等。研磨頭2可為例如陶瓷製的研磨頭等。再者,研磨墊4的材質可為例如麂皮材料等。
如此的研磨裝置1中,支承成為研磨對象的鍺晶圓於研磨頭2,自研磨漿供給機構5供給第二研磨漿7至研磨墊4上,同時一邊加壓使鍺晶圓的表面推壓至研磨墊4,一邊藉由鍺晶圓與工作台3的相對動作而研磨鍺晶圓的表面。
再者,實施鍺晶圓的研磨期間,經由具備貯存第二研磨漿7的貯存槽6、將貯存槽6內的第二研磨漿7送出至研磨墊4上的幫浦8等的研磨漿供給機構5連續地供給第二研磨漿7而使研磨墊4的表面常態地覆蓋有第二研磨漿7為佳。
如同上述,本發明的研磨方法在於研磨時,藉由使用添加上述濃度的雙氧水的第二研磨漿研磨鍺晶圓的表面,可使研磨後的Ge表面的表面粗糙度充分地變小。藉此,特別能夠得到即使是使用作為貼合用晶圓的情況中,亦能充分抑制空洞與起泡等的界面缺陷的發生的鍺晶圓。再者,於一般用於單晶矽晶圓的研磨的第一研磨漿中,僅添加上述濃度的微量的過氧化氫即可研磨Ge表面之故,不須特別的防鏽對策,有可直接使用量產技術已確立的單晶矽晶圓的研磨設備(例如第2圖所示的研磨裝置1)的優點,例如直徑300mm的大直徑的晶圓的Ge表面的研磨也能夠對應。 【實施例】。
以下顯示本發明的實施例與比較例而對本發明進行更具體的說明,但本發明則並未限定於此。
(實施例1) 依照第1圖所示的流程圖實施鍺晶圓的研磨。首先,準備下述的鍺晶圓。 (鍺晶圓) 作為鍺晶圓,準備透過直徑200mm的單晶矽晶圓上的最外層表面的緩衝層,磊晶成長為厚度500 nm的單晶Ge層的鍺晶圓。此鍺晶圓的單晶Ge層的表面粗糙度RMS為0.147 nm、Ra為0.112 nm。
上述鍺晶圓的研磨所使用的第二研磨漿係以下述方式製作。 (第一研磨漿) 作為添加雙氧水的第一研磨漿,使用以純水稀釋20倍(23℃、pH9)後的G3900RS(含有矽酸膠,Fujimi Incorporated公司製)。 (雙氧水) 作為添加於上述的第一研磨漿中的雙氧水,使用濃度為30wt%(質量%)者。 (第二研磨漿) 將濃度為30wt%的雙氧水,相對於上述第一研磨漿的容量,以0.005 vol%、0.015 vol%、0.050 vol%、0.100 vol%的濃度添加於上述第一研磨漿中,並將經添加雙氧水的四個種類的研磨漿使用於個別的研磨。
再者,將製作完成的第二研磨漿使用於第2圖所示的研磨裝置1中而進行鍺晶圓的研磨。此時的研磨負載為100gf/cm2 。再者,供給至研磨墊上的研磨漿供給量為200cc/min。
以原子力顯微鏡(AFM)、測定區域為30μm × 30μm測定研磨結束後的鍺晶圓的表面粗糙度。
實施例1以及後述的比較例1中測定的表面粗糙度RMS(nm)以及Ra(nm)顯示於表1與第3圖。
如同從表1及第3圖所得知,確認到鍺晶圓的表面粗糙度變成與研磨前相同、或更小的良好值。如此若使用經添加與以大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度相當的的濃度的雙氧水而成的研磨漿,可確認即使為對研磨前的表面粗糙度小的Ge表面(RMS≦0.20 nm)進行研磨的情況,亦可不導致表面粗糙度大幅度的惡化而進行研磨,減低研磨前的表面粗糙度並能得到更良好的值。
(比較例1) 除了將第一研磨漿中所添加的30wt%的雙氧水的添加量,相對於該第一研磨漿的容量,變成0 vol%(不添加)、0.120 vol%、0.150 vol %、0.249 vol%以外,以與實施例2相同的條件而製作第二研磨漿並使用於鍺晶圓的研磨,且以與實施例2相同的方法測定研磨後的鍺晶圓的表面粗糙度。
如同從表1及第3圖所得知,確認到相對於第一研磨漿的容量,雙氧水的添加濃度若大於0.100 vol%,鍺晶圓的表面粗糙度較研磨前會大幅地惡化。再者,不添加雙氧水的情況,鍺晶圓表面的研磨幾乎沒有進展。
[表1]
(實施例2) 除了作為第一研磨漿,使用以純水稀釋10倍(23℃、pH9)後的G3900RS(含有矽酸膠,Fujimi Incorporated公司製)以外,以與實施例1相同的條件而製作第二研磨漿並使用於鍺晶圓的研磨,且以與實施例1相同的方法測定研磨後的鍺晶圓的表面粗糙度。另外,研磨前的鍺晶圓的表面粗糙度RMS為0.131 nm。
實施例2以及後述的比較例2中測定的表面粗糙度RMS(nm)以及Ra(nm)顯示於表2與第3圖。
如表2與第3圖所示,確認到鍺晶圓的表面粗糙度變成與研磨前相同或更小的良好值。如此若使用經添加與以大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度相當的濃度的雙氧水而成的研磨漿,可確認即使為對研磨前的表面粗糙度小的Ge表面(RMS≦0.20 nm)進行研磨的情況,亦可不導致表面粗糙度大幅度的惡化而進行研磨,減低研磨前的表面粗糙度並能得到更良好的值。
(比較例2) 除了於第一研磨漿中的30wt%的雙氧水的添加量,相對於該第一研磨漿的容量,變成0 vol%(不添加)、0.120 vol%、0.150 vol %、0.249 vol%以外,以與實施例2相同的條件而製作第二研磨漿並使用於鍺晶圓的研磨,且以與實施例2相同的方法測定研磨後的鍺晶圓的表面粗糙度。另外,研磨前的鍺晶圓的表面粗糙度RMS為0.131 nm。
其結果,如同從表2及第3圖所得知,確認到雙氧水的添加濃度若相對於第一研磨漿的容量大於0.100 vol%,鍺晶圓的表面粗糙度較研磨前會大幅地惡化。再者,不添加雙氧水的情況,鍺晶圓表面的研磨幾乎沒有進展而結果使表面粗糙度惡化。
[表2]
此外,本發明並不限定於上述的實施例。上述實施例為舉例說明,凡具有與本發明的申請專利範圍所記載之技術思想實質上同樣之構成,產生相同的功效者,不論為何物皆包含在本發明的技術範圍內。例如,實施例1、2之中,雖為求簡單而以30wt%作為添加的雙氧水的濃度實施本發明的研磨方法,當然亦可使用30wt%以外的濃度的雙氧水。在該情況中,雙氧水的添加濃度,相當於以大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度即可。
1‧‧‧研磨裝置
2‧‧‧研磨頭
3‧‧‧工作台
4‧‧‧研磨墊
5‧‧‧研磨漿供給機構
6‧‧‧貯存槽
7‧‧‧第二研磨漿
8‧‧‧幫浦
9‧‧‧工件台
10‧‧‧刷子
[第1圖]係說明本發明的鍺晶圓的研磨方法的一範例的流程圖。 [第2圖]係顯示本發明的鍺晶圓的研磨方法中可使用的研磨裝置的一範例的概略圖。 [第3圖]係顯示實施例1、實施例2、比較例1以及比較例2中所測定的研磨後的鍺晶圓表面的面粗糙度(RMS)的顯示圖。

Claims (7)

  1. 一種鍺晶圓的研磨方法,係於表面以鍺所構成的鍺晶圓的研磨中,於含有矽酸膠的鹼性水溶液的第一研磨漿中添加雙氧水,使用經添加該雙氧水而成的第二研磨漿而研磨該鍺晶圓的表面,其特徵在於: 該第一研磨漿中的該雙氧水的添加濃度,係相當於:相對於該第一研磨漿的容量,以大於0 vol%且0.1 vol%以下的容量添加30wt%的雙氧水的濃度,並使用經添加該雙氧水而成的第二研磨漿而研磨該鍺晶圓的表面。
  2. 如請求項1所述的鍺晶圓的研磨方法,其中該雙氧水的添加濃度,係相當於:相對於該第一研磨漿的容量,以大於0.005 vol%且0.05 vol%以下的容量添加30wt%的雙氧水的濃度。
  3. 如請求項1所述的鍺晶圓的研磨方法,其中該鍺晶圓係為於單晶矽晶圓上的最外層表面構成有以鍺所構成的磊晶層。
  4. 如請求項2所述的鍺晶圓的研磨方法,其中該鍺晶圓係為於單晶矽晶圓上的最外層表面構成有以鍺所構成的磊晶層。
  5. 如請求項3所述的鍺晶圓的研磨方法,其中該以鍺所構成的磊晶層的厚度為1μm以下。
  6. 如請求項4所述的鍺晶圓的研磨方法,其中該以鍺所構成的磊晶層的厚度為1μm以下。
  7. 如請求項1至6中任一項所述的鍺晶圓的研磨方法,其中待研磨的該鍺晶圓的面粗糙度(RMS)係調整為0.20 nm以下。
TW104120856A 2014-07-28 2015-06-26 锗 wafer grinding method TWI616280B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014152784A JP6094541B2 (ja) 2014-07-28 2014-07-28 ゲルマニウムウェーハの研磨方法

Publications (2)

Publication Number Publication Date
TW201603953A TW201603953A (zh) 2016-02-01
TWI616280B true TWI616280B (zh) 2018-03-01

Family

ID=55216993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120856A TWI616280B (zh) 2014-07-28 2015-06-26 锗 wafer grinding method

Country Status (8)

Country Link
US (1) US20170216992A1 (zh)
EP (1) EP3176810B1 (zh)
JP (1) JP6094541B2 (zh)
KR (1) KR102370980B1 (zh)
CN (1) CN106537561B (zh)
SG (1) SG11201700394YA (zh)
TW (1) TWI616280B (zh)
WO (1) WO2016017063A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660654B (zh) * 2019-09-30 2022-05-03 闽南师范大学 一种超高质量SOI基键合Ge薄膜的制备方法
CN115070512B (zh) * 2022-03-11 2024-04-26 北京爱瑞思光学仪器有限公司 一种锗晶片的双抛工艺、装置及锗晶片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5938505A (en) * 1997-01-10 1999-08-17 Texas Instruments Incorporated High selectivity oxide to nitride slurry
US20060163206A1 (en) * 2005-01-25 2006-07-27 Irina Belov Novel polishing slurries and abrasive-free solutions having a multifunctional activator
TW201200583A (en) * 2010-06-01 2012-01-01 Applied Materials Inc Chemical planarization of copper wafer polishing
TW201247855A (en) * 2011-04-28 2012-12-01 Rohm & Haas Elect Mat Chemical mechanical polishing composition and method for polishing germanium-antimony-tellurium alloys
TW201323590A (zh) * 2011-08-01 2013-06-16 Basf Se 一種製造半導體裝置的方法,其包含在包含特定有機化合物之CMP組成物的存在下化學機械拋光元素鍺及/或Si1-x Gex材料
TW201348360A (zh) * 2012-04-18 2013-12-01 Fujimi Inc 硏磨用組成物

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3429080A (en) * 1966-05-02 1969-02-25 Tizon Chem Corp Composition for polishing crystalline silicon and germanium and process
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0853335A3 (en) * 1997-01-10 1999-01-07 Texas Instruments Incorporated Slurry and process for the mechano-chemical polishing of semiconductor devices
US6524167B1 (en) * 2000-10-27 2003-02-25 Applied Materials, Inc. Method and composition for the selective removal of residual materials and barrier materials during substrate planarization
US7128825B2 (en) 2001-03-14 2006-10-31 Applied Materials, Inc. Method and composition for polishing a substrate
CN101611116A (zh) * 2005-01-25 2009-12-23 普莱克斯S.T.技术有限公司 含有多功能活化剂的新的抛光浆和无磨料溶液
JP4749775B2 (ja) 2005-06-23 2011-08-17 山口精研工業株式会社 ウェーハ研磨液組成物及びウェーハ研磨方法
KR100818996B1 (ko) * 2006-06-19 2008-04-04 삼성전자주식회사 금속배선 연마용 슬러리
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
US8981427B2 (en) * 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5938505A (en) * 1997-01-10 1999-08-17 Texas Instruments Incorporated High selectivity oxide to nitride slurry
US20060163206A1 (en) * 2005-01-25 2006-07-27 Irina Belov Novel polishing slurries and abrasive-free solutions having a multifunctional activator
TW201200583A (en) * 2010-06-01 2012-01-01 Applied Materials Inc Chemical planarization of copper wafer polishing
TW201247855A (en) * 2011-04-28 2012-12-01 Rohm & Haas Elect Mat Chemical mechanical polishing composition and method for polishing germanium-antimony-tellurium alloys
TW201323590A (zh) * 2011-08-01 2013-06-16 Basf Se 一種製造半導體裝置的方法,其包含在包含特定有機化合物之CMP組成物的存在下化學機械拋光元素鍺及/或Si1-x Gex材料
TW201348360A (zh) * 2012-04-18 2013-12-01 Fujimi Inc 硏磨用組成物

Also Published As

Publication number Publication date
KR20170038809A (ko) 2017-04-07
US20170216992A1 (en) 2017-08-03
CN106537561A (zh) 2017-03-22
WO2016017063A1 (ja) 2016-02-04
JP2016031971A (ja) 2016-03-07
TW201603953A (zh) 2016-02-01
SG11201700394YA (en) 2017-03-30
EP3176810A4 (en) 2018-08-29
KR102370980B1 (ko) 2022-03-07
CN106537561B (zh) 2019-11-15
JP6094541B2 (ja) 2017-03-15
EP3176810A1 (en) 2017-06-07
EP3176810B1 (en) 2019-12-04

Similar Documents

Publication Publication Date Title
US7713842B2 (en) Method for producing bonded wafer
JP4828230B2 (ja) Soiウェーハの製造方法
KR102312812B1 (ko) 접합 soi 웨이퍼의 제조방법
US20060288929A1 (en) Polar surface preparation of nitride substrates
Deng et al. Plasma-assisted polishing of gallium nitride to obtain a pit-free and atomically flat surface
US20060267024A1 (en) Semiconductor layer structure and process for producing a semiconductor layer structure
TWI567811B (zh) 拋光半導體晶圓兩面的方法
JP2004311526A (ja) 半導体基板およびその製造方法
TW201705382A (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
JP5572085B2 (ja) Soiウェーハの製造方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
US8048769B2 (en) Method for producing bonded wafer
KR102327330B1 (ko) Soi웨이퍼의 제조방법
JP4414433B2 (ja) SiC薄膜におけるエピ前表面処理方法
TWI616280B (zh) 锗 wafer grinding method
US20170301772A1 (en) GaN DEVICES FABRICATED VIA WAFER BONDING
US7033905B2 (en) Recycling of a wafer comprising a buffer layer after having separated a thin layer therefrom by mechanical means
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
Deng et al. Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing
JP4613656B2 (ja) 半導体ウエーハの製造方法
Teugels et al. Improving defectivity for III-V CMP processes for< 10 nm technology nodes
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP5953340B2 (ja) 貼り合わせ基板の製造方法
JP2009182243A (ja) 半導体結晶ウェハの面取部の鏡面加工方法およびその方法で得られるウェハ