TWI600913B - 電源電壓變化對照電路、電源電壓變化對照方法及半導體積體電路 - Google Patents

電源電壓變化對照電路、電源電壓變化對照方法及半導體積體電路 Download PDF

Info

Publication number
TWI600913B
TWI600913B TW103124320A TW103124320A TWI600913B TW I600913 B TWI600913 B TW I600913B TW 103124320 A TW103124320 A TW 103124320A TW 103124320 A TW103124320 A TW 103124320A TW I600913 B TWI600913 B TW I600913B
Authority
TW
Taiwan
Prior art keywords
voltage
power supply
circuit
determination
supply voltage
Prior art date
Application number
TW103124320A
Other languages
English (en)
Other versions
TW201516432A (zh
Inventor
空岡誠實
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201516432A publication Critical patent/TW201516432A/zh
Application granted granted Critical
Publication of TWI600913B publication Critical patent/TWI600913B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

電源電壓變化對照電路、電源電壓變化對照方法及半導體積體電路
本發明，係關於電源電壓變化對照電路、電源電壓變化對照方法及半導體積體電路，例如適合於將半導體積體電路設定為測試模式用途之電源電壓變化對照電路、及電源電壓變化對照方法、以及具有電源電壓變化對照電路之半導體積體電路。
已知產生用來將微控制器等半導體積體電路設定為測試模式之試驗信號之試驗信號產生電路。例如，專利文獻1所揭示之半導體裝置之試驗信號產生電路，包含高電壓偵測電路、計數器、試驗信號鎖存器。高電壓偵測電路，判定是否已對第1輸入端子輸入高於通常電源電壓之電壓。計數器，就於對第1輸入端子輸入高於通常電源電壓之電壓的期間對第2輸入端子輸入之時脈信號進行計數。試驗信號鎖存器，在計數器的計數值為既定計數值後，即產生試驗信號。
專利文獻2所揭示之半導體裝置之試驗信號產生電路，包含高電壓偵測電路、計數器、試驗信號閂鎖電路。高電壓偵測電路，判定是否已對輸入端子輸入高於通常電源電壓之電壓，輸出高電壓偵測信號。計數器，對高電壓偵測信號進行計數。試驗信號閂鎖電路，在計數器的計數值為既定計數值後，即產生試驗信號。
專利文獻3所揭示之測試信號產生電路，包含第1至第3電壓比較器，及邏輯性處理此等的輸出的組合電路。第1電壓比較器比較電源電壓與第1參考電壓。第2電壓比較器比較電源電壓與第2參考電壓。第3電壓比較器比較電源電壓與第3參考電壓。第1參考電壓高於第2參考電壓，第2參考電壓高於第3參考電壓。組合電路，既定電壓波形之電源電壓輸入第1至第3電壓比較器時，一旦偵測到自第1至第3電壓比較器輸出的輸出圖案，即產生測試信號。產生測試信號後，測試對象之電路即設定為測試模式。 【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開平4-147074號公報 【專利文獻2】日本特開平6-207971號公報 【專利文獻3】日本特開平6-309475號公報
【發明所欲解決之課題】
專利文獻1及專利文獻2所揭示之試驗信號產生電路中，將判定對象之輸入電壓與一個既定電壓位準比較。發明人發現，與輸入電壓比較之既定電壓位準係一個，故難以降低試驗信號發生裝置可產生試驗信號之期待電壓變化與輸入電壓變化碰巧一致之機率。
專利文獻3所揭示之測試信號產生裝置中，將判定對象之電源電壓與複數參考電壓比較。發明人發現，藉由增加參考電壓的數量，可降低測試信號產生裝置可產生測試信號之期待電壓變化與電源電壓變化碰巧一致之機率。然而，測試信號產生裝置中參考電壓的數量增加後，電壓比較器之數即會增加，導致電路規模增大。
其他課題與新穎特徵，將會由本說明書之記述及附圖明白揭示。 【解決課題之手段】
依一實施形態之電源電壓變化對照電路，根據電源電壓與參考電壓之一方的電壓之分壓電壓、與該電源電壓與該參考電壓之另一方的電壓的比較結果，判定該電源電壓，根據該電源電壓之判定結果，變更該一方的電壓與該分壓電壓之比。 【發明之效果】
依上述一實施形態，可抑制對照電源電壓變化之電路的電路規模增大，同時降低電源電壓變化與期待電壓變化碰巧一致之機率。
以下，參照圖式，說明電源電壓變化對照電路、電源電壓變化對照方法、電源電壓變化對照電路之控制方法之程式、及半導體積體電路之實施形態。為使說明更加明確，以下之記載及圖式，經適當省略及簡化。且於各圖式，對同一要素賦予同一符號，因應所需省略重複說明。
(實施形態1) 圖1，係依實施形態1之電源電壓變化對照電路20A之電路構成圖。電源電壓變化對照電路20A，判定作為監視對象之電源電壓PSV之變化是否與既定期待電壓變化一致，藉此，進行電源電壓變化之對照。在此，期待電壓變化，係電源電壓變化對照電路20A可產生鎖定解除信號LCS之電壓變化。
電源電壓變化對照電路20A，包含比較器判定電壓設定電路5、比較器3及4、電壓判定電路8、判定電壓設定值輸出電路7。比較器判定電壓設定電路5，產生作為電源電壓PSV之分壓電壓的上限比較用電壓UCV及下限比較用電壓LCV。比較器3，比較參考電壓RV1與上限比較用電壓UCV。比較器4，比較參考電壓RV1與下限比較用電壓LCV。電壓判定電路8，根據參考電壓RV1與上限比較用電壓UCV的比較結果、及參考電壓RV1與下限比較用電壓LCV的比較結果，判定電源電壓PSV。判定電壓設定值輸出電路7，根據電源電壓PSV之判定結果，變更電源電壓PSV與上限比較用電壓UCV之比K1、及電源電壓PSV與下限比較用電壓LCV之比K2。
依本實施形態，可不增加比較器的數量，而增加與電源電壓PSV比較之期待電壓位準的數量。其理由在於，根據參考電壓RV1與上限比較用電壓UCV的比較結果、及參考電壓RV1與下限比較用電壓LCV的比較結果，變更電源電壓PSV與上限比較用電壓UCV之比K1、及電源電壓PSV與下限比較用電壓LCV之比K2。因此，可抑制電源電壓變化對照電路20A之電路規模增大，同時降低電源電壓PSV與期待電壓變化碰巧一致之機率。因此，可防止不知期待電壓變化之第三者不正當地產生鎖定解除信號LCS。且可抑制電路規模增大，故可抑制消耗電流增加。
其次，詳細說明電源電壓變化對照電路20A之構成。
電源電壓變化對照電路20A，包含監視對象電源1、BGR(Band Gap Reference)電路2、比較器3、比較器4、比較器判定電壓設定電路5、附有反相器之AND閘6、判定電壓設定值輸出電路7、電壓判定電路8、電壓判定控制電路9。
監視對象電源1，係例如具有電源電壓變化對照電路20A之半導體積體電路之電源端子。監視對象電源1，將電源電壓PSV輸出予BGR電路2及比較器判定電壓設定電路5。BGR電路2，係自電源電壓PSV產生參考電壓RV1之參考電壓產生電路。BGR電路2中，即使電源電壓PSV變動，亦保持參考電壓RV1於既定之定電壓。BGR電路2，將參考電壓RV1輸出予比較器3及4之+輸入端子。
比較器判定電壓設定電路5，包含電阻分壓電路12及13。電阻分壓電路12，自電源電壓PSV產生上限比較用電壓UCV，輸出予比較器3之−輸入端子。電阻分壓電路13，自電源電壓PSV產生下限比較用電壓LCV，輸出予比較器4之−輸入端子。上限比較用電壓UCV及下限比較用電壓LCV，係電源電壓PSV之分壓電壓。比較器判定電壓設定電路5，根據判定電壓設定信號DVS，同時設定電源電壓PSV與上限比較用電壓UCV之比K1、及電源電壓PSV與下限比較用電壓LCV之比K2。在此，判定電壓設定信號DVS，表示期待電壓範圍的上限電壓與下限電壓。
比較器判定電壓設定電路5，設定電阻分壓電路12的電阻值，藉此，設定比K1，俾電源電壓PSV與上限電壓一致時，上限比較用電壓UCV與參考電壓RV1一致。比較器判定電壓設定電路5，設定電阻分壓電路13的電阻值，藉此，設定比K2，俾電源電壓PSV與下限電壓一致時，下限比較用電壓LCV與參考電壓RV1一致。判定電壓設定信號DVS表示的上限電壓與下限電壓一旦變化，比較器判定電壓設定電路5，即變更比K1及K2，俾對應新的上限電壓與下限電壓。
比較器3，進行電壓上限比較。比較器3，比較對+輸入端子施加的參考電壓RV1與對−輸入端子施加的上限比較用電壓UCV，將表示比較結果之數位信號的比較器輸出信號UCO，輸出予附有反相器之AND閘6的附有反相器之輸入端子。相較於參考電壓RV1，上限比較用電壓UCV較低時，比較器輸出信號UCO為低位準，相較於參考電壓RV1，上限比較用電壓UCV較高時，比較器輸出信號UCO為高位準。換言之，相較於判定電壓設定信號DVS表示的上限電壓，電源電壓PSV較低時，比較器輸出信號UCO為低位準，相較於判定電壓設定信號DVS表示的上限電壓，電源電壓PSV較高時，比較器輸出信號UCO為高位準。
比較器4，進行電壓下限比較。比較器4，比較對+輸入端子施加的參考電壓RV1、與對−輸入端子施加的下限比較用電壓LCV，將表示比較結果之數位信號的比較器輸出信號LCO，輸出予附有反相器之AND閘6的其他輸入端子。相較於參考電壓RV1，下限比較用電壓LCV較低時，比較器輸出信號LCO為低位準，相較於參考電壓RV1，下限比較用電壓LCV較高時，比較器輸出信號LCO為高位準。換言之，相較於判定電壓設定信號DVS表示的下限電壓，電源電壓PSV較低時，比較器輸出信號LCO為低位準，相較於判定電壓設定信號DVS表示的下限電壓，電源電壓PSV較高時，比較器輸出信號LCO為高位準。
附有反相器之AND閘6，根據比較器輸出信號UCO及LCO，將邏輯閘輸出信號LGO輸出予電壓判定電路8。比較器輸出信號UCO為低位準，且比較器輸出信號LCO為高位準時，邏輯閘輸出信號LGO為高位準，其他情形下，邏輯閘輸出信號LGO為低位準。換言之，電源電壓PSV進入判定電壓設定信號DVS表示的上限電壓與下限電壓之間時，邏輯閘輸出信號LGO為高位準，電源電壓PSV未進入上限電壓與下限電壓之間時，邏輯閘輸出信號LGO為低位準。
電壓判定電路8，自電壓判定控制電路9接受電壓判定實施命令信號VDC後，即判定電源電壓PSV是否在期待電壓範圍內，將表示判定結果之電壓判定結果信號VDR，輸出予電壓判定控制電路9。電壓判定電路8，在邏輯閘輸出信號LGO為高位準時，判定電源電壓PSV在期待電壓範圍內。電壓判定電路8，在邏輯閘輸出信號LGO為低位準時，判定電源電壓PSV在期待電壓範圍外。
電壓判定控制電路9，控制判定電源電壓PSV之變化與期待電壓變化是否一致之程序整體。電壓判定控制電路9，包含判定步驟計數器10、WAIT計數器11。判定步驟計數器10，對判定步驟數計數。電壓判定控制電路9，將表示判定步驟計數器10的計數值(判定步驟編號)之判定步驟編號信號DSN，輸出予判定電壓設定值輸出電路7。判定步驟計數器10可採取之複數計數值，分別對應複數判定步驟。且電壓判定控制電路9，使用WAIT計數器11，確保判定步驟間的等待時間(WAIT時間)。
判定電壓設定值輸出電路7，保持分別與複數計數值相對應的複數設定值群組。各設定值群組，包含期待電壓範圍的上限電壓與下限電壓。判定電壓設定值輸出電路7，輸出判定電壓設定信號DVS，將對應判定步驟編號信號DSN表示的計數值的期待電壓範圍的上限電壓與下限電壓，傳達予比較器判定電壓設定電路5。
依本實施形態，根據電源電壓PSV之變化產生鎖定解除信號LCS，故不需用以產生鎖定解除信號LCS之專用端子。且參考電壓RV1自電源電壓PSV產生，故不需用以產生參考電壓RV1之專用電源。且包含兩個比較器3及4，藉此，可同時進行上限電壓判定與下限電壓判定。因此，可縮短對照所需之時間。
圖2，係顯示電源電壓變化對照電路20A的動作之流程圖。電源電壓變化對照電路20A，變更電源電壓PSV與上限比較用電壓UCV之比K1、及電源電壓PSV與下限比較用電壓LCV之比K2，重複判定步驟，判定電源電壓PSV之變化是否與既定期待電壓變化一致。判定步驟，包含自電源電壓PSV產生上限比較用電壓UCV及下限比較用電壓LCV、比較參考電壓RV1與上限比較用電壓UCV、比較參考電壓RV1與下限比較用電壓LCV、根據比較結果，判定電源電壓PSV是否與既定期待電壓一致。電源電壓變化對照電路20A，在電源電壓PSV與既定期待電壓一致時，進行下列判定步驟。
其次，詳細說明電源電壓變化對照電路20A的動作。電壓判定控制電路9接受「指示開始對照電源電壓變化」之觸發信號TS後，即朝步驟S10前進。觸發信號TS，係例如重置解除信號或來自未圖示之CPU(Central Processing Unit)之命令。
(步驟S10) 電壓判定控制電路9，將判定步驟計數器10的計數值初始化為1，將判定步驟編號信號DSN輸出予判定電壓設定值輸出電路7，傳達判定步驟計數器10的計數值。
(步驟S12) 判定電壓設定值輸出電路7，將判定電壓設定信號DVS輸出予比較器判定電壓設定電路5，傳達「與判定步驟編號信號DSN表示的計數值相對應的設定值群組」(期待電壓範圍的上限電壓與下限電壓)。比較器判定電壓設定電路5，根據判定電壓設定信號DVS，設定電阻分壓電路12與13的電阻值，藉此，設定比K1及K2。其結果，電源電壓PSV與判定電壓設定信號DVS表示的上限電壓一致時，設定上限比較用電壓UCV，俾上限比較用電壓UCV與參考電壓RV1一致，電源電壓PSV與判定電壓設定信號DVS表示的下限電壓一致時，設定下限比較用電壓LCV，俾下限比較用電壓LCV與參考電壓RV1一致。
(步驟S14) 電壓判定控制電路9之WAIT計數器11，量測：於步驟S10輸出表示判定步驟計數器10的計數值的判定步驟編號信號DSN時起之經過時間。WAIT計數器11，例如對時脈計數，藉此量測經過時間。電壓判定控制電路9，迄於經過時間為既定等待時間為止，不輸出對電壓判定電路8指示「實施電壓判定」之電壓判定實施命令信號VDC。藉此，電壓判定控制電路9，確保將作為設定值的上限電壓與下限電壓反映於比較器3與4所需的等待時間。
(步驟S20) 電阻分壓電路12自電源電壓PSV產生上限比較用電壓UCV，電阻分壓電路13自電源電壓PSV產生下限比較用電壓LCV。比較器3，比較參考電壓RV1與上限比較用電壓UCV，輸出表示比較結果之比較器輸出信號UCO。比較器4，比較參考電壓RV1與下限比較用電壓LCV，輸出表示比較結果之比較器輸出信號LCO。附有反相器之AND閘6，根據比較器輸出信號UCO及LCO，輸出邏輯閘輸出信號LGO。
電壓判定控制電路9，輸出電壓判定實施命令信號VDC，對電壓判定電路8指示實施電壓判定。電壓判定電路8，接受電壓判定實施命令信號VDC後，即判定電源電壓PSV。邏輯閘輸出信號LGO為高位準時，電壓判定電路8，判定電源電壓PSV在期待電壓範圍內，判定電源電壓PSV與期待電壓一致。邏輯閘輸出信號LGO為低位準時，電壓判定電路8，判定電源電壓PSV在期待電壓範圍外，判定電源電壓PSV與期待電壓不一致。電壓判定電路8，將邏輯閘輸出信號LGO為高位準時電壓判定結果為PASS之事，及邏輯閘輸出信號LGO為低位準時電壓判定結果為FAIL之事，以電壓判定結果信號VDR傳達予電壓判定控制電路9。
(步驟S30) 於步驟S20，電壓判定結果為FAIL時，回到步驟S20。於步驟S20，電壓判定結果為PASS時，朝步驟S40前進。
(步驟S40) 電壓判定控制電路9，在電壓判定結果為PASS時，更新(遞增)判定步驟計數器10的計數值。換言之，判定步驟計數器10，根據電壓判定電路8輸出之電源電壓PSV之判定結果，對判定步驟數計數。電壓判定控制電路9，將判定步驟編號信號DSN輸出予判定電壓設定值輸出電路7，傳達更新後的計數值。
(步驟S42) 電壓判定設定值輸出電路7，根據判定步驟編號信號DSN值，變更判定電壓設定信號DVS。具體而言，電壓判定設定值輸出電路7，將表示「與判定步驟編號信號DSN表示之更新後的計數值相對應的設定值」(期待電壓範圍的上限電壓與下限電壓)之判定電壓設定信號DVS，加以輸出。比較器判定電壓設定電路5，根據判定電壓設定信號DVS值，變更電阻分壓電路12與13的電阻值。具體而言，比較器判定電壓設定電路5，根據與更新後的計數值相對應的設定值，設定電阻分壓電路12與13的電阻值。換言之，電壓判定設定值輸出電路7，根據與更新後的計數值相對應的設定值，設定比K1及K2。
(步驟S50) 電壓判定控制電路9之WAIT計數器11，量測：於步驟S40，輸出表示判定步驟計數器10之更新後的計數值的判定步驟編號信號DSN時起之經過時間。電壓判定控制電路9，迄於經過時間為既定等待時間為止，不將「電壓判定實施命令信號VDC」輸出予電壓判定電路8。藉此，電壓判定控制電路9，確保下一電壓判定步驟為止的等待時間。藉由等待時間，確保變更電源電壓PSV之時間，及將對應更新後的計數值的上限電壓與下限電壓反映於比較器3與4之設定時間。
(步驟S60、S70) 電源電壓變化對照電路20A，藉由與步驟S20相同的動作進行電壓判定(步驟S60)。於步驟S60，電壓判定結果為FAIL時，回到步驟S10，於步驟S60，電壓判定結果為PASS時，朝步驟S80前進(步驟S70)。
(步驟S80) 電壓判定控制電路9，以判定步驟計數器10之溢位旗標判定「判定步驟計數器10的計數值」是否為最終值。判定步驟計數器10的計數值係最終值時，換言之，計數值係判定步驟數之上限值時，電壓判定控制電路9判定電源電壓PSV之變化與期待電壓變化一致，朝步驟S90前進。判定步驟計數器10的計數值非最終值時，回到步驟S40。
(步驟S90) 電壓判定控制電路9，輸出指示「解除存取保護對象之電路(後述)之鎖定」的鎖定解除信號LCS。回應鎖定解除信號LCS，解除存取保護對象之電路鎖定，將具有存取保護對象之電路的半導體積體電路轉移為測試模式。
又，於上述說明判定步驟計數器10雖係步升計數器，但亦可作為判定步驟計數器10使用步降計數器。
圖3，係顯示電源電壓變化對照電路20A的動作及電源電壓PSV之變化的時序圖。使用者，具有分別與複數電壓判定步驟相對應的複數設定值群組、及電壓判定步驟間的等待時間之資訊。在此，各設定值群組，包含期待電壓範圍的上限電壓與下限電壓。使用者使用的電源電壓供給裝置(不圖示)，使電源電壓PSV如圖3所示變化。電源電壓供給裝置，根據複數設定值群組，控制電源電壓PSV的電壓位準，根據觸發信號TS的時機與電壓判定步驟間的等待時間，控制電源電壓PSV的變化時機。圖3所示之例中，電壓判定步驟的數量為3。三個電壓判定步驟，係步驟1~3。
區間T1中，電源電壓變化對照電路20A，進行步驟S10、S12、及S14的動作。電源電壓變化對照電路20A，回應觸發信號TS，將判定步驟計數器10的計數值初始化為1，根據作為前頭步驟之步驟1中的上限電壓與下限電壓，設定電阻分壓電路12與13的電阻值。在此，步驟1中的上限電壓與下限電壓分別為5.0V及4.0V。另一方面，電源電壓供給裝置，回應觸發信號TS，使電源電壓PSV自通常電壓的5.0V朝步驟1中的上限電壓與下限電壓之間的電壓(例如，4.5V)變化。又，省略步驟S14的等待時間之圖示。
區間T2中，電源電壓變化對照電路20A，進行步驟S20及S30的動作。電源電壓變化對照電路20A，進行步驟1之電壓判定，判定電源電壓PSV進入上限電壓的5.0V與下限電壓的4.0V之間。另一方面，電源電壓供給裝置，將電源電壓PSV保持為步驟1中的上限電壓與下限電壓之間的電壓。
區間T3中，電源電壓變化對照電路20A，進行步驟S40、S42、及S50的動作。電壓判定控制電路9，將判定步驟計數器10的計數值遞增為2。比較器判定電壓設定電路5，變更電阻分壓電路12與13的電阻值，設定為對應步驟2中的上限電壓與下限電壓的電阻值。步驟2中的上限電壓與下限電壓分別為3.0V及2.0V。另一方面，電源電壓供給裝置，使電源電壓PSV自步驟1中的上限電壓與下限電壓之間的電壓，朝步驟2中的上限電壓與下限電壓之間的電壓(例如，2.5V)變化。藉由步驟S50的等待時間，確保變更電源電壓PSV之時間，及步驟2中之將上限電壓與下限電壓反映於比較器3與4之設定時間。
區間T4中，電源電壓變化對照電路20A，進行步驟S60及S70的動作。電源電壓變化對照電路20A，進行步驟2之電壓判定，判定電源電壓PSV進入上限電壓的3.0V與下限電壓的2.0V之間。另一方面，電源電壓供給裝置，將電源電壓PSV保持為步驟2中的上限電壓與下限電壓之間的電壓。
區間T5中，電源電壓變化對照電路20A，進行步驟S40、S42、及S50的動作。電壓判定控制電路9，將判定步驟計數器10的計數值遞增為3。比較器判定電壓設定電路5，變更電阻分壓電路12與13的電阻值，設定為對應步驟3中的上限電壓與下限電壓的電阻值。步驟3中的上限電壓與下限電壓分別為4.0V及3.0V。另一方面，電源電壓供給裝置，使電源電壓PSV自步驟2中的上限電壓與下限電壓之間的電壓，朝步驟3中的上限電壓與下限電壓之間的電壓(例如，3.5V)變化。藉由步驟S50的等待時間，確保變更電源電壓PSV之時間，及步驟3中的將上限電壓與下限電壓反映於比較器3與4之設定時間。
區間T6中，電源電壓變化對照電路20A，進行步驟S60、S70、S80、及S90的動作。電源電壓變化對照電路20A，進行步驟3之電壓判定，判定電源電壓PSV進入上限電壓的4.0V與下限電壓的3.0V之間。步驟3係最終步驟，故電壓判定控制電路9輸出鎖定解除信號LCS。另一方面，電源電壓供給裝置，將電源電壓PSV保持為步驟3中的上限電壓與下限電壓之間的電壓。
區間T7中，電源電壓供給裝置，使電源電壓PSV回到通常電壓的5.0V。
又，電壓判定控制電路9進行之電源電壓變化對照電路20A之控制方法，亦可藉由根據程式動作之電腦進行。該控制方法，包含將表示計數值之判定步驟編號信號DSN輸出予判定電壓設定值輸出電路7、將電壓判定實施命令信號VDC輸出予電壓判定電路8、根據電壓判定結果信號VDR更新計數值。
在此，比較器判定電壓設定電路5，產生作為電源電壓PSV之分壓電壓的上限比較用電壓UCV及下限比較用電壓LCV。比較器3，比較參考電壓RV1與上限比較用電壓UCV。比較器4，比較參考電壓RV1與下限比較用電壓LCV。電壓判定電路8，接受電壓判定實施命令信號VDC後，即根據比較器3及4輸出之比較器輸出信號UCO及LCO判定電源電壓PSV，輸出表示判定結果之電壓判定結果信號VDR。判定電壓設定值輸出電路7，根據與判定步驟編號信號DSN值相對應的既定設定值，設定電源電壓PSV與上限比較用電壓UCV之比K1、及電源電壓PSV與下限比較用電壓LCV之比K2。
該控制方法，亦可包含：在「輸出判定步驟編號信號DSN起，至輸出電壓判定實施命令信號VDC為止」的期間，確保既定等待時間。該控制方法，亦可包含在計數值係最終值，且電壓判定結果信號VDR表示電源電壓PSV處於既定期待電壓範圍內時，輸出指示「解除存取保護對象之電路鎖定」的鎖定解除信號LCS。
(實施形態1之變形例) 其次，說明實施形態1之變形例。
參照圖4即知，依本變形例之電源電壓變化對照電路20A，不具有電壓判定電路8，代之以電壓判定電路8A。步驟S20中之電壓判定電路8A的動作，與步驟S20中之電壓判定電路8的動作不同。步驟S60中之電壓判定電路8A的動作，與步驟S60中之電壓判定電路8的動作相同。且步驟S30於實施形態1與本變形例不同。
說明步驟S20中之電壓判定電路8A的動作。電壓判定電路8A，接受電壓判定實施命令信號VDC後，即判定電源電壓PSV。邏輯閘輸出信號LGO為高位準時，電壓判定電路8A將電壓判定結果為PASS之事以電壓判定結果信號VDR傳達予電壓判定控制電路9。邏輯閘輸出信號LGO為低位準時，電壓判定電路8A，藉由於每一動作時脈之週期實施電壓判定重複實施電壓判定。電壓判定即使重複既定次數，邏輯閘輸出信號LGO亦無法為高位準時，電壓判定電路8A將電壓判定結果為FAIL之事以電壓判定結果信號VDR傳達予電壓判定控制電路9。
更詳細說明電源電壓變化對照電路20A。電壓判定電路8A，藉由判定步驟編號信號DSN取得判定步驟計數器10的計數值。判定步驟計數器10為初始值時，若接受到電壓判定實施命令信號VDC，電壓判定電路8A，即偵測邏輯閘輸出信號LGO之高位準，或重複電壓判定至電壓判定次數達既定次數。
電壓判定電路8A，包含對電壓判定次數計數之步降計數器17。電壓判定電路8A，至步降計數器17為零止，重複電壓判定。電壓判定電路8A，接受電壓判定實施命令信號VDC後，即初始化步降計數器17。例如，重複電壓判定至10次時，將步降計數器17初始化為10。或是，CPU(不圖示)亦可在電壓判定開始前設定步降計數器17為任意值。
判定步驟計數器10為初始值時，電壓判定控制電路9接受表示電壓判定結果為FAIL之電壓判定結果信號VDR後(步驟S30中係FAIL)，即回到圖2之開始(觸發信號TS等待狀態)。又，亦可不使用步降計數器17，代之以步升計數器對電壓判定次數計數。亦可不對步驟S20中電壓判定電路8A之電壓判定的重複次數設限。
(實施形態2) 圖5，係依實施形態2之電源電壓變化對照電路20B之電路構成圖。電源電壓變化對照電路20B，追加有變化數WAIT時間設定電路14及期待電壓設定電路15，此點與電源電壓變化對照電路20A不同。且電源電壓變化對照電路20B，不包含判定電壓設定值輸出電路7，代之以判定電壓設定值輸出電路7B，不包含電壓判定控制電路9，代之以電壓判定控制電路9B。電壓判定控制電路9B，包含判定步驟計數器10、WAIT計數器11B。變化數WAIT時間設定電路14，根據判定步驟編號信號DSN，將變化數WAIT時間設定信號TWS輸出予電壓判定控制電路9B。期待電壓設定電路15，根據判定步驟編號信號DSN，將期待電壓設定信號EVS輸出予判定電壓設定值輸出電路7B。
圖6，係變化數WAIT時間設定電路14保持之表。變化數WAIT時間設定電路14，與判定步驟編號信號DSN值相對應地，保持WAIT計數值。變化數WAIT時間設定電路14，可變更地保持WAIT計數值。變化數WAIT時間設定電路14，可保持判定步驟數(電壓變化數)或WAIT時間即可。例如，變化數WAIT時間設定電路14，可將WAIT計數值儲存於非揮發性記憶體。WAIT計數值，係期待電壓變化之設定值。
圖7，係期待電壓設定電路15保持之表。期待電壓設定電路15，與判定步驟編號信號DSN值相對應地，保持上限電壓與下限電壓值。期待電壓設定電路15，可變更地保持上限電壓與下限電壓值。期待電壓設定電路15，只要可保持期待電壓範圍即可。例如，期待電壓設定電路15，可將上限電壓與下限電壓值儲存於非揮發性記憶體。上限電壓與下限電壓值，係期待電壓變化之設定值。
圖6及7，顯示可將判定步驟數(電壓變化數)任意設定在1~7之範圍內時的表構成例。圖6及7之表內之值，顯示判定步驟數(電壓變化數)為3時之例。
在開始對照電源電壓變化前，使用者，將判定步驟數及判定步驟間之WAIT時間設定於變化數WAIT時間設定電路14，將各判定步驟之期待電壓範圍設定於期待電壓設定電路15。具體而言，設定判定步驟數為3時，對變化數WAIT時間設定電路14，作為對應判定步驟編號信號DSN值1~3的WAIT計數值，設定大於零之值，作為對應判定步驟編號信號DSN值4~7的WAIT計數值，設定零。大於零的WAIT計數值，對應WAIT時間的長度。對期待電壓設定電路15，對應判定步驟編號信號DSN值而設定上限電壓與下限電壓值。
其次，參照圖8，說明電源電壓變化對照電路20B的動作。電壓判定控制電路9B接受「指示開始對照電源電壓變化」之觸發信號TS後，即朝步驟S10前進。
(步驟S10) 電壓判定控制電路9B，將判定步驟計數器10的計數值初始化為1，對判定電壓設定值輸出電路7B、變化數WAIT時間設定電路14、及期待電壓設定電路15，輸出判定步驟編號信號DSN，傳達判定步驟計數器10的計數值。變化數WAIT時間設定電路14，輸出變化數WAIT時間設定信號TWS，將對應判定步驟編號信號DSN值之WAIT計數值，傳達予電壓判定控制電路9B。期待電壓設定電路15，輸出期待電壓設定信號EVS，將對應判定步驟編號信號DSN值的上限電壓與下限電壓值，傳達予判定電壓設定值輸出電路7B。
(步驟S12) 判定電壓設定值輸出電路7B，將判定電壓設定信號DVS輸出予比較器判定電壓設定電路5，傳達對應判定步驟編號信號DSN值的上限電壓與下限電壓。比較器判定電壓設定電路5，根據判定電壓設定信號DVS，設定電阻分壓電路12與13的電阻值，藉此，設定比K1及K2。
(步驟S14) 電壓判定控制電路9B之WAIT計數器11B，迄於步驟S10中自變化數WAIT時間設定電路14傳達之WAIT計數值為止，對時脈計數，確保等待時間。電壓判定控制電路9B，迄於等待時間經過為止，不輸出對電壓判定電路8指示「實施電壓判定」之電壓判定實施命令信號VDC。
(步驟S20、S30) 依本實施形態之步驟S20，與依實施形態1之步驟S20相同。惟將電壓判定控制電路9以電壓判定控制電路9B取代。依本實施形態之步驟S30，與依實施形態1之步驟S30相同。
(步驟S40) 電壓判定控制電路9B，在電壓判定結果為PASS時，更新(遞增)判定步驟計數器10的計數值。電壓判定控制電路9B，對判定電壓設定值輸出電路7B、變化數WAIT時間設定電路14、及期待電壓設定電路15，輸出判定步驟編號信號DSN，傳達判定步驟計數器10的計數值。變化數WAIT時間設定電路14，輸出變化數WAIT時間設定信號TWS，將對應判定步驟編號信號DSN值之WAIT計數值，傳達予電壓判定控制電路9B。期待電壓設定電路15，輸出期待電壓設定信號EVS，將對應判定步驟編號信號DSN值的上限電壓與下限電壓值，傳達予判定電壓設定值輸出電路7B。
(步驟S42) 判定電壓設定值輸出電路7B，根據步驟S40中自期待電壓設定電路15傳達的上限電壓與下限電壓值，變更判定電壓設定信號DVS。具體而言，判定電壓設定值輸出電路7B，將表示步驟S40中自期待電壓設定電路15傳達的上限電壓與下限電壓值之判定電壓設定信號DVS，加以輸出。比較器判定電壓設定電路5，根據判定電壓設定信號DVS，變更電阻分壓電路12與13的電阻值，藉此，變更比K1及K2。
(步驟S44) 步驟S40中，變化數WAIT時間設定電路14傳達予電壓判定控制電路9B之WAIT計數值大於零時，朝步驟S50前進。步驟S40中，變化數WAIT時間設定電路14傳達予電壓判定控制電路9B之WAIT計數值為零時，電壓判定控制電路9B判定電源電壓PSV之變化與期待電壓變化一致，朝步驟S90前進。
(步驟S50) 電壓判定控制電路9B之WAIT計數器11B，迄於步驟S40中自變化數WAIT時間設定電路14傳達之WAIT計數值為止，對時脈計數，確保等待時間。電壓判定控制電路9B，迄於等待時間經過為止，不輸出對電壓判定電路8指示「實施電壓判定」之電壓判定實施命令信號VDC。
(步驟S60、S70) 電源電壓變化對照電路20B，藉由與步驟S20相同的動作進行電壓判定(步驟S60)。於步驟S60，電壓判定結果為FAIL時，回到步驟S10，於步驟S60，電壓判定結果為PASS時，回到步驟S40(步驟S70)。
(步驟S90) 電壓判定控制電路9B，輸出指示「解除存取保護對象之電路鎖定」的鎖定解除信號LCS。
依本實施形態，電壓判定控制電路9B，根據「變化數WAIT時間設定電路14可變更地保持之WAIT計數值」，決定電壓判定電路8判定電源電壓PSV的時機。因此，使用者可變更並任意設定「判定步驟間的等待時間」。
依本實施形態，電壓判定控制電路9B，根據「變化數WAIT時間設定電路14可變更地保持之WAIT計數值」，決定判定電壓設定值輸出電路7B變更電源電壓PSV與上限比較用電壓UCV之比K1、及電源電壓PSV與下限比較用電壓LCV之比K2的次數。因此，使用者可變更並任意設定「判定步驟之重複數」。
依本實施形態，判定電壓設定值輸出電路7B，根據「期待電壓設定電路15可變更地保持的上限電壓與下限電壓值」，設定電源電壓PSV與上限比較用電壓UCV之比K1、及電源電壓PSV與下限比較用電壓LCV之比K2。因此，使用者可變更並任意設定「各判定步驟中之期待電壓」。
自以上可知，可變更並任意設定「電源電壓變化對照電路20B之期待電壓變化」。因此，即使係同種類之半導體產品，亦可於每一個體設定不同的期待電壓變化。其結果，使用者，可對使用與自己使用的半導體產品同類的半導體產品的其他使用者，使自己使用的半導體產品之期待電壓變化保密。因此，可防止第三者不正當地產生鎖定解除信號LCS。
(實施形態3) 圖9，係依實施形態3之電源電壓變化對照電路20C之電路構成圖。電源電壓變化對照電路20C之構成，於以下之點與電源電壓變化對照電路20B之構成不同。電源電壓變化對照電路20C，不包含比較器3及4，代之以比較器3C，不包含比較器判定電壓設定電路5，代之以比較器判定電壓設定電路5C，不包含附有反相器之AND閘6。電源電壓變化對照電路20C，不包含判定電壓設定值輸出電路7B，代之以判定電壓設定值輸出電路7C，不包含電壓判定電路8，代之以電壓判定電路8C。BGR電路2，將參考電壓RV1對比較器3C之+輸入端子輸出。
比較器判定電壓設定電路5C，包含電阻分壓電路12C。電阻分壓電路12C，自電源電壓PSV產生比較用電壓CV，對比較器3C之−輸入端子輸出。比較用電壓CV，係電源電壓PSV之分壓電壓。
比較器判定電壓設定電路5C，根據判定電壓設定信號DVS，設定電源電壓PSV與比較用電壓CV之比K。在此，判定電壓設定信號DVS，有表示期待電壓範圍的上限電壓的情形與表示下限電壓的情形。判定電壓設定信號DVS表示上限電壓時，比較器判定電壓設定電路5C，設定電阻分壓電路12C的電阻值，藉此，設定比K，俾電源電壓PSV與上限電壓一致時，比較用電壓CV與參考電壓RV1一致。判定電壓設定信號DVS表示下限電壓時，比較器判定電壓設定電路5C，設定電阻分壓電路12C的電阻值，藉此，設定比K，俾電源電壓PSV與下限電壓一致時，比較用電壓CV與參考電壓RV1一致。判定電壓設定信號DVS表示之值若變化，比較器判定電壓設定電路5C，即變更比K，俾對應新之值。
比較器3C，有進行電壓上限比較的情形與進行電壓下限比較的情形。比較器3C，比較對+輸入端子施加的參考電壓RV1與對−輸入端子施加的比較用電壓CV，將表示比較結果之數位信號的比較器輸出信號CO，對電壓判定電路8C輸出。相較於參考電壓RV1，比較用電壓CV較低時，比較器輸出信號CO為低位準，相較於參考電壓RV1，比較用電壓CV較高時，比較器輸出信號CO為高位準。換言之，相較於判定電壓設定信號DVS表示的電壓，電源電壓PSV較低時，比較器輸出信號CO為低位準，相較於判定電壓設定信號DVS表示的電壓，電源電壓PSV較高時，比較器輸出信號CO為高位準。
電壓判定電路8C，包含WAIT計數器18。電壓判定電路8C，將上限下限切換信號ULS輸出予判定電壓設定值輸出電路7C。上限下限切換信號ULS，採取表示上限電壓設定模式之值(例如，高位準)，與表示下限電壓設定模式之值(例如，低位準)。電壓判定電路8C，自電壓判定控制電路9B接受電壓判定實施命令信號VDC後，即判定電源電壓PSV是否在期待電壓範圍內，將表示判定結果之電壓判定結果信號VDR輸出予電壓判定控制電路9B。
電壓判定電路8C，在上限下限切換信號ULS為表示上限電壓設定模式之值時，根據比較器輸出信號CO，判定電源電壓PSV是否低於期待電壓範圍的上限電壓。電壓判定電路8C，在上限下限切換信號ULS為表示下限電壓設定模式之值時，根據比較器輸出信號CO，判定電源電壓PSV是否高於期待電壓範圍的下限電壓。電源電壓PSV低於上限電壓，高於下限電壓時，電壓判定電路8C判定電源電壓PSV在期待電壓範圍內。其他情形下，電壓判定電路8C判定電源電壓PSV在期待電壓範圍外。電壓判定電路8C，在切換上限下限切換信號ULS後，使用WAIT計數器18，確保既定等待時間，再根據比較器輸出信號CO，判定電源電壓PSV。
電壓判定控制電路9B、變化數WAIT時間設定電路14、及期待電壓設定電路15之構成及動作，與實施形態2之情形相同。
判定電壓設定值輸出電路7C，在上限下限切換信號ULS為表示上限電壓設定模式之值時，輸出判定電壓設定信號DVS，將對應判定步驟編號信號DSN值的上限電壓，傳達予比較器判定電壓設定電路5C。判定電壓設定值輸出電路7B，在上限下限切換信號ULS為表示下限電壓設定模式之值時，輸出判定電壓設定信號DVS，將對應判定步驟編號信號DSN值的下限電壓，傳達予比較器判定電壓設定電路5C。在此，上限電壓與下限電壓，係藉由期待電壓設定信號EVS自期待電壓設定電路15傳達的上限電壓與下限電壓。
因此，判定電壓設定值輸出電路7C，根據上限下限切換信號ULS，切換上限電壓設定模式與下限電壓設定模式。上限電壓設定模式中，判定電壓設定值輸出電路7C，根據期待電壓範圍的上限電壓，設定電源電壓PSV與比較用電壓CV之比K。下限限電壓設定模式中，判定電壓設定值輸出電路7C，根據期待電壓範圍的下限電壓，設定電源電壓PSV與比較用電壓CV之比K。
圖10，係顯示電壓判定電路8C的動作之流程圖。參照圖10，說明電壓判定電路8C的動作。
(步驟S100) 電壓判定電路8C，處於電壓判定實施命令信號VDC之輸入等待狀態。電壓判定電路8C接受電壓判定實施命令信號VDC後，即朝步驟S102前進。
(步驟S102) 電壓判定電路8C，將上限下限切換信號ULS自低位準朝高位準切換。低位準表示下限電壓設定模式，高位準表示上限電壓設定模式。
(步驟S104) 電壓判定電路8C之WAIT計數器18，量測：步驟S102中切換上限下限切換信號ULS之時起的經過時間。WAIT計數器18，例如對時脈計數，藉此量測經過時間。電壓判定電路8C，迄於經過時間為既定等待時間為止，不根據比較器輸出信號CO，判定電源電壓PSV是否低於上限電壓。藉此，電壓判定電路8C，確保「將作為設定值的上限電壓反映於比較器3C所需的等待時間」。
(步驟S106) 電壓判定電路8C，根據比較器輸出信號CO，判定電源電壓PSV是否低於上限電壓。電壓判定電路8C，在比較器輸出信號CO為低位準時，判定電源電壓PSV低於上限電壓。又，電壓判定電路8C，係進行上限下限切換信號ULS之切換的電路，故其掌握了「比較器3C究係進行電壓上限比較或電壓下限比較」。
(步驟S108、S110、S112) 電壓判定電路8C，將上限下限切換信號ULS自高位準朝低位準切換(步驟S108)。電壓判定電路8C之WAIT計數器18，量測：步驟S108中切換上限下限切換信號ULS之時起的經過時間。電壓判定電路8C，迄於經過時間為既定等待時間為止，不根據比較器輸出信號CO，判定電源電壓PSV是否高於下限電壓。藉此，電壓判定電路8C，確保將作為設定值的下限電壓反映於比較器3C所需的等待時間(步驟S110)。電壓判定電路8C，根據比較器輸出信號CO，判定電源電壓PSV是否高於下限電壓(步驟S112)。電壓判定電路8C，在比較器輸出信號CO為高位準時，判定電源電壓PSV高於下限電壓。
(步驟S114) 電壓判定電路8C，在步驟S106中判定電源電壓PSV低於上限電壓，且在步驟S112中判定電源電壓PSV高於下限電壓時，判定電源電壓PSV在期待電壓範圍內。其他情形下，電壓判定電路8C，判定電源電壓PSV在期待電壓範圍外。電壓判定電路8C，在判定電源電壓PSV在期待電壓範圍內時，將電壓判定結果為PASS之事，以電壓判定結果信號VDR傳達予電壓判定控制電路9B，在判定電源電壓PSV在期待電壓範圍外時，將電壓判定結果為FAIL之事，以電壓判定結果信號VDR傳達予電壓判定控制電路9B。
圖11，係顯示電源電壓變化對照電路20C的動作及電源電壓PSV之變化的時序圖。使用者，具有分別與複數電壓判定步驟相對應的複數設定值群組、電壓判定步驟間的等待時間(步驟S14及S50的等待時間)、及電壓判定步驟內的等待時間(步驟S104及S110的等待時間)之資訊。在此，各設定值群組，包含期待電壓範圍的上限電壓與下限電壓。使用者使用的電源電壓供給裝置(不圖示)，使電源電壓PSV如圖11所示變化。電源電壓供給裝置，根據複數設定值群組，控制電源電壓PSV的電壓位準，根據觸發信號TS的時機、與電壓判定步驟間的等待時間及電壓判定步驟內的等待時間，控制電源電壓PSV的變化時機。
圖11所示之例中，電壓判定步驟的數量為3。三個電壓判定步驟，係步驟1~3。步驟1，包含上限電壓判定步驟1-1及下限電壓判定步驟1-2。步驟2，包含上限電壓判定步驟2-1及下限電壓判定步驟2-2。步驟3，包含上限電壓判定步驟3-1及下限電壓判定步驟3-2。
區間T1中，接受「指示開始對照電源電壓變化」之觸發信號TS後，電壓判定控制電路9B，即將判定步驟計數器10的計數值初始化為1，對判定電壓設定值輸出電路7C、變化數WAIT時間設定電路14、及期待電壓設定電路15，輸出判定步驟編號信號DSN，傳達判定步驟計數器10的計數值(=1)。變化數WAIT時間設定電路14，輸出變化數WAIT時間設定信號TWS，將對應判定步驟編號信號DSN值(=1)之WAIT計數值(=3)，傳達予電壓判定控制電路9B。期待電壓設定電路15，輸出期待電壓設定信號EVS，將對應判定步驟編號信號DSN值(=1)的上限電壓與下限電壓值(=5.0V及4.0V)，傳達予判定電壓設定值輸出電路7C。電壓判定控制電路9B之WAIT計數器11B，迄於自變化數WAIT時間設定電路14傳達之WAIT計數值(=3)為止，對時脈計數，確保等待時間。另一方面，電源電壓供給裝置，回應觸發信號TS，使電源電壓PSV自通常電壓的5.0V朝步驟1中的上限電壓與下限電壓之間的電壓(例如，4.5V)變化。
區間T2-1中，電源電壓變化對照電路20C進行上限電壓判定步驟1-1。具體而言，電壓判定控制電路9B，輸出電壓判定實施命令信號VDC，對電壓判定電路8C指示實施電壓判定。電壓判定電路8C，接受到電壓判定實施命令信號VDC後(步驟S100中係YES)，即將上限下限切換信號ULS自低位準朝高位準切換(步驟S102)。判定電壓設定值輸出電路7C，因上限下限切換信號ULS為高位準，故將判定電壓設定信號DVS輸出予比較器判定電壓設定電路5C，傳達對應判定步驟編號信號DSN值(=1)的上限電壓(=5.0V)。比較器判定電壓設定電路5C，根據判定電壓設定信號DVS，設定電阻分壓電路12C的電阻值，藉此，設定比K。電阻分壓電路12C，自電源電壓PSV產生比較用電壓CV。比較器3C，比較參考電壓RV1與比較用電壓CV，輸出表示比較結果之比較器輸出信號CO。電壓判定電路8C，確保等待時間(步驟S104)後，根據比較器輸出信號CO，判定電源電壓PSV低於上限電壓的5.0V(步驟S106)。
區間T2-2中，電源電壓變化對照電路20C進行下限電壓判定步驟1-2。具體而言，電壓判定電路8C，將上限下限切換信號ULS自高位準朝低位準切換(步驟S108)。判定電壓設定值輸出電路7C，因上限下限切換信號ULS為低位準，故將判定電壓設定信號DVS輸出予比較器判定電壓設定電路5C，傳達對應判定步驟編號信號DSN值(=1)的下限電壓(=4.0V)。比較器判定電壓設定電路5C，根據判定電壓設定信號DVS，設定電阻分壓電路12C的電阻值，藉此，設定比K。電阻分壓電路12C，自電源電壓PSV產生比較用電壓CV。比較器3C，比較參考電壓RV1與比較用電壓CV，輸出表示比較結果之比較器輸出信號CO。電壓判定電路8C，在確保等待時間(步驟S110)後，根據比較器輸出信號CO，判定電源電壓PSV高於下限電壓的4.0V(步驟S112)。
電壓判定電路8C，因電源電壓PSV低於上限電壓的5.0V，高於下限電壓的4.0V，故判定電源電壓PSV在期待電壓範圍內，將電壓判定結果為PASS之事，以電壓判定結果信號VDR傳達予電壓判定控制電路9B(步驟S114)。另一方面，電源電壓供給裝置，於區間T2-1及T2-2將電源電壓PSV保持為步驟1中的上限電壓與下限電壓之間的電壓。
區間T3中，電壓判定控制電路9B，將判定步驟計數器10的計數值遞增為2，對判定電壓設定值輸出電路7C、變化數WAIT時間設定電路14、及期待電壓設定電路15，輸出判定步驟編號信號DSN，傳達判定步驟計數器10的計數值(=2)。變化數WAIT時間設定電路14，輸出變化數WAIT時間設定信號TWS，將對應判定步驟編號信號DSN值(=2)之WAIT計數值(=10)，傳達予電壓判定控制電路9B。期待電壓設定電路15，輸出期待電壓設定信號EVS，將對應判定步驟編號信號DSN值(=2)的上限電壓與下限電壓值(=3.0V及2.0V)，傳達予判定電壓設定值輸出電路7C。電壓判定控制電路9B之WAIT計數器11B，迄於自變化數WAIT時間設定電路14傳達之WAIT計數值(=10)為止，對時脈計數，確保等待時間。另一方面，電源電壓供給裝置，使電源電壓PSV自步驟1中的上限電壓與下限電壓之間的電壓，朝步驟2中的上限電壓與下限電壓之間的電壓(例如，2.5V)變化。
區間T4-1中，電源電壓變化對照電路20C進行上限電壓判定步驟2-1。區間T4-1中電源電壓變化對照電路20C的動作，與區間T2-1中電源電壓變化對照電路20C的動作相同。惟判定步驟編號信號DSN值為2，上限電壓為3.0V。
區間T4-2中，電源電壓變化對照電路20C進行下限電壓判定步驟2-2。區間T4-2中電源電壓變化對照電路20C的動作，與區間T2-2中電源電壓變化對照電路20C的動作相同。惟判定步驟編號信號DSN值為2，下限電壓為2.0V。
電壓判定電路8C，因電源電壓PSV低於上限電壓的3.0V，高於下限電壓的2.0V，故判定電源電壓PSV在期待電壓範圍內，將電壓判定結果為PASS之事，以電壓判定結果信號VDR傳達予電壓判定控制電路9B(步驟S114)。另一方面，電源電壓供給裝置，於區間T4-1及T4-2，將電源電壓PSV保持為步驟2中的上限電壓與下限電壓之間的電壓。
區間T5中電源電壓變化對照電路20C的動作，與區間T3中電源電壓變化對照電路20C的動作相同。惟電壓判定控制電路9B將判定步驟計數器10的計數值遞增為3，判定步驟編號信號DSN值為3，WAIT計數值為15，上限電壓為4.0V，下限電壓為3.0V。另一方面，電源電壓供給裝置，使電源電壓PSV自步驟2中的上限電壓與下限電壓之間的電壓，朝步驟3中的上限電壓與下限電壓之間的電壓(例如，3.5V)變化。
區間T6-1中，電源電壓變化對照電路20C進行上限電壓判定步驟3-1。區間T6-1中電源電壓變化對照電路20C的動作，與區間T2-1中電源電壓變化對照電路20C的動作相同。惟判定步驟編號信號DSN值為3，上限電壓為4.0V。
區間T6-2中，電源電壓變化對照電路20C進行下限電壓判定步驟3-2。區間T6-2中電源電壓變化對照電路20C的動作，與區間T2-2中電源電壓變化對照電路20C的動作相同。惟判定步驟編號信號DSN值為3，下限電壓為3.0V。
電壓判定電路8C，因電源電壓PSV低於上限電壓的4.0V，高於下限電壓的3.0V，故判定電源電壓PSV在期待電壓範圍內，將電壓判定結果為PASS之事，以電壓判定結果信號VDR傳達予電壓判定控制電路9B(步驟S114)。另一方面，電源電壓供給裝置，於區間T6-1及T6-2，將電源電壓PSV保持為步驟3中的上限電壓與下限電壓之間的電壓。
區間T7中，電壓判定控制電路9B，將判定步驟計數器10的計數值遞增為4，對判定電壓設定值輸出電路7C、變化數WAIT時間設定電路14、及期待電壓設定電路15，輸出判定步驟編號信號DSN，傳達判定步驟計數器10的計數值(=4)。變化數WAIT時間設定電路14，輸出變化數WAIT時間設定信號TWS，將對應判定步驟編號信號DSN值(=4)之WAIT計數值(=0)，傳達予電壓判定控制電路9B。期待電壓設定電路15，輸出期待電壓設定信號EVS，將對應判定步驟編號信號DSN值(=4)的上限電壓與下限電壓值(=5.0V及4.0V)，傳達予判定電壓設定值輸出電路7C。自變化數WAIT時間設定電路14傳達之WAIT計數值為零，故電壓判定控制電路9B判定電源電壓PSV的變化與期待電壓變化一致，輸出鎖定解除信號LCS。另一方面，電源電壓供給裝置，使電源電壓PSV回到通常電壓的5.0V。
依本實施形態，將比較器的數量自兩個減少為一個，藉此，可縮小電源電壓變化對照電路20C之電路規模。其理由在於，藉由切換上限電壓設定模式與下限電壓設定模式(其中上限電壓設定模式係根據上限電壓而設定比較器3C所輸入之比較用電壓CV與電源電壓PSV之比K；下限電壓設定模式係根據下限電壓而設定比K)，可根據比較器3C的輸出，判定電源電壓PSV是否處於期待電壓範圍內。
又，步驟S106中，電源電壓PSV高於上限電壓時(比較器輸出信號CO為高位準時)，電壓判定電路8C亦可重複電源電壓PSV是否低於上限電壓之判定。且上限電壓判定或下限電壓判定任一者先進行均可。換言之，可進行步驟S102~ S106，然後再進行步驟S108~S112；亦可進行步驟S108~S112，然後再進行步驟S102~S106。且亦可構成電源電壓變化對照電路20C，俾不使用變化數WAIT時間設定電路14及期待電壓設定電路15。
(實施形態4) 圖12，係依實施形態4之電源電壓變化對照電路20D之電路構成圖。電源電壓變化對照電路20D中，比較器判定電壓設定電路設於參考電壓側，此點與電源電壓變化對照電路20A不同。電源電壓變化對照電路20D，不包含BGR電路2，包含參考電壓輸出電路19，不包含比較器判定電壓設定電路5，代之以比較器判定電壓設定電路5D，不包含比較器3及4，代之以比較器3D及4D。
比較器判定電壓設定電路5D，產生作為參考電壓RV2之分壓電壓的上限電壓ULV及下限電壓LLV。比較器3D，比較電源電壓PSV與上限電壓ULV。比較器4D，比較電源電壓PSV與下限電壓LLV。電壓判定電路8，根據電源電壓PSV與上限電壓ULV的比較結果、及電源電壓PSV與下限電壓LLV的比較結果，判定電源電壓PSV。判定電壓設定值輸出電路7，根據電源電壓PSV之判定結果，變更參考電壓RV2與上限電壓ULV之比K3、及參考電壓RV2與下限電壓LLV之比K4。
依本實施形態，可不增加比較器的數量，而增加與電源電壓PSV比較之期待電壓位準的數量。其理由在於，根據電源電壓PSV與上限電壓ULV的比較結果、及電源電壓PSV與下限電壓LLV的比較結果，變更參考電壓RV2與上限電壓ULV之比K3、及參考電壓RV2與下限電壓LLV之比K4。因此，可抑制電源電壓變化對照電路20D之電路規模增大，同時降低電源電壓PSV與期待電壓變化碰巧一致之機率。
其次，詳細說明電源電壓變化對照電路20D之構成。
監視對象電源1，將電源電壓PSV輸出予比較器3D及4D之−輸入端子。參考電壓輸出電路19，將參考電壓RV2輸出予比較器判定電壓設定電路5D。參考電壓輸出電路19，將參考電壓RV2保持為既定之定電壓。參考電壓RV2，宜為高於電源電壓PSV之通常電壓。比較器判定電壓設定電路5D，包含電阻分壓電路12D及13D。電阻分壓電路12D，自參考電壓RV2產生上限電壓ULV，輸出予比較器3D之+輸入端子。電阻分壓電路13D，自參考電壓RV2產生下限電壓LLV，輸出予比較器4D之+輸入端子。上限電壓ULV及下限電壓LLV，係參考電壓RV2之分壓電壓。
比較器判定電壓設定電路5D，根據判定電壓設定信號DVS，同時設定參考電壓RV2與上限電壓ULV之比K3、及參考電壓RV2與下限電壓LLV之比K4。在此，判定電壓設定信號DVS，表示期待電壓範圍的上限電壓與下限電壓。比較器判定電壓設定電路5D，設定電阻分壓電路12D的電阻值，藉此，設定比K3，俾上限電壓ULV與判定電壓設定信號DVS表示的上限電壓一致。比較器判定電壓設定電路5D，設定電阻分壓電路13D的電阻值，藉此，設定比K4，俾下限電壓LLV與判定電壓設定信號DVS表示的下限電壓一致。判定電壓設定信號DVS表示的上限電壓與下限電壓一旦變化，比較器判定電壓設定電路5D，即變更比K3及K4，俾對應新的上限電壓與下限電壓。
比較器3D，進行電壓上限比較。比較器3D，比較對+輸入端子施加的上限電壓ULV與對−輸入端子施加的電源電壓PSV，將表示比較結果之數位信號的比較器輸出信號UCO，輸出予附有反相器之AND閘6的附有反相器之輸入端子。相較於上限電壓ULV電源電壓PSV較低時，比較器輸出信號UCO為低位準，相較於上限電壓ULV電源電壓PSV較高時，比較器輸出信號UCO為高位準。換言之，相較於判定電壓設定信號DVS表示的上限電壓，電源電壓PSV較低時，比較器輸出信號UCO為低位準，相較於判定電壓設定信號DVS表示的上限電壓，電源電壓PSV較高時，比較器輸出信號UCO為高位準。
比較器4D，進行電壓下限比較。比較器4D，比較對+輸入端子施加的下限電壓LLV、與對−輸入端子施加的電源電壓PSV，將表示比較結果之數位信號的比較器輸出信號LCO，輸出予附有反相器之AND閘6的其他輸入端子。相較於下限電壓LLV，電源電壓PSV較低時，比較器輸出信號LCO為低位準，相較於下限電壓LLV，電源電壓PSV較高時，比較器輸出信號LCO為高位準。換言之，相較於判定電壓設定信號DVS表示的下限電壓，電源電壓PSV較低時，比較器輸出信號LCO為低位準，相較於判定電壓設定信號DVS表示的下限電壓，電源電壓PSV較高時，比較器輸出信號LCO為高位準。
附有反相器之AND閘6、電壓判定電路8、判定電壓設定值輸出電路7、及電壓判定控制電路9之構成及動作，與實施形態1相同。
電源電壓變化對照電路20D，變更參考電壓RV2與上限電壓ULV之比K3、及參考電壓RV2與下限電壓LLV之比K4，重複判定步驟，藉此，判定電源電壓PSV之變化是否與既定期待電壓變化一致。判定步驟，包含自參考電壓RV2產生上限電壓ULV及下限電壓LLV、比較電源電壓PSV與上限電壓ULV、比較電源電壓PSV與下限電壓LLV、根據比較結果，判定電源電壓PSV是否與既定期待電壓一致。電源電壓變化對照電路20D，在電源電壓PSV與既定期待電壓一致時，進行下列判定步驟。
又，電壓判定控制電路9進行之電源電壓變化對照電路20D之控制方法，亦可藉由根據程式動作之電腦進行。該控制方法，包含將表示計數值之判定步驟編號信號DSN輸出予判定電壓設定值輸出電路7、將電壓判定實施命令信號VDC輸出予電壓判定電路8、根據電壓判定結果信號VDR更新計數值。
在此，比較器判定電壓設定電路5D，產生作為參考電壓RV2之分壓電壓的上限電壓ULV及下限電壓LLV。比較器3D，比較電源電壓PSV與上限電壓ULV。比較器4D，比較電源電壓PSV與下限電壓LLV。電壓判定電路8，接受電壓判定實施命令信號VDC後，即根據比較器3D及4D輸出之比較器輸出信號UCO及LCO，判定電源電壓PSV，輸出表示判定結果之電壓判定結果信號VDR。判定電壓設定值輸出電路7，根據與判定步驟編號信號DSN值相對應的既定設定值，設定參考電壓RV2與上限電壓ULV之比K3、及參考電壓RV2與下限電壓LLV之比K4。
可組合本實施形態與實施形態2，亦可組合本實施形態與實施形態3。
(實施形態5) 圖13，係依實施形態5之半導體積體電路50之概略構成圖。半導體積體電路50，包含電源電壓變化對照電路20、鎖定控制電路30、與存取保護對象之電路40。電源電壓變化對照電路20，係電源電壓變化對照電路20A~20D中任一者。電源電壓變化對照電路20，判定電源電壓PSV之變化是否與既定期待電壓變化一致，電源電壓PSV之變化與既定期待電壓變化若一致，即將鎖定解除信號LCS輸出予鎖定控制電路30。鎖定控制電路30，根據鎖定解除信號LCS，解除存取保護對象之電路40之鎖定。
依本實施形態，可根據電源電壓PSV之變化，解除存取保護對象之電路40之鎖定。
且上述之程式，可使用各種類型之非暫時性電腦可讀取媒體(non-transitory computer readable medium)儲存，對電腦供給。非暫時性電腦可讀取媒體，包含各種類型之具有實體之記錄媒體(tangible storage medium)。非暫時性電腦可讀取媒體之例，包含磁氣記錄媒體(例如軟碟、磁碟、硬碟裝置)、光磁氣記錄媒體(例如磁光碟)、CD-ROM(Read Only Memory)、CD-R、CD-R/W、半導體記憶體(例如，遮罩式ROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、快閃式ROM、RAM(Random Access Memory))。且程式，亦可藉由各種類型之暫時性電腦可讀取媒體(transitory computer readable medium)對電腦供給。暫時性電腦可讀取媒體之例，包含電氣信號、光信號、及電磁波。暫時性電腦可讀取媒體，可經由電線及光纖等有線通信通道、或無線通信通道，對電腦供給程式。
以上，雖已根據實施形態具體說明由本案發明人達成之發明，但本發明不由已述之實施形態限定，只要在不逸脫其要旨之範圍內，當然可進行各種變更。
此外，於以下記載於實施形態所記載之內容之一部分。 (1) 電源電壓變化對照方法，變更電源電壓與參考電壓之一方的電壓之分壓電壓、與一方的電壓的比，重複判定步驟，藉此，判定電源電壓變化是否與期待電壓變化一致。判定步驟，包含：自一方的電壓產生分壓電壓、比較電源電壓與參考電壓之另一方的電壓、與分壓電壓、根據另一方的電壓與分壓電壓的比較結果，判定電源電壓是否與期待電壓一致。電源電壓變化對照方法，在判定電源電壓與期待電壓一致時，進行下列判定步驟。 (2) (1)之電源電壓變化對照方法，任意設定期待電壓變化。 (3) (1)之電源電壓變化對照方法，任意設定「判定步驟間的等待時間」。 (4) (1)之電源電壓變化對照方法，任意設定「判定步驟之重複數」。 (5) (1)之電源電壓變化對照方法，任意設定「各判定步驟中之期待電壓」。 (6) 令電腦進行電源電壓變化對照電路之控制方法之程式。電源電壓變化對照電路，包含比較器判定電壓設定電路、比較器、電壓判定電路、與判定電壓設定值輸出電路。比較器判定電壓設定電路，產生電源電壓與參考電壓之一方的電壓之分壓電壓。比較器，比較電源電壓與參考電壓之另一方的電壓、與分壓電壓。電壓判定電路，接受電壓判定實施命令信號後，即根據比較器的輸出，判定電源電壓，輸出表示電源電壓之判定結果之電壓判定結果信號。判定電壓設定值輸出電路，根據與判定步驟編號信號之值相對應的既定設定值，設定一方的電壓與分壓電壓之比。控制方法，包含將表示計數值之判定步驟編號信號對判定電壓設定值輸出電路輸出、將電壓判定實施命令信號對電壓判定電路輸出、根據電壓判定結果信號，更新計數值。 (7) (6)之程式中，控制方法，包含在輸出判定步驟編號信號至輸出電壓判定實施命令信號之期間，確保既定等待時間。 (8) (6)之程式中，控制方法，包含在計數值係最終值，且電壓判定結果信號顯示電源電壓處於期待電壓範圍內時，輸出指示「解除存取保護對象之電路鎖定」的鎖定解除信號。
1‧‧‧監視對象電源
2‧‧‧BGR電路
3、3C、3D、4、4D‧‧‧比較器
5、5C、5D‧‧‧比較器判定電壓設定電路
6‧‧‧附有反相器之AND閘
7、7B、7C‧‧‧判定電壓設定值輸出電路
8、8A、8C‧‧‧電壓判定電路
9、9B‧‧‧電壓判定控制電路
10‧‧‧判定步驟計數器
11、11B‧‧‧WAIT計數器
12、12C、12D、13、13D‧‧‧電阻分壓電路
14‧‧‧變化數WAIT時間設定電路
15‧‧‧期待電壓設定電路
20(20A~20D)‧‧‧電源電壓變化對照電路
30‧‧‧鎖定控制電路
40‧‧‧存取保護對象之電路
50‧‧‧半導體積體電路
DVS‧‧‧判定電壓設定信號
PSV‧‧‧電源電壓
RV1、RV2‧‧‧參考電壓
UCV‧‧‧上限比較用電壓
LCV‧‧‧下限比較用電壓
CV‧‧‧比較用電壓
ULV‧‧‧上限電壓
LLV‧‧‧下限電壓
UCO、LCO、CO‧‧‧比較器輸出信號
ULS‧‧‧上限下限切換信號
LCS‧‧‧鎖定解除信號
VDC‧‧‧電壓判定實施命令信號
VDR‧‧‧電壓判定結果信號
DSN‧‧‧判定步驟編號信號
LGO‧‧‧邏輯閘輸出信號
TS‧‧‧觸發信號
【圖1】係依實施形態1之電源電壓變化對照電路之電路構成圖。 【圖2】係顯示依實施形態1之電源電壓變化對照電路的動作之流程圖。 【圖3】係顯示依實施形態1之電源電壓變化對照電路的動作及作為監視對象之電源電壓之變化的時序圖。 【圖4】係依實施形態1之變形例之電壓判定電路之概略圖。 【圖5】係依實施形態2之電源電壓變化對照電路之電路構成圖。 【圖6】係依實施形態2之變化數WAIT時間設定電路保持之表。 【圖7】係依實施形態2之期待電壓設定電路保持之表。 【圖8】係顯示依實施形態2之電源電壓變化對照電路的動作之流程圖。 【圖9】係依實施形態3之電源電壓變化對照電路之電路構成圖。 【圖10】係顯示依實施形態3之電壓判定電路的動作之流程圖。 【圖11】係顯示依實施形態3之電源電壓變化對照電路的動作及作為監視對象之電源電壓之變化的時序圖。 【圖12】係依實施形態4之電源電壓變化對照電路之電路構成圖。 【圖13】係依實施形態5之半導體積體電路之概略圖。
1‧‧‧監視對象電源
2‧‧‧BGR電路
3、4‧‧‧比較器
5‧‧‧比較器判定電壓設定電路
6‧‧‧附有反相器之AND閘
7‧‧‧判定電壓設定值輸出電路
8‧‧‧電壓判定電路
9‧‧‧電壓判定控制電路
10‧‧‧判定步驟計數器
11‧‧‧WAIT計數器
12、13‧‧‧電阻分壓電路
20A‧‧‧電源電壓變化對照電路
DVS‧‧‧判定電壓設定信號
PSV‧‧‧電源電壓
RV1‧‧‧參考電壓
UCV‧‧‧上限比較用電壓
LCV‧‧‧下限比較用電壓
UCO、LCO‧‧‧比較器輸出信號
LCS‧‧‧鎖定解除信號
VDC‧‧‧電壓判定實施命令信號
VDR‧‧‧電壓判定結果信號
DSN‧‧‧判定步驟編號信號
LGO‧‧‧邏輯閘輸出信號
TS‧‧‧觸發信號

Claims (16)

  1. 一種電源電壓變化對照電路，包含：比較器判定電壓設定電路，產生電源電壓之第1分壓電壓；第1比較器，比較參考電壓與該第1分壓電壓；電壓判定電路，根據該參考電壓與該第1分壓電壓的比較結果，判定該電源電壓；判定電壓設定值輸出電路，根據該電源電壓之判定結果，變更該電源電壓與該第1分壓電壓之比；及電壓判定控制電路，其中該電壓判定控制電路包含根據該電壓判定電路輸出之該電源電壓之判定結果而對判定步驟數計數之判定步驟計數器，且將該判定步驟計數器的計數值對該判定電壓設定值輸出電路輸出，該判定電壓設定值輸出電路根據與該計數值相對應的設定值而設定該電源電壓與該第1分壓電壓之比，且該電壓判定控制電路，當該判定步驟計數器的計數值為該判定步驟數之上限值，且該電壓判定電路輸出之該電源電壓之判定結果顯示該電源電壓處於期待電壓範圍內時，輸出指示「解除存取保護對象之電路鎖定」的鎖定解除信號。
  2. 如申請專利範圍第1項之電源電壓變化對照電路，其中更包含：電壓判定控制電路，根據該電源電壓之判定結果，判定電源電壓變化是否與期待電壓變化一致；及設定電路，可變更地保持該期待電壓變化之設定值。
  3. 如申請專利範圍第1項之電源電壓變化對照電路，其中更包含：設定電路，可變更地保持設定值；及電壓判定控制電路，根據該設定值，決定該電壓判定電路判定該電源電壓的時機。
  4. 如申請專利範圍第1項之電源電壓變化對照電路，其中更包含：設定電路，可變更地保持設定值；及電壓判定控制電路，根據該設定值，決定該判定電壓設定值輸出電路變更該電源電壓與該第1分壓電壓之比的次數。
  5. 如申請專利範圍第1項之電源電壓變化對照電路，其中更包含：設定電路，可變更地保持設定值；該判定電壓設定值輸出電路，根據該設定值，設定該電源電壓與該第1分壓電壓之比。
  6. 如申請專利範圍第1項之電源電壓變化對照電路，更包含第二比較器，其中該比較器判定電壓設定電路包含第1分壓電路及第2分壓電路，該第1分壓電路自該電源電壓產生該第1分壓電壓，該第2分壓電路自該電源電壓產生第2分壓電壓，其中該判定電壓設定值輸出電路，根據期待電壓範圍的上限電壓，設定該電源電壓與該第1分壓電壓之比，且 根據該期待電壓範圍的下限電壓，設定該電源電壓與該第2分壓電壓之比，其中該第2比較器，比較該參考電壓與該第2分壓電壓；且其中該電壓判定電路，根據該第1比較器的輸出及該第2比較器的輸出，判定該電源電壓是否處於該期待電壓範圍內。
  7. 如申請專利範圍第1項之電源電壓變化對照電路，其中該判定電壓設定值輸出電路，根據該電壓判定電路輸出之上限下限切換信號，切換：上限電壓設定模式，根據期待電壓範圍的上限電壓，設定該電源電壓與該第1分壓電壓之比；及下限電壓設定模式，根據該期待電壓範圍的下限電壓，設定該電源電壓與該第1分壓電壓之比；該電壓判定電路，根據該第1比較器的輸出，判定該電源電壓是否處於該期待電壓範圍內。
  8. 如申請專利範圍第7項之電源電壓變化對照電路，其中該電壓判定電路，自指定該上限電壓設定模式及該下限電壓設定模式之一方之值，朝指定另一方之值切換該上限下限切換信號後，確保既定等待時間，再根據該第1比較器的輸出，判定該電源電壓是否低於該上限電壓，或該電源電壓是否高於該下限電壓。
  9. 如申請專利範圍第1項之電源電壓變化對照電路，其中該電壓判定控制電路，輸出該計數值後，確保既定等待時間，再對該電壓判定電路指示判定該電源電壓。
  10. 如申請專利範圍第1項之電源電壓變化對照電路，其中更包含：參考電壓產生電路，自該電源電壓產生該參考電壓。
  11. 一種電源電壓變化對照方法，包含：產生電源電壓之分壓電壓，比較參考電壓與該分壓電壓，根據該參考電壓與該分壓電壓的比較結果，判定該電源電壓，根據該電源電壓之判定結果，變更該參考電壓與該分壓電壓之比，根據該電源電壓之判定結果，對判定步驟數計數，輸出該判定步驟數的計數值，根據與該計數值相對應的設定值，設定該電源電壓與該分壓電壓之比，且當該判定步驟數的計數值係該判定步驟數之上限值且該電源電壓之判定結果顯示該電源電壓處於期待電壓範圍內時，解除存取保護對象之電路鎖定。
  12. 如申請專利範圍第11項之電源電壓變化對照方法，其中可變更地保持期待電壓變化之設定值，根據該電源電壓之判定結果，判定該電源電壓之變化是否與該期待電壓變化一致。
  13. 如申請專利範圍第11項之電源電壓變化對照方法，其中根據期待電壓範圍的上限電壓，設定該電源電壓與第1分壓電壓之比，根據該期待電壓範圍的下限電壓，設定該電源電壓與第2分壓電壓之比， 產生該分壓電壓，包含：第1分壓電路自該電源電壓產生該第1分壓電壓；及第2分壓電路自該電源電壓產生該第2分壓電壓；比較該參考電壓與該分壓電壓，包含：第1比較器比較該參考電壓與該第1分壓電壓；及第2比較器比較該參考電壓與該第2分壓電壓；判定該電源電壓，包含：根據該第1比較器的輸出及該第2比較器的輸出，判定該電源電壓是否處於該期待電壓範圍內。
  14. 如申請專利範圍第11項之電源電壓變化對照方法，其中電壓判定電路切換上限電壓設定模式與下限電壓設定模式，該上限電壓設定模式中，根據期待電壓範圍的上限電壓，設定該電源電壓與該分壓電壓之比，該下限電壓設定模式中，根據該期待電壓範圍的下限電壓，設定該電源電壓與該分壓電壓之比，判定該電源電壓，包含：該電壓判定電路，根據比較該參考電壓與該分壓電壓之比較器的輸出，判定該電源電壓是否處於該期待電壓範圍內。
  15. 如申請專利範圍第11項之電源電壓變化對照方法，其中自該電源電壓產生該參考電壓。
  16. 如申請專利範圍第11項之電源電壓變化對照方法，其中 根據該電源電壓之判定結果，判定電源電壓變化是否與期待電壓變化一致，該電源電壓變化與該期待電壓變化若一致，即解除存取保護對象之電路鎖定。
TW103124320A 2013-07-17 2014-07-15 電源電壓變化對照電路、電源電壓變化對照方法及半導體積體電路 TWI600913B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013148541A JP6122720B2 (ja) 2013-07-17 2013-07-17 電源電圧遷移照合回路、電源電圧遷移照合方法、及び半導体集積回路

Publications (2)

Publication Number Publication Date
TW201516432A TW201516432A (zh) 2015-05-01
TWI600913B true TWI600913B (zh) 2017-10-01

Family

ID=52318064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124320A TWI600913B (zh) 2013-07-17 2014-07-15 電源電壓變化對照電路、電源電壓變化對照方法及半導體積體電路

Country Status (4)

Country Link
US (2) US9214930B2 (zh)
JP (1) JP6122720B2 (zh)
CN (1) CN104298292B (zh)
TW (1) TWI600913B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105338518B (zh) * 2014-07-31 2020-03-31 索尼公司 无线通信系统中的装置和方法
EP3433685B1 (en) * 2016-03-21 2023-11-15 Mobile Electronics Inc. Method and system for a universal programmable voltage module
CN106597066A (zh) * 2016-12-07 2017-04-26 硅谷数模半导体（北京）有限公司 USBType‑C总线电压的采样电路
FR3086763B1 (fr) * 2018-09-27 2021-04-23 St Microelectronics Rousset Surveillance de la valeur d'une tension continue par rapport a plusieurs niveaux de tension
JP2020128947A (ja) * 2019-02-12 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 検出器
CN111983421B (zh) * 2019-05-24 2023-07-25 台湾积体电路制造股份有限公司 电路检测系统与电路检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428923A (zh) * 2001-12-25 2003-07-09 株式会社日立制作所 半导体集成电路器件
TW557630B (en) * 2001-08-31 2003-10-11 Samsung Electronics Co Ltd Signal receiver apparatus and method for detecting logic state represtented by an input signal and semiconductor integrated circuit having the same
US7023672B2 (en) * 2003-02-03 2006-04-04 Primarion, Inc. Digitally controlled voltage regulator
TW200951664A (en) * 2008-05-29 2009-12-16 Fujitsu Ltd Voltage converting device and voltage converting method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04147074A (ja) 1990-10-09 1992-05-20 Nec Yamagata Ltd 半導体装置の試験信号発生回路
JPH06207971A (ja) 1991-03-07 1994-07-26 Nec Yamagata Ltd 半導体装置内蔵試験信号発生回路
JPH06309475A (ja) * 1993-04-26 1994-11-04 Mitsubishi Electric Corp 半導体集積回路
JPH07198846A (ja) * 1993-12-28 1995-08-01 Nikon Corp 距離測定装置
US6208124B1 (en) * 1999-06-04 2001-03-27 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
JP2004022647A (ja) * 2002-06-13 2004-01-22 Fujitsu Ltd 半導体集積回路
JP2006332456A (ja) * 2005-05-27 2006-12-07 Fujitsu Ltd 半導体装置及び試験モード設定方法
FR2886746B1 (fr) * 2005-06-06 2007-08-10 Atmel Corp Regulation du niveau de tension de sortie
US7362143B2 (en) * 2005-12-09 2008-04-22 Analog Devices, Inc. Circuit and method for monitoring a supply voltage and providing an indication when the supply voltage falls below a predetermined threshold
US8125243B1 (en) * 2007-03-12 2012-02-28 Cypress Semiconductor Corporation Integrity checking of configurable data of programmable device
CN101150309B (zh) * 2007-10-31 2010-12-08 启攀微电子（上海）有限公司 一种自适应电容触摸传感控制电路
JP5412639B2 (ja) * 2008-10-31 2014-02-12 国立大学法人東京工業大学 比較器及びアナログデジタル変換器
JP5512139B2 (ja) * 2009-01-30 2014-06-04 ラピスセミコンダクタ株式会社 半導体集積回路装置及び電源供給回路
US8076959B2 (en) * 2009-10-28 2011-12-13 O2 Micro, Inc Circuits and methods for voltage detection
JP2011250554A (ja) * 2010-05-26 2011-12-08 Sony Corp 電源回路、集積回路装置、固体撮像装置および電子機器
JP5336559B2 (ja) * 2010-10-20 2013-11-06 旭化成エレクトロニクス株式会社 テスト回路、及び、シリアルｉ／ｆ回路、半導体装置
JP5269131B2 (ja) * 2011-03-16 2013-08-21 株式会社東芝 比較回路および並列型アナログデジタル変換器
CN102495658B (zh) * 2011-12-09 2013-12-18 贵州航天电器股份有限公司 一种可调直流供电监控模块
KR20140017392A (ko) * 2012-08-01 2014-02-11 삼성전자주식회사 디스플레이장치 및 그 전원오류 검출방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557630B (en) * 2001-08-31 2003-10-11 Samsung Electronics Co Ltd Signal receiver apparatus and method for detecting logic state represtented by an input signal and semiconductor integrated circuit having the same
CN1428923A (zh) * 2001-12-25 2003-07-09 株式会社日立制作所 半导体集成电路器件
US7023672B2 (en) * 2003-02-03 2006-04-04 Primarion, Inc. Digitally controlled voltage regulator
TW200951664A (en) * 2008-05-29 2009-12-16 Fujitsu Ltd Voltage converting device and voltage converting method

Also Published As

Publication number Publication date
TW201516432A (zh) 2015-05-01
US9214930B2 (en) 2015-12-15
JP2015021783A (ja) 2015-02-02
JP6122720B2 (ja) 2017-04-26
US20160079972A1 (en) 2016-03-17
CN104298292B (zh) 2017-07-28
CN104298292A (zh) 2015-01-21
US20150022240A1 (en) 2015-01-22

Similar Documents

Publication Publication Date Title
TWI600913B (zh) 電源電壓變化對照電路、電源電壓變化對照方法及半導體積體電路
US7667633B2 (en) Time-to-digital converter with high resolution and wide measurement range
JP5782238B2 (ja) 電圧検出回路及びその制御方法
US9344072B2 (en) High-resolution pulse width modulation signal generation circuit and method
Fishburn et al. A 19.6 ps, FPGA-based TDC with multiple channels for open source applications
US8924765B2 (en) Method and apparatus for low jitter distributed clock calibration
WO2018113625A1 (zh) 时间数字转换器和时间测量方法
US7859421B2 (en) Circuit and method for detecting a voltage change
TWI538402B (zh) 計數器
US10686433B1 (en) Circuit operating speed detecting circuit
US8884673B1 (en) Clock trimming apparatus and associated clock trimming method
KR20160087817A (ko) 에지 조종을 하는 자동 테스트 시스템
JP2013135281A (ja) 電圧振幅検出回路、情報記憶装置、通信装置および電圧振幅検出方法
US20160169947A1 (en) Measurement Circuit
US8228763B2 (en) Method and device for measuring time intervals
TW201246151A (en) Display driver and flicker suppression device thereof
EP3595174A2 (en) Comparator circuit with feedback and method of operation
CN106918731A (zh) 一种数字示波器及其信号频率测量方法
TW201836323A (zh) 偵測裝置與偵測方法
TWI547800B (zh) 備援系統以及其主從關係的決定方法
TWI497267B (zh) 電源開啟重置電路
Cohen et al. " When is an adolescent an adult? Assessing cognitive control in emotional and nonemotional contexts": Corrigendum.
US6690152B2 (en) Acceleration of automatic test
US20240118322A1 (en) Methods and apparatus to compare voltages
JP2017173068A (ja) 試験回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees