TWI596923B - Send circuit and communication system - Google Patents

Send circuit and communication system Download PDF

Info

Publication number
TWI596923B
TWI596923B TW104129045A TW104129045A TWI596923B TW I596923 B TWI596923 B TW I596923B TW 104129045 A TW104129045 A TW 104129045A TW 104129045 A TW104129045 A TW 104129045A TW I596923 B TWI596923 B TW I596923B
Authority
TW
Taiwan
Prior art keywords
transmitting
voltage
driving
signal
switching element
Prior art date
Application number
TW104129045A
Other languages
English (en)
Other versions
TW201628381A (zh
Inventor
Shinji Nakatsuka
Shinsuke Fujii
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201628381A publication Critical patent/TW201628381A/zh
Application granted granted Critical
Publication of TWI596923B publication Critical patent/TWI596923B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Near-Field Transmission Systems (AREA)
  • Logic Circuits (AREA)

Description

發送電路及通訊系統
本發明的實施形態係關於發送電路及通訊系統。
公知有具備透過發送電感器發送訊號之發送電路，與透過感應耦合於發送電感器的接收電感器接收訊號之接收電路的通訊系統。接收電路係從接收的訊號，回復被發送之原來的資料型式。
於此種通訊系統中，除了抑制接收訊號之波形品質的惡化之外，並減低發送電路的消費電力為佳。
實施形態所欲解決的課題，係提供除了可抑制接收訊號之波形品質的惡化之外，也可減低消費電力的發送電路及通訊系統。
實施形態係提供：一種發送電路，係對於透過接收AC耦合元件接收訊號的接收電路，透過被AC耦合於前述接收AC耦合元件的發送AC耦合元件發送訊號的發送電路，具備： 驅動訊號產生電路，係與發送的發送訊號同步，產生驅動訊號；及驅動電路，係因應前述驅動訊號，與前述發送訊號的上升邊緣及下降邊緣同步，在預先訂定之驅動期間之間，對前述發送AC耦合元件的兩端間流通驅動電流，在前述驅動期間之後，對前述發送AC耦合元件的兩端施加施加電壓。
又，實施形態係提供：一種通訊系統，係具備：發送AC耦合元件；發送電路，係透過前述發送AC耦合元件發送訊號；接收AC耦合元件，係被AC耦合於前述發送AC耦合元件；及接收電路，係透過前述接收AC耦合元件接收訊號；前述發送電路，係具有：驅動訊號產生電路，係與發送的發送訊號同步，產生驅動訊號；及驅動電路，係因應前述驅動訊號，與前述發送訊號的上升邊緣及下降邊緣同步，在預先訂定之驅動期間之間，對前述發送AC耦合元件的兩端間流通驅動電流，在前述驅動期間之後，對前述發送AC耦合元件的兩端供給施加電壓；前述接收電路，係具有：遲滯電路，係於輸出入特性具有遲滯，因應以前述接收AC耦合元件接收之第1接收 訊號，輸出第2接收訊號；待機時之前述第2接收訊號的邏輯，係與前述發送訊號之初始值的邏輯不同。
1‧‧‧通訊系統
1A‧‧‧通訊系統
10‧‧‧發送機
10A‧‧‧發送機
11‧‧‧發送電路
12‧‧‧驅動訊號產生電路
13‧‧‧驅動電路
13A‧‧‧驅動電路
13B‧‧‧驅動電路
13C‧‧‧驅動電路
13D‧‧‧驅動電路
13E‧‧‧驅動電路
13F‧‧‧驅動電路
13G‧‧‧驅動電路
20‧‧‧接收機
20B‧‧‧接收機
21‧‧‧接收電路
22‧‧‧遲滯電路
23‧‧‧解調器
40‧‧‧時脈訊號產生器
41‧‧‧第1基準訊號產生器
42‧‧‧第1基準訊號產生器
43‧‧‧第2基準訊號產生器
44‧‧‧第1脈衝產生器
45‧‧‧第2脈衝產生器
46‧‧‧第3脈衝產生器
47‧‧‧多工器
48‧‧‧訊號合成電路
Cacc1‧‧‧耦合電容
Cacc2‧‧‧耦合電容
Cp1‧‧‧寄生電容
Cp2‧‧‧寄生電容
Dt‧‧‧發送資料
E1‧‧‧發送AC耦合元件
E2‧‧‧接收AC耦合元件
I1‧‧‧定電流源
Idr‧‧‧驅動電流
L1‧‧‧發送電感器
L2‧‧‧接收電感器
NM1‧‧‧NMOS電晶體
NM2‧‧‧NMOS電晶體
NM3‧‧‧NMOS電晶體
NM4‧‧‧NMOS電晶體
NM10‧‧‧NMOS電晶體
N1‧‧‧一端
N1r‧‧‧一端
N2‧‧‧另一端
N2r‧‧‧另一端
PM10‧‧‧PMOS電晶體
PW1‧‧‧第1脈衝寬
PW2‧‧‧第2脈衝寬
R1‧‧‧電阻
R2‧‧‧電阻
R11‧‧‧電阻
R12‧‧‧電阻
R13‧‧‧電阻
R14‧‧‧電阻
R21‧‧‧電阻
R22‧‧‧電阻
R31‧‧‧電阻
R32‧‧‧電阻
R33‧‧‧電阻
R34‧‧‧電阻
Rin‧‧‧電阻
RE1‧‧‧第1接收電極
RE2‧‧‧第2接收電極
Rt‧‧‧終端電阻
Sdr‧‧‧驅動訊號
Sp1‧‧‧脈衝訊號
Sp2‧‧‧脈衝訊號
Srx1‧‧‧第1接收訊號
Srx2‧‧‧第2接收訊號
Stx‧‧‧發送訊號
SW1‧‧‧第1開關元件
SW2‧‧‧第2開關元件
SW3‧‧‧第3開關元件
SW4‧‧‧第4開關元件
Tdr‧‧‧驅動期間
TE1‧‧‧第1發送電極
TE2‧‧‧第2發送電極
TL1‧‧‧第1傳送線路
TL2‧‧‧第2傳送線路
Ts‧‧‧訊號位準保持期間
VMID‧‧‧驅動電壓
Vm‧‧‧輸出訊號
VN1‧‧‧共模電壓
VN1r‧‧‧共模電壓
VN2r‧‧‧共模電壓
Vn01‧‧‧第1基準訊號
Vn02‧‧‧第1基準訊號
Vn03‧‧‧第2基準訊號
Vn1‧‧‧第1脈衝訊號
Vn2‧‧‧第2脈衝訊號
Vn3‧‧‧第3脈衝訊號
[圖1]揭示關於第1實施形態的通訊系統之概略構造的區塊圖。
[圖2]揭示作圖1之通訊系統的驅動電路之構造的電路圖。
[圖3]圖1之通訊系統的時序圖。
[圖4]第1比較例之通訊系統的時序圖。
[圖5]第2比較例之通訊系統的時序圖。
[圖6]揭示使用PWM訊號之圖1的通訊系統之概略構造的區塊圖。
[圖7]圖6之通訊系統的時序圖。
[圖8]揭示關於第2實施形態的驅動電路之構造的電路圖。
[圖9]揭示關於第3實施形態的驅動電路之構造的電路圖。
[圖10]揭示關於第4實施形態的驅動電路之構造的電路圖。
[圖11]揭示圖1之通訊系統的共模電壓之變動的時序圖。
[圖12]揭示關於第5實施形態的驅動電路之構造的 電路圖。
[圖13]關於第5實施形態之通訊系統的時序圖。
[圖14]揭示關於第6實施形態的驅動電路之構造的電路圖。
[圖15A]揭示關於第7實施形態的驅動電路之構造的電路圖。
[圖15B]揭示圖15A的第1至第4開關元件之其他一例的電路圖。
[圖16]揭示關於第8實施形態的驅動電路之構造的電路圖。
[圖17]揭示關於第9實施形態的通訊系統之概略構造的區塊圖。
以下，參照圖面針對本發明的實施形態進行說明。
(第1實施形態)
圖1係揭示關於第1實施形態的通訊系統之概略構造的區塊圖。如圖1所示，通訊系統1係具備發送機10與接收機20。發送機10與接收機20係進行使用AC耦合的非接觸式通訊。在此，針對作為AC耦合而使用感應耦合之一例進行說明。
發送機10係具有發送AC耦合元件E1、一對第1傳送線路TL1、TL1、發送電路11。發送AC耦合元件E1 是發送電感器L1。發送電感器L1、第1傳送線路TL1、TL1及發送電路11，係例如設置於發送機10的印刷配線基板上。發送電感器L1係例如平面狀的電感器。
第1傳送線路TL1、TL1係例如微帶線等，連接發送電路11與發送電感器L1的兩端N1、N2。
發送電路11係透過第1傳送線路TL1、TL1及發送電感器L1，對於接收機20的接收電路21發送因應發送之發送訊號Stx的差動之訊號。以下，針對差動的訊號進行說明，但是，作為單端(Single ended)的訊號亦可。
發送電路11係具備驅動訊號產生電路12與驅動電路13。驅動訊號產生電路12係與發送的發送訊號Stx同步，產生驅動訊號Sdr。發送訊號Stx係以所定調變方式調變。發送訊號Stx係從外部供給至驅動訊號產生電路12亦可，在具有作為調變器之功能的驅動訊號產生電路12的內部產生亦可。
驅動電路13係因應驅動訊號Sdr，與發送訊號Stx的上升邊緣及下降邊緣同步，在預先訂定之驅動期間Tdr之間，對發送電感器L1的兩端N1、N2間，流通驅動電流Idr。驅動電路13係在驅動期間Tdr之後，對發送電感器L1的兩端N1、N2施加施加電壓。
接收機20係具有接收AC耦合元件E2、一對第2傳送線路TL2、TL2、接收電路21。接收AC耦合元件E2是接收電感器L2。接收電感器L2、第2傳送線路TL2、TL2及接收電路21，係例如設置於接收機20的印刷配線 基板上。接收電感器L2係例如平面狀的電感器。
進行通訊時，以發送電感器L1與接收電感器L2接近之方式，使發送機10與接收機20接近配置。發送電感器L1與接收電感器L2的距離係例如數百μm。藉由如此配置，接收電感器L2係感應耦合於發送電感器L1(AC耦合)。藉此，從發送電感器L1至接收電感器L2，藉由電磁感應來傳達訊號。
第2傳送線路TL2、TL2係例如微帶線等，連接接收電感器L2的兩端與接收電路21。
接收電路21係透過接收電感器L2與第2傳送線路TL2、TL2，接收因應發送之訊號的差動之第1接收訊號Srx1。
接收電路21係具有遲滯電路(遲滯緩衝器)22，與解調器23。遲滯電路22係於輸出入特性具有遲滯，因應第1接收訊號Srx1，輸出第2接收訊號Srx2。具體來說，遲滯電路22係在第1接收訊號Srx1變化成大於等於正的第1臨限值電壓時輸出“H”(高位準)的第2接收訊號Srx2，在第1接收訊號Srx1變化成小於等於負的第2臨限值電壓時輸出“L”(低位準)的第2接收訊號Srx2。
解調器23係以對應調變方式的方式，依據第2接收訊號Srx2，對接收資料進行解調。
圖2係揭示作圖1之通訊系統1的驅動電路13之構造的電路圖。如圖2所示，驅動電路13係具有第1開關元件SW1、第2開關元件SW2、第3開關元件SW3、第4 開關元件SW4、電阻(第5阻抗元件)R1、電阻(第6阻抗元件)R2。
作為第1至第4開關元件SW1~SW4，例如使用NMOS電晶體等的電晶體亦可。
第1開關元件SW1係具有供給驅動電壓(第1電壓)VMID的一端，與透過電阻R1連接於發送電感器L1之一端N1的另一端。
第2開關元件SW2係具有供給接地電壓(第2電壓)的一端，與透過電阻R1連接於發送電感器L1之一端N1的另一端。
第3開關元件SW3係具有供給驅動電壓VMID的一端，與透過電阻R2連接於發送電感器L1之另一端N2的另一端。
第4開關元件SW4係具有供給接地電壓的一端，與透過電阻R2連接於發送電感器L1之另一端N2的另一端。
亦即，電阻R1係連接於第1開關元件SW1之另一端及第2開關元件SW2之另一端的連接節點，與發送電感器L1的一端N1之間。電阻R2係連接於第3開關元件SW3之另一端及第4開關元件SW4之另一端的連接節點，與發送電感器L1的另一端N2之間。電阻R1、R2係決定驅動電路13的輸出阻抗。
驅動訊號產生電路12係在驅動期間Tdr之間，使第1及第4開關元件SW1、SW4，或第2及第3開關元件 SW2、SW3導通，並流通驅動電流Idr，在經過驅動期間Tdr之後，使第2及第4開關元件SW2、SW4導通，並對發送電感器L1的兩端N1、N2施加施加電壓。施加電壓是接地電壓。
圖3係圖1之通訊系統1的時序圖。在圖3所示範例中，發送訊號Stx係於時刻t1中從“H”變化成“L”，於時刻t3中從“L”變化成“H”。
驅動訊號產生電路12係作為內部的訊號，與時刻t1之發送訊號Stx的下降邊緣同步，產生在驅動期間Tdr之間成為“H”的脈衝訊號Sp1。脈衝訊號Sp1係在從時刻t1到時刻t2之間，成為“H”。
驅動訊號產生電路12係因應脈衝訊號Sp1，產生從時刻t1到時刻t2之間成為所定正電壓的驅動訊號Sdr。
驅動訊號Sdr為正時，以第2及第3開關元件SW2、SW3成為導通，第1及第4開關元件SW1、SW4成為非導通之方式，構成驅動電路13。
藉此，時刻t1到時刻t2之間，第2及第3開關元件SW2、SW3為導通，第1及第4開關元件SW1、SW4為非導通，於發送電感器L1，在驅動期間Tdr之間，流通正的驅動電流Idr。
所以，作為第1接收訊號Srx1，於時刻t1中發生正的脈衝，於時刻t2中發生負的脈衝。
因此，於時刻t1之前，為“H”的第2接收訊號Srx2，係在時刻t1中不變化，於時刻t2中變化成“L”。
例如，從時刻t1開始通訊時，通訊開始時之發送訊號Stx的初始值的邏輯為“L”，到時刻t1為止之待機時的第2接收訊號Srx2的邏輯被設定為“H”。藉此，可接收發送訊號Stx的初始值“L”。亦即，待機時之第2接收訊號Srx2的邏輯，係與發送訊號Stx之初始值的邏輯不同。
相對於此，發送訊號Stx之初始值得邏輯為“L”，到時刻t1為止之待機時的第2接收訊號Srx2的邏輯為“L”時，亦即，該等邏輯相同時，第2接收訊號Srx2係於時刻t1中成為“H”，於時刻t2中成為“L”。所以，接收與發送訊號Stx之初始值“L”不同的“H”，變成錯誤接收。
從時刻t2到t3之間，驅動訊號Sdr為0V。驅動訊號Sdr為0V時，以第2及第4開關元件SW2、SW4成為導通，第1及第3開關元件SW1、SW3成為非導通之方式，構成驅動電路13。藉此，時刻t2到t3之間，第2及第4開關元件SW2、SW4為導通，第1及第3開關元件SW1、SW3為非導通。因此，對發送電感器L1的兩端N1、N2，作為施加電壓，施加接地電壓。
所以，驅動電流Idr為0A。因此，第1接收訊號Srx1也不變化，第2接收訊號Srx2也不變化。
接著，於時刻t3中，驅動訊號產生電路12係作為內部的訊號，與時刻t3之發送訊號Stx的上升邊緣同步，產生在驅動期間Tdr之間成為“H”的脈衝訊號Sp2。脈衝訊號Sp2係在從時刻t3到時刻t4之間，成為“H”。
驅動訊號產生電路12係因應脈衝訊號Sp2，產生從 時刻t3到時刻t4之間成為所定負電壓的驅動訊號Sdr。
驅動訊號Sdr為負時，以第1及第4開關元件SW1、SW4成為導通，第2及第3開關元件SW2、SW3成為非導通之方式，構成驅動電路13。
藉此，時刻t3到時刻t4之間，第1及第4開關元件SW1、SW4為導通，第2及第3開關元件SW2、SW3為非導通，於發送電感器L1，在驅動期間Tdr之間，流通負的驅動電流Idr。亦即，驅動電路13係將依據發送訊號Stx之上升邊緣的驅動電流Idr之方向，設為與依據發送訊號Stx之下降邊緣的驅動電流Idr之方向相反。
所以，作為第1接收訊號Srx1，於時刻t3中發生負的脈衝，於時刻t4中發生正的脈衝。
因此，於時刻t2之後，為“L”的第2接收訊號Srx2，係在時刻t3中不變化，於時刻t4中變化成“H”。亦即，遲滯電路22係與驅動電流Idr變化成0的時序同步，使第2接收訊號Srx2的邏輯變化。
時刻t4之後，驅動訊號Sdr為0V，第2及第4開關元件SW2、SW4為導通，第1及第3開關元件SW1、SW3為非導通。因此，對發送電感器L1的兩端N1、N2，作為施加電壓，施加接地電壓。
所以，驅動電流Idr為0A，第1接收訊號Srx1也不變化，第2接收訊號Srx2也不變化。
如此，於接收電路21中，可取得與發送訊號Stx等價的第2接收訊號Srx2。
又，驅動期間Tdr係比發送訊號Stx的訊號位準保持期間Ts的最小期間還短。所謂訊號位準保持期間Ts係表示訊號位準(“H”或“L”)為一定的期間。因此，在發送訊號Stx的訊號位準保持期間Ts中驅動期間Tdr以外的期間(例如從時刻t2到t3)，不會流通驅動電流Idr。所以，可減低發送電路11的消費電力。
在此，針對第1比較例的通訊系統進行說明。在第1比較例的通訊系統中，基本構造與圖1相同，但是，驅動訊號產生電路12的功能不同。
圖4係第1比較例之通訊系統的時序圖。於圖3與圖4中，發送訊號Stx是相同訊號。
驅動訊號Sdr係到發送訊號Stx為“H”的時刻t1為止，成為所定正電壓，從發送訊號Stx為“L”的時刻t1到時刻t3之間，成為所定負電壓，發送訊號Stx為“H”的時刻t3之後，成為所定正電壓。
藉此，於發送電感器L1，到時刻t1為止流通正的驅動電流Idr，從時刻t1到時刻t3之間，流通負的驅動電流Idr，時刻t3之後，流通正的驅動電流Idr。
所以，作為第1接收訊號Srx1，於時刻t1中發生負的脈衝，於時刻t3中發生正的脈衝。
因此，第2接收訊號Srx2係於時刻t1中從“H”變化成“L”，於時刻t3中從“L”變化成“H”。
如此，即使於第1比較例的通訊系統中，也可取得與發送訊號Stx等價的第2接收訊號Srx2。但是，於發送電 感器L1，經常流通正或負的驅動電流Idr。所以，在第1比較例的通訊系統中，與第1實施形態相較，消費電力較大。
接著，針對第2比較例的通訊系統進行說明。第2比較例的通訊系統，係以與圖3相同的時序時機，但是，驅動期間Tdr後的第1至第4開關元件SW1~SW4的控制不同。
圖5係第2比較例之通訊系統的時序圖。圖5係揭示圖3的時刻t1、t2附近。時刻t1到t2為止，第2及第3開關元件SW2、SW3為導通，在時刻t2之後，第1至第4開關元件SW1~SW4成為非導通。藉此，可期待驅動電流Idr成為0。但是，現實上，於發送電感器L1的兩端N1、N2分別存在有寄生電容，故因為發送電感器L1的兩端N1、N2成為漂浮狀態，藉由前述寄生電容與發送電感器L1發生共振。又，也會發生多重反射。因此，時刻t2之後，於驅動電流Idr會發生鈴振。
因此，第1接收訊號Srx1也發生鈴振，波形品質惡化。藉此，無法取得正確第2接收訊號Srx2的可能性提高。
相對於此，在本實施形態中，驅動期間Tdr之後，不是使第1至第4開關元件SW1~SW4成為非導通，而使第2及第4開關元件SW2、SW4導通，所以，發送電感器L1之兩端的電壓被固定為接地電壓。藉此，如圖3所示，可抑制驅動電流Idr的鈴振。所以，可抑制第1接收 訊號Srx1之波形品質的惡化，可取得正確之第2接收訊號Srx2。
然而，於第1實施形態的通訊系統1中，通訊方式並未特別限定。例如，發送訊號Stx係作為非同步的PWM(Pulse Width Modulation)訊號亦可，作為非同步的觸發訊號亦可，作為同步通訊方式之NRZ(Non Return to Zero)訊號亦可。在發送此種“H”或“L”的期間長的發送訊號Stx時，消費電力的削減效果會變大。亦即，驅動電流Idr係與發送訊號Stx的上升邊緣及下降邊緣同步，在驅動期間Tdr之間流通，故“H”等的期間長的發送訊號Stx之狀況中，不流通驅動電流Idr的期間相對較長。另一方面，“H”等的期間短的發送訊號Stx之狀況中，頻繁地流通驅動電流Idr，不流通驅動電流Idr的期間相對較短。
再者，在使用同步通訊方式時，利用時脈資料回復技術亦可，將用以傳送同步用之時脈訊號的時脈訊號傳送路徑，追加於發送機10與接收機20之間亦可。時脈訊號傳送路徑係使用AC耦合來構成亦可，以有線構成亦可。
接著，作為一例，針對使用PWM訊號的通訊系統1，參照圖6、圖7進行說明。
圖6係揭示使用PWM訊號之圖1的通訊系統1之概略構造的區塊圖。如圖6所示，驅動訊號產生電路12係具有時脈訊號產生器40、第1基準訊號產生器41、42、第2基準訊號產生器43、第1脈衝產生器44、第2脈衝產生器45、第3脈衝產生器46、多工器(選擇電路) 47、訊號合成電路48。
圖7係圖6之通訊系統1的時序圖。如圖7所示，將發送之發送資料Dt的1位元的長度設為T(秒)。
時脈訊號產生器40係產生時脈訊號Vn0。作為一例，時脈訊號Vn0的週期設為T/12。
第1基準訊號產生器41、42係與時脈訊號Vn0同步，產生對應發送之發送資料Dt的第1邏輯“1”的第1基準訊號Vn01、Vn02。第1基準訊號Vn01、Vn02係以週期T重複包含第1脈衝寬PW1的脈衝。在此，第1脈衝寬PW1是2T/3。亦即，第1基準訊號Vn01、Vn02係從時刻t11到T/3的時間為“L”，之後，在2T/3的期間成為“H”。第1基準訊號產生器41、42僅設置1個亦可。
第2基準訊號產生器43係與時脈訊號Vn0同步，產生對應發送之發送資料Dt的第2邏輯“0”的第2基準訊號Vn03。第2基準訊號Vn03係以週期T重複包含第2脈衝寬PW2的脈衝。第2脈衝寬PW2比第1脈衝寬PW1窄，在此為T/3。亦即，第2基準訊號Vn03係從時刻t11到2T/3的時間為“L”，之後，在T/3的期間成為“H”。
第1基準訊號Vn01、Vn02的下降邊緣的時序，係與第2基準訊號Vn03的下降邊緣的時序相等。第1基準訊號Vn01、Vn02的上升邊緣的時序，係與第2基準訊號Vn03的上升邊緣的時序不同。
未圖示的發送訊號Stx係在發送資料Dt是第1邏輯“1”時，與第1基準訊號Vn01、Vn02相等，在發送資料 Dt是第2邏輯“0”時，與第2基準訊號Vn03相等。在圖7的範例中，從時刻t11到t12為止，發送訊號Stx與第2基準訊號Vn03相等。從時刻t12到t13為止，發送訊號Stx與第1基準訊號Vn01、Vn02相等。所以，發送訊號Stx係以週期T交互重複“L”與“H”，因應發送資料Dt，成為1週期T中的“H”的期間不同的PWM訊號。亦即，發送訊號Stx係以因應發送資料Dt，1週期T中的“H”的期間不同之方式進行調變。
第1脈衝產生器44係與第1基準訊號Vn01或第2基準訊號Vn03的下降邊緣同步，產生包含對應驅動期間Tdr的脈衝寬Tdr之脈衝的第1脈衝訊號Vn1。在圖示之例中，第1脈衝訊號Vn1係與第1基準訊號Vn01的下降邊緣同步。
第2脈衝產生器45係與第1基準訊號Vn02的上升邊緣同步，產生包含對應驅動期間Tdr的脈衝寬Tdr之脈衝的第2脈衝訊號Vn2。
第3脈衝產生器46係與第2基準訊號Vn03的上升邊緣同步，產生包含對應驅動期間Tdr的脈衝寬Tdr之脈衝的第3脈衝訊號Vn3。
多工器47係因應發送資料Dt，選擇並輸出第2脈衝訊號Vn2與第3脈衝訊號Vn3之任一。在此，多工器47係在發送資料Dt為“1”時，選擇第2脈衝訊號Vn2，在發送資料Dt為“0”時，選擇第3脈衝訊號Vn3。
訊號合成電路48係合成第1脈衝訊號Vn1與多工器 47的輸出訊號Vm，產生驅動訊號Sdr。具體來說，訊號合成電路48係產生與第1脈衝訊號Vn1同步而成為正的電壓，與多工器47的輸出訊號Vm(第2脈衝訊號Vn2或第3脈衝訊號Vn3)同步而成為負的電壓的驅動訊號Sdr。
所以，於電感器L1，因應驅動訊號Sdr流通驅動電流Idr。與圖2相同，驅動電流Idr係在驅動期間Tdr之間流通，所以可減低消費電力。
然後，作為第1接收訊號Srx1，與驅動電流Idr的上升邊緣同步而發生正的脈衝，與驅動電流Idr的下降邊緣同步而發生負的脈衝。
如此一來，可取得與發送訊號Stx等價的第2接收訊號Srx2。亦即，從時刻t11a到t12a為止的第2接收訊號Srx2，係與從時刻t11到t12為止的第2基準訊號Vn03等價。從時刻t12a到t13a為止的第2接收訊號Srx2，係與從時刻t12到t13為止的第1基準訊號Vn01、Vn02等價。如前述般，從時刻t11到t12為止，發送訊號Stx與第2基準訊號Vn03相等，從時刻t12到t13為止，發送訊號Stx與第1基準訊號Vn01、Vn02相等。因此，第2接收訊號Srx2與發送訊號Stx等價。
解調器23係依據第2接收訊號Srx2之“H”的期間的長度，對接收資料進行解調。亦即，解調器23係在第2接收訊號Srx2之“L”的期間之下個“H”的期間的長度比較長(2T/3程度)時，作為接收資料，對邏輯“1”進行解 調。又，解調器23係在第2接收訊號Srx2之“L”的期間之下個“H”的期間的長度比較短(T/3程度)時，作為接收資料，對邏輯“0”進行解調。所以，可取得與發送資料Dt相等的接收資料。
如以上所說明般，依據本實施形態，與發送訊號Stx的上升邊緣及下降邊緣同步，在驅動期間Tdr之間，對發送電感器L1流通驅動電流Idr。藉此，在經過驅動期間Tdr之後的發送訊號Stx未變化的期間，不流通驅動電流Idr。所以，可減低發送電路11的消費電力。
又，驅動期間Tdr之後，使第2及第4開關元件SW2、SW4導通，使第1及第3開關元件SW1、SW3非導通，對發送電感器L1的兩端N1、N2供給接地電壓。藉此，可抑制驅動電流Idr的鈴振。所以，可抑制第1接收訊號Srx1之波形品質的惡化。
再者，驅動訊號產生電路12係在驅動期間Tdr之後，使第1及第3開關元件SW1、SW3導通，使第2及第4開關元件SW2、SW4非導通，對發送電感器L1的兩端N1、N2，作為施加電壓，施加驅動電壓VMID亦可。如此也可抑制驅動電流Idr的鈴振。
(第2實施形態)
在第2實施形態中，驅動電路13的構造與第1實施形態不同。
圖8係揭示關於第2實施形態的驅動電路13A之構造 的電路圖。在圖8中，對於與圖2共通的構造部分，附加相同符號，以下，以相異點為中心進行說明。
驅動電路13A係具有電阻(第5阻抗元件)R11、電阻(第6阻抗元件)R12、電阻(第7阻抗元件)R13、電阻(第8阻抗元件)R14，來代替圖2的電阻R1、R2。
電阻R11係連接於第1開關元件SW1的另一端，與發送電感器L1的一端N1之間。電阻R12係連接於第2開關元件SW2的另一端，與發送電感器L1的一端N1之間。
電阻R13係連接於第3開關元件SW3的另一端，與發送電感器L1的另一端N2之間。電阻R14係連接於第4開關元件SW4的另一端，與發送電感器L1的另一端N2之間。電阻R11~R14係決定驅動電路13A的輸出阻抗。
即使於使用此種驅動電路13A的通訊系統1中，也可獲得與第1實施形態相同的效果。
(第3實施形態)
在第3實施形態中，驅動電路13之開關元件的數量與第1實施形態不同。
圖9係揭示關於第3實施形態的驅動電路13B之構造的電路圖。在圖9中，對於與圖2共通的構造部分，附加相同符號，以下，以相異點為中心進行說明。
驅動電路13B係具有電阻(第1阻抗元件)R21、電阻(第2阻抗元件)R22、第1開關元件SW1、第2開關 元件SW2、定電流源I1。
電阻R21係具有供給驅動電壓(第1電壓)VMID的一端，與連接於發送電感器L1之一端N1的另一端。
電阻R22係具有供給驅動電壓VMID的一端，與連接於發送電感器L1之另一端N2的另一端。
第1開關元件SW1係具有連接於電阻R21之另一端的一端。第2開關元件SW2係具有連接於電阻R22之另一端的一端。
定電流源I1係具有連接於第1開關元件SW1之另一端及第2開關元件SW2之另一端的一端，與供給接地電壓(第2電壓)的另一端。
驅動訊號產生電路12係與發送訊號Stx的上升邊緣及下降邊緣同步，在驅動期間Tdr之間，使第1開關元件SW1或第2開關元件SW2導通，並流通驅動電流Idr。又，驅動訊號產生電路12係在驅動期間Tdr之後，使第1及第2開關元件SW1、SW2成為非導通，對發送電感器L1的兩端N1、N2施加施加電壓。
在第1開關元件SW1導通時，依據定電流源I1的定電流，於電阻R22與發送電感器L1流通正的驅動電流Idr，並且於電阻R21也流通電流。在第2開關元件SW2導通時，於電阻R21與發送電感器L1流通負的驅動電流Idr，並且於電阻R22也流通電流。
依據本實施形態，在驅動期間Tdr之後，使第1開關元件SW1及第2開關元件SW2成為非導通，所以，於發 送電感器L1的一端N1，透過電阻R21，作為施加電壓，施加驅動電壓VMID，於發送電感器L1的另一端N2，透過電阻R22，作為施加電壓，施加驅動電壓VMID。所以，發送電感器L1之兩端N1、N2的電壓穩定，所以，可獲得與第1實施形態相同的效果。
此外，因為可比第1實施形態更削減開關元件的數量，容易進行第1及第2開關元件SW1、SW2的控制。
(第4實施形態)
第4實施形態係在驅動電壓VMID與接地電壓的關係相反之處，與第3實施形態不同。
圖10係揭示關於第4實施形態的驅動電路13C之構造的電路圖。在圖10中，對於與圖9共通的構造部分，附加相同符號，以下，以相異點為中心進行說明。
電阻R21係具有供給接地電壓(第1電壓)的一端，與連接於發送電感器L1之一端N1的另一端。
電阻R22係具有供給接地電壓的一端，與連接於發送電感器L1之另一端N2的另一端。
第1開關元件SW1係具有連接於電阻R21之另一端的一端。第2開關元件SW2係具有連接於電阻R22之另一端的一端。
定電流源I1係具有連接於第1開關元件SW1之另一端及第2開關元件SW2之另一端的一端，與供給驅動電壓(第2電壓)VMID的另一端。
與第3實施形態相同，驅動訊號產生電路12係在驅動期間Tdr之後，使第1開關元件SW1及第2開關元件SW2成為非導通。藉此，於發送電感器L1的一端N1，透過電阻R21，作為施加電壓，施加接地電壓，於發送電感器L1的另一端N2，透過電阻R22，作為施加電壓，施加接地電壓。所以，可獲得與第3實施形態相同的效果。
(第5實施形態)
在第5實施形態的說明之前，真對第1實施形態的通訊系統1之共模電壓的變動進行說明。
圖11係揭示圖1之通訊系統1的共模電壓之變動的時序圖。圖11對應圖3。如圖11所示，到時刻t1為止，第2及第4開關元件SW2、SW4導通，所以，發送電感器L1之一端N1的共模電壓VN1為0V。
接著，於時刻t1中，為了流通驅動電流Idr，第2及第3開關元件SW2、SW3導通，所以，發送電感器L1之一端N1的共模電壓VN1幾乎增加驅動電壓VMID/2。
在此，在發送電感器L1的一端N1與接收電感器L2的一端N1r之間，發生寄生電容Cp1所致之電容耦合時，因為共模電壓VN1的增加，接收電感器L2的一端N1r的共模電壓VN1r會發生脈衝狀的變動。
同樣地，於時刻t2、t3、t4中，也於共模電壓VN1r發生脈衝狀的變動。
因為發送電感器L1的另一端N2與接收電感器L2的 另一端N2r之間的寄生電容Cp2，同樣地接收電感器L2的另一端N2r的共模電壓VN2r也會變動(未圖示)。
第1接收訊號Srx1係共模電壓VN1r與共模電壓VN2r的差，成為如前述圖3。因此，在使用難以受到共模電壓VN1r、VN2r之變動的影響的接收電路21時，如第1實施形態所說明般，可無問題地動作。但是，在接收電路21的同模去除比比較低時等，因為共模電壓VN1r、VN2r的變動，接收感度會變化。
此係於第2至第4實施形態中也相同。
因此，在第5實施形態中，在驅動期間Tdr之後，使第1~第4開關元件SW1~SW4導通。
圖12係揭示關於第5實施形態的驅動電路13D之構造的電路圖。在圖12中，對於與圖2共通的構造部分，附加相同符號，以下，以相異點為中心進行說明。
驅動電路13D係除了圖2的構造之外，具備電阻(第1阻抗元件)R31、電阻(第2阻抗元件)R32、電阻(第3阻抗元件)R33、電阻(第4阻抗元件)R34。電阻R31~R34的電阻值幾乎相等。
電阻R31係連接於第1開關元件SW1的一端與另一端之間。電阻R32係連接於第2開關元件SW2的一端與另一端之間。電阻R33係連接於第3開關元件SW3的一端與另一端之間。電阻R34係連接於第4開關元件SW4的一端與另一端之間。
與第1實施形態相同，驅動訊號產生電路12係在驅 動期間Tdr之間，使第1及第4開關元件SW1、SW4，或第2及第3開關元件SW2、SW3導通，並流通驅動電流Idr。又，驅動訊號產生電路12係在驅動期間Tdr之後，使第1至第4開關元件SW1~SW4導通，對發送電感器L1的兩端N1、N2施加施加電壓。施加電壓為幾乎驅動電壓VMID/2。之後，驅動訊號產生電路12係使第1至第4開關元件SW1~SW4成為非導通，對發送電感器L1的兩端N1、N2施加驅動電壓VMID與接地電壓之間的電壓。驅動電壓VMID與接地電壓之間的電壓，係幾乎驅動電壓VMID/2。
再者，在圖12中，以電阻Rin等價地表示接收電路21的輸入阻抗。
圖13係關於第5實施形態之通訊系統1的時序圖。圖13所示之時刻t2之後，亦即驅動期間Tdr之後，藉由第1至第4開關元件SW1~SW4導通，共模電壓VN1係維持幾乎驅動電壓VMID/2。雖省略圖示，共模電壓VN2也相同。藉此，驅動電流Idr成為0A，可抑制驅動電流Idr的鈴振。
接著，於時刻t2a中，第1至第4開關元件SW1~SW4成為非導通時，共模電壓VN1係藉由電阻R31、R32決定，維持幾乎驅動電壓VMID/2。雖省略圖示，共模電壓VN2也相同。
電阻R31~R34的各電阻值，係比第1至第4開關元件SW1~SW4的導通時的各阻抗還高。因此，可減低消 費電力。根據減低消費電力的觀點，使第1至第4開關元件SW1~SW4導通的期間(時刻t2至t2a)，係比使第1至第4開關元件SW1~SW5成為非導通的期間(時刻t2a至t3)還短為佳。
又，時刻t3之後的動作也與以上相同，於時刻t4中第1至第4開關元件SW1~SW4導通，於時刻t4a中，第1至第4開關元件SW1~SW4成為非導通。
依據本實施形態，在驅動期間Tdr之後，使第1至第4開關元件SW1~SW4導通，之後，使第1至第4開關元件SW1~SW4成為非導通。藉此，在驅動期間Tdr之後，對發送電感器L1的兩端N1、N2的共模電壓VN1、VN2係維持幾乎驅動電壓VMID/2。亦即，於驅動期間Tr與之後的期間中，使共模電壓VN1、VN2幾乎不會變化。
所以，及使在接收電路21的同模去除比較低時等，也可抑制接收感度的惡化。又，也可獲得第1實施形態的效果。
(第6實施形態)
在第6實施形態中，組合第2實施形態與第5實施形態。
圖14係揭示關於第6實施形態的驅動電路13E之構造的電路圖。在圖14中，對於與圖12共通的構造部分，附加相同符號，以下，以相異點為中心進行說明。
驅動電路13E係具有電阻R11~R14，代替圖12的電 阻R1、R2。
電阻R11係連接於第1開關元件SW1的另一端，與發送電感器L1的一端N1之間。電阻R12係連接於第2開關元件SW2的另一端，與發送電感器L1的一端N1之間。
電阻R13係連接於第3開關元件SW3的另一端，與發送電感器L1的另一端N2之間。電阻R14係連接於第4開關元件SW4的另一端，與發送電感器L1的另一端N2之間。
即使於本實施形態中也可獲得與第5實施形態相同的效果。又，藉由電阻R11~R14，可比第5實施形態更削減第1至第4開關元件SW1~SW4導通之期間的消費電力。
(第7實施形態)
在第7實施形態中，簡略化第5實施形態之驅動電路13D的構造。
圖15A係揭示關於第7實施形態的驅動電路13F之構造的電路圖。在圖15A中，對於與圖12共通的構造部分，附加相同符號，以下，以相異點為中心進行說明。
於驅動電路13F中，第1至第4開關元件SW1~SW4是NMOS電晶體NM1~NM4。第5實施形態的電阻R31~R34並未設置。
驅動訊號產生電路12係在驅動期間Tdr之間，降低 第1及第4開關元件SW1、SW4，或第2及第3開關元件SW2、SW3之電流路徑的各阻抗，並流通驅動電流Idr。此時的第1及第4開關元件SW1、SW4，或第2及第3開關元件SW2、SW3的各阻抗，係與第5實施形態之第1至第4開關元件SW1~SW4之導通時的各阻抗同等。
驅動訊號產生電路12係在驅動期間Tdr之後，降低第1至第4開關元件SW1~SW4之電流路徑的各阻抗，對發送電感器L1的兩端N1、N2施加施加電壓。此時的第1至第4開關元件SW1~SW4的各阻抗，係與驅動期間Tdr的前述阻抗同等。施加電壓為幾乎驅動電壓VMID/2。
之後，驅動訊號產生電路12係提升第1至第4開關元件SW1~SW4之電流路徑的各阻抗，對發送電感器L1的兩端N1、N2施加驅動電壓VMID與接地電壓之間的電壓。此時的第1至第4開關元件SW1~SW4的各阻抗，係與第5實施形態的電阻R31~R34的各阻抗值同等。驅動電壓VMID與接地電壓之間的電壓，係幾乎驅動電壓VMID/2。
根據以上內容，可獲得第5實施形態的效果。又，依據本實施形態，因為未設置電阻R31~R34，構成要素比第5實施形態還少，容易設計。
再者，第1至第4開關元件SW1~SW4係作為PMOS電晶體或雙極性電晶體等其他電晶體亦可，如圖15B所示，作為並聯連接PMOS電晶體PM10與NMOS電晶體 NM10的開關元件亦可。
(第8實施形態)
在第8實施形態中，組合第2實施形態與第7實施形態。
圖16係揭示關於第8實施形態的驅動電路13G之構造的電路圖。在圖16中，對於與圖15A共通的構造部分，附加相同符號，以下，以相異點為中心進行說明。
驅動電路13G係具有電阻R11~R14，代替圖15A的電阻R1、R2。
電阻R11係連接於第1開關元件SW1的另一端，與發送電感器L1的一端N1之間。電阻R12係連接於第2開關元件SW2的另一端，與發送電感器L1的一端N1之間。
電阻R13係連接於第3開關元件SW3的另一端，與發送電感器L1的另一端N2之間。電阻R14係連接於第4開關元件SW4的另一端，與發送電感器L1的另一端N2之間。
即使於本實施形態中也可獲得與第7實施形態相同的效果。又，可比第7實施形態更削減第1至第4開關元件SW1~SW4導通之期間的消費電力。
(第9實施形態)
第9實施形態係在作為AC耦合，使用電容耦合之 處，與第1實施形態不同。
圖17係揭示關於第9實施形態的通訊系統1A之概略構造的區塊圖。在圖17中，對於與圖1共通的構造部分，附加相同符號，以下，以相異點為中心進行說明。
發送AC耦合元件E1係具有第1發送電極TE1、第2發送電極TE2、連接於第1發送電極TE1與第2發送電極TE2之間的終端電阻Rt。第1發送電極TE1係連接於發送AC耦合元件E1的一端N1。第2發送電極TE2係連接於發送AC耦合元件E1的另一端N2。第1發送電極TE1及第2發送電極TE2係例如俯視為圓形、橢圓形、矩形等具有任意形狀之薄膜狀的金屬圖案，設置於發送機10A的印刷配線基板上。
一方的第1傳送線路TL1係連接發送電路11與第1發送電極TE1。另一方的第1傳送線路TL1係連接發送電路11與第2發送電極TE2。
藉由終端電阻Rt，可抑制從接收機20A對發送機10A之訊號的反射。
與第1實施形態相同，驅動電路13係因應驅動訊號Sdr，在與發送訊號Stx的上升邊緣及下降邊緣同步，在驅動期間Tdr之間，對發送AC耦合元件E1流通驅動電流Idr。驅動電流Idr係流通於終端電阻Rt。
接收AC耦合元件E2係具備第1接收電極RE1與第2接收電極RE2。第1接收電極RE1及第2接收電極RE2係例如俯視為圓形、橢圓形、矩形等具有任意形狀之薄膜 狀的金屬圖案，設置於接收機10A的印刷配線基板上。
一方的第2傳送線路TL2係連接第1接收電極RE1與接收電路21。另一方的第2傳送線路TL2係連接第2接收電極RE2與接收電路21。
在進行通訊時，以第1發送電極TE1與第1接收電極RE1接近，第2發送電極TE2與第2接收電極RE2接近之方式，使發送機10A與接收機20A接近配置。第1發送電極TE1與第1接收電極RE1的距離，及第2發送電極TE2與第2接收電極RE2的距離，例如數mm。藉由如此配置，第1發送電極TE1係被電容耦合(AC耦合)於第1接收電極RE1，第2發送電極TE2係被電容耦合於第2接收電極RE2。第1發送電極TE1與第1接收電極RE1之間的耦合電容Cacc1，及第2發送電極TE2與第2接收電極RE2之間的耦合電容Cacc2，係分別例如為數百fF~數pF。藉此，從第1發送電極TE1及第2發送電極TE2，對第1接收電極RE1及第2接收電極RE2，透過耦合電容Cacc1、Cacc2，傳達訊號。
即使於此種通訊系統1A中，也可與第1實施形態同樣地進行通訊。
即使於本實施形態中，也在驅動期間Tdr之後，對發送AC耦合元件E1的兩端N1、N2供給接地電壓，所以，可獲得與第1實施形態相同的效果。
再者，使用第2至第8實施形態的驅動電路13A~13G，來代替第1實施形態的驅動電路13亦可。
已說明本發明的幾個實施形態，但是，該等實施形態係作為範例而提示者，並無意圖限定發明的範圍。該等新穎的實施形態係可利用其他各種形態來實施，在不脫出發明之要旨的範圍內，可進行各種省略、置換、變更。該等實施形態及其變形係包含於變形的範圍及要旨，並且包含於申請專利範圍所記載之發明與其均等的範圍。
1‧‧‧通訊系統
10‧‧‧發送機
11‧‧‧發送電路
12‧‧‧驅動訊號產生電路
13‧‧‧驅動電路
20‧‧‧接收機
21‧‧‧接收電路
22‧‧‧遲滯電路
23‧‧‧解調器
E1‧‧‧發送AC耦合元件
E2‧‧‧接收AC耦合元件
Idr‧‧‧驅動電流
L1‧‧‧發送電感器
L2‧‧‧接收電感器
N1‧‧‧一端
N2‧‧‧另一端
TL1‧‧‧第1傳送線路
TL2‧‧‧第2傳送線路
Sdr‧‧‧驅動訊號
Srx1‧‧‧第1接收訊號
Srx2‧‧‧第2接收訊號

Claims (18)

  1. 一種發送電路，係對於透過接收AC耦合元件接收訊號的接收電路，透過被AC耦合於前述接收AC耦合元件的發送AC耦合元件發送訊號的發送電路，具備：驅動訊號產生電路，係與發送的發送訊號同步，產生驅動訊號；及驅動電路，係因應前述驅動訊號，與前述發送訊號的上升邊緣及下降邊緣同步，在預先訂定之驅動期間之間，對前述發送AC耦合元件的兩端間流通驅動電流，在前述驅動期間之後，對前述發送AC耦合元件的兩端施加施加電壓；前述驅動電路，係具有：第1開關元件，係具有供給第1電壓的一端，與連接於前述發送AC耦合元件之一端的另一端；第2開關元件，係具有供給第2電壓的一端，與連接於前述發送AC耦合元件之一端的另一端；第3開關元件，係具有供給前述第1電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；及第4開關元件，係具有供給前述第2電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；前述驅動訊號產生電路，係在前述驅動期間之間，使前述第1及第4開關元件，或前述第2及第3開關元件導通，並流通前述驅動電流，在前述驅動期間之後，使前述第2及第4開關元件，或前述第1及第3開關元件導通， 對前述發送AC耦合元件的兩端，施加與前述第2電壓或前述第1電壓相等的前述施加電壓。
  2. 如申請專利範圍第1項所記載之發送電路，其中，前述驅動電路，係具有：第5阻抗元件，係連接於前述第1開關元件之另一端及前述第2開關元件之另一端的連接節點，與前述發送AC耦合元件的一端之間；及第6阻抗元件，係連接於前述第3開關元件之另一端及前述第4開關元件之另一端的連接節點，與前述發送AC耦合元件的另一端之間。
  3. 如申請專利範圍第1項所記載之發送電路，其中，前述驅動電路，係具有：第5阻抗元件，係連接於前述第1開關元件的另一端與前述發送AC耦合元件的一端之間；第6阻抗元件，係連接於前述第2開關元件的另一端與前述發送AC耦合元件的一端之間；第7阻抗元件，係連接於前述第3開關元件的另一端與前述發送AC耦合元件的另一端之間；及第8阻抗元件，係連接於前述第4開關元件的另一端與前述發送AC耦合元件的另一端之間。
  4. 如申請專利範圍第1項所記載之發送電路，其中， 前述驅動電路，係具有：第1開關元件，係具有供給第1電壓的一端，與連接於前述發送AC耦合元件之一端的另一端；第2開關元件，係具有供給第2電壓的一端，與連接於前述發送AC耦合元件之一端的另一端；第3開關元件，係具有供給前述第1電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；第4開關元件，係具有供給前述第2電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；第1阻抗元件，係連接於前述第1開關元件的一端與另一端之間；第2阻抗元件，係連接於前述第2開關元件的一端與另一端之間；第3阻抗元件，係連接於前述第3開關元件的一端與另一端之間；及第4阻抗元件，係連接於前述第4開關元件的一端與另一端之間；前述驅動訊號產生電路，係在前述驅動期間之間，使前述第1及第4開關元件，或前述第2及第3開關元件導通，並流通前述驅動電流，在前述驅動期間之後，使前述第1至第4開關元件導通，對前述發送AC耦合元件的兩端，施加前述施加電壓，之後，使前述第1至第4開關元件成為非導通，對前述發送AC耦合元件的兩端，施加前述第1電壓與前述第2電壓之間的電壓。
  5. 如申請專利範圍第4項所記載之發送電路，其中，前述第1至第4阻抗元件的阻抗相等。
  6. 如申請專利範圍第4項所記載之發送電路，其中，前述第1至第4阻抗元件的各阻抗，係比前述第1至第4開關元件的導通時的各阻抗還高。
  7. 如申請專利範圍第4項所記載之發送電路，其中，前述驅動訊號產生電路，係在比使前述第1至第4開關元件成為非導通的期間還短的期間之間，使前述第1至第4開關元件導通。
  8. 如申請專利範圍第4項所記載之發送電路，其中，前述驅動電路，係具有：第5阻抗元件，係連接於前述第1開關元件之另一端及前述第2開關元件之另一端的連接節點，與前述發送AC耦合元件的一端之間；及第6阻抗元件，係連接於前述第3開關元件之另一端及前述第4開關元件之另一端的連接節點，與前述發送AC耦合元件的另一端之間。
  9. 如申請專利範圍第4項所記載之發送電路，其中，前述驅動電路，係具有： 第5阻抗元件，係連接於前述第1開關元件的另一端與前述發送AC耦合元件的一端之間；第6阻抗元件，係連接於前述第2開關元件的另一端與前述發送AC耦合元件的一端之間；第7阻抗元件，係連接於前述第3開關元件的另一端與前述發送AC耦合元件的另一端之間；及第8阻抗元件，係連接於前述第4開關元件的另一端與前述發送AC耦合元件的另一端之間。
  10. 如申請專利範圍第1項所記載之發送電路，其中，前述驅動電路，係具有：第1開關元件，係具有供給第1電壓的一端，與連接於前述發送AC耦合元件之一端的另一端；第2開關元件，係具有供給第2電壓的一端，與連接於前述發送AC耦合元件之一端的另一端；第3開關元件，係具有供給前述第1電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；及第4開關元件，係具有供給前述第2電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；前述第1至第4開關元件係電晶體；前述驅動訊號產生電路，係在前述驅動期間之間，降低前述第1及第4開關元件，或前述第2及第3開關元件的各阻抗，並流通前述驅動電流，在前述驅動期間之後，降低前述第1至第4開關元件的各阻抗，並對前述發送 AC耦合元件的兩端，施加前述第1電壓與前述第2電壓之間的電壓即前述施加電壓，之後，提高前述第1至第4開關元件的各阻抗，對前述發送AC耦合元件的兩端，施加前述第1電壓與前述第2電壓之間的電壓。
  11. 如申請專利範圍第10項所記載之發送電路，其中，前述驅動電路，係具有：第5阻抗元件，係連接於前述第1開關元件之另一端及前述第2開關元件之另一端的連接節點，與前述發送AC耦合元件的一端之間；及第6阻抗元件，係連接於前述第3開關元件之另一端及前述第4開關元件之另一端的連接節點，與前述發送AC耦合元件的另一端之間。
  12. 如申請專利範圍第10項所記載之發送電路，其中，前述驅動電路，係具有：第5阻抗元件，係連接於前述第1開關元件的另一端與前述發送AC耦合元件的一端之間；第6阻抗元件，係連接於前述第2開關元件的另一端與前述發送AC耦合元件的一端之間；第7阻抗元件，係連接於前述第3開關元件的另一端與前述發送AC耦合元件的另一端之間；及第8阻抗元件，係連接於前述第4開關元件的另一端與前述發送AC耦合元件的另一端之間。
  13. 如申請專利範圍第1項所記載之發送電路，其中，前述驅動電路，係具有：第1阻抗元件，係具有供給第1電壓的一端，與連接於前述發送AC耦合元件之一端的另一端；第2阻抗元件，係具有供給前述第1電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；第1開關元件，係具有連接於前述第1阻抗元件之另一端的一端；第2開關元件，係具有連接於前述第2阻抗元件之另一端的一端；及定電流源，係具有連接於前述第1開關元件之另一端及前述第2開關元件之另一端的一端，與供給第2電壓的另一端；前述驅動訊號產生電路，係在前述驅動期間之間，使前述第1開關元件或前述第2開關元件導通，並流通前述驅動電流，在前述驅動期間之後，使前述第1及第2開關元件非導通，施加前述第1電壓。
  14. 如申請專利範圍第1項所記載之發送電路，其中，前述驅動電路，係將依據前述發送訊號之前述上升邊緣的前述驅動電流之方向，設為與依據前述下降邊緣的前述驅動電流之方向相反。
  15. 如申請專利範圍第1項所記載之發送電路，其 中，前述驅動期間，係比前述發送訊號的訊號位準保持期間的最小期間還短。
  16. 一種通訊系統，係具備：發送AC耦合元件；發送電路，係透過前述發送AC耦合元件發送訊號；接收AC耦合元件，係被AC耦合於前述發送AC耦合元件；及接收電路，係透過前述接收AC耦合元件接收訊號；前述發送電路，係具有：驅動訊號產生電路，係與發送的發送訊號同步，產生驅動訊號；及驅動電路，係因應前述驅動訊號，與前述發送訊號的上升邊緣及下降邊緣同步，在預先訂定之驅動期間之間，對前述發送AC耦合元件的兩端間流通驅動電流，在前述驅動期間之後，對前述發送AC耦合元件的兩端供給施加電壓；前述接收電路，係具有：遲滯電路，係於輸出入特性具有遲滯，因應以前述接收AC耦合元件接收之第1接收訊號，輸出第2接收訊號；待機時之前述第2接收訊號的邏輯，係與前述發送訊號之初始值的邏輯不同；前述驅動電路，係具有：第1開關元件，係具有供給第1電壓的一端，與連接 於前述發送AC耦合元件之一端的另一端；第2開關元件，係具有供給第2電壓的一端，與連接於前述發送AC耦合元件之一端的另一端；第3開關元件，係具有供給前述第1電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；及第4開關元件，係具有供給前述第2電壓的一端，與連接於前述發送AC耦合元件之另一端的另一端；前述驅動訊號產生電路，係在前述驅動期間之間，使前述第1及第4開關元件，或前述第2及第3開關元件導通，並流通前述驅動電流，在前述驅動期間之後，使前述第2及第4開關元件，或前述第1及第3開關元件導通，對前述發送AC耦合元件的兩端，施加與前述第2電壓或前述第1電壓相等的前述施加電壓。
  17. 如申請專利範圍第16項所記載之通訊系統，其中，前述接收AC耦合元件，係接收電感器；前述發送AC耦合元件，係被前述接收電感器感應耦合的發送電感器。
  18. 如申請專利範圍第16項所記載之通訊系統，其中，前述接收AC耦合元件，係具有第1接收電極與第2接收電極；前述發送AC耦合元件，係具有：第1發送電極，係連接於前述發送AC耦合元件之一 端，電容耦合於前述第1接收電極；第2發送電極，係連接於前述發送AC耦合元件之另一端，電容耦合於前述第2接收電極；及終端電阻，係連接於前述第1發送電極與前述第2發送電極之間；前述驅動電流，係流通於前述終端電阻。
TW104129045A 2015-01-28 2015-09-02 Send circuit and communication system TWI596923B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015014694A JP6495671B2 (ja) 2015-01-28 2015-01-28 送信回路及び通信システム

Publications (2)

Publication Number Publication Date
TW201628381A TW201628381A (zh) 2016-08-01
TWI596923B true TWI596923B (zh) 2017-08-21

Family

ID=56434272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129045A TWI596923B (zh) 2015-01-28 2015-09-02 Send circuit and communication system

Country Status (3)

Country Link
US (1) US9614555B2 (zh)
JP (1) JP6495671B2 (zh)
TW (1) TWI596923B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653444B (zh) * 2020-12-18 2024-05-03 施镇乾 一种信号传输电路、电源线及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888444B1 (en) * 1995-11-08 2005-05-03 Matsushita Electric Industrial Co., Ltd. Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof
US20120007438A1 (en) * 2008-08-26 2012-01-12 Keio University Electronic circuit
TW201301712A (zh) * 2011-06-02 2013-01-01 Advantest Corp 無線受電裝置、無線供電裝置、無線供電系統以及自動調整輔助電路
TW201630363A (zh) * 2015-01-28 2016-08-16 Toshiba Kk 發送電路、接收電路及通訊系統

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654880A (en) * 1983-12-09 1987-03-31 Minnesota Mining And Manufacturing Company Signal transmission system
JP2723991B2 (ja) 1989-08-28 1998-03-09 富士通株式会社 出力回路
JP3570897B2 (ja) 1998-07-16 2004-09-29 日本電気エンジニアリング株式会社 ドライバ回路
JP4252163B2 (ja) * 1999-08-06 2009-04-08 吉川アールエフシステム株式会社 データキャリア用質問機
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
JP4193060B2 (ja) 2004-06-04 2008-12-10 学校法人慶應義塾 電子回路
JP5040620B2 (ja) * 2007-11-29 2012-10-03 ソニー株式会社 通信システム並びに通信装置
JP5358349B2 (ja) 2009-08-26 2013-12-04 ザインエレクトロニクス株式会社 データ送信回路及びデータ通信装置
US8908779B2 (en) * 2011-04-29 2014-12-09 Linear Technology Corporation Isolated communications interface
JP5698624B2 (ja) * 2011-08-22 2015-04-08 学校法人慶應義塾 小振幅差動パルス送信回路
KR101922531B1 (ko) * 2011-12-01 2018-11-27 삼성전자주식회사 데이터 송수신 장치 및 그것의 송수신 방법
US9178361B2 (en) * 2012-09-27 2015-11-03 ConvenientPower, Ltd. Methods and systems for detecting foreign objects in a wireless charging system
US10027185B2 (en) * 2014-05-30 2018-07-17 Apple Inc. Reducing the impact of an inductive energy transfer system on a touch sensing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888444B1 (en) * 1995-11-08 2005-05-03 Matsushita Electric Industrial Co., Ltd. Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof
US20120007438A1 (en) * 2008-08-26 2012-01-12 Keio University Electronic circuit
TW201301712A (zh) * 2011-06-02 2013-01-01 Advantest Corp 無線受電裝置、無線供電裝置、無線供電系統以及自動調整輔助電路
TW201630363A (zh) * 2015-01-28 2016-08-16 Toshiba Kk 發送電路、接收電路及通訊系統

Also Published As

Publication number Publication date
TW201628381A (zh) 2016-08-01
US9614555B2 (en) 2017-04-04
JP2016139987A (ja) 2016-08-04
JP6495671B2 (ja) 2019-04-03
US20160218755A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
US9565036B2 (en) Techniques for adjusting clock signals to compensate for noise
CN105227177B (zh) 包括双向调整器的隔离器
JP6193331B2 (ja) 共通モード過渡現象の保護機能付き信号アイソレータシステム
CN110798240B (zh) 具有电流隔离装置的收发机
KR20150110361A (ko) 에지 기반 통신
JP2008535328A (ja) オフチップ高速通信のための電流モードインターフェイス
CN109479037A (zh) 振铃抑制电路
KR20070022395A (ko) 전송 회로 및 이를 포함하는 통신 파트너 디바이스
TWI596923B (zh) Send circuit and communication system
US9484912B2 (en) Resistance element generator and output driver using the same
US9966979B2 (en) Transmission circuit, reception circuit and communication system
CN109479038A (zh) 振铃抑制电路
CN106355156B (zh) 供电信号产生装置、供电装置和被动电容式指纹识别系统
CN109905304B (zh) 电信号的传输系统
Kim et al. Ringing suppression in a controller area network with flexible data rate using impedance switching and a limiter
KR102351139B1 (ko) 2선 무극선 통신시스템
EP3436785B1 (en) Utility meter
Huh et al. Design of power delivery networks using power transmission lines and pseudo-balanced signaling for multiple I/Os
JP5966159B2 (ja) 信号伝送装置、信号伝送システム、信号伝送方法及びコンピュータ装置
TWI470931B (zh) 通用序列匯流排電路
KR20180075083A (ko) 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템
JP5191285B2 (ja) 伝送回路
CN113098547A (zh) 两线无极性双向通信电路及电子设备
KR20230025488A (ko) 저전압 차동 시그널링(lvds)을 위한 드라이버 회로, lvds를 위한 라인 드라이버 장치, 및 lvds 드라이버 회로를 동작시키기 위한 방법
JP3950708B2 (ja) 接触型送受信装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees