JP3570897B2 - ドライバ回路 - Google Patents
ドライバ回路 Download PDFInfo
- Publication number
- JP3570897B2 JP3570897B2 JP21859898A JP21859898A JP3570897B2 JP 3570897 B2 JP3570897 B2 JP 3570897B2 JP 21859898 A JP21859898 A JP 21859898A JP 21859898 A JP21859898 A JP 21859898A JP 3570897 B2 JP3570897 B2 JP 3570897B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input terminal
- amplifier
- transformer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ドライバ回路に関し、特にＡＭＩ信号を送出するドライバ回路に関する。
【０００２】
【従来の技術】
従来、この種のドライバ回路は、例えば、特開平６−１５２４２７号公報に示されるように回路を簡略化し、チップ面積を小さくする目的で用いられている。
【０００３】
図７は従来のドライバ回路の一例を示す図である。オペアンプのボルテージフォロワによるドライバアンプ１１と、このドライバアンプ１１の出力側にそれぞれ接続される２つのスイッチＳ１，Ｓ２と、ドライバアンプ側である１次側が２回路別々に巻かれ且つ２次側から出力を取り出すパルストランス１３と、スイッチＳ１，Ｓ２を制御する信号変換回路１２とを有する。このパルストランス１３にドライバアンプ１１を接続するとき、接続するパルストランス１３の一次側回路を、正側のパルスを出力するためのスイッチＳ１または負側のパルスを出力するためのスイッチＳ２により切り換える。これらの スイッチＳ１，Ｓ２のＯＮ／ＯＦＦにより、パルストランス１３に流れる電流の方向を制御し、１００％ＡＭＩ符号化された信号を伝送線路１４に出力する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のようなドライバ回路は、次のような問題をもっている。
【０００５】
第１の問題点は、トランス以外を半導体集積回路で構成する場合、温度変動や電源変動及び半導体集積回路の製造偏差によって、線路に送出するＡＭＩ信号の振幅が変化することである。その理由は、半導体集積回路でスイッチを構成する場合は、通常ＭＯＳトランジスタを使用するが、ＭＯＳトランジスタのオン抵抗が温度変動や電源変動及び半導体集積回路の製造偏差によって変化するためである。
【０００６】
従来回路の例ではスイッチのオン抵抗の変化によりトランス１次側の入力振幅が変化するため、温度変動や電源変動及び半導体集積回路の製造偏差によって線路に送出するＡＭＩ信号の振幅が変化してしまう。
【０００７】
第２の問題点は、消費電力が大きいことである。その理由は、伝送路に送出するＡＭＩ信号が無信号状態であっても、ドライバアンプ１１の出力段に電流が流れているためである。伝送路にＡＭＩ信号の正極性パルス又は負極性パルスを送出する場合はトランスの１次側に電流を供給しなければならないが、ＡＭＩ信号の無信号状態の場合はトランスの１次側に電流を供給する必要がない。しかしながら、従来の回路では無信号状態であってもドライバアンプ１１はボルテージフォロアとして動作しているためその出力段に電流が流れている。
【０００８】
そこで、本発明の目的は、伝送路に送出するＡＭＩ信号の振幅を安定化することにある。
【０００９】
本発明の他の目的は消費電力の少ないドライバ回路を提供することにある。
【００１０】
【課題を解決するための手段】
前述の課題を解決するため、本発明による固定ディスク装置は、次のような特徴的な構成を採用している。
【００１１】
（１）非反転入力に基準電圧入力端子を接続したアンプと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続したＮチャネル型ＭＯＳトランジスタと、
中点端子をグランドに接続し、第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
前記トランスの第１の入力端子と前記アンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記アンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段とを備えたドライバ回路。
【００１２】
（２）非反転入力に基準電圧入力端子を接続したアンプと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続した第１のＮチャネル型ＭＯＳトランジスタと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続した第２のＮチャネル型ＭＯＳトランジスタと、
中点端子をグランドに接続し、第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
前記第２のＮチャネル型ＭＯＳトランジスタのソースとグランド間に配置した電流源と、
第１の信号入力端子の信号と第２の信号入力端子の信号を入力とするＮＯＲと、
前記トランスの第１の入力端子と前記アンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記アンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記第２のＮチャネル型ＭＯＳトランジスタのソースと前記アンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第５のスイッチ手段とを備えたドライバ回路。
【００１３】
（３）非反転入力に第１の基準電圧入力端子を接続した第１のアンプと、
非反転入力に第２の基準電圧入力端子を接続した第２のアンプと、
第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続 したＮチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続したＰチャネル型ＭＯＳトランジスタと、
前記トランスの第１の入力端子と前記第１のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｐチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第２のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第５のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第６のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｐチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第７のスイッチ手段と、
前記トランスの第１の入力端子と前記第２のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第８のスイッチ手段とを備えたことを特徴とするドライバ回路。
【００１４】
（４）非反転入力に第１の基準電圧入力端子を接続した第１のアンプと、
非反転入力に第２の基準電圧入力端子を接続した第２のアンプと、
第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続した第１のＮチャネル型ＭＯＳトランジスタと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続した第２のＮチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続した第１のＰチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続した第２のＰチャネル型ＭＯＳトランジスタと、
前記第２のＮチャネル型ＭＯＳトランジスタのソースとグランド間に配置した第１の電流源と、
前記第２のＰチャネル型ＭＯＳトランジスタのソースとグランド間に配置した第２の電流源と、
第１の信号入力端子の信号と第２の信号入力端子の信号を入力とするＮＯＲと、
前記トランスの第１の入力端子と前記第１のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＰチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第２のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第５のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第６のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＰチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第７のスイッチ手段と、
前記トランスの第１の入力端子と前記第２のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第８のスイッチ手段と、
前記第２のＮチャネル型ＭＯＳトランジスタのソースと前記第１のアンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第９のスイッチ手段と、
前記第２のＰチャネル型ＭＯＳトランジスタのソースと前記第２のアンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第１０のスイッチ手段とを備えたことを特徴とするドライバ回路。
【００１５】
本発明のドライバ回路は、伝送路に送出するＡＭＩ信号が正極性パルスまたは負極性パルスである時、スイッチのオン・オフ制御によってアンプに負帰還ループを掛け、トランスの入力端子をこのアンプの仮想接地点に接続する手段（図１のすべての要素）と、伝送路に送出するＡＭＩ信号が無信号である時、スイッチのオン・オフ制御によってトランスを切り離し、同時に回路に流れる電流を削減する手段（図１のすべての要素）とを有する。
【００１６】
本発明では、伝送路に送出するＡＭＩ信号が正極性パルスまたは負極性パルスである時、トランスの１次側入力電圧はアンプの仮想接地点の電圧に等しくなる。アンプの仮想接地点の電圧はアンプの非反転入力に入力された基準電圧でのみ決まるため、温度変動や電源変動、半導体集積回路の製造偏差によってスイッチのオン抵抗やＮＭＯＳトランジスタの特性が変化しても、トランス１次側の入力電圧は変化しない。このため、伝送路に送出するＡＭＩ信号のパルス振幅が安定化される。
【００１７】
また、伝送路に送出するＡＭＩ信号が無信号である時、トランス１次側を切り離すと同時に、大きな電流が流れる出力部分をオフさせるため消費電力の低減を図ることができる。
【００１８】
【発明の実施の形態】
次に、本発明の第１の実施の形態について図面を参照して詳細に説明する。
【００１９】
図１は本発明の第１の実施の形態を示す回路図である。図１を参照すると、本発明の第１の実施の形態は、アンプ１の非反転入力に基準電圧入力端子３を接続し、出力をＮチャネル型ＭＯＳトランジスタ７（以下ＮＭＯＳ）のゲートに接続し、ＮＭＯＳ７のドレインを電源に接続し、信号入力端子５に入力された信号φ１によってオン・オフ制御されるスイッチ２１を、トランス３０の＋側入力端子３１とＮＭＯＳ７のソースとの間に配置し、同様のスイッチ２０をトランス３０の＋側入力端子３１とアンプ１の反転入力端子との間に配置し、信号入力端子６に入力された信号φ２によってオン・オフ制御されるスイッチ２５を、トランス３０の−側入力端子３２とＮＭＯＳ７のソースとの間に配置し、同様のスイッチ２４をトランス３０の−側入力端子３２とアンプ１の反転入力端子との間に配置し、トランス３０の１次側巻き線の中点端子３５をグランドに接続し、＋側出力端子３３を伝送路送出端子３６に接続し、−側出力端子３４を伝送路送出端子３７に接続する構成となっている。
【００２０】
次に、上述本発明の第１の実施の形態の動作ついて図面を参照して詳細に説明する。
【００２１】
図５は本発明の第１の実施の形態の動作を説明するための波形図である。図５を参照すると、φ１は信号入力端子５に入力される信号、φ２は信号入力端子６に入力される信号である。ＶＯは伝送路に送出されるＡＭＩ信号であり、正極性パルスを「＋」、負極性パルスを「−」、パルスなしの無信号状態を「０」として表している。φ１、φ２の論理と伝送路に送出するＡＭＩ信号との関係は、φ１が１でφ２が０の時、ＡＭＩ信号の正極性パルスを送出し、φ１が０でφ２が１の時、負極製パルスを送出しφ１、φ２共に０の時、無信号の状態となる。φ１、φ２が取りうる論理の中で共に１，１となる状態はないものである。説明の簡単のため、入力信号φ１、φ２の論理レベルが取りうる３状態を各状態ごとに区間Ａ、Ｂ、Ｃに分け区間ごとに動作を説明する。
【００２２】
＜区間Ａの状態＞
区間Ａでは、φ１は１、φ２は０であるため、スイッチ２０，２１がオンとなりスイッチ２４、２５がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。トランス３０の−側入力端子３２はスイッチ２４、２５がオフであるため解放となる。従って、トランス３０の１次側では、＋側入力端子３１から中点端子３５の方向に電源からＮＭＯＳ７とスイッチ２１を介して電流が供給され、２次側では−側出力端子３４から＋側出力端子３３の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の正極性パルスが送出される。
【００２３】
＜区間Ｂの状態＞
区間Ｂでは、φ１、φ２は０であるため、スイッチ２０，２１、２４、２５がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループと、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループとが切れるため、ＮＭＯＳ７はオフとなりトランス３０の＋側入力端子３１と−側入力端子３２は共に解放になる。従って、トランス３０の１次側への電流の供給が行われず２次側にも電流が流れないため、伝送路送出端子３６，３７間はＡＭＩ信号の無信号状態となる。
【００２４】
＜区間Ｃの状態＞
区間Ｃでは、φ１は０、φ２は１であるため、スイッチ２４，２５がオンとなりスイッチ２０、２１がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。トランス３０の＋側入力端子３１はスイッチ２０、２１がオフであるため解放となる。従って、トランス３０の１次側では、−側入力端子３２から中点端子３５の方向に電源からＮＭＯＳ７とスイッチ２５を介して電流が供給され、２次側では＋側出力端子３３から−側出力端子３４の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の負極性パルスが送出される。
【００２５】
以上、区間Ａ，Ｂ，Ｃで説明した動作を入力信号φ１、φ２に応じて行うことにより伝送路にＡＭＩ信号を送出する回路となっている。
次に、上述本発明の第１の実施の形態の効果について説明する。伝送路にＡＭＩ信号の正極性パルス及び負極製パルスを送出する状態、すなわち前述した区間Ａ、Ｃの状態では、アンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の１次側にアンプ１の仮想接地点と同じ電圧が供給される。アンプ１の仮想接地点の電圧は基準電圧入力端子３の電圧のみで決まるものであり、温度変動や電源変動及び半導体集積回路の製造偏差によって各スイッチのオン抵抗やＮＭＯＳ７の特性が変化しても影響されない。従って、トランス３０の入力電圧が常に一定であるため、伝送路へ送出するＡＭＩ信号の振幅が安定化されるという効果がある。
【００２６】
また、伝送路にＡＭＩ信号の無信号を送出する状態、すなわち前述した区間Ｂの状態では、アンプ１の出力から反転入力までの負帰還ループが掛からないため、ＮＭＯＳ７がオフになりトランス３０の１次側への電流供給が行われない。アンプ１はごく簡単なアンプ、例えば、差動対１段等の消費電力が少ない回路などで十分実現可能であるため、区間Ｂにおける電力を消費する回路はアンプ１のみとなり、大きな電流を消費する回路が存在しない。従って、ＡＭＩ信号のパルス送出の状態に比べ、無信号を送出する状態では消費電力を低減する効果をも併せ持つ。
【００２７】
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
【００２８】
図２は本発明の第２の実施の形態を示す回路図である。図２を参照すると、第２の実施の形態は前述した第１の実施の形態に加え、ＮＭＯＳ８をアンプ１の出力に接続し、ＮＭＯＳ８のソースとアンプ１の反転入力間に、信号入力端子５の入力信号φ１と信号入力端子６の入力信号φ２を入力としたＮＯＲ１３の出力φ３によってオン・オフ制御されるスイッチ２８を配置し、ＮＭＯＳ８のソースとグランド間に電流源１１を配置した構成となっている。
【００２９】
次に、本発明の第２の実施の形態の動作ついて図面を参照しながら詳細に説明する。
【００３０】
図６は本発明の第２の実施の形態の動作を説明するための波形図である。図６を参照すると、φ１は信号入力端子５に入力される信号、φ２は信号入力端子６に入力される信号、φ３はφ１とφ２のＮＯＲ出力である。ＶＯは伝送路に送出されるＡＭＩ信号であり、正極性パルスを「＋」、負極性パルスを「−」、パルスなしの無心号状態を「０」として表している。φ１、φ２の論理と伝送路に送出するＡＭＩ信号との関係は、φ１が１でφ２が０の時、ＡＭＩ信号の正極性パルスを送出し、φ１が０でφ２が１の時、負極製パルスを送出しφ１、φ２共に０の時、無信号の状態となる。φ１、φ２が取りうる論理の中で共に１，１となる状態はないものである。説明の簡単のため、入力信号φ１、φ２の論理レベルが取りうる３状態を各状態ごとに区間Ａ、Ｂ、Ｃに分け区間ごとに動作を説明する。
【００３１】
＜区間Ａの状態＞
区間Ａでは、φ１は１、φ２は０であるため、φ３が０となりスイッチ２０，２１がオン、スイッチ２４、２５、２８がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループが掛かる、トランス３０の＋側入力端子３１の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。トランス３０の−側入力端子３２はスイッチ２４、２５がオフであるため解放となる。従って、トランス３０の１次側では、＋側入力端子３１から中点端子３５の方向に電源からＮＭＯＳ７とスイッチ２１を介して電流が供給され、２次側では−側出力端子３４から＋側出力端子３３の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の正極性パルスが送出される。
【００３２】
＜区間Ｂの状態＞
区間Ｂでは、φ１、φ２は０であるため、φ３が１となりスイッチ２０，２１、２４、２５がオフ、スイッチ２８がオンとなる。このような場合、ＮＭＯＳ８からスイッチ２８を介してアンプ１の出力から反転入力までの負帰還ループが掛かる。このとき、ＮＭＯＳ７にはこれをオンされるに十分なゲートソース間電圧が掛かることになるが、スイッチ２０、２１、２４、２５をがオフであるためトランス３０の＋側入力端子３１と−側入力端子３２は共に解放になる。従って、トランス３０の１次側への電流の供給が行われず２次側にも電流が流れないため、伝送路送出端子３６，３７間はＡＭＩ信号の無信号状態となる。
【００３３】
＜区間Ｃの状態＞
区間Ｃでは、φ１は０、φ２は１であるため、φ３が０であるスイッチ２４，２５がオン、スイッチ２０、２１、２８がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。トランス３０の＋側入力端子３１はスイッチ２０、２１がオフであるため解放となる。従って、トランス３０の１次側では、−側入力端子３２から中点端子３５の方向に電源からＮＭＯＳ７とスイッチ２５を介して電流が供給され、２次側では＋側出力端子３３から−側出力端子３４の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の負極性パルスが送出される。
【００３４】
以上、区間Ａ，Ｂ，Ｃで説明した動作を入力信号φ１、φ２に応じて行うことにより伝送路にＡＭＩ信号を送出する回路となっている。
【００３５】
次に、本発明の第２の実施の形態の効果について説明する。本発明の第２の実施の形態では前述した第１の実施の形態の効果に加えて、伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる効果を有する。その理由は、第１の実施の形態ではＡＭＩ信号の無信号状態の時、負帰還ループが切れるためアンプ１の出力電圧が不定になっていたのに対し、第２の実施の形態では区間Ｂで動作説明したように負帰還ループが掛かかるため、アンプ１の出力電圧をパルス有りの時の動作電圧から変化させないように設定できる。従って、無信号状態からパルス有りの状態へ遷移する際の負帰還ループの収束時間が速くなるため、結果的に伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる。
【００３６】
また、無信号を送出する状態での消費電力は、第１の実施の形態に比べて電流源１１のぶんだけ大きくなっているが、電流源１１よりはるかに大きな電流が流れるＮＭＯＳ７がオフしていることは変わらないため、消費電力を低減する効果がなくなるものではない。
【００３７】
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。
【００３８】
図３は本発明の第３の実施の形態を示す回路図である。図３を参照すると、本発明の第３の実施の形態は、アンプ１の非反転入力に基準電圧入力端子３を接続し、出力をＮＭＯＳ７のゲートに接続し、アンプ２の非反転入力に基準電圧入力端子４を接続し、出力をＰチャネル型ＭＯＳトランジスタ（以下ＰＭＯＳ）９のゲートに接続し、ＮＭＯＳ７のドレインを電源に接続し、ＰＭＯＳ９のドレインをグランドに接続し、信号入力端子５に入力された信号φ１によってオン・オフ制御されるスイッチ２１を、トランス３０の＋側入力端子３１とＮＭＯＳ７のソースとの間に配置し、同様のスイッチ２０をトランス３０の＋側入力端子３１とアンプ１の反転入力端子との間に配置し、同様のスイッチ２３をトランス３０の−側入力端子３２とアンプ２の反転入力端子との間に配置し、同様のスイッチ２２をトランス３０の−側入力端子３２とＰＭＯＳ９のソースとの間に配置し、信号入力端子６に入力された信号φ２によってオン・オフ制御されるスイッチ２５をトランス３０の−側入力端子３２とＮＭＯＳ７のソースとの間に配置し、同様のスイッチ２７をトランス３０の＋側入力端子３１とアンプ２の反転入力端子との間に配置し、同様のスイッチ２４をトランス３０の−側入力端子３２とアンプ１の反転入力端子との間に配置し、同様のスイッチ２６をトランス３０の＋側入力端子３１とＰＭＯＳ９のソースとの間に配置し、トランス３０の＋側出力端子３３を伝送路送出端子３６に接続し、−側出力端子３４を伝送路送出端子３７に接続する構成となっている。
【００３９】
次に、本発明の第３の実施の形態の動作ついて図面を参照しながら詳細に説明する。
【００４０】
図５は本発明の第３の実施の形態の動作を示す波形図である。図５を参照すると、φ１は信号入力端子５に入力される信号、φ２は信号入力端子６に入力される信号である。ＶＯは伝送路に送出されるＡＭＩ信号であり、正極性パルスを「＋」、負極性パルスを「−」、パルスなしの無信号状態を「０」として表している。φ１、φ２の論理と伝送路に送出するＡＭＩ信号との関係は、φ１が１でφ２が０の時、ＡＭＩ信号の正極性パルスを送出し、φ１が０でφ２が１の時、負極製パルスを送出しφ１、φ２共に０の時、無信号の状態となる。φ１、φ２が取りうる論理の中で共に１，１となる状態はないものである。また、基準電圧３の電圧は基準電圧４の電圧より高い電圧が入力されるものとする。説明の簡単のため、入力信号φ１、φ２の論理レベルが取りうる３状態を各状態ごとに区間Ａ、Ｂ、Ｃに分け区間ごとに動作を説明する。
【００４１】
＜区間Ａの状態＞
区間Ａではφ１は１、φ２は０であるため、スイッチ２０〜２３がオンとなりスイッチ２４〜２７がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。同様にＰＭＯＳ９からスイッチ２２、２３を介してアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ２の仮想接地点と同じ基準電圧４に等しい電圧となる。この時、トランス３０の１次側での電流の方向は＋側入力端子３１から−側入力端子３２の方向であり、電源からＮＭＯＳ７とスイッチ２１を介して供給される電流が、トランスの１次側を通りスイッチ２２とＰＭＯＳ９を経由してグランドに流れる。２次側では−側出力端子３４から＋側出力端子３３の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の正極性パルスが送出される。
【００４２】
＜区間Ｂの状態＞
区間Ｂではφ１、φ２は０であるため、スイッチ２０〜２７のすべてがオフとなる。このような場合には、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループと、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループと、ＰＭＯＳ９からスイッチ２６、２７を介してアンプ２の出力から反転入力までの負帰還ループと、ＰＭＯＳ９からスイッチ２２、２３を介してアンプ２の出力から反転入力までの負帰還ループとが切れるため、＋側入力端子３１と−側入力端子３２は共に解放になる。従って、トランス３０の１次側への電流の供給が行われず２次側にも電流が流れないため、伝送路送出端子３６，３７間はＡＭＩ信号の無信号状態となる。
【００４３】
＜区間Ｃの状態＞
区間Ｃでは、φ１は０、φ２は１であるため、スイッチ２４〜２７がオンとなりスイッチ２０〜２３がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。同様にＰＭＯＳ９からスイッチ２６、２７を介してアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ２の仮想接地点と同じ基準電圧４に等しい電圧となる。この時、トランス３０の１次側での電流の方向は−側入力端子３２から＋側入力端子３１の方向であり、電源からＮＭＯＳ７とスイッチ２５を介して供給される電流が、トランスの１次側を通りスイッチ２６とＰＭＯＳ９を経由してグランドに流れる。２次側では＋側出力端子３３から−側出力端子３４の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の負極性パルスが送出される。
【００４４】
以上、区間Ａ，Ｂ，Ｃで説明した動作を入力信号φ１、φ２に応じて行うことにより伝送路にＡＭＩ信号を送出する回路となっている。
【００４５】
次に、本発明の第３の実施の形態の効果について説明する。伝送路にＡＭＩ信号の正極性パルス及び負極製パルスを送出する状態、すなわち前述した区間Ａ、Ｃの状態では、アンプ１の出力から反転入力までの負帰還ループとアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の１次側にはアンプ１の仮想接地点と同じ電圧と、アンプ２の仮想接地点と同じ電圧が供給される。アンプ１の仮想接地点の電圧は基準電圧入力端子３の電圧で、同様にアンプ２の仮想接地点の電圧は基準電圧入力端子４のみで決まるものであり、温度変動や電源変動及び半導体集積回路の製造偏差によって各スイッチのオン抵抗やＮＭＯＳ７の特性が変化しても影響されない。従って、トランス３０の入力電圧は基準電圧入力端子３と４の差電圧で常に一定であるため、伝送路へ送出するＡＭＩ信号の振幅が安定化されるという効果がある。
【００４６】
また、伝送路にＡＭＩ信号の無信号を送出する状態、すなわち前述した区間Ｂの状態では、アンプ１の出力から反転入力までの負帰還ループとアンプ２の出力から反転入力までの負帰還ループが掛からないため、ＮＭＯＳ７とＰＭＯＳ９がオフになりトランス３０の１次側への電流供給が行われない。アンプ１と２はごく簡単なアンプ、例えば、差動対１段等の消費電力が少ない回路などで十分実現可能であるため、区間Ｂにおける電力を消費する回路はアンプ１と２のみとなり、大きな電流を消費する回路が存在しない。従って、ＡＭＩ信号のパルス送出の状態に比べ、無信号を送出する状態では消費電力を低減する効果をも併せもっている。
【００４７】
次に、本発明の第４の実施の形態について図面を参照して詳細に説明する。
【００４８】
図４は本発明の第４の実施の形態を示す回路図である。図４を参照すると、第４の実施の形態は前述した第３の実施の形態に加え、ＮＭＯＳ８をアンプ１の出力に接続し、ＮＭＯＳ８のソースとアンプ１の反転入力間に、信号入力端子５の入力信号φ１と信号入力端子６の入力信号φ２を入力としたＮＯＲ１３の出力φ３によってオン・オフ制御されるスイッチ２８を配置し、ＮＭＯＳ８のソースとグランド間に電流源１１を配置し、ＰＭＯＳ１０をアンプ２の出力に接続し、ＰＭＯＳ１０のソースとアンプ２の反転入力間に、信号入力端子５の入力信号φ１と信号入力端子６の入力信号φ２を入力としたＮＯＲ１３の出力φ３によってオン・オフ制御されるスイッチ２９を配置し、ＰＭＯＳ１０のソースと電源間に電流源１２を配置した構成となっている。
【００４９】
次に、本発明の第４の実施の形態の動作ついて図面を参照しながら詳細に説明する。
【００５０】
図６は本発明の第４の実施の形態の動作を示す波形図である。図６を参照すると、φ１は信号入力端子５に入力される信号、φ２は信号入力端子６に入力される信号、φ３はφ１とφ２のＮＯＲ出力である。ＶＯは伝送路に送出されるＡＭＩ信号であり、正極性パルスを「＋」、負極性パルスを「−」、パルスなしの無信号状態を「０」として表している。φ１、φ２の論理と伝送路に送出するＡＭＩ信号との関係は、φ１が１でφ２が０の時、ＡＭＩ信号の正極性パルスを送出し、φ１が０でφ２が１の時、負極製パルスを送出しφ１、φ２共に０の時、無信号の状態となる。φ１、φ２が取りうる論理の中で共に１，１となる状態はないものである。また、基準電圧３の電圧は基準電圧４の電圧より高い電圧が入力されるものとする。説明の簡単のため、入力信号φ１、φ２の論理レベルが取りうる３状態を各状態ごとに区間Ａ、Ｂ、Ｃに分け区間ごとに動作を説明する。
【００５１】
＜区間Ａの状態＞
区間Ａでは、φ１は１、φ２は０であるため、φ３が０となりスイッチ２０〜２３がオン、スイッチ２４〜２９がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。同様にＰＭＯＳ９からスイッチ２２、２３を介してアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ２の仮想接地点と同じ基準電圧４に等しい電圧となる。この時、トランス３０の１次側での電流の方向は＋側入力端子３１から−側入力端子３２の方向であり、電源からＮＭＯＳ７とスイッチ２１を介して供給される電流が、トランスの１次側を通りスイッチ２２とＰＭＯＳ９を経由してグランドに流れる。２次側では−側出力端子３４から＋側出力端子３３の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の正極性パルスが送出される。
【００５２】
＜区間Ｂの状態＞
区間Ｂでは、φ１、φ２は０であるため、φ３は１となりスイッチ２０〜２７のすべてがオフ、スイッチ２８、２９がオンとなる。このような場合、ＮＭＯＳ８とスイッチ２８を介してアンプ１の出力から反転入力までの負帰還ループが掛かり、同様に、ＰＭＯＳ１０からスイッチ２９介してアンプ２の出力から反転入力までの負帰還ループが掛かる。このような場合、ＮＭＯＳ７とＰＭＯＳ９にはこれらをオンさせるに十分なゲートソース間電圧が掛かることになるが、トランス３０の１次側に接続されるすべてのスイッチ２０〜２７がオフであるため、＋側入力端子３１と−側入力端子３２は解放となる。従って、トランス３０の１次側への電流の供給が行われず２次側にも電流が流れないため、伝送路送出端子３６，３７間はＡＭＩ信号の無信号状態となる。
【００５３】
＜区間Ｃの状態＞
区間Ｃでは、φ１は０、φ２は１であるため、φ３が０となりスイッチ２４〜２７がオン、スイッチ２０〜２３、２８、２９がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。同様にＰＭＯＳ９からスイッチ２６、２７を介してアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ２の仮想接地点と同じ基準電圧４に等しい電圧となる。この時、トランス３０の１次側での電流の方向は−側入力端子３２から＋側入力端子３１の方向であり、電源からＮＭＯＳ７とスイッチ２５を介して供給される電流が、トランスの１次側を通りスイッチ２６とＰＭＯＳ９を経由してグランドに流れる。２次側では＋側出力端子３３から−側出力端子３４の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の負極性パルスが送出される。
【００５４】
以上、区間Ａ，Ｂ，Ｃで説明した動作を入力信号φ１、φ２に応じて行うことにより伝送路にＡＭＩ信号を送出する回路となっている。
【００５５】
次に、本発明の第４の実施の形態の効果について説明する。本発明の第４の実施の形態では前述した第３の実施の形態の効果に加えて、伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる効果を有する。その理由は、第３の実施の形態ではＡＭＩ信号の無信号状態の時、負帰還ループが切れるためアンプ１の出力電圧とアンプ２の出力電圧が不定になっていたのに対し、第４の実施の形態では区間Ｂで動作説明したように負帰還ループが掛かかるため、アンプ１とアンプ２の出力電圧をそれぞれパルス有りの時の動作電圧から変化させないように設定できる。従って、無信号状態からパルス有りの状態へ遷移する際の負帰還ループの収束時間が速くなるため、結果的に伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる。
【００５６】
また、無信号を送出する状態での消費電力は、第３の実施の形態に比べて電流源１１と電流源１２のぶんだけ大きくなっているが、電流源１１、１２よりはるかに大きな電流が流れるＮＭＯＳ７、９がオフしていることは変わらないため、消費電力を低減する効果がなくなるものではない。
【００５７】
【発明の効果】
以上説明した本発明によるドライバ回路は、次のような効果を奏する。
【００５８】
第１の効果は、伝送路に送出するＡＭＩ信号の振幅を安定化することができるということである。その理由は、パルス送出時のトランス１次側の入力電圧が温度変動、電源変動及び半導体集積回路の製造偏差に対して影響を受けないためである。トランス１次側の入力電圧が安定であるため、伝送路に送出されるＡＭＩ信号の振幅も安定である。
【００５９】
第２の効果は、消費電力の少ないドライバ回路が提供できることである。その理由は、伝送路に送出するＡＭＩ信号が無信号の状態である時、大きな電流が流れる出力段をオフさせて電流を流さないようにするからである。
【００６０】
第３の効果は、第２及び第４の実施の形態では、伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くできることである。その理由は、第１、第３の実施の形態ではＡＭＩ信号の無信号状態の時、負帰還ループが切れるためアンプの出力電圧が不定になっていたのに対し、第２、４の実施の形態では負帰還ループが掛かかるため、アンプの出力電圧をパルス有りの時の動作電圧から変化させないように設定できるためである。従って、無信号状態からパルス有りの状態へ遷移する際の負帰還ループの収束時間が速くなるため、結果的に伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる。
【図面の簡単な説明】
【図１】本発明によるドライバ回路の第１の実施の形態を示す回路図である。
【図２】本発明によるドライバ回路の第２の実施の形態を示す回路図である。
【図３】本発明によるドライバ回路の第３の実施の形態を示す回路図である。
【図４】本発明によるドライバ回路の第４の実施の形態を示す回路図である。
【図５】本発明によるドライバ回路の第１の実施の形態と第３の実施の形態の動作を示す波形図である。
【図６】本発明によるドライバ回路の第２の実施の形態と第４の実施の形態の動作を示す波形図である。
【図７】従来のドライバ回路図である。
【符号の説明】
１、２ アンプ
３，４ 基準電圧入力端子
５，６ 信号入力端子
７，８ ＮＭＯＳ
９，１０ ＰＭＯＳ
１１，１２ 電流源
１３ ＮＯＲ
２０〜２９ スイッチ
３０ トランス
３１ トランスの＋側入力端子
３２ トランスの−側入力端子
３３ トランスの＋側出力端子
３４ トランスの−側出力端子
３５ トランス１次側巻線の中点端子
３６、３７ 伝送路出力端子
ＶＤＤ 電源
【発明の属する技術分野】
本発明は、ドライバ回路に関し、特にＡＭＩ信号を送出するドライバ回路に関する。
【０００２】
【従来の技術】
従来、この種のドライバ回路は、例えば、特開平６−１５２４２７号公報に示されるように回路を簡略化し、チップ面積を小さくする目的で用いられている。
【０００３】
図７は従来のドライバ回路の一例を示す図である。オペアンプのボルテージフォロワによるドライバアンプ１１と、このドライバアンプ１１の出力側にそれぞれ接続される２つのスイッチＳ１，Ｓ２と、ドライバアンプ側である１次側が２回路別々に巻かれ且つ２次側から出力を取り出すパルストランス１３と、スイッチＳ１，Ｓ２を制御する信号変換回路１２とを有する。このパルストランス１３にドライバアンプ１１を接続するとき、接続するパルストランス１３の一次側回路を、正側のパルスを出力するためのスイッチＳ１または負側のパルスを出力するためのスイッチＳ２により切り換える。これらの スイッチＳ１，Ｓ２のＯＮ／ＯＦＦにより、パルストランス１３に流れる電流の方向を制御し、１００％ＡＭＩ符号化された信号を伝送線路１４に出力する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のようなドライバ回路は、次のような問題をもっている。
【０００５】
第１の問題点は、トランス以外を半導体集積回路で構成する場合、温度変動や電源変動及び半導体集積回路の製造偏差によって、線路に送出するＡＭＩ信号の振幅が変化することである。その理由は、半導体集積回路でスイッチを構成する場合は、通常ＭＯＳトランジスタを使用するが、ＭＯＳトランジスタのオン抵抗が温度変動や電源変動及び半導体集積回路の製造偏差によって変化するためである。
【０００６】
従来回路の例ではスイッチのオン抵抗の変化によりトランス１次側の入力振幅が変化するため、温度変動や電源変動及び半導体集積回路の製造偏差によって線路に送出するＡＭＩ信号の振幅が変化してしまう。
【０００７】
第２の問題点は、消費電力が大きいことである。その理由は、伝送路に送出するＡＭＩ信号が無信号状態であっても、ドライバアンプ１１の出力段に電流が流れているためである。伝送路にＡＭＩ信号の正極性パルス又は負極性パルスを送出する場合はトランスの１次側に電流を供給しなければならないが、ＡＭＩ信号の無信号状態の場合はトランスの１次側に電流を供給する必要がない。しかしながら、従来の回路では無信号状態であってもドライバアンプ１１はボルテージフォロアとして動作しているためその出力段に電流が流れている。
【０００８】
そこで、本発明の目的は、伝送路に送出するＡＭＩ信号の振幅を安定化することにある。
【０００９】
本発明の他の目的は消費電力の少ないドライバ回路を提供することにある。
【００１０】
【課題を解決するための手段】
前述の課題を解決するため、本発明による固定ディスク装置は、次のような特徴的な構成を採用している。
【００１１】
（１）非反転入力に基準電圧入力端子を接続したアンプと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続したＮチャネル型ＭＯＳトランジスタと、
中点端子をグランドに接続し、第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
前記トランスの第１の入力端子と前記アンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記アンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段とを備えたドライバ回路。
【００１２】
（２）非反転入力に基準電圧入力端子を接続したアンプと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続した第１のＮチャネル型ＭＯＳトランジスタと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続した第２のＮチャネル型ＭＯＳトランジスタと、
中点端子をグランドに接続し、第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
前記第２のＮチャネル型ＭＯＳトランジスタのソースとグランド間に配置した電流源と、
第１の信号入力端子の信号と第２の信号入力端子の信号を入力とするＮＯＲと、
前記トランスの第１の入力端子と前記アンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記アンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記第２のＮチャネル型ＭＯＳトランジスタのソースと前記アンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第５のスイッチ手段とを備えたドライバ回路。
【００１３】
（３）非反転入力に第１の基準電圧入力端子を接続した第１のアンプと、
非反転入力に第２の基準電圧入力端子を接続した第２のアンプと、
第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続 したＮチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続したＰチャネル型ＭＯＳトランジスタと、
前記トランスの第１の入力端子と前記第１のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｐチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第２のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第５のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第６のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｐチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第７のスイッチ手段と、
前記トランスの第１の入力端子と前記第２のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第８のスイッチ手段とを備えたことを特徴とするドライバ回路。
【００１４】
（４）非反転入力に第１の基準電圧入力端子を接続した第１のアンプと、
非反転入力に第２の基準電圧入力端子を接続した第２のアンプと、
第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続した第１のＮチャネル型ＭＯＳトランジスタと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続した第２のＮチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続した第１のＰチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続した第２のＰチャネル型ＭＯＳトランジスタと、
前記第２のＮチャネル型ＭＯＳトランジスタのソースとグランド間に配置した第１の電流源と、
前記第２のＰチャネル型ＭＯＳトランジスタのソースとグランド間に配置した第２の電流源と、
第１の信号入力端子の信号と第２の信号入力端子の信号を入力とするＮＯＲと、
前記トランスの第１の入力端子と前記第１のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＰチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第２のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第５のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第６のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＰチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第７のスイッチ手段と、
前記トランスの第１の入力端子と前記第２のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第８のスイッチ手段と、
前記第２のＮチャネル型ＭＯＳトランジスタのソースと前記第１のアンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第９のスイッチ手段と、
前記第２のＰチャネル型ＭＯＳトランジスタのソースと前記第２のアンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第１０のスイッチ手段とを備えたことを特徴とするドライバ回路。
【００１５】
本発明のドライバ回路は、伝送路に送出するＡＭＩ信号が正極性パルスまたは負極性パルスである時、スイッチのオン・オフ制御によってアンプに負帰還ループを掛け、トランスの入力端子をこのアンプの仮想接地点に接続する手段（図１のすべての要素）と、伝送路に送出するＡＭＩ信号が無信号である時、スイッチのオン・オフ制御によってトランスを切り離し、同時に回路に流れる電流を削減する手段（図１のすべての要素）とを有する。
【００１６】
本発明では、伝送路に送出するＡＭＩ信号が正極性パルスまたは負極性パルスである時、トランスの１次側入力電圧はアンプの仮想接地点の電圧に等しくなる。アンプの仮想接地点の電圧はアンプの非反転入力に入力された基準電圧でのみ決まるため、温度変動や電源変動、半導体集積回路の製造偏差によってスイッチのオン抵抗やＮＭＯＳトランジスタの特性が変化しても、トランス１次側の入力電圧は変化しない。このため、伝送路に送出するＡＭＩ信号のパルス振幅が安定化される。
【００１７】
また、伝送路に送出するＡＭＩ信号が無信号である時、トランス１次側を切り離すと同時に、大きな電流が流れる出力部分をオフさせるため消費電力の低減を図ることができる。
【００１８】
【発明の実施の形態】
次に、本発明の第１の実施の形態について図面を参照して詳細に説明する。
【００１９】
図１は本発明の第１の実施の形態を示す回路図である。図１を参照すると、本発明の第１の実施の形態は、アンプ１の非反転入力に基準電圧入力端子３を接続し、出力をＮチャネル型ＭＯＳトランジスタ７（以下ＮＭＯＳ）のゲートに接続し、ＮＭＯＳ７のドレインを電源に接続し、信号入力端子５に入力された信号φ１によってオン・オフ制御されるスイッチ２１を、トランス３０の＋側入力端子３１とＮＭＯＳ７のソースとの間に配置し、同様のスイッチ２０をトランス３０の＋側入力端子３１とアンプ１の反転入力端子との間に配置し、信号入力端子６に入力された信号φ２によってオン・オフ制御されるスイッチ２５を、トランス３０の−側入力端子３２とＮＭＯＳ７のソースとの間に配置し、同様のスイッチ２４をトランス３０の−側入力端子３２とアンプ１の反転入力端子との間に配置し、トランス３０の１次側巻き線の中点端子３５をグランドに接続し、＋側出力端子３３を伝送路送出端子３６に接続し、−側出力端子３４を伝送路送出端子３７に接続する構成となっている。
【００２０】
次に、上述本発明の第１の実施の形態の動作ついて図面を参照して詳細に説明する。
【００２１】
図５は本発明の第１の実施の形態の動作を説明するための波形図である。図５を参照すると、φ１は信号入力端子５に入力される信号、φ２は信号入力端子６に入力される信号である。ＶＯは伝送路に送出されるＡＭＩ信号であり、正極性パルスを「＋」、負極性パルスを「−」、パルスなしの無信号状態を「０」として表している。φ１、φ２の論理と伝送路に送出するＡＭＩ信号との関係は、φ１が１でφ２が０の時、ＡＭＩ信号の正極性パルスを送出し、φ１が０でφ２が１の時、負極製パルスを送出しφ１、φ２共に０の時、無信号の状態となる。φ１、φ２が取りうる論理の中で共に１，１となる状態はないものである。説明の簡単のため、入力信号φ１、φ２の論理レベルが取りうる３状態を各状態ごとに区間Ａ、Ｂ、Ｃに分け区間ごとに動作を説明する。
【００２２】
＜区間Ａの状態＞
区間Ａでは、φ１は１、φ２は０であるため、スイッチ２０，２１がオンとなりスイッチ２４、２５がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。トランス３０の−側入力端子３２はスイッチ２４、２５がオフであるため解放となる。従って、トランス３０の１次側では、＋側入力端子３１から中点端子３５の方向に電源からＮＭＯＳ７とスイッチ２１を介して電流が供給され、２次側では−側出力端子３４から＋側出力端子３３の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の正極性パルスが送出される。
【００２３】
＜区間Ｂの状態＞
区間Ｂでは、φ１、φ２は０であるため、スイッチ２０，２１、２４、２５がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループと、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループとが切れるため、ＮＭＯＳ７はオフとなりトランス３０の＋側入力端子３１と−側入力端子３２は共に解放になる。従って、トランス３０の１次側への電流の供給が行われず２次側にも電流が流れないため、伝送路送出端子３６，３７間はＡＭＩ信号の無信号状態となる。
【００２４】
＜区間Ｃの状態＞
区間Ｃでは、φ１は０、φ２は１であるため、スイッチ２４，２５がオンとなりスイッチ２０、２１がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。トランス３０の＋側入力端子３１はスイッチ２０、２１がオフであるため解放となる。従って、トランス３０の１次側では、−側入力端子３２から中点端子３５の方向に電源からＮＭＯＳ７とスイッチ２５を介して電流が供給され、２次側では＋側出力端子３３から−側出力端子３４の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の負極性パルスが送出される。
【００２５】
以上、区間Ａ，Ｂ，Ｃで説明した動作を入力信号φ１、φ２に応じて行うことにより伝送路にＡＭＩ信号を送出する回路となっている。
次に、上述本発明の第１の実施の形態の効果について説明する。伝送路にＡＭＩ信号の正極性パルス及び負極製パルスを送出する状態、すなわち前述した区間Ａ、Ｃの状態では、アンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の１次側にアンプ１の仮想接地点と同じ電圧が供給される。アンプ１の仮想接地点の電圧は基準電圧入力端子３の電圧のみで決まるものであり、温度変動や電源変動及び半導体集積回路の製造偏差によって各スイッチのオン抵抗やＮＭＯＳ７の特性が変化しても影響されない。従って、トランス３０の入力電圧が常に一定であるため、伝送路へ送出するＡＭＩ信号の振幅が安定化されるという効果がある。
【００２６】
また、伝送路にＡＭＩ信号の無信号を送出する状態、すなわち前述した区間Ｂの状態では、アンプ１の出力から反転入力までの負帰還ループが掛からないため、ＮＭＯＳ７がオフになりトランス３０の１次側への電流供給が行われない。アンプ１はごく簡単なアンプ、例えば、差動対１段等の消費電力が少ない回路などで十分実現可能であるため、区間Ｂにおける電力を消費する回路はアンプ１のみとなり、大きな電流を消費する回路が存在しない。従って、ＡＭＩ信号のパルス送出の状態に比べ、無信号を送出する状態では消費電力を低減する効果をも併せ持つ。
【００２７】
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
【００２８】
図２は本発明の第２の実施の形態を示す回路図である。図２を参照すると、第２の実施の形態は前述した第１の実施の形態に加え、ＮＭＯＳ８をアンプ１の出力に接続し、ＮＭＯＳ８のソースとアンプ１の反転入力間に、信号入力端子５の入力信号φ１と信号入力端子６の入力信号φ２を入力としたＮＯＲ１３の出力φ３によってオン・オフ制御されるスイッチ２８を配置し、ＮＭＯＳ８のソースとグランド間に電流源１１を配置した構成となっている。
【００２９】
次に、本発明の第２の実施の形態の動作ついて図面を参照しながら詳細に説明する。
【００３０】
図６は本発明の第２の実施の形態の動作を説明するための波形図である。図６を参照すると、φ１は信号入力端子５に入力される信号、φ２は信号入力端子６に入力される信号、φ３はφ１とφ２のＮＯＲ出力である。ＶＯは伝送路に送出されるＡＭＩ信号であり、正極性パルスを「＋」、負極性パルスを「−」、パルスなしの無心号状態を「０」として表している。φ１、φ２の論理と伝送路に送出するＡＭＩ信号との関係は、φ１が１でφ２が０の時、ＡＭＩ信号の正極性パルスを送出し、φ１が０でφ２が１の時、負極製パルスを送出しφ１、φ２共に０の時、無信号の状態となる。φ１、φ２が取りうる論理の中で共に１，１となる状態はないものである。説明の簡単のため、入力信号φ１、φ２の論理レベルが取りうる３状態を各状態ごとに区間Ａ、Ｂ、Ｃに分け区間ごとに動作を説明する。
【００３１】
＜区間Ａの状態＞
区間Ａでは、φ１は１、φ２は０であるため、φ３が０となりスイッチ２０，２１がオン、スイッチ２４、２５、２８がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループが掛かる、トランス３０の＋側入力端子３１の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。トランス３０の−側入力端子３２はスイッチ２４、２５がオフであるため解放となる。従って、トランス３０の１次側では、＋側入力端子３１から中点端子３５の方向に電源からＮＭＯＳ７とスイッチ２１を介して電流が供給され、２次側では−側出力端子３４から＋側出力端子３３の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の正極性パルスが送出される。
【００３２】
＜区間Ｂの状態＞
区間Ｂでは、φ１、φ２は０であるため、φ３が１となりスイッチ２０，２１、２４、２５がオフ、スイッチ２８がオンとなる。このような場合、ＮＭＯＳ８からスイッチ２８を介してアンプ１の出力から反転入力までの負帰還ループが掛かる。このとき、ＮＭＯＳ７にはこれをオンされるに十分なゲートソース間電圧が掛かることになるが、スイッチ２０、２１、２４、２５をがオフであるためトランス３０の＋側入力端子３１と−側入力端子３２は共に解放になる。従って、トランス３０の１次側への電流の供給が行われず２次側にも電流が流れないため、伝送路送出端子３６，３７間はＡＭＩ信号の無信号状態となる。
【００３３】
＜区間Ｃの状態＞
区間Ｃでは、φ１は０、φ２は１であるため、φ３が０であるスイッチ２４，２５がオン、スイッチ２０、２１、２８がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。トランス３０の＋側入力端子３１はスイッチ２０、２１がオフであるため解放となる。従って、トランス３０の１次側では、−側入力端子３２から中点端子３５の方向に電源からＮＭＯＳ７とスイッチ２５を介して電流が供給され、２次側では＋側出力端子３３から−側出力端子３４の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の負極性パルスが送出される。
【００３４】
以上、区間Ａ，Ｂ，Ｃで説明した動作を入力信号φ１、φ２に応じて行うことにより伝送路にＡＭＩ信号を送出する回路となっている。
【００３５】
次に、本発明の第２の実施の形態の効果について説明する。本発明の第２の実施の形態では前述した第１の実施の形態の効果に加えて、伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる効果を有する。その理由は、第１の実施の形態ではＡＭＩ信号の無信号状態の時、負帰還ループが切れるためアンプ１の出力電圧が不定になっていたのに対し、第２の実施の形態では区間Ｂで動作説明したように負帰還ループが掛かかるため、アンプ１の出力電圧をパルス有りの時の動作電圧から変化させないように設定できる。従って、無信号状態からパルス有りの状態へ遷移する際の負帰還ループの収束時間が速くなるため、結果的に伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる。
【００３６】
また、無信号を送出する状態での消費電力は、第１の実施の形態に比べて電流源１１のぶんだけ大きくなっているが、電流源１１よりはるかに大きな電流が流れるＮＭＯＳ７がオフしていることは変わらないため、消費電力を低減する効果がなくなるものではない。
【００３７】
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。
【００３８】
図３は本発明の第３の実施の形態を示す回路図である。図３を参照すると、本発明の第３の実施の形態は、アンプ１の非反転入力に基準電圧入力端子３を接続し、出力をＮＭＯＳ７のゲートに接続し、アンプ２の非反転入力に基準電圧入力端子４を接続し、出力をＰチャネル型ＭＯＳトランジスタ（以下ＰＭＯＳ）９のゲートに接続し、ＮＭＯＳ７のドレインを電源に接続し、ＰＭＯＳ９のドレインをグランドに接続し、信号入力端子５に入力された信号φ１によってオン・オフ制御されるスイッチ２１を、トランス３０の＋側入力端子３１とＮＭＯＳ７のソースとの間に配置し、同様のスイッチ２０をトランス３０の＋側入力端子３１とアンプ１の反転入力端子との間に配置し、同様のスイッチ２３をトランス３０の−側入力端子３２とアンプ２の反転入力端子との間に配置し、同様のスイッチ２２をトランス３０の−側入力端子３２とＰＭＯＳ９のソースとの間に配置し、信号入力端子６に入力された信号φ２によってオン・オフ制御されるスイッチ２５をトランス３０の−側入力端子３２とＮＭＯＳ７のソースとの間に配置し、同様のスイッチ２７をトランス３０の＋側入力端子３１とアンプ２の反転入力端子との間に配置し、同様のスイッチ２４をトランス３０の−側入力端子３２とアンプ１の反転入力端子との間に配置し、同様のスイッチ２６をトランス３０の＋側入力端子３１とＰＭＯＳ９のソースとの間に配置し、トランス３０の＋側出力端子３３を伝送路送出端子３６に接続し、−側出力端子３４を伝送路送出端子３７に接続する構成となっている。
【００３９】
次に、本発明の第３の実施の形態の動作ついて図面を参照しながら詳細に説明する。
【００４０】
図５は本発明の第３の実施の形態の動作を示す波形図である。図５を参照すると、φ１は信号入力端子５に入力される信号、φ２は信号入力端子６に入力される信号である。ＶＯは伝送路に送出されるＡＭＩ信号であり、正極性パルスを「＋」、負極性パルスを「−」、パルスなしの無信号状態を「０」として表している。φ１、φ２の論理と伝送路に送出するＡＭＩ信号との関係は、φ１が１でφ２が０の時、ＡＭＩ信号の正極性パルスを送出し、φ１が０でφ２が１の時、負極製パルスを送出しφ１、φ２共に０の時、無信号の状態となる。φ１、φ２が取りうる論理の中で共に１，１となる状態はないものである。また、基準電圧３の電圧は基準電圧４の電圧より高い電圧が入力されるものとする。説明の簡単のため、入力信号φ１、φ２の論理レベルが取りうる３状態を各状態ごとに区間Ａ、Ｂ、Ｃに分け区間ごとに動作を説明する。
【００４１】
＜区間Ａの状態＞
区間Ａではφ１は１、φ２は０であるため、スイッチ２０〜２３がオンとなりスイッチ２４〜２７がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。同様にＰＭＯＳ９からスイッチ２２、２３を介してアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ２の仮想接地点と同じ基準電圧４に等しい電圧となる。この時、トランス３０の１次側での電流の方向は＋側入力端子３１から−側入力端子３２の方向であり、電源からＮＭＯＳ７とスイッチ２１を介して供給される電流が、トランスの１次側を通りスイッチ２２とＰＭＯＳ９を経由してグランドに流れる。２次側では−側出力端子３４から＋側出力端子３３の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の正極性パルスが送出される。
【００４２】
＜区間Ｂの状態＞
区間Ｂではφ１、φ２は０であるため、スイッチ２０〜２７のすべてがオフとなる。このような場合には、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループと、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループと、ＰＭＯＳ９からスイッチ２６、２７を介してアンプ２の出力から反転入力までの負帰還ループと、ＰＭＯＳ９からスイッチ２２、２３を介してアンプ２の出力から反転入力までの負帰還ループとが切れるため、＋側入力端子３１と−側入力端子３２は共に解放になる。従って、トランス３０の１次側への電流の供給が行われず２次側にも電流が流れないため、伝送路送出端子３６，３７間はＡＭＩ信号の無信号状態となる。
【００４３】
＜区間Ｃの状態＞
区間Ｃでは、φ１は０、φ２は１であるため、スイッチ２４〜２７がオンとなりスイッチ２０〜２３がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。同様にＰＭＯＳ９からスイッチ２６、２７を介してアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ２の仮想接地点と同じ基準電圧４に等しい電圧となる。この時、トランス３０の１次側での電流の方向は−側入力端子３２から＋側入力端子３１の方向であり、電源からＮＭＯＳ７とスイッチ２５を介して供給される電流が、トランスの１次側を通りスイッチ２６とＰＭＯＳ９を経由してグランドに流れる。２次側では＋側出力端子３３から−側出力端子３４の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の負極性パルスが送出される。
【００４４】
以上、区間Ａ，Ｂ，Ｃで説明した動作を入力信号φ１、φ２に応じて行うことにより伝送路にＡＭＩ信号を送出する回路となっている。
【００４５】
次に、本発明の第３の実施の形態の効果について説明する。伝送路にＡＭＩ信号の正極性パルス及び負極製パルスを送出する状態、すなわち前述した区間Ａ、Ｃの状態では、アンプ１の出力から反転入力までの負帰還ループとアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の１次側にはアンプ１の仮想接地点と同じ電圧と、アンプ２の仮想接地点と同じ電圧が供給される。アンプ１の仮想接地点の電圧は基準電圧入力端子３の電圧で、同様にアンプ２の仮想接地点の電圧は基準電圧入力端子４のみで決まるものであり、温度変動や電源変動及び半導体集積回路の製造偏差によって各スイッチのオン抵抗やＮＭＯＳ７の特性が変化しても影響されない。従って、トランス３０の入力電圧は基準電圧入力端子３と４の差電圧で常に一定であるため、伝送路へ送出するＡＭＩ信号の振幅が安定化されるという効果がある。
【００４６】
また、伝送路にＡＭＩ信号の無信号を送出する状態、すなわち前述した区間Ｂの状態では、アンプ１の出力から反転入力までの負帰還ループとアンプ２の出力から反転入力までの負帰還ループが掛からないため、ＮＭＯＳ７とＰＭＯＳ９がオフになりトランス３０の１次側への電流供給が行われない。アンプ１と２はごく簡単なアンプ、例えば、差動対１段等の消費電力が少ない回路などで十分実現可能であるため、区間Ｂにおける電力を消費する回路はアンプ１と２のみとなり、大きな電流を消費する回路が存在しない。従って、ＡＭＩ信号のパルス送出の状態に比べ、無信号を送出する状態では消費電力を低減する効果をも併せもっている。
【００４７】
次に、本発明の第４の実施の形態について図面を参照して詳細に説明する。
【００４８】
図４は本発明の第４の実施の形態を示す回路図である。図４を参照すると、第４の実施の形態は前述した第３の実施の形態に加え、ＮＭＯＳ８をアンプ１の出力に接続し、ＮＭＯＳ８のソースとアンプ１の反転入力間に、信号入力端子５の入力信号φ１と信号入力端子６の入力信号φ２を入力としたＮＯＲ１３の出力φ３によってオン・オフ制御されるスイッチ２８を配置し、ＮＭＯＳ８のソースとグランド間に電流源１１を配置し、ＰＭＯＳ１０をアンプ２の出力に接続し、ＰＭＯＳ１０のソースとアンプ２の反転入力間に、信号入力端子５の入力信号φ１と信号入力端子６の入力信号φ２を入力としたＮＯＲ１３の出力φ３によってオン・オフ制御されるスイッチ２９を配置し、ＰＭＯＳ１０のソースと電源間に電流源１２を配置した構成となっている。
【００４９】
次に、本発明の第４の実施の形態の動作ついて図面を参照しながら詳細に説明する。
【００５０】
図６は本発明の第４の実施の形態の動作を示す波形図である。図６を参照すると、φ１は信号入力端子５に入力される信号、φ２は信号入力端子６に入力される信号、φ３はφ１とφ２のＮＯＲ出力である。ＶＯは伝送路に送出されるＡＭＩ信号であり、正極性パルスを「＋」、負極性パルスを「−」、パルスなしの無信号状態を「０」として表している。φ１、φ２の論理と伝送路に送出するＡＭＩ信号との関係は、φ１が１でφ２が０の時、ＡＭＩ信号の正極性パルスを送出し、φ１が０でφ２が１の時、負極製パルスを送出しφ１、φ２共に０の時、無信号の状態となる。φ１、φ２が取りうる論理の中で共に１，１となる状態はないものである。また、基準電圧３の電圧は基準電圧４の電圧より高い電圧が入力されるものとする。説明の簡単のため、入力信号φ１、φ２の論理レベルが取りうる３状態を各状態ごとに区間Ａ、Ｂ、Ｃに分け区間ごとに動作を説明する。
【００５１】
＜区間Ａの状態＞
区間Ａでは、φ１は１、φ２は０であるため、φ３が０となりスイッチ２０〜２３がオン、スイッチ２４〜２９がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２１、２０を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。同様にＰＭＯＳ９からスイッチ２２、２３を介してアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ２の仮想接地点と同じ基準電圧４に等しい電圧となる。この時、トランス３０の１次側での電流の方向は＋側入力端子３１から−側入力端子３２の方向であり、電源からＮＭＯＳ７とスイッチ２１を介して供給される電流が、トランスの１次側を通りスイッチ２２とＰＭＯＳ９を経由してグランドに流れる。２次側では−側出力端子３４から＋側出力端子３３の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の正極性パルスが送出される。
【００５２】
＜区間Ｂの状態＞
区間Ｂでは、φ１、φ２は０であるため、φ３は１となりスイッチ２０〜２７のすべてがオフ、スイッチ２８、２９がオンとなる。このような場合、ＮＭＯＳ８とスイッチ２８を介してアンプ１の出力から反転入力までの負帰還ループが掛かり、同様に、ＰＭＯＳ１０からスイッチ２９介してアンプ２の出力から反転入力までの負帰還ループが掛かる。このような場合、ＮＭＯＳ７とＰＭＯＳ９にはこれらをオンさせるに十分なゲートソース間電圧が掛かることになるが、トランス３０の１次側に接続されるすべてのスイッチ２０〜２７がオフであるため、＋側入力端子３１と−側入力端子３２は解放となる。従って、トランス３０の１次側への電流の供給が行われず２次側にも電流が流れないため、伝送路送出端子３６，３７間はＡＭＩ信号の無信号状態となる。
【００５３】
＜区間Ｃの状態＞
区間Ｃでは、φ１は０、φ２は１であるため、φ３が０となりスイッチ２４〜２７がオン、スイッチ２０〜２３、２８、２９がオフとなる。このような場合、ＮＭＯＳ７からスイッチ２５、２４を介してアンプ１の出力から反転入力までの負帰還ループが掛かるため、トランス３０の−側入力端子３２の電圧はアンプ１の仮想接地点と同じ基準電圧３に等しい電圧となる。同様にＰＭＯＳ９からスイッチ２６、２７を介してアンプ２の出力から反転入力までの負帰還ループが掛かるため、トランス３０の＋側入力端子３１の電圧はアンプ２の仮想接地点と同じ基準電圧４に等しい電圧となる。この時、トランス３０の１次側での電流の方向は−側入力端子３２から＋側入力端子３１の方向であり、電源からＮＭＯＳ７とスイッチ２５を介して供給される電流が、トランスの１次側を通りスイッチ２６とＰＭＯＳ９を経由してグランドに流れる。２次側では＋側出力端子３３から−側出力端子３４の方向に電流が流れるため、伝送路送出端子３６，３７間にＡＭＩ信号の負極性パルスが送出される。
【００５４】
以上、区間Ａ，Ｂ，Ｃで説明した動作を入力信号φ１、φ２に応じて行うことにより伝送路にＡＭＩ信号を送出する回路となっている。
【００５５】
次に、本発明の第４の実施の形態の効果について説明する。本発明の第４の実施の形態では前述した第３の実施の形態の効果に加えて、伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる効果を有する。その理由は、第３の実施の形態ではＡＭＩ信号の無信号状態の時、負帰還ループが切れるためアンプ１の出力電圧とアンプ２の出力電圧が不定になっていたのに対し、第４の実施の形態では区間Ｂで動作説明したように負帰還ループが掛かかるため、アンプ１とアンプ２の出力電圧をそれぞれパルス有りの時の動作電圧から変化させないように設定できる。従って、無信号状態からパルス有りの状態へ遷移する際の負帰還ループの収束時間が速くなるため、結果的に伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる。
【００５６】
また、無信号を送出する状態での消費電力は、第３の実施の形態に比べて電流源１１と電流源１２のぶんだけ大きくなっているが、電流源１１、１２よりはるかに大きな電流が流れるＮＭＯＳ７、９がオフしていることは変わらないため、消費電力を低減する効果がなくなるものではない。
【００５７】
【発明の効果】
以上説明した本発明によるドライバ回路は、次のような効果を奏する。
【００５８】
第１の効果は、伝送路に送出するＡＭＩ信号の振幅を安定化することができるということである。その理由は、パルス送出時のトランス１次側の入力電圧が温度変動、電源変動及び半導体集積回路の製造偏差に対して影響を受けないためである。トランス１次側の入力電圧が安定であるため、伝送路に送出されるＡＭＩ信号の振幅も安定である。
【００５９】
第２の効果は、消費電力の少ないドライバ回路が提供できることである。その理由は、伝送路に送出するＡＭＩ信号が無信号の状態である時、大きな電流が流れる出力段をオフさせて電流を流さないようにするからである。
【００６０】
第３の効果は、第２及び第４の実施の形態では、伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くできることである。その理由は、第１、第３の実施の形態ではＡＭＩ信号の無信号状態の時、負帰還ループが切れるためアンプの出力電圧が不定になっていたのに対し、第２、４の実施の形態では負帰還ループが掛かかるため、アンプの出力電圧をパルス有りの時の動作電圧から変化させないように設定できるためである。従って、無信号状態からパルス有りの状態へ遷移する際の負帰還ループの収束時間が速くなるため、結果的に伝送路に送出するＡＭＩ信号が無信号からパルス有りの状態へ遷移する際の応答時間を速くすることができる。
【図面の簡単な説明】
【図１】本発明によるドライバ回路の第１の実施の形態を示す回路図である。
【図２】本発明によるドライバ回路の第２の実施の形態を示す回路図である。
【図３】本発明によるドライバ回路の第３の実施の形態を示す回路図である。
【図４】本発明によるドライバ回路の第４の実施の形態を示す回路図である。
【図５】本発明によるドライバ回路の第１の実施の形態と第３の実施の形態の動作を示す波形図である。
【図６】本発明によるドライバ回路の第２の実施の形態と第４の実施の形態の動作を示す波形図である。
【図７】従来のドライバ回路図である。
【符号の説明】
１、２ アンプ
３，４ 基準電圧入力端子
５，６ 信号入力端子
７，８ ＮＭＯＳ
９，１０ ＰＭＯＳ
１１，１２ 電流源
１３ ＮＯＲ
２０〜２９ スイッチ
３０ トランス
３１ トランスの＋側入力端子
３２ トランスの−側入力端子
３３ トランスの＋側出力端子
３４ トランスの−側出力端子
３５ トランス１次側巻線の中点端子
３６、３７ 伝送路出力端子
ＶＤＤ 電源
Claims (4)
- 非反転入力に基準電圧入力端子を接続したアンプと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続したＮチャネル型ＭＯＳトランジスタと、
中点端子をグランドに接続し、第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
前記トランスの第１の入力端子と前記アンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記アンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段とを備えたことを特徴とするドライバ回路。 - 非反転入力に基準電圧入力端子を接続したアンプと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続した第１のＮチャネル型ＭＯＳトランジスタと、
ドレインを電源に接続し、ゲートを前記アンプの出力に接続した第２のＮチャネル型ＭＯＳトランジスタと、
中点端子をグランドに接続し、第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
前記第２のＮチャネル型ＭＯＳトランジスタのソースとグランド間に配置した電流源と、
第１の信号入力端子の信号と第２の信号入力端子の信号を入力とするＮＯＲと、
前記トランスの第１の入力端子と前記アンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記アンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記第２のＮチャネル型ＭＯＳトランジスタのソースと前記アンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第５のスイッチ手段とを備えたことを特徴とするドライバ回路。 - 非反転入力に第１の基準電圧入力端子を接続した第１のアンプと、
非反転入力に第２の基準電圧入力端子を接続した第２のアンプと、
第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続 したＮチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続したＰチャネル型ＭＯＳトランジスタと、
前記トランスの第１の入力端子と前記第１のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｐチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第２のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第５のスイッチ手段と、
前記トランスの第２の入力端子と前記Ｎチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第６のスイッチ手段と、
前記トランスの第１の入力端子と前記Ｐチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第７のスイッチ手段と、
前記トランスの第１の入力端子と前記第２のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第８のスイッチ手段とを備えたことを特徴とするドライバ回路。 - 非反転入力に第１の基準電圧入力端子を接続した第１のアンプと、
非反転入力に第２の基準電圧入力端子を接続した第２のアンプと、
第１の出力端子を第１の伝送路出力端子とし、第２の出力端子を第２の伝送路出力端子としたトランスと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続した第１のＮチャネル型ＭＯＳトランジスタと、
ドレインを電源に接続し、ゲートを前記第１のアンプの出力に接続した第２のＮチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続した第１のＰチャネル型ＭＯＳトランジスタと、
ドレインをグランドに接続し、ゲートを前記第２のアンプの出力に接続した第２のＰチャネル型ＭＯＳトランジスタと、
前記第２のＮチャネル型ＭＯＳトランジスタのソースとグランド間に配置した第１の電流源と、
前記第２のＰチャネル型ＭＯＳトランジスタのソースとグランド間に配置した第２の電流源と、
第１の信号入力端子の信号と第２の信号入力端子の信号を入力とするＮＯＲと、
前記トランスの第１の入力端子と前記第１のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第１のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第２のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＰチャネル型ＭＯＳトランジスタのソース間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第３のスイッチ手段と、
前記トランスの第２の入力端子と前記第２のアンプの反転入力との間に配置した、第１の信号入力端子の信号によってオン・オフ制御される第４のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第５のスイッチ手段と、
前記トランスの第２の入力端子と前記第１のＮチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第６のスイッチ手段と、
前記トランスの第１の入力端子と前記第１のＰチャネル型ＭＯＳトランジスタのソース間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第７のスイッチ手段と、
前記トランスの第１の入力端子と前記第２のアンプの反転入力との間に配置した、第２の信号入力端子の信号によってオン・オフ制御される第８のスイッチ手段と、
前記第２のＮチャネル型ＭＯＳトランジスタのソースと前記第１のアンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第９のスイッチ手段と、
前記第２のＰチャネル型ＭＯＳトランジスタのソースと前記第２のアンプの反転入力との間に配置した、前記ＮＯＲの出力によってオン・オフ制御される第１０のスイッチ手段とを備えたことを特徴とするドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21859898A JP3570897B2 (ja) | 1998-07-16 | 1998-07-16 | ドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21859898A JP3570897B2 (ja) | 1998-07-16 | 1998-07-16 | ドライバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036844A JP2000036844A (ja) | 2000-02-02 |
| JP3570897B2 true JP3570897B2 (ja) | 2004-09-29 |
Family
ID=16722478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21859898A Expired - Fee Related JP3570897B2 (ja) | 1998-07-16 | 1998-07-16 | ドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570897B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9614555B2 (en) | 2015-01-28 | 2017-04-04 | Kabushiki Kaisha Toshiba | AC coupled transmission circuit and system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614666B1 (en) * | 2002-05-08 | 2003-09-02 | Micrel, Inc. | Universal output driver |
-
1998
- 1998-07-16 JP JP21859898A patent/JP3570897B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9614555B2 (en) | 2015-01-28 | 2017-04-04 | Kabushiki Kaisha Toshiba | AC coupled transmission circuit and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036844A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885234B2 (en) | Resistance load source follower circuit | |
| US5444363A (en) | Low noise apparatus for receiving an input current and producing an output current which mirrors the input current | |
| US6480050B1 (en) | Level shifter with no quiescent DC current flow | |
| US7102439B2 (en) | Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels | |
| US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
| JP2004260242A (ja) | 電圧レベルシフタ | |
| US7167052B2 (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
| US5789942A (en) | High speed signal level converting circuit having a reduced consumed electric power | |
| KR20000029331A (ko) | 차동 증폭 회로 및 풀업타입 차동 드라이버 | |
| JP3570897B2 (ja) | ドライバ回路 | |
| US7501873B2 (en) | Digitally controlled threshold adjustment circuit | |
| JPH10255480A (ja) | センスアンプ | |
| JP2871551B2 (ja) | 信号レベル変換回路 | |
| US11967395B2 (en) | Buffers and multiplexers | |
| KR940005690B1 (ko) | 전류미러 센스증폭기 | |
| JP2002164772A (ja) | 半導体スイッチ集積回路 | |
| JP3811300B2 (ja) | Ｃｍｏｓバッファ回路 | |
| JPH01140808A (ja) | 伝達ゲートスイッチング回路 | |
| KR20020057294A (ko) | 스위칭 노이즈를 감소시킨 씨모스 드라이버 | |
| JPH09232931A (ja) | 差動スイッチング回路 | |
| JPH02170618A (ja) | 多ビット定電流出力回路を有する半導体集積回路 | |
| KR200291192Y1 (ko) | 반도체장치의 저전력 인버터회로 | |
| KR20050020295A (ko) | 저전압 ｃｍｏｓ ｏｐ 앰프의 출력단 회로 | |
| JPH01212120A (ja) | 駆動回路 | |
| JP3552931B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |