JP2016139987A - 送信回路及び通信システム - Google Patents

送信回路及び通信システム Download PDF

Info

Publication number
JP2016139987A
JP2016139987A JP2015014694A JP2015014694A JP2016139987A JP 2016139987 A JP2016139987 A JP 2016139987A JP 2015014694 A JP2015014694 A JP 2015014694A JP 2015014694 A JP2015014694 A JP 2015014694A JP 2016139987 A JP2016139987 A JP 2016139987A
Authority
JP
Japan
Prior art keywords
transmission
drive
coupling element
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015014694A
Other languages
English (en)
Other versions
JP6495671B2 (ja
Inventor
心治 中塚
Shinji Nakatsuka
心治 中塚
伸介 藤井
Shinsuke Fujii
伸介 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015014694A priority Critical patent/JP6495671B2/ja
Priority to TW104129045A priority patent/TWI596923B/zh
Priority to US14/845,324 priority patent/US9614555B2/en
Publication of JP2016139987A publication Critical patent/JP2016139987A/ja
Application granted granted Critical
Publication of JP6495671B2 publication Critical patent/JP6495671B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Near-Field Transmission Systems (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】受信信号の波形品質の悪化を抑制した上で消費電力を低減する。【解決手段】実施形態によれば、送信回路は、受信ＡＣ結合素子を介して信号を受信する受信回路に対して、前記受信ＡＣ結合素子にＡＣ結合される送信ＡＣ結合素子を介して信号を送信する。前記送信回路は、送信する送信信号に同期して駆動信号を生成する駆動信号生成回路と、駆動回路と、を備える。前記駆動回路は、前記駆動信号に応じて、前記送信信号の立ち上がりエッジ及び立ち下がりエッジに同期して予め定められた駆動期間の間前記送信ＡＣ結合素子の両端間に駆動電流を流す。前記駆動回路は、前記駆動期間の後、前記送信ＡＣ結合素子の両端に印加電圧を印加する。【選択図】 図１

Description

本発明の実施形態は、送信回路及び通信システムに関する。
送信インダクタを介して信号を送信する送信回路と、送信インダクタに誘導結合した受信インダクタを介して信号を受信する受信回路と、を備える通信システムが知られている。受信回路は、受信した信号から、送信された元のデータパターンを復元する。
このような通信システムにおいて、受信信号の波形品質の悪化を抑制した上で送信回路の消費電力を低減することが好ましい。
特開２００５−３４８２６４号公報
本発明が解決しようとする課題は、受信信号の波形品質の悪化を抑制した上で消費電力を低減できる送信回路及び通信システムを提供することである。
実施形態によれば、送信回路は、受信ＡＣ結合素子を介して信号を受信する受信回路に対して、前記受信ＡＣ結合素子にＡＣ結合される送信ＡＣ結合素子を介して信号を送信する。前記送信回路は、送信する送信信号に同期して駆動信号を生成する駆動信号生成回路と、駆動回路と、を備える。前記駆動回路は、前記駆動信号に応じて、前記送信信号の立ち上がりエッジ及び立ち下がりエッジに同期して予め定められた駆動期間の間前記送信ＡＣ結合素子の両端間に駆動電流を流す。前記駆動回路は、前記駆動期間の後、前記送信ＡＣ結合素子の両端に印加電圧を印加する。
第１の実施形態に係る通信システムの概略的な構成を示すブロック図である。 図１の通信システムの駆動回路の構成を示す回路図である。 図１の通信システムのタイミング図である。 第１比較例の通信システムのタイミング図である。 第２比較例の通信システムのタイミング図である。 ＰＷＭ信号を用いた図１の通信システムの概略的な構成を示すブロック図である。 図６の通信システムのタイミング図である。 第２の実施形態に係る駆動回路の構成を示す回路図である。 第３の実施形態に係る駆動回路の構成を示す回路図である。 第４の実施形態に係る駆動回路の構成を示す回路図である。 図１の通信システムの同相電圧の変動を説明するタイミング図である。 第５の実施形態に係る駆動回路の構成を示す回路図である。 第５の実施形態に係る通信システムのタイミング図である。 第６の実施形態に係る駆動回路の構成を示す回路図である。 第７の実施形態に係る駆動回路の構成を示す回路図である。 図１５Ａの第１から第４のスイッチ素子の他の一例を示す回路図である。 第８の実施形態に係る駆動回路の構成を示す回路図である。 第９の実施形態に係る通信システムの概略的な構成を示すブロック図である。
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、第１の実施形態に係る通信システムの概略的な構成を示すブロック図である。図１に示すように、通信システム１は、送信機１０と、受信機２０と、を備える。送信機１０と受信機２０とは、ＡＣ結合を用いた非接触通信を行う。ここでは、ＡＣ結合として誘導結合を用いる一例について説明する。
送信機１０は、送信ＡＣ結合素子Ｅ１と、一対の第１伝送線路ＴＬ１，ＴＬ１と、送信回路１１と、を有する。送信ＡＣ結合素子Ｅ１は、送信インダクタＬ１である。送信インダクタＬ１、第１伝送線路ＴＬ１，ＴＬ１および送信回路１１は、例えば、送信機１０のプリント配線基板上に設けられている。送信インダクタＬ１は、例えば、平面状のインダクタである。
第１伝送線路ＴＬ１，ＴＬ１は、例えばマイクロストリップライン等であり、送信回路１１と送信インダクタＬ１の両端Ｎ１，Ｎ２とを接続している。
送信回路１１は、第１伝送線路ＴＬ１，ＴＬ１及び送信インダクタＬ１を介して、送信する送信信号Ｓｔｘに応じた差動の信号を受信機２０の受信回路２１に対して送信する。以下、差動の信号について説明するが、単相（シングルエンド）の信号であってもよい。
送信回路１１は、駆動信号生成回路１２と、駆動回路１３と、を備える。駆動信号生成回路１２は、送信する送信信号Ｓｔｘに同期して駆動信号Ｓｄｒを生成する。送信信号Ｓｔｘは、所定の変調方式で変調されている。送信信号Ｓｔｘは、外部から駆動信号生成回路１２に供給されてもよく、変調器として機能する駆動信号生成回路１２の内部で生成されてもよい。
駆動回路１３は、駆動信号Ｓｄｒに応じて、送信信号Ｓｔｘの立ち上がりエッジ及び立ち下がりエッジに同期して予め定められた駆動期間Ｔｄｒの間送信インダクタＬ１の両端Ｎ１，Ｎ２間に駆動電流Ｉｄｒを流す。駆動回路１３は、駆動期間Ｔｄｒの後、送信インダクタＬ１の両端Ｎ１，Ｎ２に印加電圧を印加する。
受信機２０は、受信ＡＣ結合素子Ｅ２と、一対の第２伝送線路ＴＬ２，ＴＬ２と、受信回路２１と、を有する。受信ＡＣ結合素子Ｅ２は、受信インダクタＬ２である。受信インダクタＬ２、第２伝送線路ＴＬ２，ＴＬ２および受信回路２１は、例えば、受信機２０のプリント配線基板上に設けられている。受信インダクタＬ２は、例えば、平面状のインダクタである。
通信を行う際には、送信インダクタＬ１と受信インダクタＬ２とが近接するよう、送信機１０と受信機２０とは近接して配置される。送信インダクタＬ１と受信インダクタＬ２との距離は、例えば、数百μｍである。このように配置されることにより、受信インダクタＬ２は送信インダクタＬ１に誘導結合（ＡＣ結合）される。これにより、送信インダクタＬ１から受信インダクタＬ２に電磁誘導によって信号が伝達される。
第２伝送線路ＴＬ２，ＴＬ２は、例えばマイクロストリップライン等であり、受信インダクタＬ２の両端と受信回路２１とを接続している。
受信回路２１は、受信インダクタＬ２と第２伝送線路ＴＬ２，ＴＬ２とを介して、送信された信号に応じた差動の第１受信信号Ｓｒｘ１を受信する。
受信回路２１は、ヒステリシス回路（ヒステリシスバッファ）２２と、復調器２３と、を有する。ヒステリシス回路２２は、入出力特性にヒステリシスを有し、第１受信信号Ｓｒｘ１に応じて第２受信信号Ｓｒｘ２を出力する。具体的には、ヒステリシス回路２２は、第１受信信号Ｓｒｘ１が正の第１閾値電圧以上に変化した場合に“Ｈ”（ハイレベル）の第２受信信号Ｓｒｘ２を出力し、第１受信信号Ｓｒｘ１が負の第２閾値電圧以下に変化した場合に“Ｌ”（ローレベル）の第２受信信号Ｓｒｘ２を出力する。
復調器２３は、変調方式に対応した方式で、第２受信信号Ｓｒｘ２に基づいて受信データを復調する。
図２は、図１の通信システム１の駆動回路１３の構成を示す回路図である。図２に示すように、駆動回路１３は、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第３のスイッチ素子ＳＷ３と、第４のスイッチ素子ＳＷ４と、抵抗（第５のインピーダンス素子）Ｒ１と、抵抗（第６のインピーダンス素子）Ｒ２と、を有する。
第１から第４のスイッチ素子ＳＷ１〜ＳＷ４として、例えば、ＮＭＯＳトランジスタなどのトランジスタを用いてもよい。
第１のスイッチ素子ＳＷ１は、駆動電圧（第１電圧）ＶＭＩＤが供給される一端と、抵抗Ｒ１を介して送信インダクタＬ１の一端Ｎ１に接続される他端と、を有する。
第２のスイッチ素子ＳＷ２は、接地電圧（第２電圧）が供給される一端と、抵抗Ｒ１を介して送信インダクタＬ１の一端Ｎ１に接続される他端と、を有する。
第３のスイッチ素子ＳＷ３は、駆動電圧ＶＭＩＤが供給される一端と、抵抗Ｒ２を介して送信インダクタＬ１の他端Ｎ２に接続される他端と、を有する。
第４のスイッチ素子ＳＷ４は、接地電圧が供給される一端と、抵抗Ｒ２を介して送信インダクタＬ１の他端Ｎ２に接続される他端と、を有する。
つまり、抵抗Ｒ１は、第１のスイッチ素子ＳＷ１の他端及び第２のスイッチ素子ＳＷ２の他端の接続ノードと、送信インダクタＬ１の一端Ｎ１との間に接続されている。抵抗Ｒ２は、第３のスイッチ素子ＳＷ３の他端及び第４のスイッチ素子ＳＷ４の他端の接続ノードと、送信インダクタＬ１の他端Ｎ２との間に接続されている。抵抗Ｒ１，Ｒ２は、駆動回路１３の出力インピーダンスを決める。
駆動信号生成回路１２は、第１及び第４のスイッチ素子ＳＷ１，ＳＷ４、又は、第２及び第３のスイッチ素子ＳＷ２，ＳＷ３を駆動期間Ｔｄｒの間導通させて駆動電流Ｉｄｒを流し、駆動期間Ｔｄｒの経過後、第２及び第４のスイッチ素子ＳＷ２，ＳＷ４を導通させて送信インダクタＬ１の両端Ｎ１，Ｎ２に印加電圧を印加する。印加電圧は、接地電圧である。
図３は、図１の通信システム１のタイミング図である。図３に示す例では、送信信号Ｓｔｘは、時刻ｔ１において“Ｈ”から“Ｌ”に変化し、時刻ｔ３において“Ｌ”から“Ｈ”に変化している。
駆動信号生成回路１２は、内部の信号として、時刻ｔ１の送信信号Ｓｔｘの立ち下がりエッジに同期して、駆動期間Ｔｄｒの間“Ｈ”になるパルス信号Ｓｐ１を生成する。パルス信号Ｓｐ１は、時刻ｔ１から時刻ｔ２の間、“Ｈ”になる。
駆動信号生成回路１２は、パルス信号Ｓｐ１に応じて、時刻ｔ１から時刻ｔ２の間所定の正電圧になる駆動信号Ｓｄｒを生成する。
駆動信号Ｓｄｒが正の場合、第２及び第３のスイッチ素子ＳＷ２，ＳＷ３が導通し、第１及び第４のスイッチ素子ＳＷ１，ＳＷ４が非導通になるように、駆動回路１３は構成されている。
これにより、時刻ｔ１から時刻ｔ２の間、第２及び第３のスイッチ素子ＳＷ２，ＳＷ３は導通し、第１及び第４のスイッチ素子ＳＷ１，ＳＷ４は非導通であり、送信インダクタＬ１には駆動期間Ｔｄｒの間正の駆動電流Ｉｄｒが流れる。
従って、第１受信信号Ｓｒｘ１として、時刻ｔ１において正のパルスが発生し、時刻ｔ２において負のパルスが発生する。
よって、時刻ｔ１の前において“Ｈ”である第２受信信号Ｓｒｘ２は、時刻ｔ１では変化せず、時刻ｔ２において“Ｌ”に変化する。
例えば、時刻ｔ１から通信開始する場合、通信開始時における送信信号Ｓｔｘの初期値の論理は“Ｌ”であり、時刻ｔ１までの待ち受け時の第２受信信号Ｓｒｘ２の論理は“Ｈ”に設定されている。これにより、送信信号Ｓｔｘの初期値“Ｌ”を受信することができる。つまり、待ち受け時の第２受信信号Ｓｒｘ２の論理は、送信信号Ｓｔｘの初期値の論理とは異なる。
これに対して、送信信号Ｓｔｘの初期値の論理が“Ｌ”であり、時刻ｔ１までの待ち受け時の第２受信信号Ｓｒｘ２の論理が“Ｌ”である場合、即ち、これらの論理が同じである場合、第２受信信号Ｓｒｘ２は、時刻ｔ１において“Ｈ”になり、時刻ｔ２において“Ｌ”になる。従って、送信信号Ｓｔｘの初期値“Ｌ”とは異なる“Ｈ”を受信してしまい、誤受信となる。
時刻ｔ２からｔ３の間は、駆動信号Ｓｄｒは０Ｖである。駆動信号Ｓｄｒが０Ｖの場合、第２及び第４のスイッチ素子ＳＷ２，ＳＷ４が導通し、第１及び第３のスイッチ素子ＳＷ１，ＳＷ３が非導通になるように、駆動回路１３は構成されている。これにより、時刻ｔ２からｔ３の間、第２及び第４のスイッチ素子ＳＷ２，ＳＷ４が導通し、第１及び第３のスイッチ素子ＳＷ１，ＳＷ３は非導通である。よって、送信インダクタＬ１の両端Ｎ１，Ｎ２に印加電圧として接地電圧が印加されている。
従って、駆動電流Ｉｄｒは０Ａである。そのため、第１受信信号Ｓｒｘ１も変化せず、第２受信信号Ｓｒｘ２も変化しない。
次に、時刻ｔ３において、駆動信号生成回路１２は、内部の信号として、時刻ｔ３の送信信号Ｓｔｘの立ち上がりエッジに同期して、駆動期間Ｔｄｒの間“Ｈ”になるパルス信号Ｓｐ２を生成する。パルス信号Ｓｐ２は、時刻ｔ３から時刻ｔ４の間、“Ｈ”になる。
駆動信号生成回路１２は、パルス信号Ｓｐ２に応じて、時刻ｔ３から時刻ｔ４の間所定の負電圧になる駆動信号Ｓｄｒを生成する。
駆動信号Ｓｄｒが負の場合、第１及び第４のスイッチ素子ＳＷ１，ＳＷ４が導通し、第２及び第３のスイッチ素子ＳＷ２，ＳＷ３が非導通になるように、駆動回路１３は構成されている。
これにより、時刻ｔ３から時刻ｔ４の間、第１及び第４のスイッチ素子ＳＷ１，ＳＷ４は導通し、第２及び第３のスイッチ素子ＳＷ２，ＳＷ３は非導通であり、送信インダクタＬ１には駆動期間Ｔｄｒの間負の駆動電流Ｉｄｒが流れる。つまり、駆動回路１３は、送信信号Ｓｔｘの立ち上がりエッジに基づく駆動電流Ｉｄｒの方向を、送信信号Ｓｔｘの立ち下がりエッジに基づく駆動電流Ｉｄｒの方向と反対にする。
従って、第１受信信号Ｓｒｘ１として、時刻ｔ３において負のパルスが発生し、時刻ｔ４において正のパルスが発生する。
よって、時刻ｔ２以降“Ｌ”である第２受信信号Ｓｒｘ２は、時刻ｔ３では変化せず、時刻ｔ４において“Ｈ”に変化する。つまり、ヒステリシス回路２２は、駆動電流Ｉｄｒが０に変化するタイミングに同期して第２受信信号Ｓｒｘ２の論理を変化させる。
時刻ｔ４以降は、駆動信号Ｓｄｒは０Ｖであり、第２及び第４のスイッチ素子ＳＷ２，ＳＷ４が導通し、第１及び第３のスイッチ素子ＳＷ１，ＳＷ３は非導通である。よって、送信インダクタＬ１の両端Ｎ１，Ｎ２に印加電圧として接地電圧が印加されている。
従って、駆動電流Ｉｄｒは０Ａであり、第１受信信号Ｓｒｘ１も変化せず、第２受信信号Ｓｒｘ２も変化しない。
このように、受信回路２１において、送信信号Ｓｔｘと等価な第２受信信号Ｓｒｘ２を得ることができる。
また、駆動期間Ｔｄｒは、送信信号Ｓｔｘの信号レベル保持期間Ｔｓの最小期間より短い。信号レベル保持期間Ｔｓとは、信号レベル（“Ｈ”又は“Ｌ”）が一定である期間を表す。そのため、送信信号Ｓｔｘの信号レベル保持期間Ｔｓのうち駆動期間Ｔｄｒ以外の期間（例えば、時刻ｔ２からｔ３）には、駆動電流Ｉｄｒが流れないようになっている。従って、送信回路１１の消費電力を低減できる。
ここで、第１比較例の通信システムについて説明する。第１比較例の通信システムでは、基本的な構成は図１と同様であるが、駆動信号生成回路１２の機能が異なる。
図４は、第１比較例の通信システムのタイミング図である。図３と図４において、送信信号Ｓｔｘは同じ信号である。
駆動信号Ｓｄｒは、送信信号Ｓｔｘが“Ｈ”である時刻ｔ１まで、所定の正電圧になり、送信信号Ｓｔｘが“Ｌ”である時刻ｔ１から時刻ｔ３の間、所定の負電圧になり、送信信号Ｓｔｘが“Ｈ”である時刻ｔ３以降、所定の正電圧になる。
これにより、送信インダクタＬ１には、時刻ｔ１まで正の駆動電流Ｉｄｒが流れ、時刻ｔ１から時刻ｔ３の間、負の駆動電流Ｉｄｒが流れ、時刻ｔ３以降、正の駆動電流Ｉｄｒが流れる。
従って、第１受信信号Ｓｒｘ１として、時刻ｔ１において負のパルスが発生し、時刻ｔ３において正のパルスが発生する。
よって、第２受信信号Ｓｒｘ２は、時刻ｔ１において“Ｈ”から“Ｌ”に変化し、時刻ｔ３において“Ｈ”に変化する。
このように、第１比較例の通信システムにおいても、送信信号Ｓｔｘと等価な第２受信信号Ｓｒｘ２を得ることができる。しかし、送信インダクタＬ１には、常に正又は負の駆動電流Ｉｄｒが流れている。従って、第１比較例の通信システムでは、第１の実施形態と比較して消費電力が大きい。
次に、第２比較例の通信システムについて説明する。第２比較例の通信システムは、図３と同じタイミングで動作するが、駆動期間Ｔｄｒ後の第１から第４のスイッチ素子ＳＷ１〜ＳＷ４の制御が異なる。
図５は、第２比較例の通信システムのタイミング図である。図５は、図３の時刻ｔ１，ｔ２付近を示している。時刻ｔ１からｔ２まで第２及び第３のスイッチ素子ＳＷ２，ＳＷ３が導通し、時刻ｔ２以降では第１から第４のスイッチ素子ＳＷ１〜ＳＷ４が非導通になる。これにより、駆動電流Ｉｄｒがゼロになることが期待できる。しかし、現実的には、送信インダクタＬ１の両端Ｎ１，Ｎ２のそれぞれに寄生容量が存在するため、送信インダクタＬ１の両端Ｎ１，Ｎ２がフローティング状態となることにより、上記寄生容量と送信インダクタＬ１とにより共振が発生する。また、多重反射も発生する。そのため、時刻ｔ２の後、駆動電流Ｉｄｒにはリンギングが生じる。
よって、第１受信信号Ｓｒｘ１にもリンギングが生じ、波形品質が悪化する。これにより、正しい第２受信信号Ｓｒｘ２を得ることができない可能性が高まる。
これに対して、本実施形態では、駆動期間Ｔｄｒの後、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４を非導通にすることなく、第２及び第４のスイッチ素子ＳＷ２，ＳＷ４を導通させるようにしているので、送信インダクタＬ１の両端の電圧は接地電圧に固定される。これにより、図３に示したように、駆動電流Ｉｄｒのリンギングを抑制できる。従って、第１受信信号Ｓｒｘ１の波形品質の悪化を抑制でき、正しい第２受信信号Ｓｒｘ２を得ることができる。
ところで、第１の実施形態の通信システム１において、通信方式は特に限定されない。例えば、送信信号Ｓｔｘは、非同期のＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号であってもよく、非同期のトリガー信号であってもよく、同期通信方式におけるＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号であってもよい。このような“Ｈ”又は“Ｌ”の期間が長い送信信号Ｓｔｘを送信する場合に、消費電力の削減効果が大きくなる。つまり、駆動電流Ｉｄｒは、送信信号Ｓｔｘの立ち上がりエッジ及び立ち下がりエッジに同期して駆動期間Ｔｄｒの間流れるため、“Ｈ”等の期間が長い送信信号Ｓｔｘの場合、駆動電流Ｉｄｒが流れない期間が相対的に長い。一方、“Ｈ”等の期間が短い送信信号Ｓｔｘの場合、駆動電流Ｉｄｒが頻繁に流れ、駆動電流Ｉｄｒが流れない期間は相対的に短い。
なお、同期通信方式を用いる場合には、クロック・データ・リカバリ技術を利用してもよく、同期用のクロック信号を伝送するためのクロック信号伝送経路を送信機１０と受信機２０との間に追加してもよい。クロック信号伝送経路は、ＡＣ結合を用いて構成してもよく、有線で構成してもよい。
次に、一例として、ＰＷＭ信号を用いた通信システム１について、図６，７を参照して説明する。
図６は、ＰＷＭ信号を用いた図１の通信システム１の概略的な構成を示すブロック図である。図６に示すように、駆動信号生成回路１２は、クロック信号生成器４０と、第１基準信号生成器４１，４２と、第２基準信号生成器４３と、第１パルス生成器４４と、第２パルス生成器４５と、第３パルス生成器４６と、マルチプレクサ（選択回路）４７と、信号合成回路４８と、を有する。
図７は、図６の通信システム１のタイミング図である。図７に示すように、送信する送信データＤｔの１ビットの長さをＴ（秒）とする。
クロック信号生成器４０は、クロック信号Ｖｎ０を生成する。一例として、クロック信号Ｖｎ０の周期はＴ／１２とする。
第１基準信号生成器４１，４２は、クロック信号Ｖｎ０に同期して、送信する送信データＤｔの第１論理“１”に対応する第１基準信号Ｖｎ０１，Ｖｎ０２を生成する。第１基準信号Ｖｎ０１，Ｖｎ０２は、第１パルス幅ＰＷ１のパルスを周期Ｔで繰り返し含む。ここでは、第１パルス幅ＰＷ１は、２Ｔ／３である。つまり、第１基準信号Ｖｎ０１，Ｖｎ０２は、時刻ｔ１１からＴ／３の期間は“Ｌ”であり、その後、２Ｔ／３の期間“Ｈ”になる。第１基準信号生成器４１，４２は、１つだけ設けられてもよい。
第２基準信号生成器４３は、クロック信号Ｖｎ０に同期して、送信データＤｔの第２論理“０”に対応する第２基準信号Ｖｎ０３を生成する。第２基準信号Ｖｎ０３は、第２パルス幅ＰＷ２のパルスを周期Ｔで繰り返し含む。第２パルス幅ＰＷ２は、第１パルス幅ＰＷ１より狭く、ここではＴ／３である。つまり、第２基準信号Ｖｎ０３は、時刻ｔ１１から２Ｔ／３の期間は“Ｌ”であり、その後Ｔ／３の期間“Ｈ”になる。
第１基準信号Ｖｎ０１，Ｖｎ０２の立ち下がりエッジのタイミングは、第２基準信号Ｖｎ０３の立ち下がりエッジのタイミングと等しい。第１基準信号Ｖｎ０１，Ｖｎ０２の立ち上がりエッジのタイミングは、第２基準信号Ｖｎ０３の立ち上がりエッジのタイミングと異なる。
図示しない送信信号Ｓｔｘは、送信データＤｔが第１論理“１”である場合、第１基準信号Ｖｎ０１，Ｖｎ０２と等しく、送信データＤｔが第２論理“０”である場合、第２基準信号Ｖｎ０３と等しい。図７の例では、時刻ｔ１１からｔ１２までは、送信信号Ｓｔｘは第２基準信号Ｖｎ０３と等しい。時刻ｔ１２からｔ１３までは、送信信号Ｓｔｘは第１基準信号Ｖｎ０１，Ｖｎ０２と等しい。従って、送信信号Ｓｔｘは、周期Ｔで“Ｌ”と“Ｈ”を交互に繰り返し、送信データＤｔに応じて１周期Ｔ中の“Ｈ”の期間が異なるＰＷＭ信号となる。つまり、送信信号Ｓｔｘは、送信データＤｔに応じて１周期Ｔ中の“Ｈ”の期間が異なるように変調されている。
第１パルス生成器４４は、第１基準信号Ｖｎ０１又は第２基準信号Ｖｎ０３の立ち下がりエッジに同期して、駆動期間Ｔｄｒに対応したパルス幅Ｔｄｒのパルスを含む第１パルス信号Ｖｎ１を生成する。図示する例では、第１パルス信号Ｖｎ１は、第１基準信号Ｖｎ０１の立ち下がりエッジに同期している。
第２パルス生成器４５は、第１基準信号Ｖｎ０２の立ち上がりエッジに同期して、駆動期間Ｔｄｒに対応したパルス幅Ｔｄｒのパルスを含む第２パルス信号Ｖｎ２を生成する。
第３パルス生成器４６は、第２基準信号Ｖｎ０３の立ち上がりエッジに同期して、駆動期間Ｔｄｒに対応したパルス幅Ｔｄｒのパルスを含む第３パルス信号Ｖｎ３を生成する。
マルチプレクサ４７は、送信データＤｔに応じて、第２パルス信号Ｖｎ２と第３パルス信号Ｖｎ３との何れかを選択して出力する。ここでは、マルチプレクサ４７は、送信データＤｔが“１”の場合、第２パルス信号Ｖｎ２を選択し、送信データＤｔが“０”の場合、第３パルス信号Ｖｎ３を選択する。
信号合成回路４８は、第１パルス信号Ｖｎ１とマルチプレクサ４７の出力信号Ｖｍとを合成して駆動信号Ｓｄｒを生成する。具体的には、信号合成回路４８は、第１パルス信号Ｖｎ１に同期して正の電圧となり、マルチプレクサ４７の出力信号Ｖｍ（第２パルス信号Ｖｎ２又は第３パルス信号Ｖｎ３）に同期して負の電圧となる駆動信号Ｓｄｒを生成する。
従って、インダクタＬ１には、駆動信号Ｓｄｒに応じて駆動電流Ｉｄｒが流れる。図２と同様に、駆動電流Ｉｄｒは駆動期間Ｔｄｒの間流れるので、消費電力を低減できる。
そして、第１受信信号Ｓｒｘ１として、駆動電流Ｉｄｒの立ち上がりエッジに同期して正のパルスが発生し、駆動電流Ｉｄｒの立ち下がりエッジに同期して負のパルスが発生する。
このようにして、送信信号Ｓｔｘと等価な第２受信信号Ｓｒｘ２を得ることができる。つまり、時刻ｔ１１ａからｔ１２ａまでの第２受信信号Ｓｒｘ２は、時刻ｔ１１からｔ１２までの第２基準信号Ｖｎ０３と等価である。時刻ｔ１２ａからｔ１３ａまでの第２受信信号Ｓｒｘ２は、時刻ｔ１２からｔ１３までの第１基準信号Ｖｎ０１，Ｖｎ０２と等価である。前述のように、時刻ｔ１１からｔ１２までは、送信信号Ｓｔｘは第２基準信号Ｖｎ０３と等しく、時刻ｔ１２からｔ１３までは、送信信号Ｓｔｘは第１基準信号Ｖｎ０１，Ｖｎ０２と等しい。そのため、第２受信信号Ｓｒｘ２は、送信信号Ｓｔｘと等価である。
復調器２３は、第２受信信号Ｓｒｘ２の“Ｈ”の期間の長さに基づいて、受信データを復調する。つまり、復調器２３は、第２受信信号Ｓｒｘ２の“Ｌ”の期間の次の“Ｈ”の期間の長さが比較的長い（２Ｔ／３程度）場合、受信データとして論理“１”を復調する。また、復調器２３は、第２受信信号Ｓｒｘ２の“Ｌ”の期間の次の“Ｈ”の期間の長さが比較的短い（Ｔ／３程度）場合、受信データとして論理“０”を復調する。従って、送信データＤｔと等しい受信データを得ることができる。
以上で説明したように、本実施形態によれば、送信信号Ｓｔｘの立ち上がりエッジ及び立ち下がりエッジに同期して駆動期間Ｔｄｒの間送信インダクタＬ１に駆動電流Ｉｄｒが流れるようにしている。これにより、駆動期間Ｔｄｒが経過した後の送信信号Ｓｔｘが変化していない期間には、駆動電流Ｉｄｒが流れないようにできる。従って、送信回路１１の消費電力を低減できる。
また、駆動期間Ｔｄｒの後、第２及び第４のスイッチ素子ＳＷ２，ＳＷ４を導通させて、第１及び第３のスイッチ素子ＳＷ１，ＳＷ３を非導通にして、送信インダクタＬ１の両端Ｎ１，Ｎ２に接地電圧を供給するようにしている。これにより、駆動電流Ｉｄｒのリンギングを抑制できる。従って、第１受信信号Ｓｒｘ１の波形品質の悪化を抑制できる。
なお、駆動信号生成回路１２は、駆動期間Ｔｄｒの後、第１及び第３のスイッチ素子ＳＷ１，ＳＷ３を導通させて、第２及び第４のスイッチ素子ＳＷ２，ＳＷ４を非導通にして、送信インダクタＬ１の両端Ｎ１，Ｎ２に印加電圧として駆動電圧ＶＭＩＤを印加してもよい。このようにしても、駆動電流Ｉｄｒのリンギングを抑制できる。
（第２の実施形態）
第２の実施形態では、駆動回路１３の構成が第１の実施形態と異なる。
図８は、第２の実施形態に係る駆動回路１３Ａの構成を示す回路図である。図８では、図２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
駆動回路１３Ａは、図２の抵抗Ｒ１，Ｒ２に代えて、抵抗（第５のインピーダンス素子）Ｒ１１と、抵抗（第６のインピーダンス素子）Ｒ１２と、抵抗（第７のインピーダンス素子）Ｒ１３と、抵抗（第８のインピーダンス素子）Ｒ１４と、を有する。
抵抗Ｒ１１は、第１のスイッチ素子ＳＷ１の他端と、送信インダクタＬ１の一端Ｎ１との間に接続されている。抵抗Ｒ１２は、第２のスイッチ素子ＳＷ２の他端と、送信インダクタＬ１の一端Ｎ１との間に接続されている。
抵抗Ｒ１３は、第３のスイッチ素子ＳＷ３の他端と、送信インダクタＬ１の他端Ｎ２との間に接続されている。抵抗Ｒ１４は、第４のスイッチ素子ＳＷ４の他端と、送信インダクタＬ１の他端Ｎ２との間に接続されている。抵抗Ｒ１１〜Ｒ１４は、駆動回路１３Ａの出力インピーダンスを決める。
このような駆動回路１３Ａを用いた通信システム１においても、第１の実施形態と同様の効果が得られる。
（第３の実施形態）
第３の実施形態では、駆動回路１３のスイッチ素子の数が第１の実施形態と異なる。
図９は、第３の実施形態に係る駆動回路１３Ｂの構成を示す回路図である。図９では、図２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
駆動回路１３Ｂは、抵抗（第１のインピーダンス素子）Ｒ２１と、抵抗（第２のインピーダンス素子）Ｒ２２と、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、定電流源Ｉ１と、を有する。
抵抗Ｒ２１は、駆動電圧（第１電圧）ＶＭＩＤが供給される一端と、送信インダクタＬ１の一端Ｎ１に接続される他端と、を有する。
抵抗Ｒ２２は、駆動電圧ＶＭＩＤが供給される一端と、送信インダクタＬ１の他端Ｎ２に接続される他端と、を有する。
第１のスイッチ素子ＳＷ１は、抵抗Ｒ２１の他端に接続される一端を有する。第２のスイッチ素子ＳＷ２は、抵抗Ｒ２２の他端に接続される一端を有する。
定電流源Ｉ１は、第１のスイッチ素子ＳＷ１の他端および第２のスイッチ素子ＳＷ２の他端に接続される一端と、接地電圧（第２電圧）が供給される他端と、を有する。
駆動信号生成回路１２は、送信信号Ｓｔｘの立ち上がりエッジ及び立ち下がりエッジに同期して、第１のスイッチ素子ＳＷ１又は第２のスイッチ素子ＳＷ２を駆動期間Ｔｄｒの間導通させて駆動電流Ｉｄｒを流す。また、駆動信号生成回路１２は、駆動期間Ｔｄｒの後、第１及び第２のスイッチ素子ＳＷ１，ＳＷ２を非導通にして送信インダクタＬ１の両端Ｎ１，Ｎ２に印加電圧を印加する。
第１のスイッチ素子ＳＷ１が導通した場合、定電流源Ｉ１の定電流に基づき、抵抗Ｒ２２と送信インダクタＬ１とに正の駆動電流Ｉｄｒが流れると共に、抵抗Ｒ２１にも電流が流れる。第２のスイッチ素子ＳＷ２が導通した場合、抵抗Ｒ２１と送信インダクタＬ１とに負の駆動電流Ｉｄｒが流れると共に、抵抗Ｒ２２にも電流が流れる。
本実施形態によれば、駆動期間Ｔｄｒの後、第１のスイッチ素子ＳＷ１及び第２のスイッチ素子ＳＷ２を非導通にしているので、送信インダクタＬ１の一端Ｎ１には抵抗Ｒ２１を介して印加電圧として駆動電圧ＶＭＩＤが印加され、送信インダクタＬ１の他端Ｎ２には抵抗Ｒ２２を介して印加電圧として駆動電圧ＶＭＩＤが印加されるようになる。従って、送信インダクタＬ１の両端Ｎ１，Ｎ２の電圧が安定するので、第１の実施形態と同様の効果を得ることができる。
加えて、第１の実施形態よりもスイッチ素子の数を削減できるので、第１及び第２のスイッチ素子ＳＷ１，ＳＷ２の制御が容易になる。
（第４の実施形態）
第４の実施形態は、駆動電圧ＶＭＩＤと接地電圧との関係を逆にしている点において第３の実施形態と異なる。
図１０は、第４の実施形態に係る駆動回路１３Ｃの構成を示す回路図である。図１０では、図９と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
抵抗Ｒ２１は、接地電圧（第１電圧）が供給される一端と、送信インダクタＬ１の一端Ｎ１に接続される他端と、を有する。
抵抗Ｒ２２は、接地電圧が供給される一端と、送信インダクタＬ１の他端Ｎ２に接続される他端と、を有する。
第１のスイッチ素子ＳＷ１は、抵抗Ｒ２１の他端に接続される一端を有する。第２のスイッチ素子ＳＷ２は、抵抗Ｒ２２の他端に接続される一端を有する。
定電流源Ｉ１は、第１のスイッチ素子ＳＷ１の他端および第２のスイッチ素子ＳＷ２の他端に接続される一端と、駆動電圧（第２電圧）ＶＭＩＤが供給される他端と、を有する。
第３の実施形態と同様に、駆動信号生成回路１２は、駆動期間Ｔｄｒの後、第１のスイッチ素子ＳＷ１及び第２のスイッチ素子ＳＷ２を非導通にする。これにより、送信インダクタＬ１の一端Ｎ１には抵抗Ｒ２１を介して印加電圧として接地電圧が印加され、送信インダクタＬ１の他端Ｎ２には抵抗Ｒ２２を介して印加電圧として接地電圧が印加されるようになる。従って、第３の実施形態と同じ効果が得られる。
（第５の実施形態）
第５の実施形態の説明に先立ち、第１の実施形態の通信システム１における同相電圧の変動について説明する。
図１１は、図１の通信システム１の同相電圧の変動を説明するタイミング図である。図１１は、図３に対応する。図１１に示すように、時刻ｔ１まで、第２及び第４のスイッチ素子ＳＷ２，ＳＷ４が導通しているので、送信インダクタＬ１の一端Ｎ１の同相電圧ＶＮ１は、０Ｖである。
次に、時刻ｔ１において、駆動電流Ｉｄｒを流すために第２及び第３のスイッチ素子ＳＷ２，ＳＷ３が導通するので、送信インダクタＬ１の一端Ｎ１の同相電圧ＶＮ１は、ほぼ駆動電圧ＶＭＩＤ／２に増加する。
ここで、送信インダクタＬ１の一端Ｎ１と受信インダクタＬ２の一端Ｎ１ｒとの間に、寄生容量Ｃｐ１による容量結合が発生している場合、同相電圧ＶＮ１の増加によって、受信インダクタＬ２の一端Ｎ１ｒの同相電圧ＶＮ１ｒにパルス状の変動が発生する。
同様に、時刻ｔ２，ｔ３，ｔ４においても、同相電圧ＶＮ１ｒにパルス状の変動が発生する。
送信インダクタＬ１の他端Ｎ２と受信インダクタＬ２の他端Ｎ２ｒとの間の寄生容量Ｃｐ２によっても、同様に受信インダクタＬ２の他端Ｎ２ｒの同相電圧ＶＮ２ｒが変動する（図示せず）。
第１受信信号Ｓｒｘ１は、同相電圧ＶＮ１ｒと同相電圧ＶＮ２ｒとの差であり、前述の図３のようになる。そのため、同相電圧ＶＮ１ｒ，ＶＮ２ｒの変動の影響を受け難い受信回路２１を用いた場合には、第１の実施形態で説明したように問題無く動作する。しかし、受信回路２１の同相除去比が比較的低い場合などには、同相電圧ＶＮ１ｒ，ＶＮ２ｒの変動により受信感度が悪化してしまう。
このことは、第２から第４の実施形態においても同様である。
そこで、第５の実施形態では、駆動期間Ｔｄｒの後、第１〜第４のスイッチ素子ＳＷ１〜ＳＷ４を導通させる。
図１２は、第５の実施形態に係る駆動回路１３Ｄの構成を示す回路図である。図１２では、図２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
駆動回路１３Ｄは、図２の構成に加え、抵抗（第１のインピーダンス素子）Ｒ３１と、抵抗（第２のインピーダンス素子）Ｒ３２と、抵抗（第３のインピーダンス素子）Ｒ３３と、抵抗（第４のインピーダンス素子）Ｒ３４と、を備える。抵抗Ｒ３１〜Ｒ３４の抵抗値は、ほぼ等しい。
抵抗Ｒ３１は、第１のスイッチ素子ＳＷ１の一端と他端との間に接続されている。抵抗Ｒ３２は、第２のスイッチ素子ＳＷ２の一端と他端との間に接続されている。抵抗Ｒ３３は、第３のスイッチ素子ＳＷ３の一端と他端との間に接続されている。抵抗Ｒ３４は、第４のスイッチ素子ＳＷ４の一端と他端との間に接続されている。
第１の実施形態と同様に、駆動信号生成回路１２は、第１及び第４のスイッチ素子ＳＷ１，ＳＷ４、又は、第２及び第３のスイッチ素子ＳＷ２，ＳＷ３を駆動期間Ｔｄｒの間導通させて駆動電流Ｉｄｒを流す。また、駆動信号生成回路１２は、駆動期間Ｔｄｒの後、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４を導通させて送信インダクタＬ１の両端Ｎ１，Ｎ２に印加電圧を印加する。印加電圧は、ほぼ駆動電圧ＶＭＩＤ／２である。その後、駆動信号生成回路１２は、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４を非導通にして送信インダクタＬ１の両端Ｎ１，Ｎ２に駆動電圧ＶＭＩＤと接地電圧との間の電圧を印加する。駆動電圧ＶＭＩＤと接地電圧との間の電圧は、ほぼ駆動電圧ＶＭＩＤ／２である。
なお、図１２では、受信回路２１の入力インピーダンスを抵抗Ｒｉｎで等価的に表している。
図１３は、第５の実施形態に係る通信システム１のタイミング図である。図１３に示す時刻ｔ２の後、即ち駆動期間Ｔｄｒの後、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４が導通することにより、同相電圧ＶＮ１は、ほぼ駆動電圧ＶＭＩＤ／２を維持する。図示は省略するが、同相電圧ＶＮ２も同様である。これにより、駆動電流Ｉｄｒは０Ａになり、駆動電流Ｉｄｒのリンギングを抑制できる。
次に、時刻ｔ２ａにおいて、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４が非導通になると、同相電圧ＶＮ１は、抵抗Ｒ３１，Ｒ３２によって決まり、ほぼ駆動電圧ＶＭＩＤ／２を維持する。図示は省略するが、同相電圧ＶＮ２も同様である。
抵抗Ｒ３１〜Ｒ３４の各抵抗値は、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４の導通時の各インピーダンスより高い。そのため、消費電力を低減できる。消費電力を低減する観点から、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４を導通させる期間（時刻ｔ２からｔ２ａ）は、第１から第４のスイッチ素子ＳＷ１〜ＳＷ５を非導通にする期間（時刻ｔ２ａからｔ３）より短いことが好ましい。
また、時刻ｔ３以降の動作も以上と同様であり、時刻ｔ４において第１から第４のスイッチ素子ＳＷ１〜ＳＷ４が導通し、時刻ｔ４ａにおいて、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４が非導通になる。
本実施形態によれば、駆動期間Ｔｄｒの後、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４を導通させ、その後、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４を非導通にしている。これにより、駆動期間Ｔｄｒの後、送信インダクタＬ１の両端Ｎ１，Ｎ２の同相電圧ＶＮ１，ＶＮ２は、ほぼ駆動電圧ＶＭＩＤ／２を維持する。つまり、駆動期間Ｔｒと、その後の期間とにおいて、同相電圧ＶＮ１，ＶＮ２を殆ど変化しないようにできる。
従って、受信回路２１の同相除去比が低い場合などであっても、受信感度の悪化を抑制できる。また、第１の実施形態の効果も得られる。
（第６の実施形態）
第６の実施形態では、第２の実施形態と第５の実施形態とを組み合わせている。
図１４は、第６の実施形態に係る駆動回路１３Ｅの構成を示す回路図である。図１４では、図１２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
駆動回路１３Ｅは、図１２の抵抗Ｒ１，Ｒ２に代えて、抵抗Ｒ１１〜Ｒ１４を有する。
抵抗Ｒ１１は、第１のスイッチ素子ＳＷ１の他端と、送信インダクタＬ１の一端Ｎ１との間に接続されている。抵抗Ｒ１２は、第２のスイッチ素子ＳＷ２の他端と、送信インダクタＬ１の一端Ｎ１との間に接続されている。
抵抗Ｒ１３は、第３のスイッチ素子ＳＷ３の他端と、送信インダクタＬ１の他端Ｎ２との間に接続されている。抵抗Ｒ１４は、第４のスイッチ素子ＳＷ４の他端と、送信インダクタＬ１の他端Ｎ２との間に接続されている。
本実施形態においても、第５の実施形態と同様の効果が得られる。また、抵抗Ｒ１１〜Ｒ１４によって、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４が導通している期間の消費電力を、第５の実施形態よりも削減することができる。
（第７の実施形態）
第７の実施形態では、第５の実施形態の駆動回路１３Ｄの構成を簡略化している。
図１５Ａは、第７の実施形態に係る駆動回路１３Ｆの構成を示す回路図である。図１５Ａでは、図１２と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
駆動回路１３Ｆにおいて、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４は、ＮＭＯＳトランジスタＮＭ１〜ＮＭ４である。第５の実施形態の抵抗Ｒ３１〜Ｒ３４は設けられていない。
駆動信号生成回路１２は、第１及び第４のスイッチ素子ＳＷ１，ＳＷ４、又は、第２及び第３のスイッチ素子ＳＷ２，ＳＷ３の電流経路の各インピーダンスを駆動期間Ｔｄｒの間低くして駆動電流Ｉｄｒを流す。この時の第１及び第４のスイッチ素子ＳＷ１，ＳＷ４、又は、第２及び第３のスイッチ素子ＳＷ２，ＳＷ３の各インピーダンスは、第５の実施形態の第１から第４のスイッチ素子ＳＷ１〜ＳＷ４の導通時の各インピーダンスと同等である。
駆動信号生成回路１２は、駆動期間Ｔｄｒの後、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４の電流経路の各インピーダンスを低くして送信インダクタＬ１の両端Ｎ１，Ｎ２に印加電圧を印加する。この時の第１から第４のスイッチ素子ＳＷ１〜ＳＷ４の各インピーダンスは、駆動期間Ｔｄｒの上記インピーダンスと同等である。印加電圧は、ほぼ駆動電圧ＶＭＩＤ／２である。
その後、駆動信号生成回路１２は、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４の電流経路の各インピーダンスを高くして送信インダクタＬ１の両端Ｎ１，Ｎ２に駆動電圧ＶＭＩＤと接地電圧との間の電圧を印加する。この時の第１から第４のスイッチ素子ＳＷ１〜ＳＷ４の各インピーダンスは、第５の実施形態の抵抗Ｒ３１〜Ｒ３４の各抵抗値と同等である。駆動電圧ＶＭＩＤと接地電圧との間の電圧は、ほぼ駆動電圧ＶＭＩＤ／２である。
以上から、第５の実施形態の効果が得られる。また、本実施形態によれば、抵抗Ｒ３１〜Ｒ３４が設けられていないので、第５の実施形態よりも構成要素が少なく、設計が容易である。
なお、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４は、ＰＭＯＳトランジスタ又はバイポーラトランジスタ等の他のトランジスタであってもよく、図１５Ｂに示すように、ＰＭＯＳトランジスタＰＭ１０とＮＭＯＳトランジスタＮＭ１０とが並列に接続されたスイッチ素子であってもよい。
（第８の実施形態）
第８の実施形態では、第２の実施形態と第７の実施形態とを組み合わせている。
図１６は、第８の実施形態に係る駆動回路１３Ｇの構成を示す回路図である。図１６では、図１５Ａと共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
駆動回路１３Ｇは、図１５Ａの抵抗Ｒ１，Ｒ２に代えて、抵抗Ｒ１１〜Ｒ１４を有する。
抵抗Ｒ１１は、第１のスイッチ素子ＳＷ１の他端と、送信インダクタＬ１の一端Ｎ１との間に接続されている。抵抗Ｒ１２は、第２のスイッチ素子ＳＷ２の他端と、送信インダクタＬ１の一端Ｎ１との間に接続されている。
抵抗Ｒ１３は、第３のスイッチ素子ＳＷ３の他端と、送信インダクタＬ１の他端Ｎ２との間に接続されている。抵抗Ｒ１４は、第４のスイッチ素子ＳＷ４の他端と、送信インダクタＬ１の他端Ｎ２との間に接続されている。
本実施形態においても、第７の実施形態と同様の効果が得られる。また、第１から第４のスイッチ素子ＳＷ１〜ＳＷ４が導通している期間の消費電力を、第７の実施形態よりも削減することができる。
（第９の実施形態）
第９の実施形態は、ＡＣ結合として容量結合を用いた点において第１の実施形態と異なる。
図１７は、第９の実施形態に係る通信システム１Ａの概略的な構成を示すブロック図である。図１７では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
送信ＡＣ結合素子Ｅ１は、第１送信電極ＴＥ１と、第２送信電極ＴＥ２と、第１送信電極ＴＥ１と第２送信電極ＴＥ２との間に接続された終端抵抗Ｒｔと、を有する。第１送信電極ＴＥ１は、送信ＡＣ結合素子Ｅ１の一端Ｎ１に接続されている。第２送信電極ＴＥ２は、送信ＡＣ結合素子Ｅ１の他端Ｎ２に接続されている。第１送信電極ＴＥ１及び第２送信電極ＴＥ２は、例えば、平面視で円形、楕円形、矩形など任意の形状を有する薄膜状の金属パターンであり、送信機１０Ａのプリント配線基板上に設けられている。
一方の第１伝送線路ＴＬ１は、送信回路１１と第１送信電極ＴＥ１とを接続している。他方の第１伝送線路ＴＬ１は、送信回路１１と第２送信電極ＴＥ２とを接続している。
終端抵抗Ｒｔにより、受信機２０Ａから送信機１０Ａへの信号の反射を抑制することができる。
第１の実施形態と同様に、駆動回路１３は、駆動信号Ｓｄｒに応じて、送信信号Ｓｔｘの立ち上がりエッジ及び立ち下がりエッジに同期して駆動期間Ｔｄｒの間送信ＡＣ結合素子Ｅ１に駆動電流Ｉｄｒを流す。駆動電流Ｉｄｒは、終端抵抗Ｒｔに流れる。
受信ＡＣ結合素子Ｅ２は、第１受信電極ＲＥ１と、第２受信電極ＲＥ２と、を有する。第１受信電極ＲＥ１及び第２受信電極ＲＥ２は、例えば、平面視で円形、楕円形、矩形など任意の形状を有する薄膜状の金属パターンであり、受信機１０Ａのプリント配線基板上に設けられている。
一方の第２伝送線路ＴＬ２は、第１受信電極ＲＥ１と受信回路２１とを接続している。他方の第２伝送線路ＴＬ２は、第２受信電極ＲＥ２と受信回路２１とを接続している。
通信を行う際には、第１送信電極ＴＥ１と第１受信電極ＲＥ１とが近接し、第２送信電極ＴＥ２と第２受信電極ＲＥ２とが近接するよう、送信機１０Ａと受信機２０Ａとは近接して配置される。第１送信電極ＴＥ１と第１受信電極ＲＥ１との距離、及び、第２送信電極ＴＥ２と第２受信電極ＲＥ２との距離は、例えば、数ｍｍである。このように配置されることにより、第１送信電極ＴＥ１は第１受信電極ＲＥ１に容量結合（ＡＣ結合）され、第２送信電極ＴＥ２は第２受信電極ＲＥ２に容量結合される。第１送信電極ＴＥ１と第１受信電極ＲＥ１との間の結合容量Ｃａｃｃ１、及び、第２送信電極ＴＥ２と第２受信電極ＲＥ２との間の結合容量Ｃａｃｃ２は、それぞれ、例えば数百ｆＦ〜数ｐＦになる。これにより、第１送信電極ＴＥ１及び第２送信電極ＴＥ２から第１受信電極ＲＥ１及び第２受信電極ＲＥ２に結合容量Ｃａｃｃ１，Ｃａｃｃ２を介して信号が伝達される。
このような通信システム１Ａにおいても、第１の実施形態と同様に通信を行うことができる。
本実施形態においても、駆動期間Ｔｄｒの後、送信ＡＣ結合素子Ｅ１の両端Ｎ１，Ｎ２に接地電圧を供給するようにしているので、第１の実施形態と同様の効果が得られる。
なお、第１の実施形態の駆動回路１３に代えて、第２から第８の実施形態の駆動回路１３Ａ〜１３Ｇを用いてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１Ａ 通信システム
１０，１０Ａ 送信機
１１ 送信回路
１２ 駆動信号生成回路
１３，１３Ａ〜１３Ｇ 駆動回路
２０，２０Ａ 受信機
２１ 受信回路
２２ ヒステリシス回路
２３ 復調器
ＴＬ１ 第１伝送線路
ＴＬ２ 第２伝送線路
Ｅ１ 送信ＡＣ結合素子
Ｅ２ 受信ＡＣ結合素子
Ｌ１ 送信インダクタ
Ｌ２ 受信インダクタ
ＴＥ１ 第１送信電極
ＴＥ２ 第２送信電極
ＲＥ１ 第１受信電極
ＲＥ２ 第２受信電極
Ｒｔ 終端抵抗
ＳＷ１ 第１のスイッチ素子
ＳＷ２ 第２のスイッチ素子
ＳＷ３ 第３のスイッチ素子
ＳＷ４ 第４のスイッチ素子
Ｒ１ 抵抗（第５のインピーダンス素子）
Ｒ２ 抵抗（第６のインピーダンス素子）
Ｒ１１ 抵抗（第５のインピーダンス素子）
Ｒ１２ 抵抗（第６のインピーダンス素子）
Ｒ１３ 抵抗（第７のインピーダンス素子）
Ｒ１４ 抵抗（第８のインピーダンス素子）
Ｒ２１ 抵抗（第１のインピーダンス素子）
Ｒ２２ 抵抗（第２のインピーダンス素子）
Ｒ３１ 抵抗（第１のインピーダンス素子）
Ｒ３２ 抵抗（第２のインピーダンス素子）
Ｒ３３ 抵抗（第３のインピーダンス素子）
Ｒ３４ 抵抗（第４のインピーダンス素子）
Ｉ１ 定電流源

Claims (10)

  1. 受信ＡＣ結合素子を介して信号を受信する受信回路に対して、前記受信ＡＣ結合素子にＡＣ結合される送信ＡＣ結合素子を介して信号を送信する送信回路であって、
    送信する送信信号に同期して駆動信号を生成する駆動信号生成回路と、
    前記駆動信号に応じて、前記送信信号の立ち上がりエッジ及び立ち下がりエッジに同期して予め定められた駆動期間の間前記送信ＡＣ結合素子の両端間に駆動電流を流し、前記駆動期間の後、前記送信ＡＣ結合素子の両端に印加電圧を印加する駆動回路と、
    を備えることを特徴とする送信回路。
  2. 前記駆動回路は、
    第１電圧が供給される一端と、前記送信ＡＣ結合素子の一端に接続される他端と、を有する第１のスイッチ素子と、
    第２電圧が供給される一端と、前記送信ＡＣ結合素子の一端に接続される他端と、を有する第２のスイッチ素子と、
    前記第１電圧が供給される一端と、前記送信ＡＣ結合素子の他端に接続される他端と、を有する第３のスイッチ素子と、
    前記第２電圧が供給される一端と、前記送信ＡＣ結合素子の他端に接続される他端と、を有する第４のスイッチ素子と、を有し、
    前記駆動信号生成回路は、前記第１及び第４のスイッチ素子、又は、前記第２及び第３のスイッチ素子を前記駆動期間の間導通させて前記駆動電流を流し、前記駆動期間の後、前記第２及び第４のスイッチ素子、又は、前記第１及び第３のスイッチ素子を導通させて前記送信ＡＣ結合素子の両端に前記第２電圧又は前記第１電圧と等しい前記印加電圧を印加する、ことを特徴とする請求項１に記載の送信回路。
  3. 前記駆動回路は、
    第１電圧が供給される一端と、前記送信ＡＣ結合素子の一端に接続される他端と、を有する第１のスイッチ素子と、
    第２電圧が供給される一端と、前記送信ＡＣ結合素子の一端に接続される他端と、を有する第２のスイッチ素子と、
    前記第１電圧が供給される一端と、前記送信ＡＣ結合素子の他端に接続される他端と、を有する第３のスイッチ素子と、
    前記第２電圧が供給される一端と、前記送信ＡＣ結合素子の他端に接続される他端と、を有する第４のスイッチ素子と、
    前記第１のスイッチ素子の一端と他端との間に接続された第１のインピーダンス素子と、
    前記第２のスイッチ素子の一端と他端との間に接続された第２のインピーダンス素子と、
    前記第３のスイッチ素子の一端と他端との間に接続された第３のインピーダンス素子と、
    前記第４のスイッチ素子の一端と他端との間に接続された第４のインピーダンス素子と、を有し、
    前記駆動信号生成回路は、前記第１及び第４のスイッチ素子、又は、前記第２及び第３のスイッチ素子を前記駆動期間の間導通させて前記駆動電流を流し、前記駆動期間の後、前記第１から第４のスイッチ素子を導通させて前記送信ＡＣ結合素子の両端に前記印加電圧を印加し、その後、前記第１から第４のスイッチ素子を非導通にして前記送信ＡＣ結合素子の両端に前記第１電圧と前記第２電圧との間の電圧を印加する、ことを特徴とする請求項１に記載の送信回路。
  4. 前記駆動回路は、
    第１電圧が供給される一端と、前記送信ＡＣ結合素子の一端に接続される他端と、を有する第１のスイッチ素子と、
    第２電圧が供給される一端と、前記送信ＡＣ結合素子の一端に接続される他端と、を有する第２のスイッチ素子と、
    前記第１電圧が供給される一端と、前記送信ＡＣ結合素子の他端に接続される他端と、を有する第３のスイッチ素子と、
    前記第２電圧が供給される一端と、前記送信ＡＣ結合素子の他端に接続される他端と、を有する第４のスイッチ素子と、を有し、
    前記第１から第４のスイッチ素子は、トランジスタであり、
    前記駆動信号生成回路は、前記第１及び第４のスイッチ素子、又は、前記第２及び第３のスイッチ素子の各インピーダンスを前記駆動期間の間低くして前記駆動電流を流し、前記駆動期間の後、前記第１から第４のスイッチ素子の各インピーダンスを低くして前記送信ＡＣ結合素子の両端に前記第１電圧と前記第２電圧との間の電圧である前記印加電圧を印加し、その後、前記第１から第４のスイッチ素子の各インピーダンスを高くして前記送信ＡＣ結合素子の両端に前記第１電圧と前記第２電圧との間の電圧を印加する、ことを特徴とする請求項１に記載の送信回路。
  5. 前記駆動回路は、
    前記第１のスイッチ素子の他端及び前記第２のスイッチ素子の他端の接続ノードと、前記送信ＡＣ結合素子の一端との間に接続された第５のインピーダンス素子と、
    前記第３のスイッチ素子の他端及び前記第４のスイッチ素子の他端の接続ノードと、前記送信ＡＣ結合素子の他端との間に接続された第６のインピーダンス素子と、
    を有することを特徴とする請求項１から請求項４の何れかに記載の送信回路。
  6. 前記駆動回路は、
    前記第１のスイッチ素子の他端と前記送信ＡＣ結合素子の一端との間に接続された第５のインピーダンス素子と、
    前記第２のスイッチ素子の他端と前記送信ＡＣ結合素子の一端との間に接続された第６のインピーダンス素子と、
    前記第３のスイッチ素子の他端と前記送信ＡＣ結合素子の他端との間に接続された第７のインピーダンス素子と、
    前記第４のスイッチ素子の他端と前記送信ＡＣ結合素子の他端との間に接続された第８のインピーダンス素子と、
    を有することを特徴とする請求項１から請求項４の何れかに記載の送信回路。
  7. 前記駆動回路は、
    第１電圧が供給される一端と、前記送信ＡＣ結合素子の一端に接続される他端と、を有する第１のインピーダンス素子と、
    前記第１電圧が供給される一端と、前記送信ＡＣ結合素子の他端に接続される他端と、を有する第２のインピーダンス素子と、
    前記第１のインピーダンス素子の他端に接続される一端を有する第１のスイッチ素子と、
    前記第２のインピーダンス素子の他端に接続される一端を有する第２のスイッチ素子と、
    前記第１のスイッチ素子の他端および前記第２のスイッチ素子の他端に接続される一端と、第２電圧が供給される他端と、を有する定電流源と、を有し、
    前記駆動信号生成回路は、前記第１のスイッチ素子又は前記第２のスイッチ素子を前記駆動期間の間導通させて前記駆動電流を流し、前記駆動期間の後、前記第１及び第２のスイッチ素子を非導通にして前記印加電圧を印加する、ことを特徴とする請求項１に記載の送信回路。
  8. 送信ＡＣ結合素子と、
    前記送信ＡＣ結合素子を介して信号を送信する送信回路と、
    前記送信ＡＣ結合素子にＡＣ結合される受信ＡＣ結合素子と、
    前記受信ＡＣ結合素子を介して信号を受信する受信回路と、を備え、
    前記送信回路は、
    送信する送信信号に同期して駆動信号を生成する駆動信号生成回路と、
    前記駆動信号に応じて、前記送信信号の立ち上がりエッジ及び立ち下がりエッジに同期して予め定められた駆動期間の間前記送信ＡＣ結合素子の両端間に駆動電流を流し、前記駆動期間の後、前記送信ＡＣ結合素子の両端に印加電圧を供給する駆動回路と、を有し、
    前記受信回路は、入出力特性にヒステリシスを有し、前記受信ＡＣ結合素子で受信された第１受信信号に応じて第２受信信号を出力するヒステリシス回路を有し、
    待ち受け時の前記第２受信信号の論理は、前記送信信号の初期値の論理とは異なる、ことを特徴とする通信システム。
  9. 前記受信ＡＣ結合素子は、受信インダクタであり、
    前記送信ＡＣ結合素子は、前記受信インダクタに誘導結合される送信インダクタである、ことを特徴とする請求項８に記載の通信システム。
  10. 前記受信ＡＣ結合素子は、第１受信電極と、第２受信電極と、を有し、
    前記送信ＡＣ結合素子は、
    前記送信ＡＣ結合素子の一端に接続され、前記第１受信電極に容量結合される第１送信電極と、
    前記送信ＡＣ結合素子の他端に接続され、前記第２受信電極に容量結合される第２送信電極と、
    前記第１送信電極と前記第２送信電極との間に接続された終端抵抗と、を有し、
    前記駆動電流は前記終端抵抗に流れる、ことを特徴とする請求項８に記載の通信システム。
JP2015014694A 2015-01-28 2015-01-28 送信回路及び通信システム Expired - Fee Related JP6495671B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015014694A JP6495671B2 (ja) 2015-01-28 2015-01-28 送信回路及び通信システム
TW104129045A TWI596923B (zh) 2015-01-28 2015-09-02 Send circuit and communication system
US14/845,324 US9614555B2 (en) 2015-01-28 2015-09-04 AC coupled transmission circuit and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015014694A JP6495671B2 (ja) 2015-01-28 2015-01-28 送信回路及び通信システム

Publications (2)

Publication Number Publication Date
JP2016139987A true JP2016139987A (ja) 2016-08-04
JP6495671B2 JP6495671B2 (ja) 2019-04-03

Family

ID=56434272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015014694A Expired - Fee Related JP6495671B2 (ja) 2015-01-28 2015-01-28 送信回路及び通信システム

Country Status (3)

Country Link
US (1) US9614555B2 (ja)
JP (1) JP6495671B2 (ja)
TW (1) TWI596923B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112653444B (zh) * 2020-12-18 2024-05-03 施镇乾 一种信号传输电路、电源线及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053641A (ja) * 1999-08-06 2001-02-23 Yoshikawa Rf System Kk データキャリア用質問機
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
JP2009135632A (ja) * 2007-11-29 2009-06-18 Sony Corp 通信システム並びに通信装置
JP2010056593A (ja) * 2008-08-26 2010-03-11 Keio Gijuku 電子回路
JP2013046080A (ja) * 2011-08-22 2013-03-04 Keio Gijuku 小振幅差動パルス送信回路
US20130143490A1 (en) * 2011-12-01 2013-06-06 Industry-University Cooperation Foundation Hanyang Univ Data transmitting and receiving apparatus and method, and solid state drive including the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654880A (en) * 1983-12-09 1987-03-31 Minnesota Mining And Manufacturing Company Signal transmission system
JP2723991B2 (ja) 1989-08-28 1998-03-09 富士通株式会社 出力回路
US6888444B1 (en) * 1995-11-08 2005-05-03 Matsushita Electric Industrial Co., Ltd. Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof
JP3570897B2 (ja) 1998-07-16 2004-09-29 日本電気エンジニアリング株式会社 ドライバ回路
JP4193060B2 (ja) 2004-06-04 2008-12-10 学校法人慶應義塾 電子回路
JP5358349B2 (ja) 2009-08-26 2013-12-04 ザインエレクトロニクス株式会社 データ送信回路及びデータ通信装置
US8908779B2 (en) * 2011-04-29 2014-12-09 Linear Technology Corporation Isolated communications interface
WO2012164846A1 (ja) * 2011-06-02 2012-12-06 株式会社アドバンテスト ワイヤレス受電装置、ワイヤレス給電装置およびワイヤレス給電システム、自動チューニング補助回路
US9178361B2 (en) * 2012-09-27 2015-11-03 ConvenientPower, Ltd. Methods and systems for detecting foreign objects in a wireless charging system
US10027185B2 (en) * 2014-05-30 2018-07-17 Apple Inc. Reducing the impact of an inductive energy transfer system on a touch sensing device
JP2016139985A (ja) * 2015-01-28 2016-08-04 株式会社東芝 送信回路、受信回路及び通信システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053641A (ja) * 1999-08-06 2001-02-23 Yoshikawa Rf System Kk データキャリア用質問機
JP2005217999A (ja) * 2004-02-02 2005-08-11 Hitachi Ltd デジタルデータ伝送回路
JP2009135632A (ja) * 2007-11-29 2009-06-18 Sony Corp 通信システム並びに通信装置
JP2010056593A (ja) * 2008-08-26 2010-03-11 Keio Gijuku 電子回路
JP2013046080A (ja) * 2011-08-22 2013-03-04 Keio Gijuku 小振幅差動パルス送信回路
US20130143490A1 (en) * 2011-12-01 2013-06-06 Industry-University Cooperation Foundation Hanyang Univ Data transmitting and receiving apparatus and method, and solid state drive including the same

Also Published As

Publication number Publication date
TWI596923B (zh) 2017-08-21
US20160218755A1 (en) 2016-07-28
TW201628381A (zh) 2016-08-01
JP6495671B2 (ja) 2019-04-03
US9614555B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
JP6193331B2 (ja) 共通モード過渡現象の保護機能付き信号アイソレータシステム
US9537581B2 (en) Isolator including bi-directional regulator
JP5897038B2 (ja) プリエンファシスを備えた電圧モードドライバ
US7482837B2 (en) System and method for combining signals on a differential I/O link
RU2369977C2 (ru) Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
JP2010118860A (ja) 差動出力回路および通信装置
WO2018020783A1 (ja) リンギング抑制回路
US10805124B2 (en) Methods and apparatus for an interface
JP6495671B2 (ja) 送信回路及び通信システム
CN109479038A (zh) 振铃抑制电路
CN106055503A (zh) 信号线接口
US20160099706A1 (en) Resistance element generator and output driver using the same
JP2016139985A (ja) 送信回路、受信回路及び通信システム
CN107766278B (zh) 一种兼容直流/交流耦合的高速串行接口接收机前端电路
CN112448709B (zh) Swp主接口电路及终端
CN214586457U (zh) Swp主接口电路及终端
US20240250677A1 (en) Data communication link with capacitor-based pumped output
KR102717627B1 (ko) 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템
US20090160485A1 (en) Providing Higher-Swing Output Signals When Components Of An Integrated Circuit Are Fabricated Using A Lower-Voltage Process
JPH0818583A (ja) 伝送線路終端方法
JP2016143977A (ja) 受信回路及び通信システム
US9191153B2 (en) Transmitter/receiver for supporting differential signaling and semiconductor transmitter/receiver system including the same
KR20180075083A (ko) 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템
CN115735334A (zh) 用于低电压差分信号lvds的驱动器电路、用于lvds的线路驱动器装置以及用于操作lvds驱动器电路的方法
JP2022134875A (ja) リンギング抑制回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190307

R150 Certificate of patent or registration of utility model

Ref document number: 6495671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees