KR20070022395A - 전송 회로 및 이를 포함하는 통신 파트너 디바이스 - Google Patents

Abstract

전송 회로(2)를 구비하며 전송할 디지털 데이터를 무접촉 방식으로 전송하는 통신 파트너 디바이스(1)에서, 상기 전송 회로(2)는 반송 신호(CS)의 진폭 변조를 수행하는 변조 회로(17)를 포함하고, 상기 변조 회로(17)는 신호 출력부(TX1,TX2)에 대해 작용하는 다수의 상이한 저항값(RW1,RW1')을 생성하는 회로 스테이지(20,20')를 포함하며, 상기 저항값(RW1,RW1')은 통신 파트너 디바이스(1)에 포함되어서 저항값을 변화시키는 신호 프로세싱 회로(3)에 의해서 저항값(RW2,RW2')으로 변화되고, 상기 변화된 저항값(RW2,RW2')은 변조된 저 레벨 반송 신호 부분이 변조된 반송 신호에서 생성될 때에 통신 파트너 디바이스(1)의 전송 코일(7)을 댐핑하는 역할을 한다.

Description

전송 회로 및 이를 포함하는 통신 파트너 디바이스{TRANSMITTING CIRCUIT FOR A CONTACTLESS COMMUNICATING COMMUNICATION PARTNER DEVICE}

본 발명은 전송할 데이터를 무접촉 방식으로 전송하는 통신 파트너 디바이스를 위한 전송 회로에 관한 것으로서, 상기 통신 파트너 디바이스는 송신 동작 모드로 동작할 수 있으며, 반송 신호는 상기 송신 동작 모드에서 상기 전송될 데이터에 따라 소정의 변조 정도로 진폭 변조를 받으며, 이로써 변조되지 않은 반송 신호 부분과 변조된 반송 신호 부분을 갖는 변조된 반송 신호가 획득되고, 상기 통신 파트너 디바이스는 상기 전송 회로에 접속된 신호 프로세싱 회로 및 상기 신호 프로세싱 회로에 접속된 전송 코일을 가지며, 상기 신호 프로세싱 회로는 저항값을 변화시키고, 상기 전송 회로는 상기 반송 신호를 생성하는 반송 신호 생성기와, 상기 전송될 데이터를 고려하는 변조 제어 신호를 생성하는 변조 제어 회로와, 상기 반송 신호를 상기 변조 제어 신호의 함수로서 변조하여 상기 변조된 반송 신호를 생성하는 변조 회로 및 상기 변조된 반송 신호를 출력하는 신호 출력부를 포함하고, 상기 신호 출력부는 상기 신호 프로세싱 회로에 상기 변조된 반송 신호를 공급하고, 상기 변조 회로는 상기 신호 출력부에 대해 작용하며 상기 신호 프로세싱 회로에 의해서 변화될 수 있는 저항값을 생성하는 회로 스테이지를 포함한다.

본 발명은 또한 전송 회로, 전송 코일, 상기 전송 회로와 상기 전송 코일 간에 제공되고 상기 전송 회로에 접속되며 저항값을 변화시키는 신호 프로세싱 회로를 갖는 통신 파트너 디바이스에 관한 것이다.

상기 첫 번째 단락에서 특정된 종류의 전송 회로를 갖는 상기 두 번째 단락에서 특정된 종류의 통신 파트너 디바이스는 본 출원인에 의해서 수많은 변형된 설계로서 시장에서 판매되어 왔으며 따라서 상기 신호 프로세싱 회로 및 상기 통신 파트너 디바이스는 잘 알려져 있다. 이렇게 공지된 통신 파트너 디바이스에서, 전송 회로는 본 출원인에 의해서 타입 넘버 MF RC 500으로 시장에서 판매되고 있으며 수신 회로를 포함하거나 형성할 수 있는 집적 회로 IC에 의해서 형성된다. 이 전송 회로로 사용된 IC는 2 개의 송신 신호 출력부를 갖는다. 각 송신 신호 출력부는 신호 프로세싱 회로의 송신 신호 입력부에 접속된다. 이 신호 프로세싱 회로는 인덕터 및 커패시터를 포함하고 해당 기관에 의해 공표된 전자기 호환성을 보장하는 이른바 EMC 필터를 형성하는 필터 스테이지를 포함한다. 이 필터 스테이지는 직렬 커패시터와 병렬 커패시터의 결합을 포함하는 신호 프로세싱 회로의 정합 스테이지에 접속되고, 상기 결합에 의해서 상기 신호 프로세싱 회로에 접속된 전송 코일의 임피던스가 소정의 원하는 값으로 변화된다. 정합 스테이지는 2 개의 저항으로 형성된 신호 프로세싱 회로의 댐핑 스테이지에 접속되며, 상술된 전송 코일이 이 댐핑 스테이지에 접속된다. 전송 코일의 품질 계수는 상기 댐핑 스테이지에 의 해서 요구된 원하는 값으로 감소된다. 상기 공지된 설계에서, 신호 프로세싱 회로는 인덕터와 커패시터를 필수적으로 포함하며 이 신호 프로세싱 회로는 저항값의 변화가 실 저항값(실수 부분)뿐만 아니라 리액턴스 값(허수 부분)에 영향을 주도록 저항값을 변화시킨다.

이 공지된 설계에서, 반송 신호를 변조하는 변조 회로는 처음의 병렬로 접속된 다수의 PMOS 트랜지스터 및 다음의 병렬로 접속된 다수의 NMOS 트랜지스터를 포함하는 2 개의 직렬 회로를 가지며, 상기 2 개의 직렬 회로 각각 내의 병렬로 접속된 다수의 PMOS 트랜지스터는 병렬로 접속된 PMOS 트랜지스터의 주 전류 경로의 총 저항이 다수의 상이한 저항값들 간에 존재하도록 제어될 수 있는 반면에, 상기 2 개의 직렬 회로 각각 내의 병렬로 접속된 다수의 NMOS 트랜지스터는 병렬로 접속된 NMOS 트랜지스터의 주 전류 경로의 총 저항에 있어서 오직 도전 상태와 도전 차단 상태 간에서만 존재하도록 제어될 수 있다. 진폭 변조(ASK 변조)가 변조 회로의 도움으로 고 레벨 반송 신호 부분 및 저 레벨 반송 신호 부분을 갖는 변조된 반송 신호를 획득하도록 수행될 수 있다. 고 레벨 반송 신호 부분을 생성하기 위해서, 주기적으로 연속해서 수행되는 바는 반송 신호의 제 1 절반 주기 동안 모든 PMOS 트랜지스터가 도전 상태로 제어되고 이와 동시에 모든 NMOS 트랜지스터는 도전 차단 상태로 제어되며, 반송 신호의 제 2 절반 주기 동안 모든 PMOS 트랜지스터가 도전 차단 상태로 제어되고 이와 동시에 모든 NMOS 트랜지스터는 도전 상태로 제어되는 것이다. 100 % ASK 변조에 있어서 저 레벨 반송 신호 부분을 생성하기 위해서, 각 저 레벨 반송 신호 부분의 전체 길이에 걸쳐서 모든 PMOS 트랜지스터는 도전 차 단 상태로 제어되고 이와 동시에 모든 NMOS 트랜지스터는 도전 상태로 제어된다. 마지막에 언급된 경우에 있어서, 즉 저 레벨 반송 신호 부분이 생성되는 경우에, 도전성 NMOS 트랜지스터에 의해 생성되며 신호 출력부에 대해 작용하는 매우 낮은 저항 레벨은 저항값을 변화시키도록 구성된 신호 프로세싱 회로에 의해서 전송 코일에서의 상대적으로 높은 저항값으로 변화된다. 그러나, 전송 코일에서 존재하는 신속한 전압 강하가 가능한 한 데이터 전송 레이트를 높이기 위해서 필요한 경우에는 이러한 전송 코일에서의 높은 저항값은 이러한 전송 코일에서 발생하는 신속한 전압 강하의 발생에 방해가 되며, 이로써 가령 106 kbaud와 같은 상대적으로 낮은 데이터 전송 레이트를 달성하기 위해서 필요한 이러한 종류의 높은 품질 계수를 갖는 전송 코일로서는 가령 848 kbaud와 같은 매우 높은 데이터 전송 레이트를 달성할 수 없다. 또한, 상기 공지된 설계에서는, 신호 프로세싱 회로가 저항값을 변화시키는 비율은 구성 요소의 수치, 즉 신호 프로세싱 회로의 구성 요소들의 수치, 더 구체적으로 말하자면 필터 스테이지와 정합 스테이지의 구성 요소들의 수치에 의존하는데, 이로써 생산 관련 편차를 받는 인덕터의 기존의 인덕턴스 값 및 커패시터의 기존의 커패시턴스 값에 따라서, 저항값을 변화시키는 비율이 상이해진다. 이로써, 전송 코일에서 변화된 저항값은 상이해지고 이러한 현상은 상이한 통신 파트너 디바이스에서 실제로 발생하게 되며 이로써 특정 전송 코일의 댐핑과 연관된 상이한 댐핑 비율이 상이한 통신 파트너 디바이스에서 존재하게 되는데, 이는 신속한 변화의 측면, 즉 전송 코일에 제공된 진폭 변조된 송신 신호의 진폭 레벨의 신속한 강하의 측면 및 상이한 통신 파트너 디바이스에서 가능한 한 거의 동일한 신 속한 변화의 측면에서 불리하다.

발명의 개요

본 발명의 목적은 공지된 전송 회로 및 공지된 통신 파트너 디바이스에서 발생한 상술한 문제점들을 극복하는 개선된 전송 회로 및 개선된 통신 파트너 디바이스를 제공하는 것이다.

이러한 목적을 이루기 위해서, 본 발명에 따른 전송 회로는 다음과 같은 특징을 구비하고 있다.

본 발명에 따른 전송할 데이터를 무접촉 방식으로 전송하는 통신 파트너 디바이스를 위한 전송 회로로서, 상기 통신 파트너 디바이스는 송신 동작 모드로 동작할 수 있으며, 반송 신호는 상기 송신 동작 모드에서 상기 전송될 데이터에 따라 소정의 변조 정도로 진폭 변조를 받으며, 이로써 변조되지 않은 반송 신호 부분과 변조된 반송 신호 부분을 갖는 변조된 반송 신호가 획득되고, 상기 통신 파트너 디바이스는 상기 전송 회로에 접속된 신호 프로세싱 회로 및 상기 신호 프로세싱 회로에 접속된 전송 코일을 가지며, 상기 신호 프로세싱 회로는 저항값을 변화시키고, 상기 전송 회로는 상기 반송 신호를 생성하는 반송 신호 생성기와, 상기 전송될 데이터를 고려하는 변조 제어 신호를 생성하는 변조 제어 회로와, 상기 반송 신호를 상기 변조 제어 신호의 함수로서 변조하여 상기 변조된 반송 신호를 생성하는 변조 회로 및 상기 변조된 반송 신호를 출력하는 신호 출력부를 포함하고, 상기 신호 출력부는 상기 신호 프로세싱 회로에 상기 변조된 반송 신호를 공급하고, 상기 변조 회로는 상기 신호 출력부에 대해 작용하며 상기 신호 프로세싱 회로에 의해서 변화될 수 있는 저항값을 생성하는 회로 스테이지를 포함하며, 상기 회로 스테이지는 상기 신호 출력부에 대해 작용하는 다수의 상이한 저항값들을 생성하도록 제어가능하며, 상기 변조 제어 회로는 상기 다수의 상이한 저항값들에 할당된 상이한 변조 제어 신호들을 생성하고, 상기 다수의 상이한 저항값 각각은 상기 해당 저항값에 할당된 상기 상이한 변조 제어 신호가 상기 회로 스테이지에 제공됨으로써 생성되는 것을 특징으로 하는 전송 회로가 제공된다.

상술한 목적을 이루기 위해서, 본 발명에 따른 통신 파트너 디바이스는 다음과 같은 특징을 구비하고 있다.

본 발명에 따른 통신 파트너 디바이스는 전송 회로와, 전송 코일과, 상기 전송 회로와 상기 전송 코일 간에 제공되고 상기 전송 회로에 접속되며 저항값을 변화시키는 신호 프로세싱 회로를 구비하며, 상기 전송 회로는 상술된 특징을 갖는 본 발명에 따른 전송 회로를 포함한다.

상술된 특징을 갖는 본 발명에 따른 전송 회로 및 통신 파트너 디바이스에 의해서, 반송 신호의 변조의 과정에서 변조된 저 레벨 반송 신호 부분이 생성될 때에 전송 회로의 신호 출력부에 대해 작용하는 저항값이 다수의 저항값으로부터 선택된 저항값으로 설정되는 것이 용이하게 오직 소량의 추가 비용만으로도 이루어질 수 있다. 이로써, 상기 변조된 저 레벨 반송 신호 부분이 생성될 때에, 저항값을 변화시키는 능력을 갖는 신호 프로세싱 회로에 의해서 생성되는 저항값의 변화로 인해서 공지된 종래 기술 설계에서보다 상대적으로 낮아서 유리한 저항값이 상기 신호 프로세싱 회로에 접속된 전송 코일의 영역에서 보장되도록, 신호 출력부에 대해 작용하는 상기 저 레벨 반송 신호 부분의 저항값이 작용될 수 있게 되며, 이로써 상기 전송 코일에 존재하는 전압이 유리하게는 매우 신속한 방식으로 강하될 수 있어서 제공될 전송 코일이 그 자체적으로 상대적으로 낮은 전송 레이트를 위해서 의도된 고 품질 계수를 갖는 전송 코일이라 할지라도 높은 데이터 전송 레이트가 달성될 수 있다. 본 발명에 따른 설계에 의해서 달성될 수 있는 또 다른 이점은, 신호 출력부에 접속되고 자신의 저항값 변화 비율이 자신의 구성 요소의 임피던스에 의존하는 각각의 신호 프로세싱 회로가 해당된 저항값 변화 비율과 정합하는 신호 출력부에 대해 작용하는 저항값을 설정할 수 있어서 소정의 경우에 설정된 저항값 및 신호 프로세싱 회로의 저항값 변화 비율을 기반으로 하여서 실제로 동일한 변화된 저항값이 모든 통신 파트너 디바이스 내의 각각의 전송 코일에서 보장될 수 있으며, 이로써 전송 코일을 위한 최적의 댐핑 조건이 모든 통신 파트너 디바이스에서 존재하며 이로써 진폭의 변화에 있어서 최적의 특성이 달성될 수 있다는 것이다. 본 발명에 따른 설계에서, 검출 수단이 전송 코일의 영역에 제공될 진폭의 변화 특성을 판단할 수 있으며 이 검출 수단에 의한 판단 결과의 함수로서 상기 변조 제어 회로가 변조 제어 신호를 생성할 수 있으며 이로써 전송 회로의 신호 출력부에 대해 작용하는 저항값이 제어될 수 있다.

본 발명에 따른 전송 회로에서, 상기 변조 회로는 상기 신호 출력부에 대해 작용하는 다수의 저항값을 생성하는 회로 스테이지로서 적어도 하나의 제어가능한 다이오드를 갖는다. 그러나, 매우 유리하다고 증명된 경우는 상기 변조 회로가 상 기 신호 출력부에 대해 작용하는 다수의 저항값을 생성하는 회로 스테이지로서, 한 측은 상기 신호 출력부에 접속되고 다른 측은 기준 전위에 접속되는 주 전류 경로를 가지며 상기 주 전류 경로에 의해서 상이한 저항값이 생성될 수 있는 적어도 하나의 트랜지스터를 포함하는 경우이다. 이는 전송 회로의 신호 출력부에 대해 작용하는 저항값의 제어가 가능한 한 정밀하게 된다는 점에서 유리하다.

상기 트랜지스터가 바이폴라 트랜지스터일 수 있다. 그러나, 특히 유리하다고 증명된 경우는 신호 출력부에 대해 작용하는 다수의 상이한 저항값을 생성하는 회로 스테이지가 서로 병렬로 접속된 다수의 NMOS 트랜지스터를 갖는 경우이다. 이 경우는 집적 회로의 형태로 구현 시에는 매우 유리하다.

이 회로 스테이지가 병렬로 접속된 다수의 NMOS 트랜지스터를 갖는 방식에 있어서, 서로 병렬로 접속된 다수의 NMOS 트랜지스터가 서로 병렬로 접속된 다수의 PMOS 트랜지스터와 직렬로 접속되고 상기 다수의 PMOS 트랜지스터가 상기 신호 출력부에 대해 작용하는 다른 다수의 상이한 저항값을 생성하고 자신의 주 전류 경로의 한 측이 서로 병렬로 접속된 NMOS 트랜지스터의 상기 주 전류 경로에 접속되고 자신의 주 전류 경로의 다른 측은 DC 전압 소스에 접속되며 상기 변조 제어 회로에 의해서 제어될 수 있는 경우라면, 매우 유리하다고 판명되었다. 이러한 방식으로 유리하게 달성될 수 있는 바는 출력될 수 있는 에너지가 더 용이하고 정밀하게 제어될 수 있다는 것이다.

본 발명의 이러한 측면 및 다른 측면이 본 발명을 한정하지 않고 예시적으로 설명하는 다음의 발명의 상세한 설명 부분에 개시된 실시예들을 참조하면 보다 분 명해질 것이다.

도 1은 공지된 종래 기술에 따른 전송 회로를 포함하는 공지된 종래 기술에 따른 통신 파트너 디바이스를 부분적으로 개략적으로 도시한 회로도,

도 2는 특정 동작 모드 동안 균등한 회로도의 형태로 도시된 변조 회로를 갖는 도 1에 도시된 통신 파트너 디바이스를 부분적으로 개략적으로 도시한 회로도,

도 3은 본 발명의 일 실시예에 따른 전송 회로를 포함하는 본 발명의 일 실시예를 따른 통신 파트너 디바이스를 부분적으로 개략적으로 도시한 회로도,

도 4는 도 3에 도시된 통신 파트너 디바이스의 변조 회로를 위한 회로 스테이지의 실제 설계도,

도 5는 반송 신호의 진폭 변조가 100% 변조 정도로 수행될 때에 도 3에 도시된 통신 파트너 디바이스에서 발생하는 신호를 시간에 대해서 플롯팅한 그래프,

도 6은 30% 변조 정도로 진폭 변조가 도 3에 도시된 통신 파트너 디바이스에서 수행될 때에 이러한 30% 변조 정도로 반송 신호를 진폭 변조할 시에 발생하는 신호를 시간에 대해서 플롯팅한 그래프.

도 1은 공지된 종래 기술에 따른 통신 파트너 디바이스(1)를 도시하고 있다. 통신 파트너 디바이스(1)는 다른 통신 파트너 디바이스와 무접촉 통신을 수행하며, 다른 통신 파트너 디바이스는 이 통신 파트너 디바이스(1)와 적어도 실질적으로 동일한 설계를 갖는다. 이 통신 파트너 디바이스(1)는 수신 동작 모드 및 송신 동작 모드 모두로 동작할 수 있지만, 도 1에서는 오직 송신 동작 모드 동안 필요한 구성 요소만이 도시되어 있다. 전송될 디지털 데이터가 이 통신 파트너 디바이스(1)에서 다른 통신 파트너 디바이스로 전송될 수 있다.

본 기술 분야에서 오래 동안 알려져 왔고 가령 규격 ISO 14443 또는 ISO 15693 또는 ISO 18092와 같은 다양한 규격에서 공개된 방식에서는, 통신 파트너 디바이스가 송신 동작 모드로 존재할 때에, 소정의 동작 주파수를 갖는 반송 신호는 소정의 변조 정도, 즉 100% 변조 정도로 소정의 변조 주파수에서 진폭 변조를 받는다. 반송 신호가 이러한 진폭 변조를 받게 되면, 변조된 반송 신호가 획득되는데, 이 변조된 반송 신호는 변조되지 않은 고 레벨 반송 신호 부분과 변조된 저 레벨 반송 신호 부분을 교번적으로 포함하고, 최초의 반송 신호는 상기 변조되지 않은 반송 신호 부분에서 자신의 최대 진폭으로 존재하고 상기 변조된 반송 신호 부분에서는 무시할만할 정도로 작은 진폭으로 존재하거나 전혀 존재하지 않을 수 있다. 이러한 종류의 진폭 변조 시에, 변조되지 않은 고 레벨 반송 신호 부분에서 변조된 저 레벨 반송 신호 부분으로의 전이, 즉 최대 진폭을 갖는 반송 신호에서 실제로는 존재하지 않는 진폭을 갖는 반송 신호로의 전이는 매우 신속하게 발생하며, 이와 반대로 변조된 저 레벨 반송 신호 부분에서 변조되지 않은 고 레벨 반송 신호 부분으로의 전이도 매우 신속하게 발생하는데, 그 이유는 가능한 한 가파른 신호 전이가 존재하여야만 가능한 한 높은 데이터 전송 레이트가 달성될 수 있기 때문이다.

통신 파트너 디바이스(1)는 전송 회로(2)를 포함하고 이 전송 회로(2)는 송신 모드에서 전송될 디지털 데이터를 처리한다. 본 경우에, 전송 회로(2)는 블록으로 개략적으로 도시되어 있다. 이 전송 회로(2)는 실제로 집적 회로 IC이며, 본 경우에서는 마이크로프로세서, 암호 회로, 상태/제어 회로, 데이터 프로세싱 회로 및 아날로그 신호 프로세싱 회로를 포함한다. 본 경우에서 전송 회로(2)로서 제공되는 회로는 본 출원인에 의해서 타입 넘버 MF RC 500으로 출시되고 있는 집적 회로이다. 그러나, 통신 파트너 디바이스(1)에서 사용될 수 있는 회로는 다른 상업적으로 입수가능한 집적 회로이거나 현재 본 출원인에 의해서 개발 중에 있어서 상업적으로는 입수가능하지 않은 회로일 수 있다.

이 전송 회로(2)는 2 개의 송신 신호 출력부(TX1,TX2) 및 이 송신 신호 출력부(TX1,TX2)와 연관된 IC 포트(TVSS)를 갖는다.

통신 파트너 디바이스(1)는 전송 회로(2), 즉 2 개의 송신 신호 출력부(TX1,TX2) 및 IC 포트(TVSS)에 접속된 신호 프로세싱 회로(3)를 갖는다. 이 신호 프로세싱 회로(3)는 아날로그 신호를 프로세싱한다. 이 신호 프로세싱 회로(3)는 전송 회로에 접속된 필터 스테이지(4), 이 필터 스테이지(4)의 다운스트림에 접속된 정합 스테이지(5) 및 이 정합 스테이지(5)의 다운스트림에 접속된 댐핑 스테이지(6)를 갖는다. 필터 스테이지(4)는 2 개의 직렬 인덕터(L1,L1') 및 2 개의 병렬 커패시터(C1,C1')를 갖는다. 이들의 값에 대해서 살펴보면, 필터 스테이지(4)가 동작 주파수에 대응하는 공진 주파수를 갖도록 필터 스테이지(4)의 구성 요소들이 선택된다. 본 경우에서 동작 주파수의 값은 13.56 MHz가 되도록 선택된다. 변조 주파수는 본 경우에 106 kbaud의 전송 레이트와 관련된다. 이러한 주파수 값과 데이터 전송 레이트는 규격 ISO 14443 및 규격 ISO 18092에 포함된다. 상술된 변조 주파수의 값은 본 경우에서는 106 kHz, 212 kHz, 424 kHz 및 848 kHz 중 어느 하나로부터 선택된다. 이러한 주파수 값은 규격 ISO 18092에 따른다. 필터 스테이지(4)는 EMC(electromagnetic compatibility : 전자기 호환성) 스테이지로 지칭될 수 있다.

정합 스테이지(5)는 2 개의 직렬 커패시터(C2,C2') 및 2 개의 병렬 커패시터(C3,C3')를 포함하다. 이 정합 스테이지(5)에 의해서 전송 코일(7)의 임피던스가 정합 스테이지(5)의 입력 측에서 요구되는 소정의 원하는 값으로 변화되고, 이로써 신호 프로세싱 회로(3)에 대한 전송 코일(7)의 정합 정도가 거의 최적의 상태가 되어서 에너지의 전송도 거의 최적으로 된다.

댐핑 스테이지(6)는 2 개의 직렬 저항(R1,R1')을 포함한다. 전송 코일(7)의 품질 계수는 2 개의 직렬 저항(R1,R1')에 의해서 적합한 원하는 값으로 감소된다. 본 경우에 값 30이 원하는 값으로 선택된다.

전송 코일(7)은 제 1 코일 단자(8), 제 2 코일 단자(9) 및 제 3 코일 단자(10)를 갖는다. 제 3 코일 단자(10)는 접지 단자로 지칭되며 이 접지 단자는 IC 포트(TVSS)에 접속되고 이 IC 포트(TVSS)가 접지에 접속된다. 본 경우에서 전송 코일(7)은 2 개의 측면을 가지며 제 3 코일 단자(10)를 중심으로 대칭적이며 이를 위해서 전송 코일(7)에는 교차부(11)가 제공된다. 전송 코일(7)에 의해서, 송신 동작 모드에서는 자계가 생성될 수 있다. 다른 통신 파트너 디바이스의 전송 코일이 통신 파트너 디바이스(1)의 전송 코일(7)과 유도성으로 결합하면 즉 변화기 타입이 되면, 신호가 다른 전송 코일에서 생성될 수 있다. 이러한 방식으로 디지털 데이터가 통신 파트너 디바이스(1)에서 다른 통신 파트너 디바이스로 전송될 수 있다. 이와 유사한 방식으로, 데이터가 이와는 반대되는 방향으로 전송될 수 있는데, 즉 통신 파트너 디바이스(1)가 수신 모드로 존재할 때 데이터가 다른 통신 파트너 디바이스에서 통신 파트너 디바이스(1)로 전송되는데, 이러한 경우는 본 명세서에서 상세하게 설명되지 않을 것이다.

신호 프로세싱 회로(3)는 전송 코일(7)의 바로 업스트림에 제공된 댐핑 저항(R1,R1') 이외에도 반드시 인덕터 및 커패시터, 즉 리액턴스를 포함한다. 이러한 구성을 갖는 신호 프로세싱 회로(3)는 저항값을 변화시키기에 적합한데, 신호 프로세싱 회로(3)의 신호 입력부에서 발생하는, 즉 IC 포트(TVSS)에 대해서 발생하는 상대적으로 높은 저항값을 신호 프로세싱 회로(3)의 출력 측 상의 상대적으로 낮은 저항값으로 변화시킨다(이는 도 2에서 화살표(12)로 표시됨).

전송 회로(2)는 반송 신호(CS)를 생성하는 반송 신호 생성기(13)를 포함한다. 전송 회로(2)는 디지털 신호 소스(14)를 포함하며, 이 디지털 신호 소스(14)는 접속 버스(15)를 따라서 디지털 신호(DS)를 출력한다.

전송 회로(2)는 변조 제어 신호를 생성하는 변조 제어 회로(16)를 더 포함한다. 이 변조 제어 회로(16)는 반송 신호 생성기(13) 및 데이터 신호 소스(14)의 다운스트림에 접속되어서 반송 신호(CS) 및 데이터 신호(DS)를 프로세싱한다. 반송 신호(CS) 및 데이터 신호(DS)를 이용하여, 변조 제어 회로(16)는 4 개의 출력부(A1,A2,A1',A2')로부터 출력되는 변조 제어 신호를 생성한다. 이 변조 제어 회로(16)는 제 1 출력부(A1)로부터 제 1 변조 제어 신호(MCS1)를 출력하고 제 2 출력부(A2)로부터 제 2 변조 제어 신호(MCS2)를 출력하고 제 3 출력부(A1')로부터 제 3 변조 제어 신호(MCS1')를 출력하고 제 4 출력부(A2')로부터 제 4 변조 제어 신호(MCS2')를 출력한다.

전송 회로(2)는 변조 제어 신호(MCS1,MCS2,MCS1',MCS2')의 함수로서 반송 시호(CS)를 변조하고 2 개의 변조된 반송 신호 각각(MOD,MOD')를 생성하는 변조 회로(17)를 더 포함하며, 상기 변조된 반송 신호 각각(MOD,MOD')은 2 개의 신호 출력부(TX1,TX2)로부터 출력된다. 이 변조 회로(17)는 제 1 PMOS 스테이지(19) 및 제 1 NMOS 스테이지(20)를 포함하는 제 1 직렬 회로(18) 및 제 2 PMOS 스테이지(19') 및 제 2 NMOS 스테이지(20')를 포함하는 제 2 직렬 회로(18')를 포함한다. 본 경우에서 2 개의 PMOS 스테이지(19,19')는 서로 병렬로 접속된 다수의 PMOS 트랜지스터를 포함하며 도 1에서는 오직 단일의 PMOS 트랜지스터만이 도시되어 있다. 2 개의 NMOS 스테이지(20,20') 각각은 단일 NMOS 트랜지스터를 포함한다. PMOS 스테이지(19,10')의 경우에, 다수의 PMOS 트랜지스터에 대응하는 다수의 라인을 통해서 PMOS 트랜지스터에 제공되는 변조 제어 신호(MCS1,MCS1')에 의해서 상기 PMOS 스테이지를 적절하게 구동함으로써, 서로 병렬로 접속된 다수의 PMOS 트랜지스터에 의해 설정된 총 저항값이 상이한 저항값으로 용이하게 제어될 수 있다. 이 PMOS 트랜지스터는 신호 출력부(TX1,TX2)에 대해 작용하는 다른 다수의 상이한 저항값을 생성한다. 이 PMOS 트랜지스터는 그의 주 전류 경로의 한 측은 NMOS 스테이지(20,20')의 단일 NMOS 트랜지스터의 주 전류 경로에 접속되고 다른 측은 DC 전압 소스(TVDD)에 접속된다. PMOS 스테이지(19,19') 내의 PMOS 트랜지스터로 인해서, 신호 출력부(TX1,TX2)로부터 출력되는 변조된 반송 신호(MOD,MOD')의 출력 전력이 제어될 수 있다.

변조 회로(17)에서, 2 개의 NMOS 스테이지(20,20') 각각은 회로 스테이지를 형성하고, 이 회로 스테이지는 해당 신호 출력부(TX1,TX2)에 대해 작용하는 저항값(RW1,RW1')을 생성하며, 이 저항값(RW1,RW1')은 신호 프로세싱 회로(3)의 입력측과 출력측 간에서 신호 프로세싱 회로(3)에 의해서 저항값(RW2,RW2')으로 변화된다(이는 도 2에서 화살표(12)로 표시되어 있음).

도 1 및 도 2에 도시된 종래 기술에 따른 통신 파트너 디바이스(1)의 경우에, NMOS 스테이지(20,20')에 의해서 생성된 저항값(RW1,RW1')은 고정된 값이다. 이는 변화된 저항값(RW2,RW2')도 고정되어서 전송 코일(7)에 대해 가능한 댐핑 효과도 역시 고정적이다. 이로써, 본 발명의 서두에서 언급한 문제점들이 발생하게 되며, 본 발명의 목적은 이러한 문제점을 극복하는 것이다. 이러한 목적을 달성하기 위한 본 발명에 따른 전송 회로(2) 및 이 전송 회로(2)를 포함하는 통신 파트너 디바이스(1)가 도 3에 도시되어 있다.

도 3은 본 발명에 따른 통신 파트너 디바이스(1)를 도시한다. 본 발명에 따른 통신 파트너 디바이스(1)는 본 발명에 따른 전송 회로(2)를 갖는다. 본 발명에 따른 통신 파트너 디바이스(1)는 본 발명에 따른 전송 회로(2)가 종래 기술에 따른 전송 회로(2)에 비해서 큰 차이점을 갖는다는 점만 제외하면 공지된 종래 기술에 따른 통신 파트너 디바이스(1)와 그 기술적 구성이 유사하며, 상기 차이점이 바로 본원 발명의 목적을 달성한다.

본 발명에 따른 전송 회로(2)의 경우에, NMOS 스테이지(20,20'), 즉 해당 신호 출력부(TX1,TX2)에 대해 작용하며 신호 프로세싱 회로(3)에 의해서 변화될 수 있는 저항값(RW1,RW1')을 생성하는 회로 스테이지가 해당 신호 출력부(TX1,TX2)에 대해 작용하는 다른 상이한 저항값을 생성하도록 제어될 수 있다. 본 경우에서, 도 4에 도시된 NMOS 트랜지스터의 개수는 오직 8 개이지만, NMOS 스테이지(20,20')는 서로 병렬로 접속된 16 개의 NMOS 트랜지스터(21)로 구성된다. 도 4에 도시된 PMOS 트랜지스터의 개수는 오직 16 개이지만, PMOS 스테이지(19,19')는 서로 병렬로 접속된 64 개의 PMOS 트랜지스터(22)로 구성된다. 각 NMOS 트랜지스터(21) 및 각 PMOS 트랜지스터(22)는 제어 라인을 통해서 변조 제어 회로(16)에 접속된다. 이 변조 제어 회로(16)는 유리하게는 상이한 저항값(RW1,RW1')에 할당된 상이한 변조 제어 신호를 생성한다. 이 상이한 변조 제어 신호에 의해서, 상이한 개수의 PMOS 트랜지스터(22)를 포함하는 PMOS 트랜지스터(22)의 병렬 구성 및 상이한 개수의 NMOS 트랜지스터(21)를 포함하는 NMOS 트랜지스터(21)의 병렬 구성은 PMOS 트랜지스터(22) 및 NMOS 트랜지스터(21)가 적절하게 구동함으로써 이루어질 수 있다. 이로써, 소정의 경우로 형성될 수 있는 PMOS 트랜지스터의 병렬 구성에 의해서 변조된 반송 신호(MOD,MOD')에서 상이한 진폭을 획득하고 이로써 상이한 출력 전력을 획득할 수 있다. 그러나, 상이한 NMOS 트랜지스터(21) 병렬 구성을 형성함으로써, 또한 상이한 저항값(RW1,RW1')이 획득될 수 있다. 관련 저항값(RW1,RW1')에 할당된 상이한 변조 제어 신호(MCS1,MCS2,MCS1',MCS2')가 해당 NMOS 스테이지(20,20')에 제공되면, 다수의 상이한 저항값(RW1,RW1') 중에서 NMOS 스테이지(20,20')에 의해서 생성되고 신호 출력부(TX1,TX2)에 대해 작용하는 임의의 원하는 저항값이 획득될 수 있다. 변조 제어 신호(MCS1,MCS1')는 본 경우에 총 64 개의 스위칭 신호를 포함하는데, 즉 매 PMOS 트랜지스터(22)마다 하나의 스위칭 신호가 존재한다. 변조 제어 신호(MCS2,MCS2')는 본 경우에 총 16 개의 스위칭 신호를 포함하는데, 즉 매 NMOS 트랜지스터(21)마다 하나의 스위칭 신호가 존재한다. 도 2에서 화살표(12)로 표시된 바와 같이, NMOS 스테이지(20,20')에 의해 생성될 수 있는 상이한 저항값(RW1,RW1')은 모든 상이한 저항값을 변화시키는 신호 프로세싱 회로(3)에 의해서 전송 코일(7)을 향하는 방향으로 변화될 수 있다.

모든 PMOS 트랜지스터(22)는 동일한 종류에 속하며 이는 이들의 주 전류 경로가 공칭적으로 동일한 저항값을 갖음을 의미한다. 이와 마찬가지로, 모든 NMOS 트랜지스터(21)는 동일한 종류에 속하며 이는 이들의 주 전류 경로가 공칭적으로 동일한 저항값을 갖음을 의미한다. 그러나, 필요한 경우에 NMOS 트랜지스터(21) 및 PMOS 트랜지스터(22)는 서로 동일하지 않아도 되고 따라서 그들의 주 전류 경로에서의 저항값들에 대해서 가중치가 부여되어도 유리하다. 또한, NMOS 트랜지스터(21) 및 PMOS 트랜지스터(22)는 그룹들로 결합되어도 되며, 여기서 각 그룹은 소정의 개수의 NMOS 트랜지스터(21) 또는 소정의 개수의 PMOS 트랜지스터(22)를 포함하며, 한 그룹 내의 모든 트랜지스터들은 오직 단일 제어 라인을 통해서만 변조 제어 회로(16)로부터 제어될 수 있다. 이 그룹 모두는 가령 2 개의 트랜지스터 또는 4 개의 트랜지스터와 같은 동일한 개수의 트랜지스터를 포함할 수 있다. 이와 달리, 그룹들은 각기 가령 1 개, 2 개, 4 개, 8 개, 16 개 또는 32 개 및 1 개, 2 개, 4 개 또는 8 개와 같은 상이한 개수의 트랜지스터를 포함할 수도 있다.

상술된 이점들은 도 3에 도시된 본 발명에 따른 전송 회로(2)에 의해서 본 발명에 따라서 성취된다. 특히 본 경우에 있어서 반송 신호의 변조된 저 레벨 반송 신호 부분을 생성하기 위해서 반송 신호를 변조하는 동안에 전송 코일(7)의 품질 계수는 유리한 영향을 받게 되어서, 전송 코일(7)에서 발생하는 신호 전압이 특히 신속하게 강하되는 것이 보장된다.

변조된 반송 신호(MOD)(도면의 상부에 있는 시간에 대해 플롯팅된 부분 참조)가 도 5에 도시되어 있다. 변조된 반송 신호(MOD) 중에서 도 5에 도시된 바는 2 개의 변조되지 않은 반송 신호 부분(K1,K2) 및 하나의 변조된 반송 신호 부분(N1)이다. 이 2 개의 변조되지 않은 반송 신호 부분(K1,K2)을 생성하기 위해서, 교번적으로 연속하여 반송 신호의 제 1 절반 주기 동안 모든 PMOS 트랜지스터(22)는 도전 상태로 제어되고(도전 정도가 높음), 모든 NMOS 트랜지스터(21)는 도전 차단 상태로 제어되며(도전 정도가 실질적으로 제로임), 반송 신호의 후속하는 제 2 절반 주기 동안 모든 PMOS 트랜지스터(22)는 도전 차단 상태로 제어되고(도전 정도가 실질적으로 제로임), 모든 NMOS 트랜지스터(21)는 도전 상태로 제어된다(도전 정도가 높음). 도 5의 중앙 부분에 있는 시간에 대해서 플롯팅된 부분 및 도 5의 하부 부분에 있는 시간에 대해 플롯팅된 부분에서는 상술한 도전 정도가 도시되어 있다. 변조된 저 레벨 반송 신호 부분(N1)을 생성하기 위해서, 모든 PMOS 트랜지스터(22)는 도전 차단 상태(도전 정도가 실질적으로 제로임)로 제어되며, 소정의 개수의 NMOS 트랜지스터(21)는 도전 상태로 제어되는데, 이는 도 5에서의 시간에 대해서 플롯팅된 두 번째 부분과 세 번째 부분을 참조하여 명백한 바와 같이 변조된 저 레벨 반송 신호 부분(N1)의 전체 기간에 걸쳐서 수행된다. NMOS 트랜지스터(21)에 대해서 말하자면, 모든 트랜지스터(21)는 도전 상태(도전 정도가 높음)로 제어되고, 이 경우에 서로 병렬로 접속된 모든 NMOS 트랜지스터(21)의 주 전류 경로는 도 5에서 양단 화살표에 의해서 표시된 바와 같이 총 도전 정도(G1,G1')를 산출한다. 모든 NMOS 트랜지스터(21)가 실제로 도전 상태로 제어되면, 이는 도 1을 참조하여 상술된 종래 기술에 대응한다. 그러나, 본 발명에 따라서, 구체적으로 도 3에 도시된 본 발명에 따른 방식으로, 모든 NMOS 트랜지스터(21)가 도전성 상태(도전 정도가 높음)로 제어되는 것이 아니라 오직 소정의 몇 개의 NMOS 트랜지스터(21)만이 도전성 상태로 제어되며, 이로써 도전 상태로 제어되며 서로 병렬 접속된 NMOS 트랜지스터(21)의 주 전류 경로에 의해서, 도 5에서 일점 쇄선과 양단 화살표로 표시된 바와 같은 총 도전 정도(G2,G2')가 획득될 수 있다. 이러한 방식으로, 100 % 변조 정도를 갖는 진폭 변조된 반송 신호(MOD)가 획득된다. 이로써, NMOS 트랜지스터(21)에 의해 형성된 NMOS 스테이지(20,20')에 의해서, 신호 출력부(TX1,TX2)에 대해 작용하는 총 도전 정도(G2,G2')가 획득되고 이로써 신호 출력부(TX1,TX2)에 대해 작용하는 저항값(RW1,RW1')이 획득되고, 이 저항값은 적합하게 전송 코일(7)을 댐핑할 때에 사용되는 저항값(RW2,RW2')이 획득되도록 신호 프로세싱 회로(3)에 의해서 변화된다. 이러한 방식으로, 반송 신호의 변조된 부분이 발생하는 기간 동안, 즉 반송 신호의 변조된 부분(N1) 동안 전송 코일(7)의 유리한 댐핑이 달성될 수 있다.

단지 설명을 위해서, 30% 변조 정도를 갖는 변조된 반송 신호(XOD)가 도 6에 도시되어 있다. 비변조된 고 레벨 반송 신호 부분(X1,X2)을 생성하기 위해서, 교번적으로 연속하여 반송 신호의 제 1 절반 주기 동안 모든 PMOS 트랜지스터(22)는 도전 상태로 제어되고, 모든 NMOS 트랜지스터(21)는 도전 차단 상태로 제어되며, 반송 신호의 후속하는 제 2 절반 주기 동안 모든 PMOS 트랜지스터(22)는 도전 차단 상태로 제어되고, 모든 NMOS 트랜지스터(21)는 도전 상태로 제어된다(도면에서 시간에 대해 플롯팅된 제 2 및 제 3 부분 참조). 변조된 저 레벨 반송 신호 부분(Y1)을 생성하기 위해서, 교번적으로 연속하여 반송 신호의 제 1 절반 주기 동안 오직 몇 개의 PMOS 트랜지스터(22)만이 도전 상태로 제어되고, 모든 NMOS 트랜지스터(21)는 도전 차단 상태로 제어되며, 반송 신호의 후속하는 제 2 절반 주기 동안 오직 몇 개의 PMOS 트랜지스터(22)만이 도전 차단 상태로 제어되고, 모든 NMOS 트랜지스터(21)는 도전 상태로 제어되고(도면에서 시간에 대해 플롯팅된 제 2 및 제 3 부분 참조), 이로써 서로 병렬로 접속된 PMOS 트랜지스터(22)의 주 전류 경로는 보다 높은 총 저항값을 생성하며, 이로써 보다 낮은 신호 진폭이 생성된다(도면의 상부에 있는 시간에 대해 플롯팅된 부분 참조).

도 3에 도시된 통신 파트너 디바이스(1)에서, 신호 프로세싱 회로(3)는 접지 단자에 대해서 대칭적으로 설계되었다. 그러나, 이는 반드시 필요한 사항은 아닌데 그 이유는 양측형이 아닌 단측형의 비대칭 설계가 선택될 수 있기 때문이며, 이러한 비대칭 설계에서는 필터 회로(4)는 오직 하나의 직렬 인덕터 및 오직 하나의 병렬 커패시터를 포함하고, 정합 회로(5)는 오직 하나의 직렬 커패시터 및 오직 하나의 병렬 인덕터만을 포함하고, 댐핑 회로(6)는 오직 하나의 댐핑 저항만을 포함한다.

Claims (5)

1. 전송할 데이터를 무접촉 방식으로 전송하는 통신 파트너 디바이스(1)를 위한 전송 회로(2)로서,

   상기 통신 파트너 디바이스(1)는 송신 동작 모드로 동작할 수 있으며, 반송 신호(CS)는 상기 송신 동작 모드에서 상기 전송할 데이터에 따라 소정의 변조 정도로 진폭 변조되고, 그 결과 변조되지 않은 반송 신호 부분(K1,K2)과 변조된 반송 신호 부분(N1)을 갖는 변조된 반송 신호(MOD,MOD')가 획득되며,

   상기 통신 파트너 디바이스(1)는 상기 전송 회로(2)에 접속된 신호 프로세싱 회로(3) 및 상기 신호 프로세싱 회로(3)에 접속된 전송 코일(7)을 포함하고,

   상기 신호 프로세싱 회로(3)는 저항값(RW1,RW1')을 변화시키고,

   상기 전송 회로(2)는 상기 반송 신호(CS)를 생성하는 반송 신호 생성기(13)와, 상기 전송할 데이터를 고려하는 변조 제어 신호(MCS1,MCS1,MCS2,MCS2')를 생성하는 변조 제어 회로(16)와, 상기 반송 신호(CS)를 상기 변조 제어 신호(MCS1,MCS1,MCS2,MCS2')의 함수로서 변조하여 상기 변조된 반송 신호(MOD,MOD')를 생성하는 변조 회로(17) 및 상기 변조된 반송 신호(MOD,MOD')를 출력하는 신호 출력부(TX1,TX2)를 포함하며,

   상기 신호 출력부(TX1,TX2)는 상기 신호 프로세싱 회로(3)에 상기 변조된 반송 신호(MOD,MOD')를 공급하고,

   상기 변조 회로(17)는 상기 신호 출력부(TX1,TX2)에 대해 작용하며 상기 신 호 프로세싱 회로(3)에 의해서 변화될 수 있는 저항값(RW1,RW1')을 생성하는 회로 스테이지(20,20')를 포함하며,

   상기 회로 스테이지(20,20')는 상기 신호 출력부(TX1,TX2)에 대해 작용하는 다수의 상이한 저항값들(RW1,RW1')을 생성하도록 제어가능하며,

   상기 변조 제어 회로(16)는 상기 다수의 상이한 저항값들(RW1,RW1')에 할당되는 상이한 변조 제어 신호들(MCS1,MCS1,MCS2,MCS2')을 생성하고,

   상기 다수의 상이한 저항값 각각(RW1,RW1')은 상기 해당 저항값(RW1,RW1')에 할당된 상기 상이한 변조 제어 신호(MCS1,MCS1,MCS2,MCS2')가 상기 회로 스테이지(20,20')에 제공됨으로써 생성되는

   전송 회로.
2. 제 1 항에 있어서,

   상기 변조 회로(17)는 상기 신호 출력부(TX1,TX2)에 대해 작용하는 다수의 상이한 저항값(RW1,RW1')을 생성하는 회로 스테이지(20,20')로서, 한 측은 상기 신호 출력부(TX1,TX2)에 접속되고 다른 측은 기준 전위(접지)에 접속되는 주 전류 경로를 가지며 상기 주 전류 경로에 의해서 상이한 저항값(RW1,RW1')을 생성할 수 있는 적어도 하나의 트랜지스터(21)를 포함하는

   전송 회로.
3. 제 2 항에 있어서,

   상기 신호 출력부(TX1,TX2)에 대해 작용하는 다수의 상이한 저항값(RW1,RW1')을 생성하는 상기 회로 스테이지(20,20')는 서로 병렬로 접속된 다수의 NMOS 트랜지스터(21)를 포함하는

   전송 회로.
4. 제 3 항에 있어서,

   상기 서로 병렬로 접속된 다수의 NMOS 트랜지스터(21)는 서로 병렬로 접속된 다수의 PMOS 트랜지스터(22)와 직렬로 접속되고,

   상기 다수의 PMOS 트랜지스터(22)는, 상기 신호 출력부(TX1,TX2)에 대해 작용하는 다른 다수의 상이한 저항값을 생성하고, 자신의 주 전류 경로의 한 측이 상기 서로 병렬로 접속된 NMOS 트랜지스터(21)의 상기 주 전류 경로에 접속되고 자신의 주 전류 경로의 다른 측은 DC 전압 소스(TVDD)에 접속되며, 상기 변조 제어 회로(16)에 의해서 제어가능한

   전송 회로.
5. 통신 파트너 디바이스(1)로서,

   전송 회로(2)와,

   전송 코일(7)과,

   상기 전송 회로(2)와 상기 전송 코일(7) 사이에 제공되고 상기 전송 회로(2)에 접속되며 저항값(RW1,RW1')을 변화시키는 신호 프로세싱 회로(3)를 구비하되,

   상기 통신 파트너 디바이스(1)는 제 1 항 내지 제 4 항 중 어느 한 항에 따른 전송 회로를 포함하는

   통신 파트너 디바이스.

Images