CN207530815U - 被配置用于电流隔离式信号传送的集成电路及多模块集成电路 - Google Patents
被配置用于电流隔离式信号传送的集成电路及多模块集成电路 Download PDFInfo
- Publication number
- CN207530815U CN207530815U CN201721325288.5U CN201721325288U CN207530815U CN 207530815 U CN207530815 U CN 207530815U CN 201721325288 U CN201721325288 U CN 201721325288U CN 207530815 U CN207530815 U CN 207530815U
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- resonator
- integrated
- receiver
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
- H01F2019/085—Transformer for galvanic isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/142—HF devices
- H01L2924/1421—RF devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
本实用新型涉及被配置用于电流隔离式信号传送的集成电路及多模块集成电路。要解决的技术问题为现有流电隔离技术诸如电容器、变压器、磁阻耦合器和光隔离器存在缺陷,据信这些技术中的每一种技术均存在提供不足的可靠性、过长的传播延迟、过大的体积、和/或过度的衰减等问题。这些缺陷中的至少一些缺陷通过所公开的集成电路配置得以克服,该集成电路配置用于经由连接端子的电流隔离式信号传送。根据一个方面,该集成电路包括:连接到连接端子的传输导体;调制载波信号的发射器或接收器;以及以载波信号频率谐振的集成谐振器,该集成谐振器与传输导体横向相邻并与其电磁耦接以在传输导体和发射器或接收器之间传送调制载波信号。
Description
技术领域
本实用新型整体涉及集成电路,并且具体地涉及用于集成电路的不同模块之间的电流隔离式信号传送的基于谐振耦接的设计,更具体地涉及被配置用于电流隔离式信号传送的集成电路及多模块集成电路。
背景技术
集成电路设计人员经常将设备组件分隔成不同的模块。此类模块化设计可降低制造成本并改善系统性能。例如,电源转换器可包括被设计用于较高电压和电流负载的功率MOSFET和其他组件,以及被设计用于以最小化静态电流实现快速控制操作的小型特征尺寸CMOS逻辑门。集成电路设计人员可选择将逻辑组件与功率组件分隔开,以避免功率组件损坏或干扰逻辑组件的运行。如果将此类模块被放置在不同衬底上,则可针对每个模块中的组件的类型来定制适用于每个衬底的制造工艺,从而使与每个模块相关的面积和成本要求降至最小化,同时优化性能。
在封装工艺期间,根据需要来将模块互连,以形成所需的集成电路设备。在许多情况下,希望这些模块间连接提供流电隔离。本文要解决的技术问题为现有隔离技术诸如电容器、变压器、磁阻耦接器和光隔离器存在的缺陷,据信这些技术中的每一种技术均存在提供不足的可靠性、过长的传播延迟、过大的体积、和/或过度的衰减等问题。
实用新型内容
根据本专利申请的一个方面,集成电路被配置用于经由连接端子的电流隔离式信号传送,该集成电路的特征在于包括:连接到连接端子的传输导体;调制载波信号的发射器或接收器;以及以载波信号频率谐振的集成谐振器,该集成谐振器与传输导体横向相邻且电磁耦接以在传输导体与发射器或接收器之间传送调制载波信号。
在一个实施方案中,该集成电路的特征在于集成谐振器包括串联耦接电容,并且集成谐振器为电磁耦接到发射器或接收器的浮动回路。
在一个实施方案中,该集成电路的特征在于所述连接端子为通过传输导体连接到第二连接端子的第一连接端子,该第一连接端子和第二连接端子被配置用于电连接到远程连接端子对,该远程连接端子对继而电连接以形成浮动传输回路。
在一个实施方案中,该集成电路的特征在于所述第一连接端子和所述第二连接端子中的每一者包括位于第一衬底上的接合垫,并且该远程连接端子对包括位于第二衬底上的一对接合垫。
在一个实施方案中,该集成电路的特征在于发射器或接收器包括被配置为接收数字信号并在调制载波信号中产生脉冲的发射器,其中所述脉冲针对所述数字信号中的上升沿具有第一脉冲宽度,并且针对所述数字信号中的下降沿具有不同的第二脉冲宽度。
根据本专利申请的另一个方面,多模块集成电路的特征在于包括:位于第一模块中的发射器,该发射器被配置为提供调制载波信号;位于第二模块中的接收器,该接收器被配置为对所述调制载波信号进行解调;和电流隔离式信号传送路径,该电流隔离式信号传送路径包括:位于第一模块中的第一集成谐振器;以及位于第二模块中的第二集成谐振器,该第一集成谐振器和第二集成谐振器谐振耦接以将调制载波信号从发射器传送到接收器。
在一个实施方案中,该多模块集成电路的特征在于电流隔离式信号传送路径还包括传输导体,该传输导体具有与第一集成谐振器和第二集成谐振器中的每一者横向相邻且电磁耦接的片段。
在一个实施方案中,该多模块集成电路的特征在于传输导体形成浮动传输回路。
在一个实施方案中,该多模块集成电路的特征在于第一模块和第二模块位于不同的集成电路衬底上,并且该传输导体包括将第一模块中的接合垫连接到第二模块中的接合垫的电线。
在一个实施方案中,该多模块集成电路的特征在于该第一集成谐振器为电磁耦接到发射器的浮动回路,并且该第二集成谐振器为电磁耦接到接收器的浮动回路。
在一个实施方案中,该多模块集成电路的特征在于还包括至少一个附加传输回路,其将来自第二集成谐振器的调制载波信号耦合到接收器。
因此,本文公开了采用耦接的谐振器的各种谐振耦接配置和技术,从而在集成电路模块之间实现电流隔离式信号传送的技术效果,而没有现有隔离技术的所觉察到的缺陷。
附图说明
在附图中:
图1A为第一示例性多模块集成电路的框图。
图1B为第二示例性多模块集成电路的框图。
图1C为基于变压器的流电隔离器的示意图。
图1D为基于集成变压器的信号路径的示意图。
图2A为采用耦接并联谐振器的示例性信号路径的示意图。
图2B为采用耦接串联谐振器的示例性信号路径的示意图。
图3A为具有传输回路的示例性谐振耦接信号路径的示意图。
图3B为具有谐振器回路的示例性信号路径的示意图。
图4为具有多个传输回路的示例性谐振耦接信号路径的示意图。
图5为示例性谐振耦接信号路径的布局图。
图6为用于谐振耦接信令的示例性方法的流程图。
应当理解,附图和对应的详细描述并不限制本实用新型,而是相反,其为理解落在所附权利要求范围内的所有修改形式、等同形式和替代形式提供基础。
具体实施方式
本专利申请涉及发明人为Karel Ptacek和Richard Burton的于2016年10月 08日提交的并且标题为“Receiver for Resonance-Coupled Signaling”(谐振耦接信令的接收器)的美国专利申请15/296,660。
本文公开的电流隔离式信号传送技术和系统最好结合上下文来理解。因此,图1A示出了具有第一模块102和第二模块104的第一示例性多模块集成电路,该第一模块和第二模块利用多个电流隔离式信号传送路径互连。在要保护模块中的至少一个模块免受另一个模块中的高电压、高电流、故障和/或噪声信号的影响的情况下,可能需要此类信令路径。每个电流隔离式信号传送路径包括一个或多个流电隔离器106。该流电隔离器106通常被配置用于单向操作,其中一个端口被指定用于输入,并且另一个端口被指定用于输出,但在本文中也设想了双向配置。
该流电隔离器106的每个输入端口和输出端口优选地通过一对导体而被耦接到模块以用于差分信令,但在一些设想的实施方案中,接地连接可作为输入导体或输出导体中的一者在该端口上提供单端信令。如果两个模块102,104共享公共接地连接,则输入端口和输出端口两者可具有耦接到该接地部的一个导体,以在两个端口上实现单端信令。对于本领域的技术人员来说,这些变化在随后的示例中可应用于哪些地方将为显而易见的。
图1B示出了第二示例性多模块集成电路,其中第一模块102耦接到四个模块104,105,108和110中的每个模块,该四个模块串联布置在端子112和端子114之间。四个模块104-110的供电电压适当地呈阶梯分布,以符合其各自的模块额定值,以便这些模块配合控制显著大于其各自额定值的电压。尽管四个模块104-110的供电电压不同,但流电隔离器106使得第一模块102能够协调这四个模块的操作。
图1C示出了流电隔离器106的基于变压器的实施方式。模块102包括将数字信号130转换为调制载波信号以用于驱动变压器的初级线圈132的发射器131。变压器的次级线圈133电磁耦接到初级线圈132,使得调制载波信号穿过线圈之间的间隙,但是同时会呈现一些衰减。在合适的载波频率下,线圈132, 133可利用电磁耦接在一起的并联导体代替,从而使得调制载波信号能够以与相邻变压器线圈大致相同的方式穿过中间的间隙。
模块104中的接收器134接收调制载波信号并对其进行解调,以获取数字接收信号136。尽管图1C示出了单向操作,但每个模块中的收发器的时间复用布置可用于提供双向通信。
诸如图1C所示的外部变压器可能过于庞大和/或可能在装配和包装过程期间需要不期望的附加步骤。因此,图1D示出了采用在模块102,104内集成的多个变压器的实施方式。发射器131将调制载波信号提供给第一模块102内的集成变压器的初级线圈142。该变压器次级线圈144将调制载波信号传送到第二模块104内的集成变压器的初级线圈146。该变压器次级线圈148将调制载波信号传送到接收器134。
在信号路径上使用多个流电隔离器(例如,两个变压器)使得模块之间的任意电压降能够在多个变压器间隙两端被分配,从而降低每个间隙两端的电压降,并使浮动传输回路的电压能够迁移(经由电荷泄漏)至中间值。这些特性对于特征尺寸减小的典型集成变压器可能是有利的,但由于信号穿过多个间隙,因此可预计将引起更大的衰减。
为提供增强的流电隔离,同时降低衰减并使复杂程度最小化,本实用新型提供了对如图2A至图2B所示的最基本形式的耦接谐振器的使用。此处,模块 102,104被示出为相邻,从而暗示这些基本形式最适用于共享同一集成电路衬底的模块,其原因在下文进一步论述。
图2A与图1C的实施方式存在一些类似之处,其中显著区别在于:流电隔离器106采用集成变压器的形式,并且变压器的初级线圈132和次级线圈133 各自配备有并联电容202,204中的一个电容。电容202的值基于初级线圈132 的自感进行选择或与其一起选择,以在第一模块102中提供谐振器,该谐振器具有与由发射器131调制的载波信号的频率匹配的谐振频率。即,如果载波频率为fc并且初级线圈132的自感为Lp,则电容202将被设置为:
Cp=((πfc)2Lp)-1。
类似地,电容204的值基于次级线圈133的自感进行选择或与其一起选择,以在第二模块104中提供具有相同谐振频率的谐振器。这些谐振器经由变压器间隙206而被电磁耦接在一起。
图2B示出了图2A的并联谐振器配置的替代形式,即串联谐振器配置,该串联谐振器配置具有与变压器初级线圈132串联的电容212和与变压器次级线圈133串联的电容214。如前所述,该谐振器经由变压器间隙206而被电磁耦接在一起。另一种替代形式为使耦接谐振器包括并联谐振器配置和串联谐振器配置。串联谐振器配置和并联谐振器配置之间的主要区别为其驱动阻抗,但不同配置的品质因数也为重要的考虑因素。
对于并联配置,驱动阻抗在谐振频率下达到最大值;而对于串联配置,驱动阻抗在谐振频率下达到最小值。对于串联配置,品质因数随L/C的平方根而增加。对于并联配置,品质因数(至少在理想情况下)随C/L的平方根而增加。但是,为了确定适当的品质因数Q,应考虑寄生电阻。
对耦接谐振器的使用增强了间隙206两端的电磁耦接,从而减少了信号穿过间隙时经受的衰减。该谐振器还充当带通滤波器,从而使调制载波信号通过,但使外部噪声和带外信号大幅衰减。更高的品质因数提供更佳的滤波和更强的耦接,但这些考虑因素可能必须通过更大的传播延迟进行平衡。可根据需要引入电阻组件,以降低品质因数。尽管一些实施方案可优选地采用超过10的品质因数Q,但在包括端值在内的1和10之间范围内的品质因数可适用于大多数电流隔离式信号传送应用。
图3A与图1D的实施方式存在一些类似之处,其显著区别在于:在第一模块102中,变压器初级线圈142设置有并联电容202,以形成第一谐振器;并且在第二模块104中,变压器次级线圈148设置有并联电容204,以形成经由中间传输回路302而被电磁耦接到第一谐振器的第二谐振器。与图1D的实施方式不同,尽管耦接通过传输回路302来介导,但使用匹配的谐振器提供了增强的耦接。改谐振耦接使得传输回路能够适应接合垫、接合线、焊球等的电气特性的显著变化,这些变化由制造缺陷自然产生。因此,图3A的实施方案不仅适用于互连共享衬底上的模块,而且还适用于互连不同衬底上的模块。
图3B示出了包括两个浮动谐振器回路312,314的示例性流电隔离信号路径。在第一模块102中,发射器131利用调制载波信号来驱动变压器初级线圈 310。谐振器回路312与初级线圈310电磁耦接,以接受调制载波信号并将其传送到传输回路302。在第二模块104中,谐振器回路314与传输回路302电磁耦接,以接受调制载波信号并将其传送到变压器次级线圈316,该变压器次级线圈继而将调制载波信号传送到接收器134。该浮动回路谐振器312,314为匹配的(即其具有相同的谐振频率),以提供通过传输回路302介导的谐振耦接。预计该浮动回路设计可为这些谐振器提供更好的谐振频率的制造控制。此外,电磁耦接间隙的数量增加至四个,从而将任意电压进一步分配在信号路径的端部之间。
图4示出了具有多个传输回路的示例性流电隔离信号路径。在本实施方案中,发射器131采用振荡器400的形式,该振荡器的操作通过脉冲宽度调制信号402而被启用和禁用。在启用时,该振荡器400产生以载波频率振荡的载波信号,该载波信号通过稳定谐振器404而保持稳定。载波频率为可调节的设计参数,其中更高的频率提供降低的空间要求和减小的传播延迟,以及更高的衰减和更高的电流需求。在至少一些设想的实施方案中,载波频率在2GHz至 3GHz的范围内。考虑到当前可用的技术,预计所公开的原理对于约100MHz 至最快交换机将支持的任意频率(例如,约100GHz)的范围内的任意载波频率均为可行的。
该脉冲宽度调制信号402来源于数字信号130,并且在至少一些设想的实施方案中,利用第一脉冲宽度(例如,10ns至20ns)来表示数字信号130的上升沿,并且利用不同的第二脉冲宽度(例如,4ns至8ns)来表示下降沿。因此,由振荡器400产生的所得的调制载波信号能够穿过电流隔离式信号传送路径来传送数字信号的极性信息。
该浮动谐振器回路312与稳定谐振器404耦接,以接受调制载波信号并将其传送到传输回路302。在第二模块104中,传输回路302与另一个浮动回路谐振器314耦接,以在两个模块102,104之间传送调制载波信号。该浮动回路谐振器314继而电磁耦接到第二传输回路406,以传送调制载波信号。该传输回路406包括用于放大调制载波信号的升压变压器的初级线圈。所示变压器的次级线圈以中间抽头方式接地,以将调制载波信号转换为接收器134的差分输入,同时抑制任意共模信号。在至少一个设想的实施方案中,升压变压器的卷绕比为1:8,但也可采用其他卷绕比。
图5示出了图4的流电隔离信号路径的示例性布局。尽管没有精确地按照比例绘制,但该布局示出了提供通过传输回路介导的谐振耦接的原理。图5示出了被形成在集成电路衬底上的金属化层的相关元件,并且省略了耦接到振荡器端子和接收器端子的晶体管。
该稳定谐振器404的中心端子耦接到用供谐振器的电容组件的集成PN结。将中心端子耦接到周围的电感元件的臂也耦接到集成晶体管,以用于将调制载波信号提供至稳定谐振器404。
在第一模块102中,一对导体片段500紧密并联布置,以在稳定谐振器404 和浮动回路谐振器312之间提供电磁耦接。由于两个导体片段均可被包括在同一金属化层中,因此这种横向相邻的耦接配置提供了高耦接系数,同时具有最小化的制造复杂度。第二对导体片段501类似地紧邻布置,以将浮动回路谐振器312电磁耦接到连接两个连接端子的传输导体502,这两个连接端子在此处以两个接合垫的形式被示出。两个接合线将模块102的连接端子电连接到模块 104的两个远程连接端子。传输导体504将两个远程连接端子(同样以接合垫的形式示出)电连接在一起,以形成完整的传输回路302。第三对横向相邻的导体片段505将传输导体504电磁耦接到浮动回路谐振器314。第四对横向相邻的导体片段506将浮动回路谐振器314电磁耦接到包括升压变压器的初级线圈的传输回路406。变压器次级线圈(图5中仅示出了其中的一层)耦接在接收器端子507之间。
图5还示出了用于第一模块102的信号路径组件的保护环508和用于第二模块104的信号路径组件的另一个保护环510,每个保护环耦接到其模块的接地部或一些其他有用的参考电压。保护环508,510用于屏蔽模块102,104的邻近组件免受可能由信号路径组件携带的高频信号生成的电磁干扰。
在图5的实施方案中,预计导体片段500,501,505,506(以及任意中间的导体片段)可提供足够的电感和电磁耦接,以实现流电隔离信号路径的操作。谐振器回路312,314的电容被示出实现为金属-绝缘体-金属(MIM)板电容器。存在各种合适的替代形式并且在本文中也设想了这些替代形式。例如,电感器可被实现为分立元件,例如线圈或螺旋电感器。又如,混合元件诸如叉指电容可在单个元件中同时提供电感特性和电容特性。射频(RF)电路设计文献包括适用于集成到所公开的系统中的许多其他谐振结构和电磁耦接策略。除了图5的基于变压器和基于天线/传输线的耦接策略之外,还可采用基于电容电极的耦接策略。可采用匹配的谐振器来提高每种策略的性能。
图6为用于谐振耦接信令的示例性方法的流程图。该方法在框602中开始,其中集成设备制造商获取具有位于隔离域中的模块的电路。相对于图1A至图1B讨论了这些框的示例。在框604中,制造商识别要配备有流电隔离的一个或多个模块间信令路径。在框606中,为每个此类信令路径提供被配置为发射或接收调制载波信号的至少一个相关联的发射器和至少一个相关联的接收器。可使用时间复用来使得给定的信令路径能够在一个或两个方向上携带多个信号。在框608中,制造商为每个模块提供至少一个谐振器。该谐振器匹配到共享谐振频率,以实现谐振耦接。在框610中,可选地增加传输回路,以在谐振器及其相关联的发射器或接收器之间提供电磁耦接。还可提供传输导体片段(不完整的传输回路),以支持在不同模块中的谐振器之间实现电磁耦接。在框612 中,通过将此类传输导体片段的端子电连接在一起来使任意此类不完整的传输回路闭合。
本领域的技术人员应当理解,本文所使用的与电路操作相关的短语“在…期间”、“在…同时”和“当…时”并不确切地指动作在引发动作之后立即发生,而是指在由初始动作所引发的反应之间可能存在一些较小但合理的延迟,诸如各种传播延迟。另外,短语“在…同时”是指某个动作至少在引发动作的持续时间中的一段持续时间内发生。对字词“约”或“基本上”的使用意指元件的值具有预期接近陈述值或位置的参数。然而,如本领域所熟知的,始终存在妨碍值或位置确切地为陈述值或位置的微小差异。本领域公认的是,最多至少百分之十(10%) 的偏差被认为是与确切如所述的理想目标相差的合理偏差。
权利要求书或/和具体实施方式中的术语“第一”、“第二”、“第三”等(如在在元件名称的一部分中所使用的)用于在类似元件之间进行区分,并且不一定描述时间上、空间上、等级上或任何其他方式的顺序。应当理解,如此使用的术语在适当情况下可互换,并且本文所述的实施方案能够以除本文所述或举例说明外的其他顺序来操作。
提到“一个实施方案”或者“实施方案”意味着结合该实施方案描述的特定特征、结构或特性被包括在本实用新型的至少一个实施方案中。因此,在本说明书通篇内的不同位置出现的短语“在一个实施方案中”或者“在实施方案中”不一定指同一个实施方案,但在某些情况下,有可能指同一个实施方案。此外,尽管本文描述的一些实施方案包括被包括在其他实施方案中的一些特征,却未包括被包括在其中的其他特征,但本领域技术人员应当理解,不同实施方案的特征的组合意在属于本实用新型的范围内,而且意在形成不同的实施方案。本实用新型的各个方面具有的特征可少于前文公开的单个实施方案的所有特征。
总而言之,在被配置用于经由连接端子的电流隔离式信号传送的一个示例性集成电路实施方案中,该集成电路包括:连接到连接端子的传输导体;调制载波信号的发射器或接收器;以及以载波信号频率谐振的集成谐振器,该集成谐振器与传输导体横向相邻并与其电磁耦接以在传输导体和发射器或接收器之间传送调制载波信号。如本文所用,短语“电磁耦接”旨在涵盖一个导体中的电荷对与第一导体绝缘的第二导体中的电荷的所有影响的形式,包括来自磁通耦接的感应力、来自电场耦接的电容式力、和来自波场耦接的信号传输。
示例性多模块集成电路实施方案包括:位于第一模块中的发射器,该发射器被配置为提供调制载波信号;位于第二模块中的接收器,该接收器被配置为对调制载波信号进行解调;以及电流隔离式信号传送路径,该流电隔离路径包括:位于第一模块中的第一集成谐振器;以及位于第二模块中的第二集成谐振器,该第一集成谐振器和第二集成谐振器谐振耦接以将调制载波信号从发射器传送到接收器。
用于为集成电路提供连接端子以用于电流隔离式信号传送的方法的示例性实施方案包括:为集成电路配备调制载波信号的发射器或接收器;将传输导体连接到连接端子;以及将发射器或接收器谐振耦接到传输导体,以在传输导体和发射器或接收器之间传送调制载波信号。
前述实施方案中的每个实施方案可单独采用,或可与以下特征中的任意一个或多个特征以任意合适的组合方式组合采用:(1)该集成谐振器包括并联耦接电容。(2)该集成谐振器包括串联耦接电容。(3)该集成谐振器为电磁耦接到发射器或接收器的浮动回路。(4)所述连接端子为通过传输导体而被连接到第二连接端子的第一连接端子。(5)该第一连接端子和第二连接端子被配置用于电连接到远程连接端子对,该远程连接端子对继而电连接以形成浮动传输回路。(6)所述第一连接端子和所述第二连接端子中的每一者包括位于第一衬底上的接合垫。 (7)该远程连接端子对包括位于第二衬底上的一对接合垫。(8)该发射器被配置为接收数字信号并在调制载波信号中产生脉冲,其中第一脉冲宽度针对数字信号中的上升沿,并且不同的第二脉冲宽度针对数字信号中的下降沿。(9)电流隔离式信号传送路径包括传输导体,该传输导体具有与第一集成谐振器和第二集成谐振器中的每一者横向相邻并与其电磁耦接的片段。(10)该传输导体形成浮动传输回路。(11)该第一模块和第二模块位于不同的集成电路衬底上。(12)该第一模块和第二模块位于共享集成电路衬底上。(13)该第一集成谐振器为电磁耦接到发射器的浮动回路,并且该第二集成谐振器为电磁耦接到接收器的浮动回路。 (14)至少一个附加传输回路,其将来自第二集成谐振器的调制载波信号耦合到接收器。(15)所述谐振耦接包括提供浮动谐振器,该浮动谐振器与传输导体横向邻近并与其电磁耦接,并且电磁耦接到发射器或接收器。(16)该浮动谐振器具有约等于调制载波信号的载波频率的谐振频率。(17)通过将第一连接端子和第二连接端子电连接到远程连接端子对来形成浮动传输回路,这继而通过远程连接导体来将该远程连接端子对电连接在一起。
一旦完全理解了上述公开内容,对于本领域技术人员来说这些和许多其他修改形式、等同形式和替代形式便将变得显而易见。旨在将以下权利要求书解释为在适用情况下包含所有此类修改形式、等同形式和替代形式。
Claims (11)
1.一种集成电路,被配置用于经由连接端子的电流隔离式信号传送,其特征在于,所述集成电路包括:
传输导体,所述传输导体连接到所述连接端子;
调制载波信号的发射器或接收器;和
以载波信号频率谐振的集成谐振器,所述集成谐振器与所述传输导体横向相邻且电磁耦接以在所述传输导体与所述发射器或接收器之间传送所述调制载波信号。
2.根据权利要求1所述的集成电路,其特征在于,所述集成谐振器包括串联耦接电容,并且所述集成谐振器为电磁耦接到所述发射器或接收器的浮动回路。
3.根据权利要求1所述的集成电路,其特征在于,所述连接端子为通过所述传输导体连接到第二连接端子的第一连接端子,所述第一连接端子和所述第二连接端子被配置用于电连接到远程连接端子对,所述远程连接端子对继而电连接以形成浮动传输回路。
4.根据权利要求3所述的集成电路,其特征在于,所述第一连接端子和所述第二连接端子中的每一者包括位于第一衬底上的接合垫,并且所述远程连接端子对包括位于第二衬底上的一对接合垫。
5.根据权利要求3所述的集成电路,其特征在于,所述发射器或接收器包括被配置为接收数字信号并在所述调制载波信号中产生脉冲的发射器,其中所述脉冲针对所述数字信号中的上升沿具有第一脉冲宽度,并且针对所述数字信号中的下降沿具有不同的第二脉冲宽度。
6.一种多模块集成电路,其特征在于,所述多模块集成电路包括:
位于第一模块中的发射器,所述发射器被配置为提供调制载波信号;
位于第二模块中的接收器,所述接收器被配置为对所述调制载波信号进行解调;和
电流隔离式信号传送路径,所述电流隔离式信号传送路径包括:
位于所述第一模块中的第一集成谐振器;和
位于所述第二模块中的第二集成谐振器,所述第一集成谐振器和所述第二集成谐振器谐振耦接以将所述调制载波信号从所述发射器传送到所述接收器。
7.根据权利要求6所述的多模块集成电路,其特征在于所述电流隔离式信号传送路径还包括传输导体,所述传输导体具有与所述第一集成谐振器和所述第二集成谐振器中的每一者横向相邻且电磁耦接的片段。
8.根据权利要求7所述的多模块集成电路,其特征在于,所述传输导体形成浮动传输回路。
9.根据权利要求7所述的多模块集成电路,其特征在于,所述第一模块和所述第二模块位于不同的集成电路衬底上,并且所述传输导体包括将所述第一模块中的接合垫连接到所述第二模块中的接合垫的电线。
10.根据权利要求6所述的多模块集成电路,其特征在于,所述第一集成谐振器为电磁耦接到所述发射器的浮动回路,并且所述第二集成谐振器为电磁耦接到所述接收器的浮动回路。
11.根据权利要求10所述的多模块集成电路,其特征在于,所述多模块集成电路还包括至少一个附加传输回路,所述至少一个附加传输回路将来自所述第二集成谐振器的所述调制载波信号耦合到所述接收器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/296,627 US10008457B2 (en) | 2016-10-18 | 2016-10-18 | Resonance-coupled signaling between IC modules |
US15/296,627 | 2016-10-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207530815U true CN207530815U (zh) | 2018-06-22 |
Family
ID=61904774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721325288.5U Active CN207530815U (zh) | 2016-10-18 | 2017-10-16 | 被配置用于电流隔离式信号传送的集成电路及多模块集成电路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10008457B2 (zh) |
CN (1) | CN207530815U (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6665759B2 (ja) * | 2016-11-10 | 2020-03-13 | 三菱電機株式会社 | 高周波回路 |
JP6690609B2 (ja) * | 2017-04-06 | 2020-04-28 | 株式会社村田製作所 | 磁界発生回路 |
TWI674596B (zh) * | 2018-12-21 | 2019-10-11 | 瑞昱半導體股份有限公司 | 電感裝置及其控制方法 |
CN109495137B (zh) * | 2019-01-15 | 2023-12-01 | 广东志成冠军集团有限公司 | 一种海底直流输电电缆的信号耦合系统及方法 |
US10629474B1 (en) | 2019-01-16 | 2020-04-21 | Semiconductor Components Industries, Llc | Integrated isolation capacitance structure |
US11152975B2 (en) | 2019-10-16 | 2021-10-19 | Analog Devices International Unlimited Company | High frequency galvanic isolators |
US11502718B1 (en) * | 2021-07-30 | 2022-11-15 | Amazing Microelectronic Corp. | Digital isolator module with pulse carrier modulation |
US11711894B1 (en) | 2022-02-03 | 2023-07-25 | Analog Devices International Unlimited Company | Capacitively coupled resonators for high frequency galvanic isolators |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4087701A (en) * | 1977-02-10 | 1978-05-02 | General Electric Company | Transformer cascade for powering electronics on high voltage transmission lines |
CA2143768C (en) * | 1994-03-17 | 1999-12-14 | Arthur L. Dean | Sensorless measurement of electromagnetic actuator displacement device |
CN1183587C (zh) * | 1996-04-08 | 2005-01-05 | 德克萨斯仪器股份有限公司 | 用于把两个集成电路直流上相互隔离的方法和设备 |
US5801602A (en) * | 1996-04-30 | 1998-09-01 | 3Com Corporation | Isolation and signal filter transformer |
US5877667A (en) | 1996-08-01 | 1999-03-02 | Advanced Micro Devices, Inc. | On-chip transformers |
US7447492B2 (en) | 2004-06-03 | 2008-11-04 | Silicon Laboratories Inc. | On chip transformer isolator |
JP5884830B2 (ja) * | 2011-10-27 | 2016-03-15 | トヨタ自動車株式会社 | 非接触受電装置、非接触送電装置および非接触送受電システム |
TW201342402A (zh) | 2012-04-06 | 2013-10-16 | Realtek Semiconductor Corp | 晶載式多繞組變壓器 |
-
2016
- 2016-10-18 US US15/296,627 patent/US10008457B2/en active Active
-
2017
- 2017-10-16 CN CN201721325288.5U patent/CN207530815U/zh active Active
-
2018
- 2018-04-19 US US15/957,153 patent/US20180240761A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US10008457B2 (en) | 2018-06-26 |
US20180240761A1 (en) | 2018-08-23 |
US20180108621A1 (en) | 2018-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN207530815U (zh) | 被配置用于电流隔离式信号传送的集成电路及多模块集成电路 | |
TW569529B (en) | Method and apparatus for impedance matching in an amplifier using lumped and distributed inductance | |
US7528678B2 (en) | Antenna Switch Module | |
CN107710607A (zh) | 天线匹配电路、天线电路、前端电路以及通信装置 | |
US9300019B2 (en) | High-frequency module | |
US20090289754A1 (en) | Magnetic Induction Device | |
CN104919713A (zh) | 高频开关模块 | |
CN109787659A (zh) | 电流隔离器 | |
EP3138205B1 (en) | Coaxial data communication with reduced emi | |
US9866270B2 (en) | Coaxial data communication with reduced EMI | |
CN103119851A (zh) | 噪声滤波器 | |
JP2017511638A (ja) | PoDLのための広帯域電力カップリング/デカップリングネットワーク | |
CN107959497A (zh) | 被配置用于流电隔离信令的集成电路及配备集成电路的方法 | |
US8488685B2 (en) | Active bidirectional splitter for single ended media | |
WO2018093508A1 (en) | Multiplexer with improved isolation, module comprising a multiplexer and a method for designing a multiplexer topology | |
US20240153691A1 (en) | Isolating transformer | |
EP3526903B1 (en) | Coaxial data communication with reduced emi | |
JP2004304615A (ja) | 高周波複合部品 | |
US8917162B2 (en) | Wireless communication apparatus and antenna device | |
CN108011168B (zh) | 一种可端接复数阻抗的新型Wilkinson功率分配器 | |
JP5070511B2 (ja) | インダクタ対の磁気結合を利用したシリアルデータ伝送装置 | |
CN1384612A (zh) | 宽带调制解调器混合电路 | |
US7242361B2 (en) | Antenna structure with filter effect | |
JP2007110271A (ja) | 平衡−不平衡変換回路及びこれを用いた高周波部品 | |
CN104541484B (zh) | 被动均衡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |