JP2017511638A - ＰｏＤＬのための広帯域電力カップリング／デカップリングネットワーク - Google Patents

Abstract

パワーオーバーデータライン（ＰｏＤＬ）システムは、単一のツイストペア線（１４）を経由してＤＣ電力およびイーサネット（登録商標）データを電動デバイス（ＰＤ）に供給する給電機器（３２）を含む。ＰＳＥ（３２）は、ＡＣ成分を実質的に除去してＤＣ成分（３４）を通過させるように、異なるインダクタンスを有する一連のＡＣ遮断インダクタ段階（Ｌ１−Ｌ４、ＣＬ１−４））を含むカスケード式カップリングネットワーク（３０）を通して、ＤＣ電流（３４）およびＡＣデータを供給する。データは、コンデンサ（Ｃ１、Ｃ２）を介してワイヤに供給される。ＰＤは、分離されたＤＣ電力およびデータをＰＤ負荷に提供するための合致したデカプッリングネットワークを有し得る。【選択図】図３

Description

（関連出願の引用）
本願は、米国仮出願第６１／９７７，２９９号（２０１４年４月９日出願、Ａｎｄｒｅｗ Ｊ．Ｇａｒｄｎｅｒ）に対する優先権を主張する。

本発明は、ＤＣ電力が差動データラインを経由して伝送される、パワーオーバーデータライン（ＰｏＤＬ）システムに関する。本発明は、より具体的には、ＤＣ電力およびＡＣデータを給電機器（ＰＳＥ）におけるツイストペア線に結合し、電動デバイス（ＰＤ）におけるツイストペア線からＤＣ電力およびＡＣデータを分断する、そのようなシステムのための広帯域ネットワークに関する。

ＰｏＥでは、限定された電力が、イーサネット（登録商標）スイッチからイーサネット（登録商標）接続された機器（例えば、ＶｏＩＰ電話、ＷＬＡＮ伝送機、セキュリティカメラ等）に伝送される。ＰｏＤＬと呼ばれる、１つのタイプのＰｏＥシステムでは、スイッチからのＤＣ電力は、単一のツイストペア線を経由して伝送される。同一のツイストペア線はまた、差動データ信号を伝送／受信する。このようにして、ＰＤのためにいかなる外部電源を提供する必要性も排除されることができる。ＰｏＥおよびＰｏＤＬのための規格は、ＩＥＥＥ ８０２．３で設定され、周知である。

図１は、イーサネット（登録商標）ＰｏＤＬシステム内のＰＳＥ１０とＰＤ１２との間の従来のカップリング／デカップリングネットワークを図示する。ＰＳＥ１０は、ＤＣ電圧源として表されるが、差動データ伝送機または送受信機も含み得る。差動データはまた、任意の他の回路によって生成され得る。ＰＤ１２は、ＤＣ電圧を受信する負荷によって表され、ＰＤ１２は、ペア線１４を経由して差動データを受信する任意の回路を含み得る。

図１の実施例では、ＤＣ電力は、（「物理」ＰＨＹ層の一部としての）カップリングネットワークを介して、単一のツイストペア線１４を通してＰＳＥ１０からＰＤ１２に送達され、カップリングネットワークは、ＤＣ電圧源から差動ＡＣデータ（または高周波数電流）を同時に遮断しながら、ＤＣ電圧源とペア線１４との間で、電力のためにＤＣ（または低周波数電流）を伝導する。同様に、ＰＤ１２は、ＰＨＹのＡＣデータのみをＰＤ１２内のデータ端子に伝導しながら、ＰＤ負荷に給電するための伝送されるＤＣ電圧を分断するデカップリングネットワークを使用する。非常に広い範囲の周波数にわたってＰＨＹのＡＣデータを遮断するカップリング／デカップリングネットワークの能力は、データレートが１０Ｍｂｐｓ未満から１Ｇｂｐｓを上回るまで変動し得るＰｏＤＬイーサネット（登録商標）用途のための主要な要件である。図１の例では、コンデンサＣ１−Ｃ４が、データ経路内のＤＣを遮断することを意図されている一方で、インダクタＬ１−Ｌ４は、電力経路内のＡＣを遮断することを意図されている。

図１では、インダクタＬ１−Ｌ４は、ワイヤ１４へ／からＰＳＥ１０電圧源とＰＤ１２負荷との間で流動するＤＣを結合／分断するために使用される。インダクタＬ１−Ｌ４は、そのインピーダンスが周波数に比例するＡＣ遮断デバイスである。比例定数は、インダクタンスＬと称される。各インダクタの２つの端子の間の寄生容量により、インピーダンスは、自己共振周波数において最大値に達し、そして、周波数が増加するにつれて減少し始め得る。自己共振周波数（ＳＲＦ）は、ＳＲＦ＝１／｛２π√（ＬＣ_{ｐａｒａｓｉｔｉｃ}）｝として表されることができ、Ｃ_{ｐａｒａｓｉｔｉｃ}は、インダクタの寄生巻線内容量である。

広範囲の周波数にわたってＡＣを妨害する単一のインダクタの能力は、インダクタンスの規模、そのインダクタンスを失うことなくＤＣ電流を伝導するインダクタの能力、およびその寄生容量に依存する。ＰＳＥおよびＰＤのＰＨＹの間で伝送されるデジタルデータの広帯域性質により、単一のインダクタンスが、必要帯域幅にわたってＰＨＹの終端と分路する十分なインピーダンスを維持することは、可能ではない場合があり、ペア線コネクタにおいて不十分な反射損失をもたらす。

広い帯域幅にわたって電力経路内でＡＣを遮断しながらＤＣを通過させるという問題は、ＲＦダイプレクサおよびバイアスティーを用いて対処されているが、これらのデバイスは、不平衡同軸伝送線のために設計されており、したがって、遮蔽されていない平衡ツイストペアデータラインに依拠する、ＰｏＤＬ用途には不適切である。そのような不適切な広帯域バイアスティーは、必要スナッビングとともにカスケード式インダクタを利用し、したがって、十分な広帯域分路インピーダンスを送達するために、単一のインダクタのＳＲＦの制限を克服する。

図２は、遮蔽されていないツイストペア線を使用するＰｏＤＬには不適切である、現代文献で見出される４段階広帯域バイアスティー２０を図示する。

ＰｏＤＬ用途のために、完全平衡トポロジが必要とされる。

したがって、ＰｏＤＬの分野で必要とされるものは、好適に大きい反射損失を伴ってＤＣ電力および広帯域幅ＡＣデータを組み合わせる、または分離する、改良型カップリング／デカップリングネットワークである。

ＰｏＤＬネットワーク内のＰＳＥまたはＰＤのための完全平衡カップリング／デカップリングネットワークが説明され、（電力用の）ＤＣチャネルおよび（データ用の）ＡＣチャネルが単一のツイストペア線を経由して同時に伝送される。ＡＣチャネルは、非常に広い帯域幅を必要とし得、反射損失は、必要帯域幅のために好適に大きくあるべきである。高い反射損失は、低い挿入損失をもたらす。

ＤＣおよびＡＣを単一のツイストペア線上に結合するための、ＰＳＥに使用されるカップリングネットワークの実施例では、ＡＣ遮断段階のカスケード式ネットワークが使用され得る。回路は、ペアの中の両方のワイヤに対して同一であり得る。

一実施例では、（電力用の）正ＤＣ電圧が、３３マイクロヘンリー（μＨ）インダクタに印加される。この後に、１μＨインダクタが続く。各インダクタは、望ましくないが、自己共振周波数ＳＲＦにおいて自己共振回路を作成し得る寄生容量を有する。１μＨインダクタのためのＳＲＦは、３３μＨインダクタのためのものよりはるかに高い。同一の回路が、負ＤＣ電圧と他方のワイヤとの間に結合される。２本のワイヤの間で、３３μＨおよび１μＨインダクタの接合点において、インダクタの間の共振相互作用を減衰させるために、直列に接続された抵抗器およびコンデンサが接続される。２本のワイヤのための対向インダクタは、回路平衡を増進し、コア材料を節約するために、共通コアに巻き付けられ得る。漸進的に低減したインダクタンスを有する追加のインダクタ段階が、必要な反射損失を伴ってＡＣチャネルの帯域幅を増加させるために追加され得る。

ＰＨＹのＡＣデータは、ＡＣ結合コンデンサを介して、各ワイヤに印加される。

ＰＤは、ＰＤ負荷への印加のためにＤＣとＡＣとを分離するための類似デカップリングネットワークを有し得る。

（それぞれ異なるＳＲＦを有する）直列の２つ以上のインダクタを使用する、本カスケード式ネットワークと対照的に、従来技術（例えば、図１）は、単一のインダクタのみを使用する。

カスケード式ネットワークは、好適に大きい反射損失を伴って、非常に広い帯域幅のＡＣカップリング／デカップリングネットワークを作成する。

コンデンサ、インダクタ、および抵抗器の異なる値が、ＰｏＤＬシステムの最適な要件に応じて使用され得る。

種々の他の実施形態が、説明される。

ＰＳＥおよびＰＤという用語は、電力を供給する機器ならびに電力を受け取る機器を識別するために、本開示の全体を通して使用され、そのような機器／デバイスは、規定されない限り、イーサネット（登録商標）機器／デバイスに限定されない。

図１は、電力およびデータをＰＤに供給するための単一のペア線を使用する、従来のＰｏＤＬ使用可能イーサネット（登録商標）システムを図示する。 図２は、ツイストペア線を使用するＰｏＤＬには不適切である、同軸ケーブルとともに使用するための公知の４段階広帯域バイアスティーを図示する。 図３は、本発明の一実施形態による、ＤＣ（電力）および広帯域幅ＰＨＹ ＡＣデータをツイストペア線に結合するためのＰＳＥ用のカスケード式カップリングネットワークを図示する。 図４は、（１００Ω基準インピーダンスを伴う）反射損失対周波数を示す、図３のカップリング／デカップリングネットワークのシミュレーションによって得られたグラフである。

同一または同等である要素は、同一の数字で標識される。

図３は、ＤＣ電圧源３４によって生成されるＤＣ電力信号（例えば、１２ボルト）をツイストペア線１４に結合するため、さらに、ＰＨＹ３６によって生成される差動ＡＣデータ信号をペア線１４に結合するためのＰＳＥ３２内のカスケード式カップリングネットワーク３０を図示する。ＰＨＹ３６は、システムの帯域幅内の任意の周波数においてＡＣデータを生成し、かつ受信する差動データ送受信機を含む。そのような送受信機は、従来型のものであり得、説明される必要がない。ＤＣ信号は、ＰＨＹ３６から遮断され、ＡＣ信号は、ＤＣ源から遮断される。信号の極性は、回路が各ワイヤに対して同一であるので、反対に示され得る。

プリント回路基板トレースまたはワイヤを含み得る上部導体経路に沿って、正ＤＣ電圧（他方のＤＣ電圧端子に対する）が、例えば、５．２５ｐＦ（ピコファラッド）の寄生容量Ｃ_Ｌ１を有し得る３３μＨインダクタＬ１に印加される。インダクタＬ１から下流には、例えば、２６２ｆＦ（フェムトファラッド）のより低い寄生容量Ｃ_Ｌ３を有し得る１μＨインダクタＬ３がある。インダクタＬ３に対する自己共振周波数（ＳＲＦ）は、インダクタＬ１に対するものよりはるかに高い。

プリント回路基板トレースまたはワイヤを含み得る底部ワイヤに沿って、上部ワイヤ回路の鏡像である回路が提供される。鏡像インダクタは、インダクタンスを増加させ、コモンモード電流のより良好な拒絶のために合致を向上させるために、共通コアを有し得る。具体的には、負ＤＣ電圧が、例えば、５．２５ｐＦ（ピコファラッド）の寄生容量Ｃ_Ｌ２を有し得る３３μＨインダクタＬ２に印加される。インダクタＬ２から下流には、例えば、２６２ｆＦ（フェムトファラッド）の寄生容量Ｃ_Ｌ４を有し得る１μＨインダクタＬ４がある。

２ｋオーム抵抗器Ｒ３および５ｐＦコンデンサＣ３は、Ｌ１−Ｌ４インダクタの間の共振相互作用を減衰させるように、インダクタＬ１およびＬ２と、インダクタＬ３およびＬ４との間で分路して接続される。

インダクタＬ１−Ｌ４は、ＤＣ電圧を通す。ＤＣ電圧は、ＰＳＥ３２の出力端子３８においてツイストペア線１４に印加される。

ＰＨＹ３６内の差動データ送受信機によって生成されるＡＣ差動データ信号は、１ｕＦコンデンサＣ１およびＣ２を介してツイストペア線１４にＡＣ結合される。コンデンサＣ１およびＣ２は、ＤＣ電圧源３４によって生成されるＤＣ電圧を適切に遮断する。データは、必要であれば、終端抵抗器を介してコンデンサＣ１およびＣ２に結合され得る。

図４は、ＰＳＥ３２内のカップリングネットワーク３０をシミュレーションすることによって得られた、（１００Ω基準インピーダンスを伴うｄＢ単位の）反射損失対周波数のグラフ４０である。２０ｄＢ反射損失は大きく、グラフ４０は、約１ＭＨｚ〜１ＧＨｚのデータ帯域幅が２０ｄＢより大きい反射損失を被ることを示す。対照的に、グラフ４２は、３３μＨインダクタのみが使用されると反射損失対周波数がどうなるであろうかを示す。同様に、グラフ４４は、１μＨインダクタのみが使用されると反射損失対周波数がどうなるであろうかを示す。グラフ４０は、はるかに広い範囲の実用データ周波数を表す。

ペア線１４に接続されるＰＤは、カップリングネットワーク３０と同一の構成要素を伴うデカップリングネットワークを有し、ＰＤ負荷のＤＣ電力端子がインダクタＬ１およびＬ２の出力に結合され、ＰＤ負荷の差動データ端子がコンデンサＣ１およびＣ２の出力端子に結合されるであろう。ＰＤは、コンデンサＣ１およびＣ２に結合される差動データ送受信機を含む。終端抵抗器が、必要に応じて使用され得る。

図に示される値は、特定の用途のために適切と見なされるが、他の値が他の用途のために適切であり得る。製造業者は、コモンモード電流の最大拒絶のためにワイヤの各々のためのインダクタを完璧に合致させようとするべきであるが、インダクタは、近似的に合致させることしかできないことが理解される。

より低いインダクタ値を伴う電力経路内の追加のＡＣ遮断段階が、より広い帯域幅を得るために、インダクタＬ３／Ｌ４の右側に接続され得る。一実施例では、各段階は、前の段階の少なくとも１／１０であるインダクタンスを有する。

小型１μＨインダクタＬ３／Ｌ４は、ネットワークの残りの部分が搭載されるプリント回路基板上のトレースパターンによって形成され得る。インダクタ巻線にそのようなトレースを使用することは、寄生容量を低減させ、データ信号の最高予期周波数を超えてＳＲＦを望ましく増加させ得る。

可能である場合、対向インダクタペアが、コア材料を節約し、ツイストペア線内のコモンモード電流のより良好な拒絶のために合致を向上させるために、共通コア上に巻かれるべきである。

本発明の特定の実施形態が示され、説明されているが、そのより広い側面で本発明から逸脱することなく、変更および修正が行われ得、したがって、添付の請求項は、それらの範囲内に全てのそのような変更および修正を包含するものであることが、当業者に明白となるであろう。
本発明は、さらに、以下の項目を提供する。
（項目１）
ペア線を経由して電力およびデータを供給するためのパワーオーバーデータライン（ＰｏＤＬ）システムであって、前記ペア線は、電動デバイスに結合されている第１のワイヤおよび第２のワイヤであり、前記システムは、
第１の電圧源端子および第２の電圧源端子を有するＤＣ電圧源であって、ＤＣ電圧が前記第１の電圧源端子および前記第２の電圧源端子を横断する、ＤＣ電圧源と、
前記第１の電圧源端子に結合されている第１の端子を有する２つ以上のインダクタの第１の直列組み合わせであって、前記インダクタの直列組み合わせは、第１のフィルタにかけられたＤＣ電圧を出力する第２の端子も有し、前記第２の端子は、前記第１のワイヤに結合する、２つ以上のインダクタの第１の直列組み合わせと、
前記第２の電圧源端子に結合されている第３の端子を有する２つ以上のインダクタの第２の直列組み合わせであって、前記インダクタの直列組み合わせは、第２のフィルタにかけられたＤＣ電圧を出力する第４の端子も有し、前記第４の端子は、前記第２のワイヤに結合する、インダクタの第２の直列組み合わせと、
第１のデータ端子および第２のデータ端子を有する差動データ送受信機と、
前記第１のデータ端子に結合されている第５の端子を有する第１のコンデンサであって、前記第１のコンデンサは、第６の端子を有し、前記第６の端子は、データを前記第１のフィルタにかけられたＤＣ電圧と組み合わせるために前記第１のワイヤに結合する、第１のコンデンサと、
前記第２のデータ端子に結合されている第７の端子を有する第２のコンデンサであって、前記第２のコンデンサは、第８の端子を有し、前記第８の端子は、データを前記第２のフィルタにかけられたＤＣ電圧と組み合わせるために前記第２のワイヤに結合する、第２のコンデンサと
を備えている、システム。
（項目２）
前記第１の直列組み合わせと前記第２の直列組み合わせとの間に結合されている第３のコンデンサをさらに備えている、項目１に記載のシステム。
（項目３）
前記第１の直列組み合わせと前記第２の直列組み合わせとの間に結合されている、第１の抵抗器と直列である前記第３のコンデンサをさらに備えている、項目２に記載のシステム。
（項目４）
前記第１の直列組み合わせは、前記第１の端子を有する第１のインダクタと、前記第２の端子を有する第２のインダクタとを備え、前記第１のインダクタは、前記第２のインダクタの第２のインダクタンスより大きい第１のインダクタンスを有し、
前記第２の直列組み合わせは、前記第３の端子を有する第３のインダクタと、前記第４の端子を有する第４のインダクタとを備え、前記第３のインダクタは、前記第１のインダクタンスにほぼ等しいインダクタンスを有し、前記第４のインダクタは、前記第２のインダクタンスにほぼ等しいインダクタンスを有する、項目１に記載のシステム。
（項目５）
前記差動データ送受信機は、終端抵抗器を介して前記第１のコンデンサおよび前記第２のコンデンサに結合されている、項目１に記載のシステム。
（項目６）
前記電動デバイスをさらに備えている、項目１に記載のシステム。
（項目７）
前記電動デバイスは、前記第１のワイヤおよび前記第２のワイヤを経由して前記データおよび電圧を受信するように結合され、前記電動デバイスは、前記第１のワイヤおよび前記第２のワイヤにおける前記データから前記ＤＣ電圧を分離するデカップリングネットワークを有し、前記デカップリングネットワークは、２つ以上のインダクタの前記第１の直列組み合わせに合致したインダクタ、および２つ以上のインダクタの前記第２の直列組み合わせに合致したインダクタを備え、前記デカップリングネットワークは、前記第１のコンデンサおよび前記第２のコンデンサに合致したコンデンサも備えている、項目６に記載のシステム。
（項目８）
前記第１の直列組み合わせおよび前記第２の直列組み合わせの中の前記インダクタのうちの２つ以上のものは、互に結合されている、項目１に記載のシステム。
（項目９）
前記インダクタのうちの１つ以上のものは、プリント回路基板上のトレースを使用して形成されている、項目１に記載のシステム。

Claims (9)

1. ペア線を経由して電力およびデータを供給するためのパワーオーバーデータラインシステムであって、前記ペア線（１４）は、給電機器に結合されている第１の端部（３８）および電動デバイスに結合されている第２の端部とを有し、前記システムは、
   第１の電圧源端子および第２の電圧源端子を有する前記給電機器におけるＤＣ電圧源（３４）であって、ＤＣ電圧が前記第１の電圧源端子および前記第２の電圧源端子を横断する、ＤＣ電圧源と、
   前記第１の電圧源端子に結合されている第１の端子を有する前記給電機器における２つ以上のインダクタの第１の直列組み合わせ（Ｌ１，Ｌ３）であって、前記インダクタの直列組み合わせは、第１のフィルタにかけられたＤＣ電圧を出力する第２の端子も有し、前記第２の端子は、前記第１のワイヤの前記第１の端部（３８）に結合する、２つ以上のインダクタの第１の直列組み合わせと、
   前記第２の電圧源端子に結合されている第３の端子を有する前記給電機器における２つ以上のインダクタの第２の直列組み合わせ（Ｌ２，Ｌ４）であって、前記インダクタの直列組み合わせは、第２のフィルタにかけられたＤＣ電圧を出力する第４の端子も有し、前記第４の端子は、前記第２のワイヤの前記第１の端部（３８）に結合する、インダクタの第２の直列組み合わせと、
   第１のデータ端子および第２のデータ端子を有する差動データ送受信機（３６）と、
   前記第１のデータ端子に結合されている第５の端子を有する第１のコンデンサ（Ｃ１）であって、前記第１のコンデンサは、第６の端子を有し、前記第６の端子は、データを前記第１のフィルタにかけられたＤＣ電圧と組み合わせるために前記第１のワイヤの前記第１の端部（３８）に結合する、第１のコンデンサと、
   前記第２のデータ端子に結合されている第７の端子を有する第２のコンデンサ（Ｃ２）であって、前記第２のコンデンサは、第８の端子を有し、前記第８の端子は、データを前記第２のフィルタにかけられたＤＣ電圧と組み合わせるために前記第２のワイヤの前記第１の端部（３８）に結合する、第２のコンデンサと
   を備えている、システム。
2. 前記第１の直列組み合わせ（Ｌ１，Ｌ３）と前記第２の直列組み合わせ（Ｌ２，Ｌ４）との間に結合されている第３のコンデンサ（Ｃ３）をさらに備えている、請求項１に記載のシステム。
3. 前記第１の直列組み合わせ（Ｌ１，Ｌ３）と前記第２の直列組み合わせ（Ｌ２，Ｌ４）との間に結合されている、第１の抵抗器（Ｒ３）と直列である前記第３のコンデンサ（Ｃ３）をさらに備えている、請求項２に記載のシステム。
4. 前記第１の直列組み合わせは、前記第１の端子を有する第１のインダクタ（Ｌ１）と、前記第２の端子を有する第２のインダクタ（Ｌ３）とを備え、前記第１のインダクタは、前記第２のインダクタの第２のインダクタンスより大きい第１のインダクタンスを有し、
   前記第２の直列組み合わせは、前記第３の端子を有する第３のインダクタ（Ｌ２）と、前記第４の端子を有する第４のインダクタ（Ｌ４）とを備え、前記第３のインダクタは、前記第１のインダクタンスにほぼ等しいインダクタンスを有し、前記第４のインダクタは、前記第２のインダクタンスにほぼ等しいインダクタンスを有する、請求項１に記載のシステム。
5. 前記差動データ送受信機（３６）は、終端抵抗器を介して前記第１のコンデンサ（Ｃ１）および前記第２のコンデンサ（Ｃ２）に結合されている、請求項１に記載のシステム。
6. 前記電動デバイスをさらに備えている、請求項１に記載のシステム。
7. 前記電動デバイスは、前記第１のワイヤおよび前記第２のワイヤを経由して前記データおよび電圧を受信するように結合され、前記電動デバイスは、前記第１のワイヤおよび前記第２のワイヤにおける前記データから前記ＤＣ電圧を分離するデカップリングネットワークを有し、前記デカップリングネットワークは、２つ以上のインダクタの前記第１の直列組み合わせ（Ｌ１，Ｌ３）に合致したインダクタ、および２つ以上のインダクタの前記第２の直列組み合わせ（Ｌ２，Ｌ４）に合致したインダクタを備え、前記デカップリングネットワークは、前記第１のコンデンサ（Ｃ１）および前記第２のコンデンサ（Ｃ２）に合致したコンデンサも備えている、請求項６に記載のシステム。
8. 前記第１の直列組み合わせ（Ｌ１，Ｌ３）および前記第２の直列組み合わせ（Ｌ２，Ｌ４）の中の前記インダクタのうちの２つ以上のものは、互に結合されている、請求項１に記載のシステム。
9. 前記インダクタ（Ｌ１−Ｌ４）のうちの１つ以上のものは、プリント回路基板上のトレースを使用して形成されている、請求項１に記載のシステム。